JP5626508B2 - 半導体装置および電子部品並びにそれらの製造方法 - Google Patents
半導体装置および電子部品並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP5626508B2 JP5626508B2 JP2009268622A JP2009268622A JP5626508B2 JP 5626508 B2 JP5626508 B2 JP 5626508B2 JP 2009268622 A JP2009268622 A JP 2009268622A JP 2009268622 A JP2009268622 A JP 2009268622A JP 5626508 B2 JP5626508 B2 JP 5626508B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive layer
- substrate
- wiring
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
第1の面を有する半導体基板と、
前記半導体基板の前記第1の面の上に設けられた電極と、
前記半導体基板の前記第1の面の上に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、
前記絶縁膜の上に設けられた樹脂突起と、
前記電極と電気的に接続された第1の導電層であって、少なくとも一部が前記樹脂突起の上に位置する第1の部分と、前記第1の部分以外の第2の部分を有する前記第1の導電層と、
前記第1の部分の上に設けられ、少なくとも一部が前記樹脂突起の上に位置する第2の導電層と、
前記第2の部分の上に設けられた酸化膜と、
を有する。
前記第1の部分は、前記樹脂突起の上から前記絶縁膜の上に延びるように設けられていてもよい。
前記第1の導電層は、チタン、ニッケル、クロム、銅、アルミニウムのいずれか1つを含み、
前記第2の導電層は、金、白金、銀、パラジウムのいずれか1つを含んでいてもよい。
上記いずれか1つの半導体装置と、
前記半導体装置の前記第1の面に対向して配置されたベース基板と、前記ベース基板の前記半導体装置に対向する面に設けられた配線パターンと、を有する配線基板と、
前記半導体装置と前記配線基板の間に配置された接着層と、
を含み、
前記第1の部分の上に設けられた前記第2導電層の少なくとも一部は、前記配線パターンと電気的に接続し、
前記酸化膜と前記接着層が接触している。
前記第2の導電層と前記接着層との接着性は、前記酸化膜と前記接着層との接着性よりも弱くてもよい。
第1の面を有する半導体基板と、前記半導体基板の前記第1の面に設けられた電極と、前記半導体基板の前記第1の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜を有する構造体を用意する工程と、
前記絶縁膜の上に樹脂突起を形成する工程と、
前記電極と電気的に接続された第1の導電層であって、少なくとも一部が前記樹脂突起の上に位置する第1の部分と、前記第1の部分以外の第2の部分を有する前記第1の導電層を形成する工程と、
前記第1の部分に、少なくとも一部が前記樹脂突起の上に位置するように第2の導電層を形成する工程と、
前記第2の部分に酸化膜を形成する工程と、
を有する。
前記第1の部分は、前記樹脂突起の上から前記絶縁膜の上に延びるように設けられていてもよい。
上記いずれかに記載の半導体装置の製造方法によって製造された半導体装置を準備する工程と、
前記半導体装置に対向して配置されたベース基板と、前記ベース基板の前記半導体装置に対向する面に形成された配線パターンを有する配線基板を準備する工程と、
前記半導体装置と、前記配線基板の間に接着剤を前記酸化膜と接触するように介在させる工程と、
前記半導体装置の前記第1の部分の前記第2の導電層と、前記配線基板の前記配線パターンを接触させ、前記半導体装置と、前記配線基板を電気的に接続する工程と、
を含む。
以下、図面を参照して、第1の実施の形態に係る半導体装置について説明する。
図2において、本実施形態に係る半導体装置100の変形例の一例を示す。
以下、図面を参照して、本実施形態に係る半導体装置の製造方法の一例について説明する。したがって、本実施形態に係る半導体装置の製造方法は以下に限定されるものではない。
以下、図面を参照して、本実施の形態に係る電子モジュール、およびその製造方法について説明する。
16a 開口部、18 樹脂突起、20 配線層、21 第1の導電層、
21a 第1の部分、21b 第2の部分、21c 屈曲部、22 第2の導電層、
26 酸化層、40 樹脂材料膜、41 樹脂層、50 第1の導電膜、
51 第2の導電膜、52 酸化膜、52 第2の導電膜、60 外部端子、
80 配線基板、81 配線パターン、82 電気的接続部、90 接着剤、
100 半導体装置、110 第1の方向、120 第2の方向、1000 電子部品。
Claims (8)
- 第1の面を有する半導体基板と、
前記半導体基板の前記第1の面の上に設けられた電極と、
前記半導体基板の前記第1の面の上に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜と、
前記絶縁膜の上に設けられ、表面が曲面である樹脂突起と、
前記電極と電気的に接続された第1の導電層であって、少なくとも一部が前記樹脂突起の上に位置する第1の部分と、前記第1の部分以外の第2の部分を有する前記第1の導電層と、
前記第1の部分の上に設けられ、少なくとも一部が前記樹脂突起の上に位置する第2の導電層と、
前記第2の部分の上に設けられた酸化膜と、
を有し、
前記第1の導電層は、チタン、チタンタングステン、ニッケル、銅又はクロムを含み、
前記酸化膜は、前記第1の導電層に含まれるチタン、チタンタングステン、ニッケル、銅又はクロムの酸化物で形成された、半導体装置。 - 請求項1において、
前記第1の部分は、前記樹脂突起の上から前記絶縁膜の上に延びるように設けられた、半導体装置。 - 請求項1または2において、
前記第1の導電層は、チタン、ニッケル、クロム、銅のいずれか1つを含み、
前記第2の導電層は、金、白金、銀、パラジウムのいずれか1つを含む、半導体装置。 - 請求項1から3のいずれか1項に記載の半導体装置と、
前記半導体装置の前記第1の面に対向して配置されたベース基板と、前記ベース基板の前記半導体装置に対向する面に設けられた配線パターンと、を有する配線基板と、
前記半導体装置と前記配線基板の間に配置された接着層と、
を含み、
前記第1の部分の上に設けられた前記第2導電層の少なくとも一部は、前記配線パターンと接触し、
前記酸化膜と前記接着層が接触している電子部品。 - 請求項4において、
前記第2の導電層と前記接着層との接着性は、前記酸化膜と前記接着層との接着性よりも弱い、電子部品。 - 第1の面を有する半導体基板と、前記半導体基板の前記第1の面に設けられた電極と、前記半導体基板の前記第1の面に設けられ、前記電極の少なくとも一部とオーバーラップする開口部を有する絶縁膜を有する構造体を用意する工程と、
前記絶縁膜の上に、表面が曲面である樹脂突起を形成する工程と、
前記電極と電気的に接続され、チタン、チタンタングステン、ニッケル、銅又はクロムを含む第1の導電層であって、少なくとも一部が前記樹脂突起の上に位置する第1の部分と、前記第1の部分以外の第2の部分を有する前記第1の導電層を形成する工程と、
前記第1の部分に、少なくとも一部が前記樹脂突起の上に位置するように第2の導電層を形成する工程と、
前記第2の部分を酸化してチタン、チタンタングステン、ニッケル、銅又はクロムの酸化物を含む酸化膜を形成する工程と、
を有する、半導体装置の製造方法。 - 請求項6において、
前記第1の部分は、前記樹脂突起の上から前記絶縁膜の上に延びるように設けられる、半導体装置の製造方法。 - 請求項6または7に記載の半導体装置の製造方法によって製造された半導体装置を準備する工程と、
前記半導体装置に対向して配置されたベース基板と、前記ベース基板の前記半導体装置に対向する面に形成された配線パターンを有する配線基板を準備する工程と、
前記半導体装置と、前記配線基板の間に接着剤を前記酸化膜と接触するように介在させる工程と、
前記半導体装置の前記第1の部分の前記第2の導電層と、前記配線基板の前記配線パターンを接触させ、前記半導体装置と、前記配線基板を電気的に接続する工程と、
を含む、電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268622A JP5626508B2 (ja) | 2009-11-26 | 2009-11-26 | 半導体装置および電子部品並びにそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268622A JP5626508B2 (ja) | 2009-11-26 | 2009-11-26 | 半導体装置および電子部品並びにそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114127A JP2011114127A (ja) | 2011-06-09 |
JP5626508B2 true JP5626508B2 (ja) | 2014-11-19 |
Family
ID=44236237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268622A Expired - Fee Related JP5626508B2 (ja) | 2009-11-26 | 2009-11-26 | 半導体装置および電子部品並びにそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5626508B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6432737B2 (ja) * | 2015-03-04 | 2018-12-05 | セイコーエプソン株式会社 | Memsデバイス、ヘッド及び液体噴射装置 |
KR102581793B1 (ko) * | 2016-09-01 | 2023-09-26 | 삼성디스플레이 주식회사 | 회로 기판, 이를 포함하는 표시 장치 및 회로 기판의 제조 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483719B1 (en) * | 2000-03-21 | 2002-11-19 | Spraylat Corporation | Conforming shielded form for electronic component assemblies |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
JP4003208B2 (ja) * | 2001-10-15 | 2007-11-07 | 大宏電機株式会社 | 弾性電気接点 |
JP2004022699A (ja) * | 2002-06-14 | 2004-01-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004311842A (ja) * | 2003-04-09 | 2004-11-04 | Sharp Corp | 半導体装置およびその製造方法 |
JP2005093774A (ja) * | 2003-09-18 | 2005-04-07 | Fuji Electric Holdings Co Ltd | 半導体装置と超小型電力変換装置およびそれらの製造方法 |
JP2006114656A (ja) * | 2004-10-14 | 2006-04-27 | Seiko Epson Corp | 半導体装置、半導体装置の実装構造、及び半導体装置の実装方法 |
JP2008124355A (ja) * | 2006-11-15 | 2008-05-29 | Epson Imaging Devices Corp | 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器 |
WO2009084333A1 (ja) * | 2007-12-27 | 2009-07-09 | Jsr Corporation | 樹脂電極形成用感光性絶縁樹脂組成物、樹脂凸形状体の形成方法および樹脂凸形状体 |
-
2009
- 2009-11-26 JP JP2009268622A patent/JP5626508B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011114127A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750457B2 (en) | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus | |
JP5057113B2 (ja) | 半導体装置および電子部品並びにそれらの製造方法 | |
EP1753026A2 (en) | Semiconductor device | |
JP4737466B2 (ja) | 半導体装置及びその製造方法 | |
US20220367370A1 (en) | Electronic device | |
JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
US7582967B2 (en) | Semiconductor device, electronic module, and method of manufacturing electronic module | |
JP5626508B2 (ja) | 半導体装置および電子部品並びにそれらの製造方法 | |
US7544598B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4305667B2 (ja) | 半導体装置 | |
JP4656311B2 (ja) | 電子モジュール | |
JP4273347B2 (ja) | 半導体装置 | |
JP5464338B2 (ja) | 半導体装置、電子モジュール及びそれらの製造方法 | |
JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
JP2007019410A (ja) | 半導体装置、及び、電子モジュールの製造方法 | |
JP5790916B2 (ja) | 半導体装置の製造方法 | |
JP5954519B2 (ja) | 電子部品及び電子部品の製造方法 | |
KR20180057152A (ko) | 인쇄회로기판, 이를 포함하는 패키지 기판 | |
JP2012199308A (ja) | 基板の接続方法 | |
JP4720992B2 (ja) | 半導体装置 | |
JP2013058604A (ja) | 半導体装置の製造方法 | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2020057627A (ja) | 発光装置 | |
JP2010171191A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
JP2009076645A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |