JP5054936B2 - 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 - Google Patents
電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 Download PDFInfo
- Publication number
- JP5054936B2 JP5054936B2 JP2006154590A JP2006154590A JP5054936B2 JP 5054936 B2 JP5054936 B2 JP 5054936B2 JP 2006154590 A JP2006154590 A JP 2006154590A JP 2006154590 A JP2006154590 A JP 2006154590A JP 5054936 B2 JP5054936 B2 JP 5054936B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- electrode
- electromechanical
- electromechanical memory
- movable electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
Description
また、特許文献1における発光素子では、コンデンサへのデータの書き込み(コンデンサへの蓄電)はできるが、読み出しができない構成となっており、メモリ素子としては適用が困難である。
この構成によれば、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリを実現することができる。メモリセルと、電気伝導路を機械的にオンオフしてスイッチングを行うスイッチング部とを一体化するようにしているため、オフ時の電流を完全に遮断することができ、メモリの低消費電力化、低コスト化を実現することができる。更に、別に駆動電極を形成することなく可動電極との間に静電力を生起することができるため、極めて簡単な構成でメモリを構成することができる。
この構成により、大容量化をはかることができる。
この構成により、より小型化が可能となる。また、可動電極または駆動電極の制御信号を簡素化することが可能となる。
この構成により、独立したメモリ制御が可能となる。
この構成により、メモリ部、ポスト部および駆動電極のパターン形成におけるマージンが不要となり、最大限にメモリ部、ポスト部と駆動電極とを近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
この構成により、駆動電極と可動電極とが当接するまで、可動電極が変位しても、絶縁膜が介在しているため、当接状態を維持することができ、安定なスイッチングが可能となる。また、駆動電極とメモリ部とを同程度の高さに形成することができるため、表面の平坦化を図ることができ、パターン形成が容易となり、更なる高精度のパターン形成が可能となる。
この構成により、メモリ部のパターン形成におけるマージンが不要となり、最大限にポスト部に近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
この構成によれば、大容量の電気機械メモリを形成することが可能となる。ここで対称とは、必ずしも位置的に対称ではなくてよい。容量値として同程度となるように形成することにより、書き込み読み出しの作業性を向上することができる。可動電極をはさんで異なる側にメモリ部を設け、一方の側のリリース時に他方の側の駆動をおこなうことにより、可動電極の復元力を高め、より高速駆動をおこなうことが可能となる。
この構成により、容量の増大をはかることが可能となる。
この構成によれば、大出力化を実現することができる。また、蓄電された第1電極と可動電極間の電界による、第2の電極と可動電極間の電界の遮蔽を低減することができる。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
この構成により、メモリセルへの記録動作と可動電極の駆動動作を分離することが可能となり、各動作の信号の混信を防ぐことが可能となる。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
この構成により、安価な材料でキャパシタを形成することが可能である。
この構成により、不揮発性のメモリセルを実現し、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。
つまり、前記可動電極または前記第2電極の電位を制御することにより書き込みおよび読み出しを実行するもので、書き込みに際しては、書き込み電圧を書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くしたことを特徴とする。
この構成により、可動電極または第2の電極に印加する電圧を制御することにより、読み出し動作が可能なメモリ素子を実現することができる。また、ワード線と第2電極とを共通化することができ、駆動電圧を調整することで端子数を低減し、小型化をはかることができる。
また、1スイッチ複数メモリセルを可能とし、大容量化への拡張性の良さを有することができる。
なお、本発明電気機械スイッチは、無線通信用電気回路のみならず、様々な用途の電気回路に適用可能である。
また、本発明電気機械スイッチは、無線通信端末のみならず、様々な用途の電気機器に適用可能である。
(実施の形態1)
図1は、本発明の実施の形態1における電気機械メモリの構成を示す斜視図である。図1に示す電気機械メモリ100では、ビット線102とワード線103の交差する位置に電気機械メモリ素子101が形成されており、マトリックス状に電気機械メモリ素子101が配置されている。ビット線102は、ワード線103上では中空に形成された構造となっている。
電気機械メモリ100における記録の書き込み、読み出しの仕組みを説明する。
まず、書き込み時においては、マトリックス状に配置された複数の電気機械メモリ素子101の内、1もしくは0データを書き込みたい電気機械メモリ素子101を選択するため、アクティブにしたい電気機械メモリ素子101の位置(図3中で黒点で表示)で交差するビット線102とワード線103の間に電気機械メモリ素子101の駆動電圧Vdの電位差を持たせるように、ビット線102とワード線103のそれぞれに電圧を印加する。
図4は、本発明の実施の形態1における電気機械メモリの制御信号を示す図である。
図2に示したように、ビット線102は可動電極104に接続されているため、電位差が可動電極104とワード線103間に印加され、静電力が生じる。
0データの書き込みは読み出し動作と同様である。1データが既に記録されている場合には、0データへの書き換えになり、0データが既に記録されている場合には、0データを再び書き込むことになる。
なお、図5のように浮遊電極106、メモリセル105、下部電極107の積層構造のサイズを大きくすることが可能である。
この構造では、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。
なお、本実施の形態1においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
また、本発明においては、ワード線方向の電気機械メモリ素子の間隔を、隣接する素子間で干渉がない範囲で近づけることが可能であり、電気機械メモリの高密度化を実現可能である。
また、本発明電気機械メモリは、携帯電話などの無線通信端末のみならず、様々な用途の電気機器に適用可能である。
図6は、本発明実施の形態2における電気機械メモリの構成を示す図である。図6に示す電気機械メモリ200では、ビット線102とワード線103aおよびワード線103bの交差する位置に電気機械メモリ素子201が形成されており、マトリックス状に電気機械メモリ素子201が配置されている。ビット線102に接続された可動電極104は、ワード線103aおよびワード線103b上では、中空に形成された構造となっている。
基本的な記録の書き込み読み出しの仕組みは実施の形態1における電気機械メモリ素子100と同様であるが、本実施の形態2における電気機械メモリ200においては、1つの電気機械メモリ素子201で2つの記録データを記録することが可能となる。つまり、1スイッチ1メモリセルから、1スイッチ2メモリセルへと記録容量を拡張することが可能となるわけである。
ワード線103aとビット線102の間に電位差を印加した場合、静電力は図6(a)の中心軸に対しワード線103a側に偏って印加され、可動電力104は中心軸に対して非対称的に下方へ曲がり、浮遊電極106aと接触する。この場合、可動電極104は、浮遊電極106bと距離が近くなるが接触することはない。二つあるメモリセル105a、105bの内、メモリセル105aにのみアクセスし、その選択をワードライン103a、103bにより行っている。メモリセル105bへのアクセスの場合は、同様にワードライン103bを使用すればよい。
以上のように、本実施の形態2における電気機械メモリにおいては、1つの電気機械メモリ素子で複数の記録データを記録することが可能となり、1スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
図7は、本発明の実施の形態3における電気機械メモリの構成を示す断面図である。図7に示す電気機械メモリ300では、ビット線102とワード線103の交差する位置に電気機械メモリ素子301が形成されており、マトリックス状に電気機械メモリ素子301が配置されている。本実施の形態では、ワード線103が、前記実施の形態1および2における下部電極107と共用されていることを特徴とする。上記実施の形態1および2と同様に、ビット線102に接続された可動電極104は、ワード線103上では中空に形成され、梁状の可動電極104を構成した構造となっている。
図9は、本発明実施の形態3における電気機械メモリの制御信号を示す図である。
電気機械メモリ300における記録の書き込み、読み出しの仕組みを説明する。
0データの書き込みは読み出し動作と同様である。1データが既に記録されている場合には、0データへの書き換えになり、0データが既に記録されている場合には、0データを再び書き込むことになる。0データが記録された状態では、Q0=CVdの電荷量が蓄電されている。
なお、本実施の形態の場合、ビット線102とワード線103のどちらか一方に制御電圧、制御電圧を印加していない方に0Vを印加すればよい。
なお、図8のように浮遊電極106、メモリセル105、ワード線103の積層構造のサイズを大きくすることが可能である。
図10(a)は、本発明の実施の形態3における電気機械メモリの構成を示す断面図であり、図10(b)は、この電気機械メモリの上面説明図である。電気機械メモリ1201においては、ワード線103が浮遊電極106より幅が広く、可動電極104と浮遊電極106との対向面積より可動電極104とワード線103との対向面積の方が大きくなるよう構成されている。
図11は、本発明の実施の形態4における電気機械メモリの構成を示す断面図である。図11に示す電気機械メモリでは、ビット線102で形成された梁状の可動電極104に対し、それぞれ上層に形成される絶縁体からなるメモリセル105a、105b、浮遊電極106a、106bとで、キャパシタを形成するワード線103a、103bが形成されている。このワード線103a、103bの交差する位置に、電気機械メモリ素子401が形成されている。この電気機械メモリ素子401は、マトリックス状に配列されて電気機械メモリ400を構成している。本実施の形態では、ワード線103が、前記実施の形態1および2における下部電極107と共用されていることを特徴とする。上記実施の形態1および2と同様に、ビット線102は、ワード線103上では中空に形成され、梁状の可動電極104を構成した構造となっている。
電気機械メモリにおける記録の書き込み、読み出しおよびメモリセルの選択の仕組みは、実施の形態3における電気機械メモリ素子300と本実施の形態2における電気機械メモリ200と同様である。
以上のように、本実施の形態3における電気機械メモリにおいては、1つの電気機械メモリ素子で複数の記録データを記録することが可能となり、1スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
次に、これまで説明した、電気機械メモリの製造方法について説明する。いずれも同様であるが、ここでは、本実施の形態1における電気機械メモリ100の製造方法について説明する。図12(a)〜(d)は、本発明の実施の形態1における電気機械スイッチの製造工程を段階的に説明する断面図である。
先ず、図12(a)に示すように、Si、GaAsなどの基板110上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜109を、熱酸化やスパッタなどにより形成する。次に、ワード線103となるAl、Au、Cuなどの導電性材料を、スパッタやCVD(Chemical Vapor Deposition)などにより形成した後、下部電極103となる材料の上に電子線ビームリソグラフィやフォトリソグラフィなどにより、下部電極103のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより成形し、レジストをアッシングなどにより除去する。
このようにして極めて容易に寸法精度の高い高品質の電気機械メモリを得ることが出来る。なお、前記実施の形態では実施の形態1の電気機械メモリの製造方法について説明したが、実施の形態2乃至4の電気機械メモリについても同様に形成可能であることはいうまでもない。
次に、微細化を企図した他の構造について説明する。図13は、本発明の実施の形態6における電気機械メモリの構成を示す断面図である。図13に示す電気機械メモリ素子501では、ビット線102に接続されたポスト部108、ワード線103、下部電極107の間隔を最小限にし、かつ短絡を生じないようにするために、これらの間に熱酸化膜などで構成された絶縁膜209を配置したことを特徴とするものである。これにより電気機械メモリ素子の幅を大幅に低減することができる。
先ず、例えばSi、GaAsなどの基板110上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜109を、熱酸化やスパッタなどにより形成する。次に、ワード線103となるポリシリコン、Al、Au、Cuなどの導電性材料を、スパッタやCVD(Chemical Vapor Deposition)などにより形成した後、ワード線103となる材料の上に、電子線ビームリソグラフィやフォトリソグラフィなどにより、ワード線103のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより、該導電性材料をパターニングし、レジストをアッシングなどにより除去する。
また、ワード線103と浮遊電極106の高さについては必ずしも一致する必要はないが、図13に示したように、ワード線103の上部に絶縁膜を形成することにより、ワード線103と浮遊電極106の高さを同程度にすることができ、ワード線の膜厚を最大限に大きくすることができるため、線幅を小さくしても十分な導電性を得ることができ、伝送損失を低減することができる。これはさらなる微細化に有効となる。
図15は、本発明実施の形態7における電気機械メモリの構成を示す断面図である。図15に示す電気機械メモリでは、(シリコン)基板110上に、ビット線102とワード線103の交差する位置に電気機械メモリ素子601が形成されており、マトリックス状に電気機械メモリ素子601が配置されている。ビット線102に接続された可動電極104は、ワード線103上では中空に形成された構造となっている。ワード線103とメモリセル105と浮遊電極106との積層体と、ポスト部108との間に絶縁膜209が介在せしめられている点以外は図7に示した実施の形態3の電気機械メモリと同様に形成されている。
図16は、本発明の実施の形態8における電気機械メモリの構成を示す断面図である。図16に示す電気機械メモリ素子と、図2に示した実施の形態1の電気機械メモリ素子との異なる点は、本実施の形態の電気機械メモリ素子701は、基板110上に直接下部電極107を形成することにより、基板110と下部電極107との電気的接続を実現した点である。他の構造としては実施の形態1の電気機械メモリ素子と同様である。
かかる構成によれば、構造の簡略化、薄型化および微細化を図ることができる。
また、容量の増大を図るために、下部電極107表面に凹凸を形成し、キャパシタ面積の増大を図るようにすることも可能である。
図17は、本発明の実施の形態9における電気機械メモリ素子の構成を示す断面図である。図17に示す電気機械メモリ素子801では、図16に示した実施の形態8の電気機械メモリ素子における下部電極107を設けることなく、基板110上に直接メモリセルを構成する絶縁膜105を形成し、基板110と浮遊電極106との間でキャパシタを構成したことを特徴とするものである。他の構造としては実施の形態8の電気機械メモリ素子と同様である。
この構造によれば、実施の形態8と同様、基板の裏面を接地すればよく、構造がさらに簡単となる。また、キャパシタ全体の高さが、実施の形態8の構造に比べ、さらに下部電極の分だけ低くなるため、さらなる表面の平坦化をはかることができ、後続工程におけるパターニングが容易となるため、さらなる微細化が可能となる。
図18は、本発明の実施の形態10における電気機械メモリ素子の構成を示す断面図である。図18に示す電気機械メモリ素子901では、図2に示した実施の形態1の電気機械メモリ素子の可動電極104に対して所定の間隔を隔てて、浮遊電極106Uが位置するように、表面に下部電極107Uと、絶縁体からなるメモリセル105Uと浮遊電極106Uとを積層した上部基板110Uを配置し、メモリセルの静電容量の大容量化をはかる。
このようにして、上下のメモリセルに電荷を蓄積することにより、2倍の電荷を蓄積することができる。
なお、本実施の形態10においては、可動電極1つ、メモリセル2つの場合を示したが、1つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能である。
図19は、本発明の実施の形態11における電気機械メモリ素子の構成を示す断面図である。図19に示す電気機械メモリ素子1101では、図18に示した実施の形態10の電気機械メモリ素子と同様可動電極104を共用する点では同様であるが、上部基板110Uにもビット線102Uを形成し、1つの可動電極104に対し、2つのメモリセル105、メモリセル105Uを有した1スイッチ2メモリセル型となっている。
なお、本実施の形態11においては、可動電極1つ、メモリセル2つの場合を示したが、1つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能であり、電気機械メモリの大容量化を図ることができる。例えば、1スイッチ4メモリセル(1S4C)型などである。
図20は、本発明の実施の形態12における電気機械メモリ素子の構成を示す上面説明図である。図20に示す電気機械メモリ素子1102では、図8に上面説明図を示した実施の形態3の電気機械メモリ素子と浮遊電極106、メモリセル105、ワード線103の積層構造のサイズが違う点を除き同様である。
なお、本実施の形態12においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
なお、本実施の形態12におけるメモリセルの面積を増大する構造は、実施の形態1における図5に上面説明図を示したような浮遊電極106、メモリセル105、下部電極107の積層構造にも適用可能である。
101、201、301、401、501、601、701、801、901、1101、1102、1201 電気機械メモリ素子
102 ビット線
103、103a、103b ワード線
104 可動電極
105、105a、105b メモリセル
106、106a、106b 浮遊電極(第1の電極)
107 下部電極(第2の電極)
108 ポスト部
109 絶縁膜
209 絶縁膜
110 基板
111 犠牲層
Claims (15)
- 基板上に形成された電気機械メモリであって、
前記基板上に、1または0のデータを保持するメモリセルを挟む形で形成された第1の電極と第2の電極とを有するメモリ部を備え、前記第2の電極は前記基板側に形成され、前記第1の電極および第2の電極を通して前記メモリセルのデータへの書き込み及び読み出しを行う前記メモリ部であって、
前記第1の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、
前記メモリセルへのデータの書き込みおよび読み出しを行い、
前記静電力は、前記第2の電極と前記可動電極との間の電位差によって生成される電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記メモリ部が、複数に並置された構成の電気機械メモリ。 - 請求項2に記載の電気機械メモリであって、
前記複数のメモリ部は、第1または第2の電極の少なくとも一方が共通電位に接続された電気機械メモリ。 - 請求項2に記載の電気機械メモリであって、
前記複数のメモリ部は、第1または第2の電極の少なくとも一方が互いに独立した電位に接続された電気機械メモリ。 - 請求項1に記載の電気機械メモリであって、
前記ポスト部は、前記メモリ部の側壁を覆う絶縁膜を介して前記メモリ部に当接するように形成された電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記可動電極を挟んで、前記メモリ部に対して対称となるように第2のメモリ部を配設してなる電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記メモリ部の面積が前記可動電極と対向する面積より大きくなるよう形成された電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記第2の電極の面積が前記第1の電極の面積より大きくなるよう形成された電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記可動電極が、ビット線を構成する電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記第2の電極が、ワード線を構成する電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記メモリセルを、絶縁体で形成した電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記メモリセルを、誘電体で形成した電気機械メモリ。 - 請求項1記載の電気機械メモリであって、
前記メモリセルを挟む電極を、磁性体で形成した電気機械メモリ。 - 請求項1乃至13のいずれかに記載の電気機械メモリを用いた電気回路。
- 基板上に、第1の電極と、第2の電極とで、1または0のデータを保持するメモリセルを挟むように形成し、前記第1の電極および第2の電極を通して前記メモリセルのデータへの書き込むおよび読み出しを行うメモリ部と、
前記第1の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、前記第2の電極と前記可動電極との間の電位差によって生成される静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを行う電気機械メモリの駆動方法であって、
書き込みに際しては、書き込み電圧を、書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くなるように、前記可動電極または前記第2電極の電位を制御することにより書き込みおよび読み出しを実行するようにした電気機械メモリの駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154590A JP5054936B2 (ja) | 2005-06-22 | 2006-06-02 | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
PCT/JP2006/312443 WO2006137455A1 (ja) | 2005-06-22 | 2006-06-21 | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
US11/813,568 US7710768B2 (en) | 2005-06-22 | 2006-06-21 | Electromechanical memory, electric circuit using the same, and method of driving electromechanical memory |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182476 | 2005-06-22 | ||
JP2005182476 | 2005-06-22 | ||
JP2006154590A JP5054936B2 (ja) | 2005-06-22 | 2006-06-02 | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036201A JP2007036201A (ja) | 2007-02-08 |
JP5054936B2 true JP5054936B2 (ja) | 2012-10-24 |
Family
ID=37570483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154590A Expired - Fee Related JP5054936B2 (ja) | 2005-06-22 | 2006-06-02 | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7710768B2 (ja) |
JP (1) | JP5054936B2 (ja) |
WO (1) | WO2006137455A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009509786A (ja) * | 2005-09-30 | 2009-03-12 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Mems装置及びmems装置における相互接続 |
US7885103B2 (en) * | 2005-11-22 | 2011-02-08 | Agate Logic, Inc. | Non-volatile electromechanical configuration bit array |
KR100790822B1 (ko) * | 2006-08-07 | 2008-01-02 | 삼성전자주식회사 | 비 휘발성 메모리 소자 및 그의 제조방법 |
JP2008114354A (ja) | 2006-11-08 | 2008-05-22 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2008258670A (ja) * | 2007-03-30 | 2008-10-23 | Matsushita Electric Ind Co Ltd | アンテナ装置及び携帯端末 |
KR100876948B1 (ko) * | 2007-05-23 | 2009-01-09 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
KR101177105B1 (ko) * | 2007-11-06 | 2012-08-24 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
KR101419894B1 (ko) | 2008-08-29 | 2014-07-16 | 삼성전자주식회사 | 전기적 기계적 소자를 포함하는 디램 및 이의 제조 방법 |
US7929341B2 (en) * | 2008-03-24 | 2011-04-19 | Samsung Electronics Co., Ltd. | Electromechanical switch and method of forming the same |
JP5339272B2 (ja) * | 2008-06-05 | 2013-11-13 | 国立大学法人東北大学 | スピントロニクスデバイス及び情報伝達方法 |
KR20100062609A (ko) * | 2008-12-02 | 2010-06-10 | 삼성전자주식회사 | 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법 |
JP5477687B2 (ja) * | 2009-04-01 | 2014-04-23 | 日本電気株式会社 | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
KR20110004966A (ko) * | 2009-07-09 | 2011-01-17 | 삼성전자주식회사 | 디램 소자 및 이의 제조 방법 |
KR20110008553A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
JP5440274B2 (ja) * | 2010-03-09 | 2014-03-12 | 富士通株式会社 | 可変容量デバイス |
JP5533603B2 (ja) * | 2010-11-30 | 2014-06-25 | 富士通株式会社 | 可変キャパシタとその製造方法 |
TWI431757B (zh) * | 2010-12-30 | 2014-03-21 | Ind Tech Res Inst | 射頻微機電開關及其製造方法 |
JP6034619B2 (ja) * | 2011-08-22 | 2016-11-30 | パナソニック株式会社 | Mems素子およびそれを用いた電気機器 |
KR101384286B1 (ko) * | 2012-06-20 | 2014-04-11 | 인텔렉추얼디스커버리 주식회사 | 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자, 이를 포함하는 어레이 구조체 및 기계적 스위치를 셀렉터로 갖는 저항변화 비휘발성 메모리 소자의 제조방법 |
US20170345831A1 (en) * | 2016-05-25 | 2017-11-30 | Micron Technology, Inc. | Ferroelectric Devices and Methods of Forming Ferroelectric Devices |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH670914A5 (ja) * | 1986-09-10 | 1989-07-14 | Landis & Gyr Ag | |
JPH07123157B2 (ja) * | 1991-12-18 | 1995-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マイクロ・メカニカル・スイッチ |
GB9309327D0 (en) * | 1993-05-06 | 1993-06-23 | Smith Charles G | Bi-stable memory element |
EP0758128B1 (de) * | 1995-08-09 | 2001-11-28 | Infineon Technologies AG | Speichervorrichtung und Herstellungsverfahren |
JPH09307073A (ja) * | 1996-05-10 | 1997-11-28 | Fujitsu Ltd | メモリ装置 |
JP3442994B2 (ja) * | 1998-04-08 | 2003-09-02 | 日本電信電話株式会社 | 半導体装置及びその製造方法 |
JP3725696B2 (ja) * | 1998-06-22 | 2005-12-14 | 日本電信電話株式会社 | 自己破壊型半導体装置 |
JP2000031397A (ja) * | 1998-07-10 | 2000-01-28 | Toshiba Corp | 半導体装置 |
US6625047B2 (en) * | 2000-12-31 | 2003-09-23 | Texas Instruments Incorporated | Micromechanical memory element |
JP2002366058A (ja) | 2001-06-12 | 2002-12-20 | Fuji Photo Film Co Ltd | アクティブマトリックス発光デバイス |
US6574130B2 (en) * | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
US6911682B2 (en) * | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
JP4186727B2 (ja) * | 2002-07-26 | 2008-11-26 | 松下電器産業株式会社 | スイッチ |
JP2004063605A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
US7161875B2 (en) * | 2003-06-12 | 2007-01-09 | Hewlett-Packard Development Company, L.P. | Thermal-assisted magnetic memory storage device |
WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
JP4405427B2 (ja) * | 2005-05-10 | 2010-01-27 | 株式会社東芝 | スイッチング素子 |
JP4599256B2 (ja) * | 2005-09-09 | 2010-12-15 | 株式会社東芝 | 磁気スイッチング素子及びこれを用いた信号処理装置 |
US7446044B2 (en) * | 2005-09-19 | 2008-11-04 | California Institute Of Technology | Carbon nanotube switches for memory, RF communications and sensing applications, and methods of making the same |
US7511994B2 (en) * | 2006-08-31 | 2009-03-31 | Micron Technology, Inc. | MEM suspended gate non-volatile memory |
-
2006
- 2006-06-02 JP JP2006154590A patent/JP5054936B2/ja not_active Expired - Fee Related
- 2006-06-21 WO PCT/JP2006/312443 patent/WO2006137455A1/ja active Application Filing
- 2006-06-21 US US11/813,568 patent/US7710768B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090003039A1 (en) | 2009-01-01 |
US7710768B2 (en) | 2010-05-04 |
JP2007036201A (ja) | 2007-02-08 |
WO2006137455A1 (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5054936B2 (ja) | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 | |
US6611033B2 (en) | Micromachined electromechanical (MEM) random access memory array and method of making same | |
KR100652410B1 (ko) | 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법 | |
KR100707181B1 (ko) | 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법 | |
US6337497B1 (en) | Common source transistor capacitor stack | |
US7839710B2 (en) | Nano-electro-mechanical memory cells and devices | |
KR100814390B1 (ko) | 메모리 소자 및 그 제조 방법. | |
US20220285350A1 (en) | Memory device and method of manufacturing memory device | |
US8391057B2 (en) | Switch and method of forming the same | |
US8188554B2 (en) | Memory device having movable electrode and method of manufacturing the memory device | |
US7868401B2 (en) | Multibit electro-mechanical memory device having at least one cantilever electrode and at least one gate line and manufacturing method thereof | |
KR20030051866A (ko) | 비휘발성 메모리 셀 장치를 구비하는 집적 메모리와 그제조 및 동작 방법 | |
US9812641B2 (en) | Non-volatile memory device and methods for fabricating the same | |
US11362140B2 (en) | Word line with air-gap for non-volatile memories | |
KR100807222B1 (ko) | 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법. | |
KR101415509B1 (ko) | 메모리 소자, 그 제조 방법 및 동작 방법 | |
JP4545133B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR20080014219A (ko) | 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법. | |
CN100547794C (zh) | 机电存储器、使用其的电路、和机电存储器驱动方法 | |
JP2005509282A (ja) | メモリ構造体用電極、方法および装置 | |
TW202310332A (zh) | 記憶單元 | |
EP3751628A1 (en) | Memory cell and fabrication method thereof | |
US8432723B2 (en) | Nano-electro-mechanical DRAM cell | |
JP4083276B2 (ja) | 半導体記憶装置及び記憶情報の読み出し書き込み方法 | |
KR20050113167A (ko) | 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |