JP4599256B2 - 磁気スイッチング素子及びこれを用いた信号処理装置 - Google Patents

磁気スイッチング素子及びこれを用いた信号処理装置 Download PDF

Info

Publication number
JP4599256B2
JP4599256B2 JP2005262579A JP2005262579A JP4599256B2 JP 4599256 B2 JP4599256 B2 JP 4599256B2 JP 2005262579 A JP2005262579 A JP 2005262579A JP 2005262579 A JP2005262579 A JP 2005262579A JP 4599256 B2 JP4599256 B2 JP 4599256B2
Authority
JP
Japan
Prior art keywords
magnetic
magnetization
electrode
switching element
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005262579A
Other languages
English (en)
Other versions
JP2007073913A (ja
Inventor
志保 中村
雄一 元井
茂 羽根田
博史 森瀬
隆大 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005262579A priority Critical patent/JP4599256B2/ja
Priority to US11/517,559 priority patent/US20070057278A1/en
Publication of JP2007073913A publication Critical patent/JP2007073913A/ja
Priority to US11/729,982 priority patent/US7558103B2/en
Application granted granted Critical
Publication of JP4599256B2 publication Critical patent/JP4599256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y10S977/725—Nanomotor/nanoactuator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、スピン偏極した電子を流すことにより磁場を発生させ、磁気力を利用することでオン／オフを可能としたスイッチング素子に関し、特に、インバータなどの信号処理装置に使用される。
ＭＯＳＦＥＴやダイオードに代表される半導体を用いたスイッチング素子は、極微細化及び集積化が可能であるため、現存する各種電子機器には不可欠なデバイスの一つとなっている。
一方で、昨今のナノテクノロジー技術の進歩により、マイクロマシン、ナノマシンなどの微細マシンの開発が進み、例えば、医療の分野ではナノマシンの実現も遠い将来ではなくなった。
ところで、このような微細マシンの駆動源は、バッテリー又は電波となる。このため、微細マシンにとってエネルギーロスは致命的である。
そこで、微細マシンに関わる全ての要素について省電力化が望まれる。
しかし、ＭＯＳＦＥＴやダイオードなどのスイッチング素子に関しては、オン／オフ抵抗比が小さく、また、オン抵抗が大きいため、省電力化には不利である。このため、これを微細マシンに適用した場合には、バッテリー寿命が直ぐに切れるという問題が生じる。
特開２００４−２２１４４２号公報 Appl. Phys. Lett. 86, 023109 (2005) Appl. Phys. A 69, 305−308 (1999) Jpn. J. Appl. Phys. 42 , 2416 (2003)
本発明の例では、オン／オフ抵抗比が無限大で、オン抵抗が極めて小さく、微細化が可能で、さらにスイッチ状態を不揮発に保持できる新たな原理に基づく磁気スイッチング素子及びこれを用いた信号処理装置について提案する。
本発明の例に関わる磁気スイッチング素子は、磁化方向が固着される磁化固着部、スピン偏極した電子により磁化方向が変化する磁化フリー部、及び、前記磁化固着部と前記磁化フリー部との間の非磁性中間層から構成される磁性素子と、前記磁性素子を挟み込む第１及び第２電極と、前記第１及び第２電極に接続され、前記磁化固着部と前記磁化フリー部との間に電流を流すことで前記磁化フリー部の磁化方向を制御する電流制御部と、固定端と自由端を有する可動な導電性チューブと、前記導電性チューブに設けられる磁性微粒子と、前記導電性チューブの固定端に接続される第３電極とを備える。
本発明の例に関わる磁気スイッチング素子は、磁化方向が固着される磁化固着部、スピン偏極した電子により磁化方向が変化する磁化フリー部、及び、前記磁化固着部と前記磁化フリー部との間の非磁性中間層から構成される磁性素子と、前記磁性素子を挟み込む第１及び第２電極と、前記第１及び第２電極に接続され、前記磁化固着部と前記磁化フリー部との間に電流を流すことで前記磁化フリー部の磁化方向を制御する電流制御部と、固定端と自由端を有する可動な導電性チューブと、前記導電性チューブに設けられる磁性微粒子と、前記導電性チューブの固定端に接続される第３電極と、前記導電性チューブの自由端を支える支持台とを備える。
本発明の例に関わる信号処理装置は、本発明の例に関わる磁気スイッチング素子により構成される複数のスイッチユニットを備え、前記複数のスイッチユニットの組み合わせによりロジック回路を構成する。
本発明の例によれば、オン／オフ抵抗比が無限大で、オン抵抗が極めて小さく、微細化が可能で、さらにスイッチ状態を不揮発に保持できる新たな原理に基づく磁気スイッチング素子及びこれを用いた信号処理装置を提供できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例では、ＭＯＳＦＥＴのような電気的にオン／オフを制御するスイッチング素子ではなく、機械的にオン／オフを制御するメカニカルスイッチング素子について提案する。
可動部としては、カーボンナノチューブなどの十分な強度と弾性力を有する導電性チューブを利用する。そして、導電性チューブの先端には磁性微粒子を配置し、磁力により磁性微粒子の物理的位置を制御し、スイッチング動作を行う。
磁力の基になる磁場は、磁性素子により発生する。磁性素子は、磁化方向が固着される磁化固着部と磁化方向が変化する磁化フリー部とを含む。磁場は、磁化フリー部の磁化方向により制御される。
磁化フリー部の磁化方向は、磁性素子にスピン偏極した電子を流すことにより変化させる。つまり、電流制御部でスピン偏極電流（又は電子）を制御することによりスイッチングを制御できる。
このようなスイッチング素子を磁気スイッチング素子と称する。
磁気スイッチング素子は、例えば、半導体プロセスを用いて半導体基板上に形成できる。このため、ＣＭＯＳロジック回路やメモリ回路などの半導体集積回路と組み合せることも可能である。
また、磁気スイッチング素子によりスイッチユニットを構成すれば、複数のスイッチユニットを組み合わせてロジック回路としての信号処理装置を形成することもできる。また、半導体基板上に複数のスイッチユニットを積み重ねて３Ｄ(dimension)チップを形成することも可能である。
２． 実施の形態
実施の形態について説明する。
(1) 第１実施の形態
第１実施の形態は、スイッチをオン／オフさせる入力信号ＩＮの経路と出力信号ＯＵＴの経路とがオーバーラップしている磁気スイッチング素子に関する。
A. 基本構造
図１は、第１実施の形態の磁気スイッチング素子の平面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
磁場発生部１１は、第１及び第２電極１１ａ，１１ｅと、これらの間に配置される磁性素子とから構成される。磁性素子は、磁性層１１ｂ、１１ｄと、これらの間に配置される非磁性層１１ｃとから構成される。
２つの磁性層１１ｂ、１１ｄのうちの一方は、磁化方向が固着される磁化固着部として機能し、他方は、スピン偏極した電子により磁化方向が変化する磁化フリー部として機能する。
中間層としての非磁性層１１ｃは、非磁性導電層が好ましいが、例えば、トンネルバリア層として機能する非磁性絶縁層であってもよい。
電流制御部１２は、第１及び第２電極１１ａ，１１ｅに接続され、例えば、入力信号ＩＮに基づいて、磁性層１１ｂ，１１ｄ間にスピン注入電流を流すことにより磁化フリー部の磁化方向を制御する。
導電性チューブ１４は、例えば、カーボンナノチューブから構成され、可動部として機能する。導電性チューブ１４は、固定端と自由端を有する。導電性チューブ１４の固定端には、第３電極１３が接続され、第３電極１３には、リード層１６が接続される。また、導電性チューブ１４の自由端には、磁性微粒子１５が配置される。
ここで、導電性チューブ１４は、１本のみであるが、第３電極１３から磁場発生部１１の上部に向かって複数本延びていても構わない。
磁場発生部１１、第３電極１３及びリード層１６は、絶縁層１７内に埋め込まれる。絶縁層１７上には、導電性チューブ１４を取り囲む絶縁層１９，２０が設けられる。その結果、空洞(CAVITY)１８が形成され、導電性チューブ１４は、この空洞１８内に配置される。
以上の要素により磁気スイッチング素子（スイッチユニット）が構成される。
B. 変形例
図３は、第１実施の形態の第１変形例を示している。
平面図は、図１と同じである。この変形例の特徴は、第３電極１３の上面が第２電極１１ｅの上面よりも上に存在する点にある。
本例では、第３電極１３は、絶縁層１７から突出した形となる。
但し、上記条件を満たせば、絶縁層１７から突出した部分の第３電極１３の側壁の一部又は全部が絶縁層で覆われていても構わない。
このような構成にすれば、導電性チューブ１４の成長が容易となり、デバイスの信頼性が向上する。
図４は、第１実施の形態の第２変形例を示している。図５は、図４のＶ−Ｖ線に沿う断面図である。
この変形例の特徴は、磁場発生部１１の構造にある。磁場発生部１１を構成する各層１１ａ〜１１ｅは、縦方向（上下方向）ではなく、横方向（左右方向）にスタックされる。
ここで、リード層２１は、第１電極１１ａに接続され、リード層２２は、第２電極１１ｅに接続されるが、リード層２１は、第１電極１１ａと一体化していてもよく、また、リード層２２は、第１電極１１ｅと一体化していてもよい。
また、磁場発生部１１を構成する各層１１ａ〜１１ｅは、縦方向でもなく、横方向でもない、斜め方向にスタックされていてもよい。
言い換えれば、各層１１ａ〜１１ｅをスタックする方向は、スピン注入電流が各層１１ａ〜１１ｅの界面を横切るように構成されていれば、いずれの方向にスタックされていても構わない。
C. 基本動作
基本動作は、スピン偏極した電子を磁性素子に流し、磁化固着部から発生する磁場と磁化フリー部から発生する磁場との合成磁場を制御することにより行う。具体的には、磁化フリー部の磁化方向に応じて磁性微粒子１５の空間位置を変化させ、第３電極１３と、第１又は第２電極１１ａ，１１ｅとの間に流れる電流量をオン／オフする。
例えば、磁性層１１ｂ，１１ｄの磁化方向が平行状態（同じ向き）のときは、合成磁場が発生し、磁性微粒子１５は、磁力により移動する。また、磁性層１１ｂ，１１ｄの磁化方向が反平行状態（反対向き）のときは、合成磁場が消滅し、磁性微粒子１５は、導電性チューブ１４の弾性力により元の位置に戻る。
磁場が発生していない初期状態において、磁性微粒子１５が第１又は第２電極１１ａ，１１ｅから離れている場合には、ノーマリオフタイプスイッチング素子となり、磁場が発生していない初期状態において、磁性微粒子１５が第１又は第２電極１１ａ，１１ｅに接触している場合には、ノーマリオンタイプスイッチング素子となる。
D. レイアウト
第１電極１１ａ、第２電極１１ｅ、第３電極１３及びリード層１６，２１，２２のレイアウトは、本例に限定されることはない。その形状や延在方向などは、互いに干渉し合わないことを条件に自由に設定できる。
磁場発生部１１内の磁性素子の平面形状についても、本例に限定されることはない。例えば、磁性素子の平面形状は、長方形の他に、正方形、菱形、円形、楕円形などの形状を採用できる。
また、磁場発生部１１は、全体としては、円柱形、角柱形などの形状となるように設定することもできるし、また、磁場発生部１１を構成する各層１１ａ〜１１ｅの平面形状を下層から上層に向かうにつれて次第に小さくし、全体としては、上層が下層に比べて先細り形になるようにしてもよい。
E. サイズ
磁場発生部１１を構成する各層１１ａ〜１１ｅの平均サイズは、その平面形状を四角形とした場合、それぞれ一辺が200ｎｍ以下とするのが好ましく、さらには、100ｎｍ以下であるのが最も好ましい。
スピン注入電流による磁化フリー層の磁化制御に関しては、磁性素子のサイズができるだけ小さいほうが容易となるためである。
また、導電性チューブ１４の直径は、100ｎｍ以下、好ましくは、数10ｎｍ程度とするのが好ましい。
磁場発生部１１と第３電極１３との間の距離は、導電性チューブ１４の直径に比例するため、その直径があまりにも大きくなると、スイッチユニットのサイズが大きくなり、磁気スイッチング素子の微細化を実現できなくなるためである。
F. その他
導電性チューブ１４の本数については、オン抵抗を低くするためには複数本設けるのが好ましい。この場合、複数本の導電性チューブ１４は、互いに物理的に結合していてもよく、また、分離していてもよい。当然に、複数の導電性チューブ１４の一部が結合し、他の一部が分離していても構わない。
磁気固着部と磁気フリー部との位置関係は、いずれが上でも下でもどちらでもよく、また、これらを構成する磁性層１１ｂ，１１ｄは、磁化方向が膜面に平行である面内磁化膜であっても、磁化方向が膜面に垂直である垂直磁化膜であってもよい。
G. まとめ
以上のように、第１実施の形態によれば、機械的な接触／非接触によりスイッチのオン／オフを実行するため、オン／オフ抵抗比を無限大にすることができる。また、導電性チューブが金属特性を有する材料から構成されることで、信号経路がオールメタルとなり、オン抵抗を小さくすることができる。
さらに、後述するが、このような磁気スイッチング素子は、半導体プロセスにより形成することができるため、極微細化が可能であり、ナノレベルのスイッチング素子を実現できる。
(2) 第２実施の形態
第２実施の形態は、スイッチをオン／オフさせる入力信号ＩＮの経路と出力信号ＯＵＴの経路とを分離した磁気スイッチング素子に関する。
A. 基本構造
図６は、第２実施の形態の磁気スイッチング素子の平面図である。図７は、図６のＶＩＩ−ＶＩＩ線に沿う断面図である。
磁場発生部１１の構造は、第１実施の形態と同じであり、第１及び第２電極１１ａ，１１ｅと、これらの間に配置される磁性素子とから構成される。磁性素子は、磁性層１１ｂ、１１ｄと、これらの間に配置される非磁性層１１ｃとから構成される。
本例では、入力信号ＩＮの経路と出力信号ＯＵＴの経路とが分離されるため、磁場発生部１１の第２電極１１ｅは、絶縁層１７の内部に完全に埋め込まれる。その代わりに、絶縁層１７の表面領域には、第１又は第２電極１１ａ，１１ｅから絶縁された第４電極２３が配置される。
第４電極２３の位置は、例えば、磁場発生部１１と磁性微粒子１５との間に設定される。第４電極２３は、スイッチの一端としてのＡ端子に接続される。
電流制御部１２は、第１及び第２電極１１ａ，１１ｅに接続され、例えば、入力信号ＩＮに基づいて、磁性層１１ｂ，１１ｄ間にスピン注入電流を流すことにより磁化フリー部の磁化方向を制御する。
導電性チューブ１４は、第１実施の形態と同様に、例えば、カーボンナノチューブから構成され、可動部として機能する。導電性チューブ１４の固定端には、第３電極１３が接続され、第３電極１３には、リード層１６が接続される。リード層１６は、スイッチの他端としてのＢ端子に接続される。
導電性チューブ１４の自由端には、磁性微粒子１５が配置される。
絶縁層１７上には、導電性チューブ１４を取り囲む絶縁層１９，２０が設けられる。その結果、空洞(CAVITY)１８が形成され、導電性チューブ１４は、この空洞１８内に配置される。
以上の要素により磁気スイッチング素子（スイッチユニット）が構成される。
B. 変形例
図８は、第２実施の形態の第１変形例を示している。
平面図は、図６と同じである。この変形例の特徴は、第３電極１３の上面が第４電極２３の上面よりも上に存在する点にある。
本例では、第３電極１３は、絶縁層１７から突出した形となる。
但し、上記条件を満たせば、絶縁層１７から突出した部分の第３電極１３の側壁の一部又は全部が絶縁層で覆われていても構わない。
このような構成にすれば、導電性チューブ１４の成長が容易となり、デバイスの信頼性が向上する。
図９は、第２実施の形態の第２変形例を示している。図１０は、図９のＸ−Ｘ線に沿う断面図である。
この変形例の特徴は、磁場発生部１１の構造にある。磁場発生部１１を構成する各層１１ａ〜１１ｅは、縦方向（上下方向）ではなく、横方向（左右方向）にスタックされる。
ここで、リード層２１は、第１電極１１ａに接続され、リード層２２は、第２電極１１ｅに接続されるが、リード層２１は、第１電極１１ａと一体化していてもよく、また、リード層２２は、第１電極１１ｅと一体化していてもよい。
また、磁場発生部１１を構成する各層１１ａ〜１１ｅは、縦方向でもなく、横方向でもない、斜め方向にスタックされていてもよい。
言い換えれば、各層１１ａ〜１１ｅをスタックする方向は、スピン注入電流が各層１１ａ〜１１ｅの界面を横切るように構成されていれば、いずれの方向にスタックされていても構わない。
C. 基本動作
基本動作は、第１実施の形態と同様に、スピン偏極した電子を磁性素子に流し、磁化固着部から発生する磁場と磁化フリー部から発生する磁場との合成磁場を制御することにより行う。
具体的には、第１電極１１ａと第２電極１１ｅとの間にスピン注入電流を流して磁場発生部１１内の磁化フリー部の磁化方向を決定し、これに応じて磁性微粒子１５の空間位置を変化させ、第３電極（Ｂ端子）１３と第４電極（Ａ端子）２３との間の接続／切断を制御する。
例えば、磁性層１１ｂ，１１ｄの磁化方向が平行状態（同じ向き）のときは、合成磁場が発生し、磁性微粒子１５は、磁力により移動する。また、磁性層１１ｂ，１１ｄの磁化方向が反平行状態（反対向き）のときは、合成磁場が消滅し、磁性微粒子１５は、導電性チューブ１４の弾性力により元の位置に戻る。
磁場が発生していない初期状態において、磁性微粒子１５が第１又は第２電極１１ａ，１１ｅから離れている場合には、ノーマリオフタイプスイッチング素子となり、磁場が発生していない初期状態において、磁性微粒子１５が第１又は第２電極１１ａ，１１ｅに接触している場合には、ノーマリオンタイプスイッチング素子となる。
D. レイアウト
第１電極１１ａ、第２電極１１ｅ、第３電極１３、第４電極２３及びリード層１６，２１，２２のレイアウトは、本例に限定されることはない。その形状や延在方向などは、互いに干渉し合わないことを条件に自由に設定できる。
磁場発生部１１内の磁性素子の平面形状についても、本例に限定されることはない。例えば、磁性素子の平面形状は、長方形の他に、正方形、菱形、円形、楕円形などの形状を採用できる。
また、磁場発生部１１は、全体としては、円柱形、角柱形などの形状となるように設定することもできるし、また、磁場発生部１１を構成する各層１１ａ〜１１ｅの平面形状を下層から上層に向かうにつれて次第に小さくし、全体としては、上層が下層に比べて先細り形になるようにしてもよい。
E. サイズ
磁場発生部１１を構成する各層１１ａ〜１１ｅの平均サイズは、その平面形状を四角形とした場合、それぞれ一辺が200ｎｍ以下とするのが好ましく、さらには、100ｎｍ以下であるのが最も好ましい。
スピン注入電流による磁化フリー層の磁化制御に関しては、磁性素子のサイズができるだけ小さいほうが容易となるためである。
また、導電性チューブ１４の直径は、100ｎｍ以下、好ましくは、数10ｎｍ程度とするのが好ましい。
第３電極１３と第４電極２３との間の距離は、導電性チューブ１４の直径に比例するため、その直径があまりにも大きくなると、スイッチユニットのサイズが大きくなり、磁気スイッチング素子の微細化を実現できなくなるためである。
F. その他
導電性チューブ１４の本数については、オン抵抗を低くするためには複数本設けるのが好ましい。この場合、複数本の導電性チューブ１４は、互いに物理的に結合していてもよく、また、分離していてもよい。当然に、複数の導電性チューブ１４の一部が結合し、他の一部が分離していても構わない。
磁気固着部と磁気フリー部との位置関係は、いずれが上でも下でもどちらでもよく、また、これらを構成する磁性層１１ｂ，１１ｄは、磁化方向が膜面に平行である面内磁化膜であっても、磁化方向が膜面に垂直である垂直磁化膜であってもよい。
G. まとめ
以上のように、第２実施の形態によれば、第１実施の形態と同様に、機械的な接触／非接触によりスイッチのオン／オフを実行するため、オン／オフ抵抗比を無限大にすることができる。また、導電性チューブが金属特性を有する材料から構成されることで、信号経路がオールメタルとなり、オン抵抗を小さくすることができる。さらに、このような磁気スイッチング素子は、半導体プロセスにより形成することができるため、極微細化が可能であり、ナノレベルのスイッチング素子を実現できる。
(3) 第３実施の形態
第３実施の形態は、導電性チューブに特徴を有する。第１及び第２実施の形態では、導電性チューブは、磁場発生部が埋め込まれた表面に略平行な平面から成長させたが、第３実施の形態では、導電性チューブは、磁場発生部が埋め込まれた表面に略平行に形成される。
A. 基本構造
図１１は、第３実施の形態の磁気スイッチング素子の平面図である。図１２は、図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。
磁場発生部１１の構造は、第１実施の形態と同じである。即ち、磁場発生部１１を構成する各層は、図１及び図２に示すように、縦方向にスタックされていてもよいし、図４及び図５に示すように、横方向にスタックされていてもよい。
磁場発生部１１は、第１実施の形態と同様に、絶縁層１７内に埋め込まれているが、第３実施の形態では、出力信号ＯＵＴを得るための第３電極２４は、絶縁層１７上に配置される。
また、第３実施の形態では、絶縁層１７上に、第３電極２４に対向するように第５電極２５が新たに配置される。
第５電極２５は、導電性チューブ１４を形成するときに、導電性チューブの成長方向を決定するために用いられる。導電性チューブ１４は、第３及び第５電極２４，２５間に電圧を与えると、第３電極２４から第５電極２５に向かって直線的に成長するため、本例では、導電性チューブ１４は、絶縁層１７の表面に対して平行に延びている。
ここで、第３及び第５電極２４，２５の先端をそれぞれ尖らしておくと、その尖った部分の間に電界が集中するため、導電性チューブ１４の成長時の方向制御が容易となる。
第３及び第５電極２４，２５の先端の尖らせ方としては、例えば、平面的には先細り形状とすると共に、断面的には、第３及び第４電極２４，２５をオーバーハング状とする。
電流制御部１２は、例えば、入力信号ＩＮに基づいて、磁場発生部１１内の磁性素子にスピン注入電流を供給することにより磁場発生部１１内の磁化フリー部の磁化方向を制御する。
導電性チューブ１４は、例えば、カーボンナノチューブから構成され、可動部として機能する。導電性チューブ１４の固定端には、第３電極２４が接続され、第３電極２４からは、出力信号ＯＵＴが得られる。また、導電性チューブ１４の自由端には、磁性微粒子１５が配置される。
絶縁層１７上には、導電性チューブ１４を取り囲む絶縁層１９，２０が設けられる。その結果、空洞(CAVITY)１８が形成され、導電性チューブ１４は、この空洞１８内に配置される。
以上の要素により磁気スイッチング素子（スイッチユニット）が構成される。
B. 変形例
図１３は、第３実施の形態の第１変形例を示している。
断面図は、図１２と同じである。この変形例の特徴は、複数本の導電性チューブ１４が第３電極２４から第５電極２５に向かって延びている点にある。
複数本の導電性チューブ１４を形成することで、スイッチング素子のオン抵抗を低減することができる。
ここで、複数本の導電性チューブ１４の成長速度に差があると、そのうちの一部が第５電極２５に到達し、接触する場合がある。
このような場合を想定し、第５電極２５については、導電性チューブ１４の成長後にはフローティング状態とし、スイッチング素子として使用する際に動作上問題が生じないようにする。
あるいは、これに代えて、導電性チューブ１４の成長後に、第３電極２４と第５電極２５との間に電圧を印加して、第５電極２５に接触したチューブを電気的に断線させてもよい。このようにすれば、第５電極２５がフローティング状態でなくても、スイッチング動作上問題が生じることはない。
図１４は、第３実施の形態の第２変形例を示している。
断面図は、図１２と同じである。この変形例の特徴は、図１３の第１変形例と同様に、複数本の導電性チューブ１４が第３電極２４から第５電極２５に向かって延びている点にある。
但し、第２変形例では、複数本の導電性チューブ１４が確実に形成されるように、第３及び第５電極２４，２５の先端部にそれぞれ複数の先細り部を設けている。
これにより、確実に複数本の導電性チューブ１４を成長させることができるため、スイッチング素子のオン抵抗の低減には効果的である。
尚、図１３の第１変形例と同様に、複数本の導電性チューブ１４のうちの一部が第５電極２５に到達しても、導電性チューブ１４の成長後に第５電極２５をフローティング状態とすれば、スイッチング動作上問題が生じることはない。
あるいは、これに代えて、導電性チューブ１４の成長後に、第３電極２４と第５電極２５との間に電圧を印加して、第５電極２５に接触したチューブを電気的に断線させてもよい。このようにすれば、第５電極２５がフローティング状態でなくても、スイッチング動作上問題が生じることはない。
C. 基本動作
基本動作は、第１実施の形態と同じであるため、ここでは、その説明については省略する。
D. レイアウト
磁場発生部１１、第３電極２４及び第５電極２５のレイアウトは、本例に限定されることはない。その形状や延在方向などは、互いに干渉し合わないことを条件に自由に設定できる。
E. サイズ
磁場発生部１１のサイズは、第１実施の形態と同様に、その平面形状を四角形とした場合、それぞれ一辺が200ｎｍ以下とするのが好ましく、さらには、100ｎｍ以下であるのが最も好ましい。また、導電性チューブ１４の直径は、100ｎｍ以下、好ましくは、数10ｎｍ程度とするのが好ましい。
第３電極２４から第５電極２５までの幅ｗ（図１２参照）は、100ｎｍから数μｍまでの範囲内の値に設定することが好ましい。但し、この幅ｗは、磁場発生部１１のサイズと同じか、又は、それよりも大きくする。
F. その他
第３実施の形態の第１及び第２変形例では、複数本の導電性チューブ１４の一部が互いに物理的に結合していても構わない。
G. まとめ
以上のように、第３実施の形態によれば、第１実施の形態と同様に、オン／オフ抵抗比を無限大にでき、かつ、オン抵抗を小さくすることができる。また、このような磁気スイッチング素子は、半導体プロセスにより形成することができるため、極微細化が可能であり、ナノレベルのスイッチング素子を実現できる。
(4) 第４実施の形態
第４実施の形態は、第２実施の形態と第３実施の形態とを組み合わせたものである。即ち、導電性チューブは、直線状に形成され、かつ、スイッチをオン／オフさせる入力信号ＩＮの経路と出力信号ＯＵＴの経路とが分離される。
A. 基本構造
図１５は、第４実施の形態の磁気スイッチング素子の平面図である。図１６は、図１５のＸＶＩ−ＸＶＩ線に沿う断面図である。
磁場発生部１１の構造は、第２実施の形態と同じである。即ち、磁場発生部１１を構成する各層は、図６及び図７に示すように、縦方向にスタックされていてもよいし、図９及び図１０に示すように、横方向にスタックされていてもよい。
磁場発生部１１は、第２実施の形態と同様に、絶縁層１７内に埋め込まれているが、第４実施の形態では、スイッチの他端としてのＢ端子に接続される第３電極２４は、絶縁層１７上に配置される。
また、第４実施の形態では、絶縁層１７上に、第３電極２４に対向するように第５電極２５が新たに配置される。
さらに、入力信号ＩＮの経路と出力信号ＯＵＴの経路とが分離されるため、磁場発生部１１は、絶縁層１７の内部に完全に埋め込まれる。その代わりに、絶縁層１７の表面領域には、磁場発生部１１と第５電極２５からそれぞれ絶縁された第４電極２３が配置される。
第４電極２３の位置は、例えば、磁場発生部１１と磁性微粒子１５との間に設定される。第４電極２３は、スイッチの一端としてのＡ端子に接続される。
電流制御部１２は、例えば、入力信号ＩＮに基づいて、スピン注入電流を磁場発生部１１に供給し、磁場発生部１１内の磁化フリー部の磁化方向を制御する。
導電性チューブ１４は、第２実施の形態と同様に、第３電極２４から第５電極２５に向かって直線的に成長するため、本例では、導電性チューブ１４は、絶縁層１７の表面に対して平行に延びている。
ここで、第３及び第５電極２４，２５の先端は、第３実施の形態と同様に、それぞれ尖らしておくのが好ましい。
絶縁層１７上には、導電性チューブ１４を取り囲む絶縁層１９，２０が設けられる。その結果、空洞(CAVITY)１８が形成され、導電性チューブ１４は、この空洞１８内に配置される。
以上の要素により磁気スイッチング素子（スイッチユニット）が構成される。
B. 変形例
第４実施の形態においても、第３実施の形態の第１及び第２変形例（図１３及び図１４参照）をそのまま適用することができる。
C. 基本動作
基本動作は、第２実施の形態と同じであるため、ここでは、その説明については省略する。
D. レイアウト
磁場発生部１１、第３電極２４、第４電極２３及び第５電極２５のレイアウトは、本例に限定されることはない。その形状や延在方向などは、互いに干渉し合わないことを条件に自由に設定できる。
E. サイズ
磁場発生部１１のサイズは、第２実施の形態と同様に、その平面形状を四角形とした場合、それぞれ一辺が200ｎｍ以下とするのが好ましく、さらには、100ｎｍ以下であるのが最も好ましい。また、導電性チューブ１４の直径は、100ｎｍ以下、好ましくは、数10ｎｍ程度とするのが好ましい。
第３電極２４から第５電極２５までの幅ｗ（図１６参照）は、100ｎｍから数μｍまでの範囲内の値に設定することが好ましい。但し、この幅ｗは、磁場発生部１１のサイズと同じか、又は、それよりも大きくする。
F. その他
第４実施の形態に、第３実施の形態の第１及び第２変形例を適用した場合、複数本の導電性チューブ１４の一部が互いに物理的に結合していても構わない。
G. まとめ
以上のように、第４実施の形態によれば、第２実施の形態と同様に、オン／オフ抵抗比を無限大にでき、かつ、オン抵抗を小さくすることができる。また、このような磁気スイッチング素子は、半導体プロセスにより形成することができるため、極微細化が可能であり、ナノレベルのスイッチング素子を実現できる。
(5) 第５実施の形態
第５実施の形態は、磁場発生部の数に特徴を有する。即ち、第１乃至第４実施の形態では、磁場発生部は１つであったが、第５実施の形態では、複数の磁場発生部により導電性チューブの動きを制御する。
図１７は、第５実施の形態の磁気スイッチング素子の平面図である。
この磁気スイッチング素子は、磁場発生部の数と位置を除き、第４実施の形態である図１５及び図１６の磁気スイッチング素子と同じである。
第５実施の形態では、磁場発生部１１ａ，１１ｂは２つ存在する。
磁場発生部１１ａ，１１ｂの構造は、第２実施の形態と同じである。即ち、磁場発生部１１ａ，１１ｂを構成する各層は、それぞれ、図６及び図７に示すように、縦方向にスタックされていてもよいし、図９及び図１０に示すように、横方向にスタックされていてもよい。
磁場発生部１１ａ，１１ｂは、例えば、導電性チューブ１４を挟み込む位置に配置される。導電性チューブ１４の固定端には、第３電極（Ｂ端子）２４が接続され、自由端には、磁性微粒子１５が配置される。
第３電極２４に対向する位置には、第５電極２５が配置される。導電性チューブ１４は、第３電極２４から第５電極２５に向かって延びている。
導電性チューブ１４の直下には、第４電極（Ａ端子）２３が配置される。磁場発生部１１ａ，１１ｂから発生する磁場により導電性チューブ１４の動きが制御され、磁性微粒子１５が第４電極２３に接触することによりスイッチがオン状態になる。
尚、図１７のスイッチング素子は、第４実施の形態である図１５及び図１６の磁気スイッチング素子を前提としたが、第１乃至第３実施の形態の磁気スイッチング素子において磁場発生部の数を複数に設定することも可能である。
(6) 第６実施の形態
第６実施の形態は、磁性微粒子の数に特徴を有する。即ち、第１乃至第４実施の形態では、導電性チューブの自由端に磁性微粒子を配置したが、第６実施の形態では、導電性チューブ内に複数の磁性微粒子を配置する。
図１８は、第６実施の形態の磁気スイッチング素子の平面図である。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿う断面図である。
この磁気スイッチング素子は、導電性チューブ１４の構造と磁性微粒子１５の数を除き、第３実施の形態である図１１及び図１２の磁気スイッチング素子と同じである。
磁場発生部１１の構造は、第１実施の形態と同じである。即ち、磁場発生部１１を構成する各層は、図１及び図２に示すように、縦方向にスタックされていてもよいし、図４及び図５に示すように、横方向にスタックされていてもよい。
導電性チューブ１４は、第３電極２４から第５電極２５に跨って配置される。導電性チューブ１４の一端は、第３電極２４に固定され、固定端となる。また、導電性チューブ１４の他端は、支持台としての第５電極２５上に存在するが、第５電極２５に固定されることはなく、自由端となる。
導電性チューブ１４内には、複数の磁性微粒子１５がまんべんなく配置されている。このような構造を実現するためには、例えば、フラーレン(fullerene)内蔵カーボンナノチューブを利用する。
即ち、例えば、C(カーボン)60、C70などから構成されるフラーレンは、球殻状の構造を持つ。このため、この球殻内に磁性微粒子を内包した化合物(endohedral compound)をカーボンナノチューブに内蔵すれば、第６実施の形態に関わる構造を実現できる。
スイッチング動作は、磁力により導電性チューブ１４内の磁性微粒子１５を引き付けて、導電性チューブ１４の中央部を磁場発生部１１に接触されることにより行う。導電性チューブ１４の他端は、自由端として第５電極２５上に乗せられているだけなので、スイッチング動作はスムーズに行われる。
ここで、フラーレンや、金属を内包するフラーレンなどを内蔵するナノチューブについては、ピーポッドと称されている。
また、Gd@C82, Dy@C82,のような磁性元素を内包するフラーレンをナノチューブに内蔵する技術がある。フラーレンを内蔵する単層ナノチューブをシリコン基板上に形成する方法、及び、Gdを内包するフラーレンを内蔵する単層ナノチューブをシリコン基板上に形成する方法については、例えば、Appl. Phys. Lett. 86, 023109 (2005)に開示されている。
簡単に説明すると、まず、単層ナノチューブを成長させたい位置に触媒を配置し、気相成長法により単層カーボンナノチューブを成長させる。原料ガスとしては、例えば、エチレンやメタンなどの炭化水素、エタノールなどのアルコールが使用される。原料ガスには、水素、水、酸素などのガスを混入させてもよい。
単層カーボンナノチューブを成長させる気相成長法としては、熱ＣＶＤ法やプラズマＣＶＤ法などを用いることができる。
このようにして形成された単層カーボンナノチューブは、窒素と酸素の割合が４：１である混合ガス雰囲気中において470℃でアニールされる。その結果、シリコン基板に接触していないカーボンナノチューブの先端が酸化により開端される。
この後、上記構造を持つシリコン基板を、磁性金属を内包させたフラーレンと共に石英アンプル内に封入し、その状態を500℃で2日間保つことで、磁性金属を内包させたフラーレンを得ることができる。
GdやDyは磁性元素であるため、Gd@C82, Dy@C82のような磁性元素を内包するフラーレンを内蔵するナノチューブは、磁力により変形させることが可能であり、この性質を用いてナノチューブの中央付近を磁場発生部に接触／非接触させることができる。
尚、図１８及び図１９のスイッチング素子は、第３実施の形態である図１１及び図１２の磁気スイッチング素子を前提としたが、例えば、第１実施の形態の磁気スイッチング素子において導電性チューブ内に複数の磁性微粒子を配置することも可能である。
(7) 第７実施の形態
第７実施の形態は、第４実施の形態と第６実施の形態とを組み合わせたものである。即ち、導電性チューブ内には複数の磁性微粒子が内蔵され、かつ、スイッチをオン／オフさせる入力信号ＩＮの経路と出力信号ＯＵＴの経路とが分離される。
図２０は、第７実施の形態の磁気スイッチング素子の平面図である。図２１は、図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。
導電性チューブ１４は、第３電極（Ｂ端子）２４から第５電極２５に跨って配置される。導電性チューブ１４の一端は、第３電極２４に固定され、固定端となる。また、導電性チューブ１４の他端は、支持台としての第５電極２５上に存在するが、第５電極２５に固定されることはなく、自由端となる。
導電性チューブ１４内には、第６実施の形態と同様に、複数の磁性微粒子１５がまんべんなく配置されている。
また、入力信号ＩＮの経路と出力信号ＯＵＴの経路とを分離するため、磁場発生部１１は、絶縁層１７の内部に完全に埋め込まれる。その代わりに、絶縁層１７の表面領域には、磁場発生部１１と第５電極２５からそれぞれ絶縁された第４電極（Ａ端子）２３が配置される。
スイッチング動作は、磁力により導電性チューブ１４内の磁性微粒子１５を引き付けて、導電性チューブ１４の中央部を第４電極２３に接触されることにより行う。導電性チューブ１４の他端は、自由端として第５電極２５上に乗せられているだけなので、スイッチング動作はスムーズに行われる。
尚、図２０及び図２１のスイッチング素子は、第４実施の形態である図１５及び図１６の磁気スイッチング素子を前提としたが、例えば、第２実施の形態の磁気スイッチング素子において導電性チューブ内に複数の磁性微粒子を配置することも可能である。
３． 材料例
材料例について説明する。
(1) 磁化固着部及び磁化フリー部
磁性素子を構成する磁化固着部及び磁化フリー部は、それぞれ強磁性材料から構成される。強磁性材料としては、本発明の例に関わるスイッチング素子の用途に応じて、例えば、以下の中から最適な磁気特性を有するものを選択する。
A. 「鉄(Fe)単体」、「コバルト(Co)単体」、「ニッケル(Ni)単体」、「鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)からなるグループより選択される少なくとも１つの元素を含む合金」、
B. 「パーマロイと呼ばれるNiFe系合金」、「CoNbZr系合金、FeTaC系合金、CoTaZr系合金、FeAlSi系合金、FeB系合金、CoFeB系合金などの軟磁性材料」、
C. 「ホイスラー合金、磁性半導体、CrO2、Fe3O4、La1-XSrXMnO3などのハーフメタル磁性酸化物、又は、ハーフメタル磁性窒化物」
ここで、「磁性半導体」は、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、クロム(Cr)、マンガン(Mn)からなるグループより選択される少なくとも１つの磁性元素と、化合物半導体又は酸化物半導体とから構成できる。具体的には、(Ga,Cr)N、(Ga,Mn)N、MnAs、CrAs、(Ga,Cr)As、ZnO:Fe、(Mg,Fe)Oなどを挙げることができる。
また、磁化固着部及び磁化フリー部に使用する材料としては、連続的な磁性体を構成していてもよく、また、非磁性マトリクス中に磁性体からなる微粒子が析出される複合体構造を有していてもよい。
複合体構造の例としては、「グラニュラー磁性体」と称されるものがある。
磁化固着部及び磁化フリー部は、反強磁性結合又は強磁性結合する複数の磁性層から構成されていてもよい。例えば、磁化固着部及び磁化フリー部は、強磁性層/非磁性層/強磁性層のスタック構造としてもよい。
ＳＡＦ(synthetic antiferromagnetic)構造と呼ばれる反強磁性結合構造を採用する場合、２つの強磁性層の間に配置される非磁性層としては、ルテニウム(Ru)、イリジウム(Ir)、クロム(Cr)などの非磁性金属層及び反強磁性体を用いることが好ましい。非磁性層の膜厚を0.2ｎｍ〜3ｎｍの範囲内の値にすれば、反強磁性結合構造を形成し易くなる。
また、磁化固着部及び磁化フリー部は、複数の磁性層からなる多層構造を有していてもよい。この場合には次のような材料を用いることができる。
A. ［（Co又はCoFe合金）/（NiFe若しくはNiFeCoからなるパーマロイ合金、又は、Ni）］からなる２層構造、
B. ［（Co又はCoFe合金）/（NiFe若しくはNiFeCoからなるパーマロイ合金、又は、Ni）/（Co又はCoFe合金）］からなる３層構造
(2) 反強磁性層(anti-ferromagnetic layer: AF)
磁化固着部の磁化方向は、反強磁性層を接触させることにより強固に固定することができる。反強磁性層は、非磁性中間層に接しない固着部の面に接するように配置される。反強磁性層は、例えば、鉄マンガン（FeMn）、白金マンガン（PtMn）、パラジウムマンガン（PdMn）、パラジウム白金マンガン（PdPtMn）からなるグループより選択される。
(3) 非磁性層
非磁性層は、金属、絶縁体、半導体などから構成される。非磁性層は、それを構成する材料の面から低抵抗材料と高抵抗材料との２通りに分類される。
低抵抗材料としては、銅（Cu）、金（Au）、銀（Ag）、アルミニウム（Al）、又は、銅（Cu）、金（Au）、銀（Ag）、アルミニウム（Al）からなるグループより選択される少なくとも１つの元素を含む合金などがある。
このような低抵抗材料からなる非磁性層（中間層）の厚さを１ｎｍ〜６０ｎｍの範囲内の値に設定すれば、磁化反転効率をよくすることができる。
高抵抗材料としては、アルミニウム（Al）、チタン（Ti）、タンタル（Ta）、コバルト（Co）、ニッケル（Ni）、シリコン（Si）、マグネシウム（Mg）、及び鉄（Fe）からなるグループより選択される少なくとも１つの元素を含む酸化物、窒化物又はフッ化物などの絶縁体、GaAlAsなどのエネルギーギャップが大きな半導体などがある。
このような材料のうち酸化物としては、例えば、アルミナ（Al2O3-X）、酸化マグネシウム（MgO）、SiO2、Si-O-N、Ta-O、Al-Zr-Oなどがある。
(4) 第１乃至第５電極
第１乃至第５電極は低抵抗の金属材料から構成するのが好ましい。
４． 導電性チューブと磁性微粒子の製造方法
導電性チューブは、電気的特性として金属性を示すことが好ましく、例えば、カーボンナノチューブから構成される。
この場合、チューブの直径は、5ｎｍ〜200ｎｍの範囲内の値に設定される。このようなカーボンナノチューブは、多層カーボンナノチューブと呼ばれる。また、直径が数10ｎｍを超えるものについては、カーボンファイバーと呼ばれることもある。
以下では、第１実施の形態のスイッチング素子を例にとり、導電性チューブと磁性微粒子の製造方法の例について説明する。
まず、図２２に示すように、磁場発生部１１上に、絶縁層２６を介してタングステンなどの導電材料からなる犠牲電極２７を形成する。また、第３電極１３上に、導電性チューブ（カーボンナノチューブ）を成長させるときの触媒となる磁性微粒子（磁性金属）１５を形成する。
ここで、磁性微粒子１５としては、Fe, Co, Niなどが使われる。また、これらの酢酸塩であってもよい。
磁性微粒子１５は、第３電極１３自体が導電性チューブを成長させるときの触媒となる場合、即ち、第３電極１３が磁性金属から構成される場合には不要である（図２３参照）。
この後、図２４に示すように、第３電極１３から犠牲電極２７に向かって導電性チューブ１４を成長させる。
このときの成長方法としては、熱ＣＶＤ法により単層カーボンナノチューブを成長させる方法が知られている。原料ガスとしては、例えば、エチレンやメタンなどの炭化水素や、エタノールなどのアルコールが用いられる。また、原料ガスに、水素、水、酸素などのガスを混入してもよい。成長温度は、400℃〜900℃の範囲内の値に設定される。
この成長方法の詳細については、例えば、Appl. Phys. A 69, 305−308 (1999)や、Jpn. J. Appl. Phys. 42 , 2416 (2003)などに記載されている。
そして、導電性チューブ１４の先端が、磁場発生部１１の上部、例えば、犠牲電極２７に接触するかしないか程度の位置まで達したら成長を終了する。
最後に、ウェットエッチングにより、絶縁層２６及び犠牲電極２７を除去すると、図２５に示すように、可動部としての導電性チューブ１４が形成される。
ここで、ウェットエッチングのエッチング液としては、導電性チューブ１４の触媒としての磁性微粒子１５（又は第３電極１３）や、エッチング時にエッチング液に触れる磁場発生部１１内の第２電極１１ｅを腐蝕しない物質から構成されていなければならない。
但し、これに代えて、例えば、第２及び第３電極１１ｅ，１３及び磁性微粒子１５を、Ni, Fe, Co, FePt, CoFe などを含む腐蝕され難い合金から構成してもよいし、また、磁性微粒子１５については、導電性チューブ１４の成長が終了した後に、その表面を導電性の非磁性材料でコーティングしてもよい。
導電性チューブ１４が配置される空洞(CAVITY)１８は、例えば、炭素からなる犠牲層で導電性チューブ１４を覆った後、絶縁層１９，２０を形成し、この後、犠牲層を除去すれば、容易に形成できる。
犠牲層がレジストから構成される場合には、犠牲層の除去は、アッシングという気化法により行うことができる。
ところで、上記製造方法を第２実施の形態に適用する場合には、犠牲電極２７をスイッチの一端（Ａ端子）となる第４電極として用いてもよい。この場合、犠牲電極２７をエッチングするプロセスが不要になる。
また、犠牲電極２７の位置は、磁場発生部１１の上部に限定されない。例えば、犠牲電極２７は、磁場発生部１１の周囲や、第３電極１３の上部などに配置しても構わない。
さらに、導電性チューブの長さなどの制御は、上記に比べて若干難しくはなるが、犠牲電極がない状態での導電性チューブの成長も可能である。この場合には、導電性チューブの長さは、成長条件で決定される成長速度により制御する。
なお、導電性チューブの材料として、上記カーボンの他に、Ｓｉナノチューブなどの機械的弾性が優れた材料を用いることができる。
５． スイッチング原理
本発明の例の磁気スイッチング素子のスイッチング原理について説明する。
磁場発生部の基本構造は、既に述べたように、磁性素子とこれを挟み込む第１及び第２電極である。磁性素子は、磁化固着部（磁性層）と磁化フリー部（磁性層）とこれらの間に配置される非磁性層（中間層）とから構成される。
本発明の例では、スピン注入電流のオン／オフにより、磁化フリー部の磁化方向を、磁化固着部の磁化方向に対して平行又は反平行とし、磁場発生部からの漏れ磁場に応じて導電性チューブの動きを制御し、スイッチングを行う。
(1) CASE A
図２６は、スイッチング原理のCASE Aを示している。
CASE Aでは、磁性層１１ｂが磁化固着部となり、磁性層１１ｄが磁化フリー部となる。但し、これとは逆に、磁性層１１ｂが磁化フリー部となり、磁性層１１ｄが磁化固着部となってもスイッチング原理は変わらない。図２６において、磁性層１１ｂを磁化固着するためには、さらに、磁性層１１ｂと第１電極１１ａの間に反強磁性層を設けると好ましい。
前提条件として、磁化フリー部としての磁性層１１ｄは、ヒステリシスを有しないものとする。また、磁性層１１ｂ，１１ｄは、初期状態において、静磁結合又は負の交換相互作用により反平行状態を維持しているものとする。
この場合、スピン注入電流がオフ（初期状態）では、第１及び第２電極１１ａ，１１ｅの間に電子の流れが発生することはなく、磁性層１１ｂ，１１ｄは、反平行状態のままである。
この時、例えば、図２７に示すように、磁性層１１ｂ，１１ｄから外に出る磁力線は、磁性層１１ｂ，１１ｄの間で閉じた状態となるため、磁性素子の外部に漏れ出る漏れ磁場の値は非常に小さくなる。
特に、磁性層１１ｂ，１１ｄの磁化の絶対値をほぼ同じに設定すれば、この状態での漏れ磁場は、ほぼ零になる。即ち、磁場発生部内の磁性素子からの磁場の発生がないため、磁性微粒子を含む導電性チューブの空間位置を変えることはできず、スイッチは、ノーマリオフタイプの場合にはオフ、ノーマリオンタイプの場合にはオンのままである。
これに対し、スピン注入電流をオンにすると、第１及び第２電極１１ａ，１１ｅの間に電子の流れが発生し、磁化フリー部としての磁性層１１ｄの磁化方向が反転し、磁性層１１ｂ，１１ｄは、反平行状態から平行状態に変化する。
この時、例えば、図２８に示すように、磁性層１１ｂ，１１ｄの磁化がキャンセルされないため、磁力線が磁性層１１ｂ，１１ｄから外に漏れ出し、磁性層１１ｂ，１１ｄから発生する磁力線は開いた状態となる。
従って、磁場発生部内の磁性素子から磁場が発生している状態となり、磁性微粒子を含む導電性チューブの空間位置はこの磁場による磁力によって変化する（磁場発生部に近づく又は磁場発生部から遠ざかる）。
即ち、スイッチは、ノーマリオフタイプの場合には、オフからオンに変化し、ノーマリオンタイプの場合には、オンからオフに変化する。
ところで、CASE Aでは、磁場発生部はヒステリシス特性を持たないため、スピン注入電流を零にすると、スイッチとしては再び初期状態に戻る。
図２９は、スピン注入電流と磁性素子の抵抗値との関係を示している。
抵抗値は、磁性層１１ｂ，１１ｄの磁化状態を表している。
スピン注入電流の値が零のときは、磁性素子は、反平行状態にあり、その抵抗値は大きくなっている。
スピン注入電流をプラス方向に流すと、その電流値が所定値を超えたとき、磁性素子は、平行状態になり、その抵抗値は小さくなる。
ここで、CASE Aでは、スピン注入電流は、零か、又は、プラス方向に流すか、の２通りとする。プラス方向とは、電子が磁化固着部としての磁性層１１ｂから磁化フリー部としての磁性層１１ｄへ向かって流れる方向（スピン注入電流としては逆方向）とする。
(2) CASE B
図３０は、スイッチング原理のCASE Bを示している。
CASE Bは、CASE Aと比べると、初期状態において磁性層１１ｂ，１１ｄが正の交換相互作用により平行状態を維持している点に特徴を有する。
この場合、スピン注入電流がオフ（初期状態）では、磁性層１１ｂ，１１ｄは平行状態であるため、磁場発生部から磁場が発生している状態となる。この時、スイッチとしては、ノーマリオフタイプの場合にはオフ、ノーマリオンタイプの場合にはオンである。
これに対し、スピン注入電流をオンにすると、磁化フリー部としての磁性層１１ｄの磁化方向が反転し、磁性層１１ｂ，１１ｄは、平行状態から反平行状態に変化する。
従って、磁場発生部から磁場が発生していない状態となり、導電性チューブ又は磁性微粒子には磁力が作用しなくなる。この時、スイッチとしては、ノーマリオフタイプの場合にはオフからオンに変化し、ノーマリオンタイプの場合にはオンからオフに変化する。
スピン注入電流を零にすると、スイッチとしては再び初期状態に戻る。
図３１は、スピン注入電流と磁性素子の抵抗値との関係を示している。
抵抗値は、磁性層１１ｂ，１１ｄの磁化状態を表している。
スピン注入電流の値が零のときは、磁性素子は、平行状態にあり、その抵抗値は小さくなっている。
スピン注入電流をマイナス方向に流すと、その電流値が所定値を超えたとき、磁性素子は、反平行状態になり、その抵抗値は大きくなる。
ここで、CASE Bでは、スピン注入電流は、零か、又は、マイナス方向に流すか、の２通りとする。マイナス方向とは、電子が磁化フリー部としての磁性層１１ｄから磁化固着部としての磁性層１１ｂへ向かって流れる方向（スピン注入電流としては逆方向）とする。
(3) CASE C
図３２は、スイッチング原理のCASE Cを示している。図３３は、スピン注入電流と磁性素子の抵抗値との関係を示している。
CASE Cは、磁性層１１ｂ，１１ｄの層間結合は弱いが、磁化フリー部としての磁性層１１ｄのヒステリシスが大きい場合である。
CASE Cでは、磁性層１１ｂが磁化固着部となり、磁性層１１ｄが磁化フリー部となるが、これとは逆に、磁性層１１ｂが磁化フリー部となり、磁性層１１ｄが磁化固着部となってもよい。磁性層１１ｂを磁化固着するためには、さらに、磁性層１１ｂと第１電極１１ａの間に反強磁性層を設けると好ましい。
まず、スピン注入電流をマイナス方向に流すと、その電流値が所定値（臨界電流）を超えたとき、磁性素子は、反平行状態になり、その抵抗値は大きくなる。反平行状態では、例えば、図２７に示すように、磁性層１１ｂ，１１ｄから外に出る磁力線は、磁性層１１ｂ，１１ｄの間で閉じた状態となるため、磁性素子の外部に漏れ出る漏れ磁場の値は小さくなる。
従って、磁性微粒子を含む導電性チューブの空間位置を変えることはできず、スイッチは、オフである。
この後、スピン注入電流を遮断しても、磁化フリー部がヒステリシスを有するため、この状態は維持される。即ち、磁場発生部内の磁性素子は、反平行状態のままで、不揮発性スイッチとなる。
これに対し、スピン注入電流をプラス方向に流すと、その電流値が所定値（臨界電流）を超えたとき、磁性素子は、平行状態になり、その抵抗値は小さくなる。平行状態では、例えば、図２８に示すように、磁性層１１ｂ，１１ｄから発生する磁力線は開いた状態となるため、磁性素子の外部に漏れ出る漏れ磁場の値は大きくなる。
従って、磁性微粒子を含む導電性チューブの空間位置はこの磁場による磁力によって変化する（磁場発生部に近づく又は磁場発生部から遠ざかる）。
即ち、スイッチは、オフからオンに変化する。
この後、スピン注入電流を遮断しても、磁化フリー部がヒステリシスを有するため、この状態は維持される。即ち、磁場発生部内の磁性素子は、平行状態のままで、不揮発性スイッチとなる。
CASE Cでは、スピン注入電流は、零か、マイナス方向に流すか、又は、プラス方向に流すか、の３通りとなる。
(4) CASE D
図３４は、スイッチング原理のCASE Dを示している。
CASE Dは、初期状態において、磁化固着部としての磁性層１１ｂがＳＡＦ(synthetic antiferromagnetic)構造を有し、磁化フリー部としての磁性層１１ｄが熱揺らぎ状態（全体として磁極が定まっていない状態）にある点に特徴を有する。
スピン注入電流がオフ（初期状態）では、第１及び第２電極１１ａ，１１ｅの間に電子の流れが発生することはなく、磁化フリー部としての磁性層１１ｄは、熱揺らぎ状態にある。
この時、ＳＡＦ構造を有する磁化固着部では、反強磁性結合する複数の磁性層の磁化がキャンセルされるため、磁化固着部からの漏れ磁場はない。また、磁化フリー部を構成する磁性層１１ｄも、熱揺らぎ状態であるため、スピン注入電流が流れていない状態では磁化方向が定まらず、磁場の発生もない。
従って、磁場発生部内の磁性素子からの磁場の発生がないため、磁性微粒子を含む導電性チューブの空間位置を変えることはできず、スイッチはオフである。
これに対し、スピン注入電流をオンにすると、第１及び第２電極１１ａ，１１ｅの間に電子の流れが発生し、磁化フリー部としての磁性層１１ｄの磁化方向が定まる。例えば、電子の流れが磁化固着部から磁化フリー部に向かう場合には、磁化フリー部としての磁性層１１ｄの磁化は右を向く。 この時、上述のように、ＳＡＦ構造を有する磁化固着部では、反強磁性結合する複数の磁性層の磁化がキャンセルされるため、磁化固着部からの漏れ磁場をほぼゼロにできる。このため、全体として磁極が定まった磁性層１１ｄから磁場が発生している状態となる。
従って、磁性微粒子を含む導電性チューブの空間位置はこの磁場による磁力によって変化する（磁場発生部に近づく又は磁場発生部から遠ざかる）。
即ち、スイッチはオフからオンに変化する。
ところで、CASE Dでは、スピン注入電流を遮断すると、スイッチとしては、再び、初期状態（磁性層１１ｄの熱揺らぎ状態）に戻る。
尚、CASE Dでは、電子を磁化固着部から磁化フリー部に向かう方向（スピン注入電流としては逆方向）に流し、磁性層１１ｄの磁化を右向きとしたが、これに代えて、電子を磁化フリー部から磁化固着部に向かう方向に流し、磁性層１１ｄの磁化を左向きとしてもよい。
(5) CASE E
図３５は、スイッチング原理のCASE Eを示している。
CASE Eは、磁化固着部としての磁性層１１ｂがＳＡＦ構造を有し、磁化フリー部としての磁性層１１ｄがヒステリシスを有する点に特徴を有する。磁性層１１ｂを磁化固着するために、磁性層１１ｂと第１電極１１ａの間に反強磁性層を設けると好ましい。
まず、スピン注入電流をプラス方向に流すと、その電流値が所定値（臨界電流）を超えたとき、磁化フリー部としての磁性層１１ｄの磁化方向は右を向き、磁性素子としては平行状態となる。
この時、ＳＡＦ構造を有する磁化固着部では、反強磁性結合する複数の磁性層の磁化がキャンセルされるため、スピン注入電流の有無や方向にかかわらず、磁化固着部からの漏れ磁場をほぼゼロにできる。
従って、磁性微粒子を含む導電性チューブは、磁化フリー部としての磁性層１１ｄからの磁場に作用する。
この後、スピン注入電流を遮断しても、磁化フリー部がヒステリシスを有するため、この状態は維持される。即ち、磁場発生部内の磁性素子は、平行状態のままである。
これに対し、スピン注入電流をマイナス方向に流すと、その電流値が所定値（臨界電流）を超えたとき、磁化フリー部としての磁性層１１ｄの磁化方向は左を向き、磁性素子としては反平行状態となる。
この時、ＳＡＦ構造を有する磁化固着部では、反強磁性結合する複数の磁性層の磁化がキャンセルされるため、スピン注入電流の有無や方向にかかわらず、磁化固着部からの漏れ磁場をほぼゼロにできる。
従って、磁性微粒子を含む導電性チューブは、磁化フリー部としての磁性層１１ｄからの先ほどと逆向きの磁場に作用する。 この後、スピン注入電流を遮断しても、磁化フリー部がヒステリシスを有するため、この状態は維持される。即ち、磁場発生部内の磁性素子は、反平行状態のままである。
CASE Eでは、スピン注入電流の向き（磁性層１１ｄの磁化方向）により発生磁場の磁力線の向きが変わる。この磁力線の向きの違いでスイッチングが行われるように、例えば、導電性チューブに設けられた磁性微粒子の保磁力及び磁気異方性を調節し、微粒子の極性を制御することで，磁性微粒子と磁場発生部との間に働く斥力と引力を利用してスイッチングを行う。
なお、CASE AからCASE Eにおいて、磁性層１１ｄの厚さや平面形状を磁性層１１ｂとは異なるようにしてもよい。例えば、磁場発生部の全体としての形状を台形とし、第１電極１１ａから第２電極１１ｅに向かうに従い、次第に平面形状が小さくなるようにしても構わない。
６． 実施例
実施例について説明する。
この実施例では、第２実施の形態に関わる図６及び図７の磁気スイッチング素子を実際に製造する場合の例を説明する。
図６及び図７において、磁場発生部１１内の磁性素子は、CoFe(6nm)/ Cu(8nm)/ CoFeB(8nm)から構成する。即ち、磁性層１１ｂは、磁化固着部とし、厚さ6nmのCoFeから構成する。また、磁性層１１ｄは、磁化フリー部とし、厚さ8nmのCoFeBから構成する。非磁性層（中間層）１１ｃは、厚さ8nmのCuから構成する。
磁気スイッチング素子は、以下の製造方法により形成される。
まず、ウェハ上に第１電極１１ａを形成し、この後、このウェハを超高真空スパッタ装置内へ配置する。そして、CoFe(6nm)/ Cu(8nm)/ CoFeB(8nm)からなる積層を形成した後、この積層上に第２電極１１ｅを形成する。
次に、ＥＢ（electron beam）レジストが塗布され、ＥＢ露光が行われる。その結果、例えば、サイズ70mm×100nmの四角形のマスクが形成される。ここで、四角形の長辺は、磁性層１１ｂ，１１ｄの磁化容易軸方向（磁気異方性を有する方向）に平行であるものとする。
また、イオンミリング装置を用いて、マスクに被覆されない領域の第１及び第２電極１１ａ，１１ｅ及びCoFe(6nm)/ Cu(8nm)/ CoFeB(8nm)からなる積層をエッチングし、磁場発生部１１を形成する。この後、マスクは剥離される。
次に、例えば、SiO2からなる絶縁層により磁場発生部１１を覆い、かつ、その絶縁層の表面をイオンミリングにより平滑化し、磁場発生部１１の第２電極１１ｅの上面を絶縁層から露出させる。この露出した第２電極１１ｅにリード層が接続される。
同様に、ＥＢ露光とエッチングにより、例えば、直径20nmの柱状のNiからなる第３電極１３を形成する。この後、ウェハを真空チャンバー内に配置し、温度400℃で、ウェハに向けてアルコールガスを導入する。その結果、第３電極１３上にはカーボンナノチューブが成長する。
以上の製造方法により磁気スイッチング素子が形成される。
７． 応用例
本発明の例に関わる磁気スイッチング素子は、ロジック回路からなる信号処理装置に応用できる。
(1) 第１応用例
図３６は、本発明の例に関わる磁気スイッチング素子をインバータ回路として用いた場合の例を示している。
本発明の例に関わる磁気スイッチング素子をインバータ回路として用いる場合には、スイッチユニットを１つ用意すればよい。
第１電極１１ａと第２電極１１ｅとの間には、入力信号Ｖｉｎが“０”のときには電圧が印加されず、入力信号Ｖｉｎが“１”のときに電圧が印加される。第１電極１１ａと第２電極１１ｅとの間に電圧が印加されている状態では、50μAのスピン注入電流が磁性素子に流れる。
ここで、第１応用例では、磁気スイッチング素子をインバータ回路として機能させるため、入力信号Ｖｉｎの経路と出力信号Ｉｏｕｔの経路とを分離し、さらに、磁気スイッチング素子を、例えば、スイッチング原理のCASE Bが適用されるノーマリオンタイプとする。
例えば、図３８及び図３９に示すように、磁場発生部１１内の磁化固着部と磁化フリー部とを、非磁性層（中間層）の材料や厚さなどを制御することにより強磁性結合（初期状態において平行状態）させる。
ここでは、非磁性層として、厚さ1.5nm のCuを用い、磁化フリー部として、厚さ4nmのCoFeBを用いる。磁化固着部としては、ピン層(pinned layer)として機能する厚さ3nmのCoFeと、ピン層の磁化を固着する反強磁性層としてのPtMnとから構成する。
このようなスイッチング素子では、図３７の波形図に示すように、入力信号Ｖｉｎが“０”のときは、磁性素子としては平行状態で、磁場発生部１１から磁場が発生しているため、Ａ端子とＢ端子は短絡し、スイッチとしてはオンとなり、出力信号Ｉｏｕｔは、“１”となる。
また、入力信号Ｖｉｎが“１”のときは、磁性素子としては反平行状態で、磁場発生部１１から磁場が発生していないため、Ａ端子とＢ端子は切り離され、スイッチとしてはオフとなり、出力信号Ｉｏｕｔは“０”となる。
このように、本発明の例によれば、１つのスイッチユニットを用いてインバータ回路を構成することができる。
(2) 第２応用例
図４０は、本発明の例に関わる磁気スイッチング素子をアンド(AND)ゲート回路として用いた場合の例を示している。
本発明の例に関わる磁気スイッチング素子をアンドゲート回路として用いる場合には、直列接続された２つのスイッチユニットを用いればよい。
各々のスイッチユニットにおいて、第１電極１１ａと第２電極１１ｅとの間には、入力信号Ｖ１，Ｖ２が“０”のときには電圧が印加されず、入力信号Ｖ１，Ｖ２が“１”のときに電圧が印加される。第１電極１１ａと第２電極１１ｅとの間に電圧が印加されている状態では、50μAのスピン注入電流が磁性素子に流れる。
ここで、第２応用例では、磁気スイッチング素子をアンドゲート回路として機能させるため、入力信号Ｖ１，Ｖ２の経路と出力信号Ｉｏｕｔの経路とを分離し、さらに、磁気スイッチング素子を、例えば、スイッチング原理のCASE Dが適用されるノーマリオフタイプとする。
例えば、各々のスイッチユニットにおいて、磁場発生部１１内の磁化固着部をＳＡＦ構造（図３４参照）とする。即ち、磁化固着部内の非磁性層の材料や厚さなどを制御することにより磁化固着部内の２つの強磁性層を反強磁性結合させる。
ここでは、磁化固着部として、CoFe/ Ru/ CoFeからなる反強磁性結合膜を用いる。また、反強磁性結合膜と第１電極との間にはPtMnを配置し、交換バイアスにより磁化方向を強く固着する。また、磁化フリー部は、NiFeとし、室温で熱揺らぎ状態となるサイズとする。
このようなスイッチング素子では、図４１の波形図に示すように、入力信号Ｖ１，Ｖ２が“００”，“０１”，“１０”のときは、２つのスイッチユニットのうちの少なくとも１つ内の磁化フリー部が熱揺らぎ状態で、磁場発生部１１から磁場が発生していない状態にある。
このため、２つのスイッチユニットのうちの少なくとも１つはオフであり、出力信号Ｉｏｕｔとしては、“０”となる。
また、入力信号Ｖ１，Ｖ２が“１１”のときは、２つのスイッチユニット内の磁化フリー部の磁化方向が定まるため、２つのスイッチユニットは、共にオンであり、出力信号Ｉｏｕｔとしては、“１”となる。
このように、本発明の例によれば、２つのスイッチユニットを用いてアンドゲート回路を構成することができる。
(3) 第３応用例
図４２は、本発明の例に関わる磁気スイッチング素子をオア(OR)ゲート回路として用いた場合の例を示している。
本発明の例に関わる磁気スイッチング素子をオアゲート回路として用いる場合には、並列接続された２つのスイッチユニットを用いればよい。
各々のスイッチユニットにおいて、第１電極１１ａと第２電極１１ｅとの間には、入力信号Ｖ１，Ｖ２が“０”のときには電圧が印加されず、入力信号Ｖ１，Ｖ２が“１”のときに電圧が印加される。第１電極１１ａと第２電極１１ｅとの間に電圧が印加されている状態では、50μAのスピン注入電流が磁性素子に流れる。
ここで、第３応用例では、磁気スイッチング素子をオアゲート回路として機能させるため、入力信号Ｖ１，Ｖ２の経路と出力信号Ｉｏｕｔの経路とを分離し、さらに、磁気スイッチング素子を、例えば、スイッチング原理のCASE Dが適用されるノーマリオフタイプとする。
例えば、各々のスイッチユニットにおいて、磁場発生部１１内の磁化固着部をＳＡＦ構造（図３４参照）とする。即ち、磁化固着部内の非磁性層の材料や厚さなどを制御することにより磁化固着部内の２つの強磁性層を反強磁性結合させる。
ここでは、第２応用例と同様に、磁化固着部として、CoFe/ Ru/ CoFeからなる反強磁性結合膜を用いる。また、反強磁性結合膜と第１電極との間にはPtMnを配置し、交換バイアスにより磁化方向を強く固着する。また、磁化フリー部は、NiFeとし、室温で熱揺らぎ状態となるサイズとする。
このようなスイッチング素子では、図４３の波形図に示すように、入力信号Ｖ１，Ｖ２が“００”のときは、２つのスイッチユニット内の磁化フリー部は、共に熱揺らぎ状態で、磁場発生部１１から磁場が発生していない状態にある。
このため、２つのスイッチユニットは、共にオフであり、出力信号Ｉｏｕｔとしては、“０”となる。
また、入力信号Ｖ１，Ｖ２が“０１”，“１０”，“１１”のときは、２つのスイッチユニットのうちの少なくとも１つ内の磁化フリー部の磁化方向が定まるため、その少なくとも１つのスイッチユニットがオンであり、出力信号Ｉｏｕｔとしては、“１”となる。
このように、本発明の例によれば、２つのスイッチユニットを用いてオアゲート回路を構成することができる。
(4) その他
本発明の例に関わる磁気スイッチング素子を用いて情報処理装置とする場合、複数のスイッチユニットを互いに関連付ける方法としては２通り存在する。
一つは、前段スイッチユニットの出力信号を後段のスイッチユニットの制御信号として用いる方法である。
例えば、図４４に示す情報処理装置では、前段スイッチユニットのスイッチング原理としてCASE Aを用い、後段スイッチユニットのスイッチング原理としてCASE A及びCASE Bを用いると、制御信号Ｖ１の値に基づいて選択的に出力信号Ｖ２，Ｖ３を出力するマルチプレクサ（選択回路）を実現できる。
また、図４５に示す情報処理装置では、各々のスイッチユニットのスイッチング原理としてCASE A又はCASE Dを用い、これらをバッファとして機能させることにより、３段のバッファからなる遅延回路を実現できる。
他の一つは、複数のスイッチユニットに対し、Ａ端子同士、Ｂ端子同士又はＡＡ端子とＢ端子とを互いに接続する方法である。
この方法によれば、第２及び第３応用例に示すようなアンドゲート回路やオアゲート回路などのロジック回路を実現できる。
７． 適用例
適用例について説明する。
本発明の例に関わる磁気スイッチング素子は、シリコン基板上に形成できるという特徴を有するため、半導体メモリ、ロジックＬＳＩや、メモリ混載ロジックＬＳＩなどの半導体集積回路に適用できる。
また、本発明の例は、１チップ内に１つの機能（例えば、インバータ、マルチプレクサなど）のみが形成されるディスクリート製品にも適用できる。
以下、本発明の例を半導体メモリに適用した場合について説明する。
図４６は、メモリセルアレイが積層された半導体メモリを示している。
半導体メモリを構成する要素としては、大きなものとして、メモリセルアレイと周辺回路とがある。チップ２８上に平面的にメモリセルアレイと周辺回路とを配置する２次元レイアウトでは、既に、微細化による素子の高密度化に限界が生じている。
そこで、半導体メモリの３Ｄ化が検討されているが、メモリセルアレイについては比較的容易に積層構造を実現できる反面、ロジック回路としての周辺回路については、３Ｄ化が非常に困難である。これは、スイッチとしてのＭＯＳトランジスタを積み重ねることが難しいことに起因している。
本発明の例では、ＭＯＳトランジスタに代えて、磁気スイッチング素子により周辺回路を構成するため、周辺回路についても、比較的容易に積層構造を実現できる。従って、本発明の例によれば、真の３Ｄ化を実現できる。
図４７は、３Ｄ化された半導体メモリの積層構造のイメージを示している。
半導体基板（チップ）２８の表面領域には、ＣＭＯＳ回路が形成される。メモリセルアレイ領域においては、メモリセル（例えば、磁気抵抗効果素子）が積み重ねられ、周辺回路領域では、本発明の例に関わるスイッチユニットが積み重ねられる。
配線も積み重ねられるが、スイッチユニットに必要な空洞を利用して、配線の周囲も空洞とし、いわゆる空中配線構造を実現することができる。この場合、配線間に生じる寄生容量が低減され、さらなる高速動作に貢献できる。
尚、本発明の例の適用は、半導体メモリの種類に限定されない。例えば、ＰＲＡＭ(programmable random access memory)、ＭＲＡＭ(magnetic random access memory)などへの適用が可能である。
また、本発明の例によれば、例えば、マイコン、マイクロプロセッサ、グラフィックプロセッサ、ＤＳＰ、演算処理回路などの信号処理装置について３Ｄ化を図ることができる。
これら信号処理装置における３Ｄ化の一番のメリットは、情報伝達速度を向上させることができる点、言い換えると、バンド幅を広げられる点にある。これは、３次元レイアウトでは、回路ブロック同士が、線ではなく、面で隣接する形となるため、２次元レイアウトに比べ、回路ブロック同士を接続するバスを短く、かつ、その本数を増やすことができることに起因する。
また，本発明の不揮発性スイッチイング素子は、FPGA(Field Programmable Gate Allay)などのプログラマブルロジックに適用できる。
図４８は，ＦＰＧＡの構造イメージを示している。
チップ２８内には、複数の論理ブロック２９と共に、予め、配線チャネル３０が縦横に配置される。論理ブロック２９間の接続に必要なスイッチマトリックスとして、本例では、アンチフューズやＳＲＡＭに代えて、磁気スイッチング素子（スイッチユニット）３１を使用する。この場合、スイッチング素子に対する再書き込みが可能になると共に、電源を落としても状態を不揮発に維持できるために省電力化に大きく貢献できる。
８． その他
本発明の例によれば、オン／オフ抵抗比が無限大で、オン抵抗が極めて小さく、微細化が可能で、さらにスイッチ状態を不揮発に保持できる新たな原理に基づく磁気スイッチング素子及びこれを用いた信号処理装置を提供できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
第１実施の形態の磁気スイッチング素子の平面図。 図１のＩＩ−ＩＩ線に沿う断面図。 第１実施の形態の第１変形例を示す断面図。 第１実施の形態の第２変形例を示す平面図。 図４のＶ−Ｖ線に沿う断面図。 第２実施の形態の磁気スイッチング素子の平面図。 図６のＶＩＩ−ＶＩＩ線に沿う断面図。 第２実施の形態の第１変形例を示す断面図。 第２実施の形態の第２変形例を示す平面図。 図９のＸ−Ｘ線に沿う断面図。 第３実施の形態の磁気スイッチング素子の平面図。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図。 第３実施の形態の第１変形例を示す断面図。 第３実施の形態の第２変形例を示す断面図。 第４実施の形態の磁気スイッチング素子の平面図。 図１５のＸＶＩ−ＸＶＩ線に沿う断面図。 第５実施の形態の磁気スイッチング素子の平面図。 第６実施の形態の磁気スイッチング素子の平面図。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図。 第７実施の形態の磁気スイッチング素子の平面図。 図２０のＸＸＩ−ＸＸＩ線に沿う断面図。 本発明の例に関わる製造方法の一工程を示す断面図。 本発明の例に関わる製造方法の一工程を示す断面図。 本発明の例に関わる製造方法の一工程を示す断面図。 本発明の例に関わる製造方法の一工程を示す断面図。 本発明の例に関わるスイッチング原理のCASE Aを示す図。 反平行状態の磁性素子から発生する磁力線を示す図。 平行状態の磁性素子から発生する磁力線を示す図。 CASE Aの磁性素子に流れる電流と抵抗値との関係を示す図。 本発明の例に関わるスイッチング原理のCASE Bを示す図。 CASE Bの磁性素子に流れる電流と抵抗値との関係を示す図。 本発明の例に関わるスイッチング原理のCASE Cを示す図。 CASE Cの磁性素子に流れる電流と抵抗値との関係を示す図。 本発明の例に関わるスイッチング原理のCASE Dを示す図。 本発明の例に関わるスイッチング原理のCASE Eを示す図。 磁気スイッチング素子を用いたインバータ回路を示す回路図。 図３６のインバータ回路の入出力波形を示す波形図。 図３６のインバータ回路のオン時の状態を示す図。 図３６のインバータ回路のオフ時の状態を示す図。 磁気スイッチング素子を用いたアンドゲート回路を示す回路図。 図４０のアンドゲート回路の入出力波形を示す波形図。 磁気スイッチング素子を用いたオアゲート回路を示す回路図。 図４２のオアゲート回路の入出力波形を示す波形図。 磁気スイッチング素子を用いた信号処理装置の例を示す回路図。 磁気スイッチング素子を用いた信号処理装置の例を示す回路図。 本発明の例が適用される半導体メモリを示す図。 本発明の例が適用される３Ｄチップのイメージを示す図。 ＦＰＧＡの構造イメージを示す図。
符号の説明
１１，１１ａ，１１ｂ： 磁場発生部、 １１ａ： 第１電極、 １１ｂ，１１ｄ： 磁性層、 １１ｃ： 非磁性層（中間層）、 １１ｅ： 第２電極、 １２，１２ａ，１２ｂ： 電流制御部、 １３，２４： 第３電極、 １４： 導電性チューブ、 １５： 磁性微粒子、 １６，２１，２２： リード層、 １７，１９，２０，２６： 絶縁層、 １８： 空洞、 ２３： 第４電極、 ２５，２７： 第５電極（犠牲電極）、 ２８： チップ。

Claims (21)

  1. 磁化方向が固着される磁化固着部、スピン偏極した電子により磁化方向が変化する磁化フリー部、及び、前記磁化固着部と前記磁化フリー部との間の非磁性中間層から構成される磁性素子と、
    前記磁性素子を挟み込む第１及び第２電極と、
    前記第１及び第２電極に接続され、前記磁化固着部と前記磁化フリー部との間に電流を流すことで前記磁化フリー部の磁化方向を制御する電流制御部と、
    固定端と自由端を有する可動な導電性チューブと、
    前記導電性チューブに設けられる磁性微粒子と、
    前記導電性チューブの固定端に接続される第３電極とを具備する
    ことを特徴とする磁気スイッチング素子。
  2. 前記磁性微粒子が前記第１電極、前記第２電極又は前記磁性素子に接触しているときをオン状態、前記第１電極、前記第２電極又は前記磁性素子から離れているときをオフ状態とすることを特徴とする請求項１に記載の磁気スイッチング素子。
  3. 請求項１に記載の磁気スイッチング素子において、さらに、前記第１、第２及び第３電極とは独立した第４電極を具備し、前記磁性微粒子が前記第４電極に接触しているときをオン状態、前記第４電極から離れているときをオフ状態とすることを特徴とする磁気スイッチング素子。
  4. 請求項１乃至３のいずれか１項に記載の磁気スイッチング素子において、さらに、前記第３電極と対向する位置に配置される犠牲電極を具備することを特徴とする磁気スイッチング素子。
  5. 請求項１乃至４のいずれか１項に記載の磁気スイッチング素子において、前記磁性微粒子は前記導電性チューブの自由端に配置されることを特徴とする磁気スイッチング素子。
  6. 磁化方向が固着される磁化固着部、スピン偏極した電子により磁化方向が変化する磁化フリー部、及び、前記磁化固着部と前記磁化フリー部との間の非磁性中間層から構成される磁性素子と、
    前記磁性素子を挟み込む第１及び第２電極と、
    前記第１及び第２電極に接続され、前記磁化固着部と前記磁化フリー部との間に電流を流すことで前記磁化フリー部の磁化方向を制御する電流制御部と、
    固定端と自由端を有する可動な導電性チューブと、
    前記導電性チューブの固定端に接続される第３電極と、
    前記導電性チューブに設けられる磁性微粒子と、
    前記導電性チューブの自由端を支える支持台とを具備する
    ことを特徴とする磁気スイッチング素子。
  7. 前記磁性微粒子が前記第１電極、前記第２電極又は前記磁性素子に接触しているときをオン状態、前記第１電極、前記第２電極又は前記磁性素子から離れているときをオフ状態とすることを特徴とする請求項６に記載の磁気スイッチング素子。
  8. 請求項６に記載の磁気スイッチング素子において、さらに、前記第１、第２及び第３電極とは独立した第４電極を具備し、前記磁性微粒子が前記第４電極に接触しているときをオン状態、前記第４電極から離れているときをオフ状態とすることを特徴とする磁気スイッチング素子。
  9. 請求項６乃至８のいずれか１項に記載の磁気スイッチング素子において、前記磁性微粒子は前記導電性チューブ内に複数包含されることを特徴とする磁気スイッチング素子。
  10. 前記電流が流れていない状態では、前記磁性素子の磁化は反平行状態にあり、前記電流が流れている状態では、前記磁性素子の磁化は平行状態にあることを特徴とする請求項１乃至９のいずれか１項に記載の磁気スイッチング素子。
  11. 前記電流が流れていない状態では、前記磁性素子の磁化は平行状態にあり、前記電流が流れている状態では、前記磁性素子の磁化は反平行状態にあることを特徴とする請求項１乃至９のいずれか１項に記載の磁気スイッチング素子。
  12. 前記電流が第１方向に流れると、その後、前記電流が遮断されても前記磁性素子は平行状態にあり、前記電流が第２方向に流れると、その後、前記電流が遮断されても前記磁性素子は反平行状態にあることを特徴とする請求項１乃至９のいずれか１項に記載の磁気スイッチング素子。
  13. 前記磁化固着部は、ＳＡＦ構造を有し、前記電流が流れていない状態では、前記磁化フリー部の磁化は熱揺らぎ状態にあり、前記電流が流れている状態では、前記磁化フリー部の磁化は一方向を向いていることを特徴とする請求項１乃至９のいずれか１項に記載の磁気スイッチング素子。
  14. 前記磁化固着部は、ＳＡＦ構造を有し、前記電流が第１方向に流れている状態では、前記磁化フリー部の磁化は一方向を向き、前記電流が第２方向に流れている状態では、前記磁化フリー部の磁化は前記一方向とは反対の他方向を向いていることを特徴とする請求項１乃至９のいずれか１項に記載の磁気スイッチング素子。
  15. 前記電流が流れていない状態において、前記磁気スイッチング素子は、オフ状態であることを特徴とする請求項１乃至１１及び１３のいずれか１項に記載の磁気スイッチング素子。
  16. 前記電流が流れていない状態において、前記磁気スイッチング素子は、オン状態であることを特徴とする請求項１乃至１１及び１３のいずれか１項に記載の磁気スイッチング素子。
  17. 前記電流が第１方向に流れている状態では、前記磁気スイッチング素子は、オフ状態であり、前記電流が第２方向に流れている状態では、前記磁気スイッチング素子は、オン状態であることを特徴とする請求項１２又は１４のいずれか１項に記載の磁気スイッチング素子。
  18. 前記非磁性中間層は、非磁性導電層から構成されることを特徴とする請求項１乃至１７のいずれか１項に記載の磁気スイッチング素子。
  19. 前記導電性チューブは、絶縁層に覆われた空洞内に配置されることを特徴とする請求項１乃至１８のいずれか１項に記載の磁気スイッチング素子。
  20. 請求項１乃至１９のいずれか１項に記載の磁気スイッチング素子により構成される複数のスイッチユニットを具備し、前記複数のスイッチユニットの組み合わせによりロジック回路を構成することを特徴とする信号処理装置。
  21. 前記複数のスイッチユニットは、半導体基板上に積み重ねられることを特徴とする請求項２０に記載の信号処理装置。
JP2005262579A 2005-09-09 2005-09-09 磁気スイッチング素子及びこれを用いた信号処理装置 Expired - Fee Related JP4599256B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005262579A JP4599256B2 (ja) 2005-09-09 2005-09-09 磁気スイッチング素子及びこれを用いた信号処理装置
US11/517,559 US20070057278A1 (en) 2005-09-09 2006-09-08 Magnetic switching element and signal processing device using the same
US11/729,982 US7558103B2 (en) 2005-09-09 2007-03-30 Magnetic switching element and signal processing device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005262579A JP4599256B2 (ja) 2005-09-09 2005-09-09 磁気スイッチング素子及びこれを用いた信号処理装置

Publications (2)

Publication Number Publication Date
JP2007073913A JP2007073913A (ja) 2007-03-22
JP4599256B2 true JP4599256B2 (ja) 2010-12-15

Family

ID=37854196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262579A Expired - Fee Related JP4599256B2 (ja) 2005-09-09 2005-09-09 磁気スイッチング素子及びこれを用いた信号処理装置

Country Status (2)

Country Link
US (2) US20070057278A1 (ja)
JP (1) JP4599256B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054936B2 (ja) * 2005-06-22 2012-10-24 パナソニック株式会社 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP5165898B2 (ja) * 2007-01-17 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ及びその書き込み方法
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
FR2929464B1 (fr) * 2008-03-28 2011-09-09 Commissariat Energie Atomique Nano resonnateur magnetique
FR2929443B1 (fr) 2008-03-28 2012-06-08 Commissariat Energie Atomique Nano-commutateur magnetique bistable
US8063454B2 (en) * 2008-08-13 2011-11-22 Micron Technology, Inc. Semiconductor structures including a movable switching element and systems including same
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
EP2363870A1 (en) * 2010-03-04 2011-09-07 Thomson Licensing Electromechanical switch, storage device comprising such an electromechanical switch and method for operating the same
GB2497379B (en) * 2011-12-07 2016-06-08 Ibm A nano-electromechanical switch
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9252710B2 (en) 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
CA3006938C (en) * 2014-12-10 2023-08-15 Paul D. Okulov Micro electro-mechanical strain displacement sensor and usage monitoring system
GB2569632B (en) * 2017-12-21 2020-08-05 Univ Bristol Electromechanical relay

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503801A (ja) * 2000-07-11 2004-02-05 アリゾナ　ステイト　ユニバーシティ 埋め込み型ビーム制限チャネルを備えた光学ｍｅｍｓスイッチングアレイおよびその動作方法
WO2004108586A1 (en) * 2003-06-02 2004-12-16 Ambient Systems, Inc. Nanoelectromechanical transistors and switch systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
US6625047B2 (en) * 2000-12-31 2003-09-23 Texas Instruments Incorporated Micromechanical memory element
US6574130B2 (en) * 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
JP2004221442A (ja) 2003-01-17 2004-08-05 Fujitsu Ltd 磁気センサ、磁気ヘッド、及び、磁気記録装置
US7095645B2 (en) * 2003-06-02 2006-08-22 Ambient Systems, Inc. Nanoelectromechanical memory cells and data storage devices
US7115960B2 (en) * 2003-08-13 2006-10-03 Nantero, Inc. Nanotube-based switching elements
US20060086994A1 (en) * 2004-05-14 2006-04-27 Susanne Viefers Nanoelectromechanical components
JP2007049084A (ja) * 2005-08-12 2007-02-22 Toshiba Corp スイッチ素子、メモリ素子および磁気抵抗効果素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503801A (ja) * 2000-07-11 2004-02-05 アリゾナ　ステイト　ユニバーシティ 埋め込み型ビーム制限チャネルを備えた光学ｍｅｍｓスイッチングアレイおよびその動作方法
WO2004108586A1 (en) * 2003-06-02 2004-12-16 Ambient Systems, Inc. Nanoelectromechanical transistors and switch systems

Also Published As

Publication number Publication date
US20070057278A1 (en) 2007-03-15
US7558103B2 (en) 2009-07-07
JP2007073913A (ja) 2007-03-22
US20070211525A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4599256B2 (ja) 磁気スイッチング素子及びこれを用いた信号処理装置
JP4599259B2 (ja) 磁気素子及びこれを用いた磁気信号処理装置
US8236576B2 (en) Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same
JP4455558B2 (ja) スピンｍｏｓｆｅｔ
US10840002B2 (en) Spin current magnetization rotational element, magnetoresistance effect element, magnetic memory, and high-frequency magnetic element
US7880209B2 (en) MRAM cells including coupled free ferromagnetic layers for stabilization
US7848137B2 (en) MRAM and data read/write method for MRAM
TWI269429B (en) Magneto-resistive device having soft reference layer
US20050190594A1 (en) Magnetic element and magnetic element array
JP2012519963A (ja) 垂直異方性を有するｓｔ−ｒａｍセル
JP2004128430A (ja) 磁気記憶装置及びその製造方法
US10483459B2 (en) Magnetic memory
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
JP2006269530A (ja) 磁気抵抗効果素子および磁気メモリ
US8456903B2 (en) Magnetic memory with porous non-conductive current confinement layer
TW200306025A (en) Magnetic logic element and magnetic logic element array
JP2008066606A (ja) スピンメモリ及びスピンｆｅｔ
JP2007227653A (ja) 磁気メモリ
JP2007273952A (ja) ナノ磁気メモリ素子とその製造方法
JP2007281247A (ja) スピンメモリ
JP4599285B2 (ja) 電界効果トランジスタ、集積回路、及びメモリ
JP2010003850A (ja) 磁気素子及び集積回路並びに磁気ランダムアクセスメモリ
KR20220044400A (ko) 자기 메모리 소자 및 자기 메모리 장치
JP2007053143A (ja) 記憶素子、メモリ
JP2008251796A (ja) 磁気記録装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees