JP5051342B2 - 不揮発性半導体メモリ及びその駆動方法 - Google Patents

不揮発性半導体メモリ及びその駆動方法 Download PDF

Info

Publication number
JP5051342B2
JP5051342B2 JP2006191469A JP2006191469A JP5051342B2 JP 5051342 B2 JP5051342 B2 JP 5051342B2 JP 2006191469 A JP2006191469 A JP 2006191469A JP 2006191469 A JP2006191469 A JP 2006191469A JP 5051342 B2 JP5051342 B2 JP 5051342B2
Authority
JP
Japan
Prior art keywords
voltage
positive
line
source
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006191469A
Other languages
English (en)
Other versions
JP2008021781A (ja
Inventor
富士雄 舛岡
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to JP2006191469A priority Critical patent/JP5051342B2/ja
Priority to TW096125163A priority patent/TWI420656B/zh
Priority to KR1020097000623A priority patent/KR101020845B1/ko
Priority to PCT/JP2007/063888 priority patent/WO2008007730A1/ja
Priority to EP07790682.4A priority patent/EP2040292B1/en
Priority to EP12158646.5A priority patent/EP2463898B1/en
Priority to EP15164663.5A priority patent/EP2947688A2/en
Priority to EP13190031.8A priority patent/EP2690659B1/en
Priority to CN2007800262591A priority patent/CN101490838B/zh
Publication of JP2008021781A publication Critical patent/JP2008021781A/ja
Priority to US12/319,770 priority patent/US7940573B2/en
Application granted granted Critical
Publication of JP5051342B2 publication Critical patent/JP5051342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

この発明は、不揮発性半導体メモリ及びその駆動方法に関するものである。
制御ゲートと電荷蓄積層を有するＮＯＲ型フラッシュメモリのメモリセルにおいて、ホット・エレクトロンを利用して電荷蓄積層への電荷の注入を行うＭＯＳトランジスタ構造のものが公知となっている（例えば、非特許文献１参照）。この電荷蓄積層の電荷蓄積状態の相違によるしきい値電圧の相違をデータ“０”、“１”として記憶する。例えば、電荷蓄積層に浮遊ゲートを用いたＮチャネルのメモリセルの場合、浮遊ゲートに電荷を注入するには、制御ゲートとドレイン拡散層に高電圧を与え、ソース拡散層と、半導体基板とを接地する。このとき、ソース・ドレイン間の電圧によって、半導体基板の電子のエネルギーを高め、トンネル酸化膜のエネルギー障壁を乗り越えさせて電荷蓄積層に注入する。この電荷注入によりメモリセルのしきい値電圧は正方向に移動する。ソース・ドレイン間を流れる電流のうち、電荷蓄積層に注入される比率は小さい。そのため、書き込みに必要な電流がセル当たり１００μＡオーダーとなり、書き込みの高速化に向かない。
図１、図２は、それぞれ、上記文献に示されている従来のＮＯＲ型フラッシュメモリのメモリセルアレイの等価回路とレイアウトである。メモリセルは、行列状に配列される。ビット線（ＢＬ１、ＢＬ２、・・・）を列方向（図１、図２の縦方向）に配線し、制御ゲート線（ＷＬ１、ＷＬ２、・・・）を行方向（図１、図２の横方向）に配列し、ソース線を行方向に配列し、制御ゲート線に接続するメモリセルの全てのソース拡散層にソース線（ＳＬ）を接続する。
近年の半導体技術の進歩、特に微細加工技術の進歩により、フラッシュメモリのメモリセルの小型化と大容量化が急速に進んでいる。ＮＯＲ型のフラッシュメモリでは、上記の書き込み方式を採用するために、短チャネル効果によるリーク電流が増大し、正常にデータを読み書きできなくなり、メモリセルのゲート長を縮小することが難しくなってきた。
これに対し、制御ゲートと電荷蓄積層を有するＮＡＮＤ型のフラッシュメモリのメモリセルにおいて、ＦＮ（Fowler-Nordheim）トンネル電流を利用して電荷蓄積層への電荷の注入を行うＭＯＳトランジスタ構造のものが公知となっている（例えば、特許文献１参照）。電荷蓄積層に浮遊ゲートを用いたＮチャネルのメモリセルの場合、浮遊ゲートに電荷を注入するには、制御ゲートにメモリセルに垂直な方向の電圧を印加することで電子を浮遊ゲートに注入できる。このとき、浮遊ゲートに電子を注入するメモリセルのソース・ドレインは接地される。一方、浮遊ゲートに電子を注入しないメモリセルのソース・ドレインは同じ正電圧が印加され、メモリセルに対する書き込みは阻止される。このＮＡＮＤ型のフラッシュメモリでは、メモリセルのソース・ドレイン間に電圧を印加する必要がない。このため、ＦＮトンネル電流を利用して電荷蓄積層への電荷の注入を行うフラッシュメモリは、ホット・エレクトロンを利用して電荷蓄積層への電荷の注入を行うフラッシュメモリに比べると、メモリセルのゲート長を縮小しやすい。さらに、ＦＮトンネル電流を用いて電荷蓄積層への電荷の注入を行うフラッシュメモリは、チャネル全面での両方向書き込み・消去動作が可能であるため、高速な書き込み動作、高信頼性を同時に実現できる（例えば、非特許文献２参照）。
そこで、ＮＯＲ型フラッシュメモリで、ＦＮトンネル電流を利用して電荷蓄積層への電荷の注入を行うことが必要となる。
しかしながら、図１に示す従来のＮＯＲ型フラッシュメモリの等価回路を用いて、ＦＮトンネル電流を利用して電荷蓄積層への電荷の注入を、選択した１つのメモリセルに対して行うことは困難である。制御ゲート線に高電圧が印加されると、制御ゲート線に接続された全てのメモリセルが導通し、ソース線は制御ゲート線に接続するメモリセル全てに接続しているため、全てのビット線が短絡するからである。そこで、従来の平面型メモリセルを用い、メモリセルのソースに接続するソース線を列方向に配線する。このときのＮＯＲ型フラッシュメモリのメモリセルアレイの等価回路とレイアウトを、それぞれ図３、図４に示す。この図４に示すように、ソース線、ビット線が同じ配線層に配置されるため、メモリセル面積は、ホット・エレクトロンを利用する場合と比べて二倍以上となる。
特開平１−１７３６５２号公報 T. Tanzawa, Y. Takano, T. Taura, and S. Atsumi, IEEE J.Solid-State Circuits, Vol.35, no.10, p.1415-1421, 2000. T. Endoh, R. Shirota, S. Aritome, and F. Masuoka, IEICE Transactions on Electron, Vol.E75-C, no.11, pp.1351-1357, Nov. 1992.
そこで、この発明は、メモリセルの高集積化を損なわず、ＦＮトンネル電流を利用して電荷蓄積層への電荷の注入を行うことができるＮＯＲ型不揮発性半導体メモリを提供することを目的とする。
本発明の不揮発性半導体メモリは、ソース領域、チャネル領域及びドレイン領域が基板側からこの順に形成され、さらに、前記チャネル領域の外側にゲート絶縁膜を介して形成された電荷蓄積層と、当該電荷蓄積層の外側に絶縁層を介して当該電荷蓄積層を覆うように形成された制御ゲートとを有するメモリセルが、前記基板上にｎ行ｍ列の行列状に配置された不揮発性半導体メモリであって、
前記行列の列方向に整列したメモリセルのソース領域を相互に接続するよう列方向に配線された複数のソース線と、
前記列方向に整列したメモリセルのドレイン領域を相互に接続するよう、前記ソース線とは異なる層において列方向に配線された複数の平行なビット線と、
前記列方向に実質的に直交する行方向に整列したメモリセルの制御ゲートを相互に接続するよう行方向に配線された複数のゲート線と、
を含んで構成されたものである。
また、本発明の不揮発性半導体メモリは、ソース領域、チャネル領域及びドレイン領域が基板側からこの順に形成され、さらに、前記チャネル領域の外側にゲート絶縁膜を介して形成された電荷蓄積層と、当該電荷蓄積層の外側に絶縁層を介して当該電荷蓄積層を覆うように形成された制御ゲートとを有するメモリセルが、前記基板上にｎ行ｍ列の行列状に配置された不揮発性半導体メモリであって、
前記行列の列方向に整列したメモリセルのソース領域を相互に接続するよう列方向に配線された複数のソース線と、
前記列方向に整列したメモリセルのドレイン領域を相互に接続するよう、前記ソース線とは異なる層において列方向に配線された複数の平行なビット線と、
前記列方向に実質的に直交する行方向に整列したメモリセルの制御ゲートを相互に接続するよう行方向に配線された複数のゲート線と、
前記行列のｐ行（ｐ＜ｎ）置きに１行ずつ形成されたトランジスタであって、ソース領域、チャネル領域及びドレイン領域が基板側からこの順に形成され、それぞれのソース領域が自己の属する列の前記ソース線と接続された複数のトランジスタと、
同じ行に整列した前記トランジスタのゲートを相互に接続するよう行方向に配線されたリード線と、
同じ行に整列した前記トランジスタのドレイン領域を相互に接続する共通ソース線と、
を含んで構成されたものである。
また、本発明の不揮発性メモリは、前記各トランジスタのソース領域、チャネル領域及びドレイン領域のそれぞれは、前記各メモリセルのソース領域、チャネル領域及びドレイン領域のそれぞれと同時に形成されたものを含んで構成されたものである。
本発明の方法は、第２の発明である不揮発性半導体メモリの書き込み方法であって、選択したビット線及びソース線に０Ｖまたは正の第一電圧を印加し、非選択のビット線及びソース線に正の第一電圧を印加し、選択した制御ゲート線に正の第二電圧を印加し、非選択の制御ゲート線に０Ｖを印加し、前記リード線に０Ｖを印加し、共通ソース線に正の第一電圧の半分の正の第三電圧を印加して、選択したメモリセルの電荷蓄積層にＦＮトンネル電流を利用して電荷の注入を行うものである。
また、本発明の方法は、第２の発明である不揮発性半導体メモリの読み出し方法であって、選択した制御ゲート線に正の第一電圧を印加し、非選択の制御ゲートに０Ｖを印加し、ソース線に０Ｖを印加し、選択したビット線に正の第二電圧を印加し、非選択のビット線、共通ビット線に０Ｖを印加し、リード線に正の第三電圧を印加して、選択したメモリセルからデータを読み出す、不揮発性半導体メモリの読み出し方法である。
また、本発明の方法は、第２の発明である不揮発性半導体メモリの消去方法であって、全てのビット線及び全てのソース線に正の第一電圧を印加し、全ての制御ゲート線に０Ｖを印加し、全ての共通ソース線及びリード線に正の第一電圧を印加して、全てのメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法である。
また、本発明の方法は、第２の発明である記載の不揮発性半導体メモリの消去方法であって、全てのビット線及びソース線に正の第一電圧を印加し、選択した制御ゲート線に０Ｖを印加し、非選択の制御ゲート線に正の第二電圧を印加し、全ての共通ソース線及びリード線に正の第一電圧を印加して、選択した制御ゲート線に接続されたメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法である。
また、本発明の方法は、第２の発明である不揮発性半導体メモリの消去方法であって、選択したビット線及びソース線に正の第一電圧を印加し、非選択のビット線及びソース線に正の第二電圧を印加し、全ての制御ゲート線に０Ｖを印加し、全てのリード線に正の第二電圧を印加し、全ての共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加して、選択したビット線に接続されたメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法である。
また、本発明の方法は、第２の発明である不揮発性半導体メモリの消去方法であって、選択したビット線及びソース線に正の第一電圧を印加し、非選択のビット線及びソース線に正の第二電圧を印加し、選択した制御ゲート線に０Ｖを印加し、非選択の制御ゲート線に正の第二電圧を印加し、リード線に正の第二電圧を印加し、共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加して、選択したメモリセルのデータを消去する、不揮発性半導体メモリの消去方法である。
この発明によれば、ビット線とソース線は、不揮発性半導体メモリセルを上から見たときに重なるように配置することができるため、メモリセルの面積を増加させずに平行に形成することができる。制御ゲート線に高電圧が印加されると、制御ゲート線に接続された全てのメモリセルが導通する。ビット線に対してソース線が平行に形成されているため、ビット線とソース線に同電圧を印加することができる。すなわち、ＦＮトンネル電流を利用して電荷蓄積層への電荷の注入を、選択した１つのメモリセルに対して行うことが可能となる。ソース線は拡散層で形成されるため高抵抗となる。そこで、ビット線とソース線に接続された所定数（例えば６４個）のメモリセル毎に１個のトランジスタを配置し、そのトランジスタを介してソース線を共通ソース線に接続することにより、ソース拡散層の低抵抗化が可能となり、高速読み出しが可能となる。
この発明に係る不揮発性半導体メモリは、半導体基板上に形成された多数の島状半導体層を含む。島状半導体層は、その上部に形成されたドレイン拡散層と、その下部に形成されたソース拡散層と、ドレイン拡散層とソース拡散層に挟まれた側壁のチャネル領域上にゲート絶縁膜を介して形成された電荷蓄積層と、電荷蓄積層上に形成された制御ゲートを有する不揮発性半導体メモリセルからなる。そして、全体として、この不揮発性半導体メモリセルを行列状に配列するとともに、ドレイン拡散層に接続されたビット線を列方向に配線し、制御ゲート線を行方向に配線し、ソース拡散層に接続されたソース線を列方向に配線した構造である。
また、この発明の不揮発性半導体メモリにおいて、ビット線とソース線に接続された所定数（例えば６４個）のメモリセル毎に１個のトランジスタを配置し、そのトランジスタのゲートに接続されたリード線を行方向に配線し、そのトランジスタのソースにソース線を接続し、そのトランジスタのドレインに接続された共通ソース線を行方向に配線する。したがって、この不揮発性半導体メモリをｎ行ｍ列の行列と考えたときに、前記トランジスタは例えば６４行置きに１行ずつ形成され、そのソース領域は自己の属する列のソース線と接続される。さらに、このトランジスタの同じ行に整列した前記トランジスタのゲートはリード線によって相互に接続され、同じ行に整列した前記トランジスタのドレイン領域は、共通ソース線によって相互に接続される。
この発明の駆動方法は、選択したビット線とソース線に０Ｖまたは正の第一電圧を印加し、非選択のビット線とソース線に正の第一電圧を印加し、選択した制御ゲート線に正の第二電圧を印加し、非選択の制御ゲート線に０Ｖを印加することで、選択したメモリセルにＦＮトンネル電流を利用して電荷蓄積層へ電荷の注入を行うことができる。このとき、リード線に０Ｖを印加することで共通ソース線とソース線を電気的に絶縁する。また、共通ソース線に正の第一電圧の半分の電圧を印加することで、共通ソース線とソース線を接続するトランジスタのソース・ドレイン間の耐圧を、正の第一電圧の半分にすることができる。
この発明の駆動方法は、選択した制御ゲート線に正の第一電圧を印加し、非選択の制御ゲートに、０Ｖを印加し、ソース線に０Ｖを印加し、選択したビット線に正の第二電圧を印加することで、選択したメモリセルを読み出すことができる。このとき、非選択のビット線、共通ビット線に０Ｖを印加し、リード線に正の第三電圧を印加することで、ビット線とソース線に接続された一個以上の複数個のメモリセル毎に配置されたトランジスタを介してソース線が共通ソース線に接続することにより、ソース拡散層の低抵抗化が可能となり、高速読み出しが可能となる。
この発明の駆動方法は、ビット線とソース線に正の第一電圧を印加し、制御ゲート線に０Ｖを印加し、共通ソース線とリード線に正の第一電圧を印加することで、ＦＮトンネル電流を利用して全メモリセルの電荷蓄積層から電荷を放出することができる。
この発明の駆動方法は、ビット線とソース線に正の第一電圧を印加し、選択した制御ゲート線に０Ｖを印加し、非選択の制御ゲート線に正の第二電圧を印加し、共通ソース線とリード線に正の第一電圧を印加することで、ＦＮトンネル電流を利用して選択した制御ゲート線に接続されたメモリセルの電荷蓄積層から電荷を放出することができる。
この発明の駆動方法は、選択したビット線とソース線に正の第一電圧を印加し、非選択のビット線とソース線に正の第二電圧を印加し、制御ゲート線に０Ｖを印加し、リード線に正の第二電圧を印加し、共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加することで、ＦＮトンネル電流を利用して選択したビット線に接続されたメモリセルの電荷蓄積層から電荷を放出することができる。
この発明の駆動方法は、選択したビット線とソース線に正の第一電圧を印加し、非選択のビット線とソース線に正の第二電圧を印加し、選択した制御ゲート線に０Ｖを印加し、非選択の制御ゲート線に正の第三電圧を印加し、リード線に正の第三電圧を印加し、共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加することで、ＦＮトンネル電流を利用して選択したメモリセルの電荷蓄積層から電荷を放出することができる。
以下、図面に示す実施形態に基づいてこの発明を記述する。なお、この発明は、これによって限定されるものではない。
この発明に係る不揮発性半導体メモリのレイアウトと断面構造を、それぞれ図５、図６、図７、図８に示す。この実施例では、シリコン酸化膜１上に、ソース線２とソース拡散層３が形成され、その上に島状半導体層４が形成され、該当島状半導体層４の上部にドレイン拡散層５が形成され、ドレイン拡散層５とソース拡散層３に挟まれた側壁のチャネル領域上にゲート絶縁膜を介して形成された電荷蓄積層６が形成され、電荷蓄積層６上に制御ゲート７が形成され、メモリセルを形成する。また、所定数のメモリセル毎（ここでは６４個毎）に、ソース線２とソース拡散層８上に、島状半導体層９が形成され、当該島状半導体層上にドレイン拡散層１０が形成され、ドレイン拡散層１０とソース拡散層８に挟まれた側壁のチャネル領域上にゲート絶縁膜を介して形成されたリード線１１が形成され、ドレイン拡散層１０上に共通ソース線１２が形成され、トランジスタが形成され、ソース線２と共通ソース線１２は接続される。複数個のメモリセル毎に配置されるトランジスタはメモリセルで代用してもよい。さらに、ドレイン拡散層５上にビット線１３が形成され、ビット線１３上にビア１４が形成され、ビア１４上にビット線１５が形成される。
以下に、この発明に係る不揮発性半導体メモリが備えるメモリセルアレイの構造を形成するための製造工程の一例を図９〜図５９を参照して説明する。図９は、シリコン酸化膜１上に、Ｐ型シリコン１００が形成されているＳＯＩ基板のＸ-Ｘ’断面図である。また、図１０は、Ｙ1-Ｙ1’断面図、図１０は、Ｙ2-Ｙ2’断面図である。Ｘ-Ｘ’断面は図６に対応し、Ｙ1-Ｙ1’断面は図７に対応し、Ｙ2-Ｙ2’断面は図８に対応する断面である。
レジストをマスクとして、反応性イオンエッチングによりP型シリコン１００をエッチングして、ソース線２を形成する（図１２（Ｘ-Ｘ’）、図１３（Ｙ1-Ｙ1’）、図１４（Ｙ2-Ｙ2’））。
酸化膜を堆積し、ＣＭＰにより平坦化を行い、反応性イオンエッチングを用いてエッチバックを行う（図１５（Ｘ-Ｘ’）、図１６（Ｙ1-Ｙ1’）、図１７（Ｙ2-Ｙ2’））。
レジストをマスクとして用いて、反応性イオンエッチングによりP型シリコンをエッチングして、島状半導体層１０１を形成する（図１８（Ｘ-Ｘ’）、図１９（Ｙ1-Ｙ1’）、図２０（Ｙ2-Ｙ2’））。島状半導体層１０１の下部は、ソース線２となる。
続いて、酸化を行い、トンネル絶縁膜１０２を形成する（図２１（Ｘ-Ｘ’）、図２２（Ｙ1-Ｙ1’）、図２３（Ｙ2-Ｙ2’））。
続いて、多結晶シリコン膜１０３を堆積する（図２４（Ｘ-Ｘ’）、図２５（Ｙ1-Ｙ1’）、図２６（Ｙ2-Ｙ2’））。
続いて、多結晶シリコン膜を、反応性イオンエッチングによりエッチングし、島状半導体側壁に、サイドウォールスペーサ状に残存させ、電荷蓄積層６を形成する（図２７（Ｘ-Ｘ’）、図２８（Ｙ1-Ｙ1’）、図２９（Ｙ2-Ｙ2’））。
続いて、酸化を行い、インターポリ絶縁膜１０４を形成する（図３０（Ｘ-Ｘ’）、図３１（Ｙ1-Ｙ1’）、図３２（Ｙ2-Ｙ2’））。ＣＶＤにより絶縁膜を堆積させてもよい。
続いて、多結晶シリコン膜１０５を堆積する（図３３（Ｘ-Ｘ’）、図３４（Ｙ1-Ｙ1’）、図３５（Ｙ2-Ｙ2’））。
続いて、多結晶シリコン膜をＣＭＰにより平坦化した後、エッチバックする（図３６（Ｘ-Ｘ’）、図３７（Ｙ1-Ｙ1’）、図３８（Ｙ2-Ｙ2’））。
続いて、公知のフォトリソグラフィ技術によりパターニングされたレジスト１０６を形成する。（図３９（Ｘ-Ｘ’）、図４０（Ｙ1-Ｙ1’）、図４１（Ｙ2-Ｙ2’））
続いて、レジスト１０６をマスクとして用いて、多結晶シリコン膜１０５を反応性イオンエッチングによりエッチングし、電荷蓄積層側壁にサイドウォールスペーサ状に残存させ、制御ゲート７及びリード線１１を形成する（図４２（Ｘ-Ｘ’）、図４３（Ｙ1-Ｙ1’）、図４４（Ｙ2-Ｙ2’））。
続いて、イオン注入法などによりソース線２及びソース拡散層３及びドレイン拡散層５、１０を形成する（図４５（Ｘ-Ｘ’）、図４６（Ｙ1-Ｙ1’）、図４７（Ｙ2-Ｙ2’））。
続いて、シリコン酸化膜といった層間絶縁膜１０７を堆積し、ＣＭＰなどを用いてドレイン拡散層を露出させる（図４８（Ｘ-Ｘ’）、図４９（Ｙ1-Ｙ1’）、図５０（Ｙ2-Ｙ2’））。
続いて、メタルをスパッタなどにより堆積し、レジストをマスクとして用いてメタルをエッチングし、ビット線１３と共通ビット線１２を形成する。その後、層間絶縁膜１０８を堆積する（図５１（Ｘ-Ｘ’）、図５２（Ｙ1-Ｙ1’）、図５３（Ｙ2-Ｙ2’））。
続いて、レジストをマスクとして用いて、層間絶縁膜をエッチングし、ビア１４を形成する（図５４（Ｘ-Ｘ’）、図５５（Ｙ1-Ｙ1’）、図５６（Ｙ2-Ｙ2’））。
続いて、メタルをスパッタなどにより堆積し、レジストをマスクとして用いてメタルをエッチングし、ビット線１５を形成する。その後、層間絶縁膜１０９を堆積する（図５７（Ｘ-Ｘ’）、図５８（Ｙ1-Ｙ1’）、図５９（Ｙ2-Ｙ2’））。以上により、この発明の不揮発性半導体メモリセルアレイの構造を形成し、制御ゲート線を行に配線し、ビット線を列に配線し、ソース線を列に配線し、共通ソース線を行に配線する構造を実現する。
以下に、この発明の不揮発性半導体メモリセルアレイの駆動方法を図６０〜図６５を参照して説明する。
選択したメモリセルＭ１の電荷蓄積層へ、ＦＮトンネル電流により電荷を注入する（書き込む）動作は、図６０に示すように行う。選択したビット線２００とソース線２０１に０Ｖもしくは書き込みを阻止できる程度の電圧（９Ｖ）を印加し、非選択のビット線２０２及びソース線２０３に、書き込みを阻止できる程度の電圧（９Ｖ）を印加し、選択した制御ゲート線２０４に、高電圧（１８Ｖ）を印加し、非選択の制御ゲート線２０５に、０Ｖを印加する。以上の動作で、ＦＮトンネル電流を用いて電荷を電荷蓄積層に注入することができる。このとき、リード線２０６（図５〜図７のリード線１１に対応する）に０Ｖを印加することで、ソース線と共通ソース線を電気的に絶縁する。また、共通ソース線２０７には、書き込みを阻止できる程度の電圧（９Ｖ）の半分（４．５Ｖ）を印加することで、共通ソース線とソース線を接続するトランジスタのソース・ドレイン間の耐圧を、書き込みを阻止できる程度の電圧（９Ｖ）の半分（４．５Ｖ）にすることができる。
選択したメモリセルＭ１のデータの読み出し動作は、図６１に示すように行う。選択した制御ゲート線２０４に電圧（３Ｖ）を印加し、非選択の制御ゲート線２０５に、０Ｖを印加し、ソース線２０１、２０３に０Ｖを印加し、選択したビット線２００に電圧（０．５Ｖ）を印加することで、選択したメモリセルを読み出すことができる。このとき、非選択のビット線２０２、共通ビット線２０７に０Ｖを印加し、リード線２０６に電圧（３Ｖ）を印加することで、ビット線とソース線に接続された一個以上の複数個のメモリセル毎に配置されたトランジスタを介してソース線が共通ソース線に接続することにより、ソース拡散層の低抵抗化が可能となり、高速読み出しが可能となる。
メモリセルアレイの全メモリセルの電荷蓄積層から、ＦＮトンネル電流により電荷を放出する（消去）動作は、図６２に示すように行う。全ビット線と全ソース線に消去電圧(１８Ｖ)を印加し、全制御ゲート線に０Ｖを印加し、全共通ソース線とリード線に消去電圧と同じ電圧(１８Ｖ)を印加することで、ＦＮトンネル電流を利用して全メモリセルの電荷蓄積層から電荷を放出することができる。
メモリセルアレイの選択した制御ゲート線に接続されたメモリセルの電荷蓄積層から、ＦＮトンネル電流により電荷を放出する（消去）動作は、図６３に示すように行う。全ビット線とソース線に消去電圧(１８Ｖ)を印加し、選択した制御ゲート線２０４に０Ｖを印加し、非選択の制御ゲート線２０５に消去を阻止できる程度の電圧（９Ｖ）を印加し、共通ソース線２０７とリード線２０６に消去電圧と同じ電圧(１８Ｖ)を印加することで、ＦＮトンネル電流を利用して選択した制御ゲート線に接続されたメモリセルの電荷蓄積層から電荷を放出することができる。
メモリセルアレイの選択したビット線に接続されたメモリセルの電荷蓄積層から、ＦＮトンネル電流により電荷を放出する（消去）動作は、図６４に示すように行う。選択したビット線２００とソース線２０１に消去電圧(１８Ｖ)を印加し、非選択のビット線２０２とソース線２０３に消去を阻止できる程度の電圧（９Ｖ）を印加し、全制御ゲート線に０Ｖを印加し、リード線２０６に電圧(９Ｖ)を印加し、共通ソース線２０７に消去電圧(１８Ｖ)と消去を阻止できる程度の電圧（９Ｖ）の和の半分の電圧(１３．５Ｖ)を印加することで、ＦＮトンネル電流を利用して選択したビット線に接続されたメモリセルの電荷蓄積層から電荷を放出することができる。
メモリセルアレイの選択したメモリセルＭ１の電荷蓄積層から、ＦＮトンネル電流により電荷を放出する（消去）動作は、図６５に示すように行う。選択したビット線２００とソース線２０１に消去電圧(１８Ｖ)を印加し、非選択のビット線２０２とソース線２０３に消去を阻止できる程度の電圧（９Ｖ）を印加し、選択した制御ゲート線２０４に０Ｖを印加し、非選択の制御ゲート線２０５に消去を阻止できる程度の電圧（９Ｖ）を印加し、リード線２０６に電圧（９Ｖ）を印加し、共通ソース線２０７に消去電圧(１８Ｖ)と消去を阻止できる程度の電圧（９Ｖ）の和の半分の電圧(１３．５Ｖ)を印加することで、ＦＮトンネル電流を利用して選択したメモリセルの電荷蓄積層から電荷を放出することができる。
また、実施例では、島状半導体層のドレイン拡散層とソース拡散層に挟まれた側壁のチャネル領域上にゲート絶縁膜を介して、島状半導体を取り囲む単一の電荷蓄積層の構造のメモリセルを用いたが、電荷蓄積層は必ずしも単一の電荷蓄積層である必要はなく、図６６に示すように、島状半導体の側壁のチャネル領域上の一部を一つ以上の複数の電荷蓄積層２０８が取り囲んでいてもよい。また、制御ゲートと島状半導体層の間に、一つ以上の複数の粒子状の電荷蓄積層２０９あるいは電荷蓄積可能な領域を持つＦＮトンネル電流により書き込み消去可能な構造の不揮発性半導体メモリセル（図６７）を用いてもよい（図６８）。
従来のＮＯＲ型フラッシュメモリのメモリセルアレイの等価回路である。 従来のＮＯＲ型フラッシュメモリのメモリセルアレイのレイアウトである。 従来の平面型メモリセルを用い、メモリセルのソースに接続するソース線をビット線に平行に形成したときのＮＯＲ型フラッシュメモリのメモリセルアレイの等価回路である。 従来の平面型メモリセルを用い、メモリセルのソースに接続するソース線をビット線に平行に形成したときのＮＯＲ型フラッシュメモリのメモリセルアレイのレイアウトである。 この発明に係る不揮発性半導体メモリのレイアウトである。 この発明に係る不揮発性半導体メモリの断面構造である。 この発明に係る不揮発性半導体メモリの断面構造である。 この発明に係る不揮発性半導体メモリの断面構造である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＸ-Ｘ’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ1-Ｙ1’断面工程図である。 この発明に係るメモリセルアレイの製造例を示すＹ2-Ｙ2’断面工程図である。 データ書き込み時の電位関係を示す図である。 データ読み出し時の電位関係を示す図である。 全メモリセル消去時の電位関係を示す図である。 選択された制御ゲート線に接続されたメモリセル消去時の電位関係を示す図である。 選択されたビット線に接続されたメモリセル消去時の電位関係を示す図である。 選択されたメモリセル消去時の電位関係を示す図である。 この発明に係る他の実施例を示す鳥瞰図である。 この発明に係る他の実施例を示す鳥瞰図である。 この発明に係る他の実施例を示す断面図である。
符号の説明
１ シリコン酸化膜
２ ソース線（ＳＬ）
３ ソース拡散層
４ 島状半導体層
５ ドレイン拡散層
６ 電荷蓄積層
７ 制御ゲート（ＷＬ）
８ ソース拡散層
９ 島状半導体層
１０ ドレイン拡散層
１１ リード線（Ｒ）
１２ 共通ソース線（ＣＳＬ）
１３ ビット線（ＢＬ）
１４ ビア
１５ ビット線（ＢＬ）
１００ Ｐ型シリコン
１０１ 島状半導体層
１０２ トンネル絶縁膜
１０３ 多結晶シリコン膜
１０４ インターポリ絶縁膜
１０５ 多結晶シリコン膜
１０６ レジスト
１０７ 層間絶縁膜
１０８ 層間絶縁膜
１０９ 層間絶縁膜
２００ 選択したビット線
２０１ 選択したソース線
２０２ 非選択のビット線
２０３ 非選択のソース線
２０４ 選択した制御ゲート線
２０５ 非選択の制御ゲート線
２０６ リード線
２０７ 共通ソース線
２０８ 電荷蓄積層
２０９ 粒子状電荷蓄積層

Claims (8)

  1. ソース領域、チャネル領域及びドレイン領域が基板側からこの順に形成され、さらに、前記チャネル領域の外側にゲート絶縁膜を介して形成された電荷蓄積層と、当該電荷蓄積層の外側に絶縁層を介して当該電荷蓄積層を覆うように形成された制御ゲートとを有するメモリセルが、前記基板上にｎ行ｍ列の行列状に配置された不揮発性半導体メモリであって、
    前記行列の列方向に整列したメモリセルのソース領域を相互に接続するよう列方向に配線された複数のソース線と、
    前記列方向に整列したメモリセルのドレイン領域を相互に接続するよう、前記ソース線とは異なる層において列方向に配線された複数の平行なビット線と、
    前記列方向に実質的に直交する行方向に整列したメモリセルの制御ゲートを相互に接続するよう行方向に配線された複数のゲート線と、
    前記行列のｐ行（ｐ＜ｎ）置きに１行ずつ形成されたトランジスタであって、ソース領域、チャネル領域及びドレイン領域が基板側からこの順に形成され、それぞれのソース領域が自己の属する列の前記ソース線と接続された複数のトランジスタと、
    同じ行に整列した前記トランジスタのゲートを相互に接続するよう行方向に配線されたリード線と、
    同じ行に整列した前記トランジスタのドレイン領域を相互に接続する共通ソース線と、 を含んでいる不揮発性半導体メモリ。
  2. 前記各トランジスタのソース領域、チャネル領域及びドレイン領域のそれぞれは、前記各メモリセルのソース領域、チャネル領域及びドレイン領域のそれぞれと同時に形成されたものである、請求項１に記載の不揮発性半導体メモリ。
  3. 請求項１又は２に記載した不揮発性半導体メモリの書き込み方法であって、
    選択したビット線及びソース線に０Ｖまたは正の第一電圧を印加し、非選択のビット線及びソース線に正の第一電圧を印加し、選択したゲート線に正の第二電圧を印加し、非選択のゲート線に０Ｖを印加し、前記リード線に０Ｖを印加し、共通ソース線に正の第一電圧の半分の正の第三電圧を印加して、選択したメモリセルの電荷蓄積層にＦＮトンネル電流を利用して電荷の注入を行う、不揮発性半導体メモリの書き込み方法。
  4. 請求項１又は２に記載した不揮発性半導体メモリの読み出し方法であって、
    選択したゲート線に正の第一電圧を印加し、非選択の制御ゲートに０Ｖを印加し、ソース線に０Ｖを印加し、選択したビット線に正の第二電圧を印加し、非選択のビット線、共通ソース線に０Ｖを印加し、リード線に正の第三電圧を印加して、選択したメモリセルからデータを読み出す、不揮発性半導体メモリの読み出し方法。
  5. 請求項１又は２に記載の不揮発性半導体メモリの消去方法であって、
    全てのビット線及び全てのソース線に正の第一電圧を印加し、全てのゲート線に０Ｖを印加し、全ての共通ソース線及びリード線に正の第一電圧を印加して、全てのメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法。
  6. 請求項１又は２に記載の不揮発性半導体メモリの消去方法であって、
    全てのビット線及びソース線に正の第一電圧を印加し、選択したゲート線に０Ｖを印加し、非選択のゲート線に正の第二電圧を印加し、全ての共通ソース線及びリード線に正の第一電圧を印加して、選択したゲート線に接続されたメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法。
  7. 請求項１又は２に記載の不揮発性半導体メモリの消去方法であって、
    選択したビット線及びソース線に正の第一電圧を印加し、非選択のビット線及びソース線に正の第二電圧を印加し、全てのゲート線に０Ｖを印加し、全てのリード線に正の第二電圧を印加し、全ての共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加して、選択したビット線に接続されたメモリセルのデータを一括消去する、不揮発性半導体メモリの消去方法。
  8. 請求項１又は２に記載の不揮発性半導体メモリの消去方法であって、
    選択したビット線及びソース線に正の第一電圧を印加し、非選択のビット線及びソース線に正の第二電圧を印加し、選択したゲート線に０Ｖを印加し、非選択のゲート線に正の第二電圧を印加し、リード線に正の第二電圧を印加し、共通ソース線に正の第一電圧と正の第二電圧の和の半分の正の第三電圧を印加して、選択したメモリセルのデータを消去する、不揮発性半導体メモリの消去方法。
JP2006191469A 2006-07-12 2006-07-12 不揮発性半導体メモリ及びその駆動方法 Active JP5051342B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2006191469A JP5051342B2 (ja) 2006-07-12 2006-07-12 不揮発性半導体メモリ及びその駆動方法
TW096125163A TWI420656B (zh) 2006-07-12 2007-07-11 非揮發性半導體記憶體及其驅動方法
PCT/JP2007/063888 WO2008007730A1 (fr) 2006-07-12 2007-07-12 Mémoire à semiconducteur non volatile et procédé d'entraînement associé
EP07790682.4A EP2040292B1 (en) 2006-07-12 2007-07-12 Nonvolatile semiconductor memory and its drive method
EP12158646.5A EP2463898B1 (en) 2006-07-12 2007-07-12 Method for fabricating a memory cell array in a nonvolatile memory
EP15164663.5A EP2947688A2 (en) 2006-07-12 2007-07-12 Memory cell array in a nonvolatile memory
KR1020097000623A KR101020845B1 (ko) 2006-07-12 2007-07-12 비휘발성 반도체메모리 및 그의 구동방법
EP13190031.8A EP2690659B1 (en) 2006-07-12 2007-07-12 Memory cell array in a nonvolatile memory
CN2007800262591A CN101490838B (zh) 2006-07-12 2007-07-12 非易失性半导体存储器及其驱动方法
US12/319,770 US7940573B2 (en) 2006-07-12 2009-01-12 Nonvolatile semiconductor memory and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191469A JP5051342B2 (ja) 2006-07-12 2006-07-12 不揮発性半導体メモリ及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2008021781A JP2008021781A (ja) 2008-01-31
JP5051342B2 true JP5051342B2 (ja) 2012-10-17

Family

ID=38923286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191469A Active JP5051342B2 (ja) 2006-07-12 2006-07-12 不揮発性半導体メモリ及びその駆動方法

Country Status (7)

Country Link
US (1) US7940573B2 (ja)
EP (4) EP2463898B1 (ja)
JP (1) JP5051342B2 (ja)
KR (1) KR101020845B1 (ja)
CN (1) CN101490838B (ja)
TW (1) TWI420656B (ja)
WO (1) WO2008007730A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5085688B2 (ja) 2010-06-10 2012-11-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリトランジスタ、不揮発性半導体メモリ、および、不揮発性半導体メモリの製造方法
JP5209677B2 (ja) * 2010-07-29 2013-06-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
JP5658425B1 (ja) 2013-09-26 2015-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5658426B1 (ja) 2013-10-03 2015-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び、半導体装置の製造方法
JP5675003B1 (ja) 2013-11-13 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5885050B2 (ja) 2014-02-12 2016-03-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5867951B2 (ja) 2014-02-14 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US9490331B2 (en) * 2014-06-30 2016-11-08 Taiwan Semiconductor Manufacturing Company Limited Formation of semiconductor arrangement comprising buffer layer and semiconductor column overlying buffer layer
JP5869091B2 (ja) * 2014-11-27 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5869092B2 (ja) * 2014-11-27 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5864713B2 (ja) * 2014-12-17 2016-02-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5894251B2 (ja) * 2014-12-22 2016-03-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP7248966B2 (ja) * 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
US9929165B1 (en) * 2016-09-28 2018-03-27 Globalfoundries Singapore Pte. Ltd. Method for producing integrated circuit memory cells with less dedicated lithographic steps
JP6563988B2 (ja) * 2017-08-24 2019-08-21 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
WO2019099811A1 (en) * 2017-11-17 2019-05-23 Sunrise Memory Corporation Sensing in floating-source memory architecture
JP6623247B2 (ja) * 2018-04-09 2019-12-18 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558293B2 (ja) 1987-09-14 1996-11-27 日東電工株式会社 半導体装置
JP2573271B2 (ja) 1987-12-28 1997-01-22 株式会社東芝 不揮発性半導体メモリ装置
JP3046376B2 (ja) * 1991-03-29 2000-05-29 株式会社東芝 不揮発性半導体メモリ装置
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
JP3743453B2 (ja) * 1993-01-27 2006-02-08 セイコーエプソン株式会社 不揮発性半導体記憶装置
JPH06296025A (ja) * 1993-04-08 1994-10-21 Nippon Steel Corp 不揮発性半導体メモリ装置
JPH09259591A (ja) * 1996-03-21 1997-10-03 Ricoh Co Ltd 不揮発性半導体記憶装置
US5874760A (en) 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
JPH1173652A (ja) 1997-08-29 1999-03-16 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH11330426A (ja) * 1998-05-12 1999-11-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6314026B1 (en) * 1999-02-08 2001-11-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device using local self boost technique
US6240016B1 (en) * 1999-12-17 2001-05-29 Advanced Micro Devices, Inc. Method to reduce read gate disturb for flash EEPROM application
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
JP3963677B2 (ja) * 2001-06-23 2007-08-22 富士雄 舛岡 半導体記憶装置の製造方法
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
JP4102112B2 (ja) * 2002-06-06 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP2004297028A (ja) 2003-02-04 2004-10-21 Sharp Corp 半導体記憶装置
JP2005012137A (ja) * 2003-06-23 2005-01-13 National Institute Of Advanced Industrial & Technology 二重ゲート型不揮発性メモリ素子
JP2005038909A (ja) * 2003-07-15 2005-02-10 Fujio Masuoka 不揮発性メモリ素子の駆動方法、半導体記憶装置及びそれを備えてなる液晶表示装置
JP4302477B2 (ja) * 2003-10-10 2009-07-29 株式会社パブコ ドア枠材およびドア
US7241654B2 (en) 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
JP2005268418A (ja) * 2004-03-17 2005-09-29 Fujio Masuoka 半導体記憶装置及びその製造方法
JP4331053B2 (ja) * 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
KR100801078B1 (ko) 2006-06-29 2008-02-11 삼성전자주식회사 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법

Also Published As

Publication number Publication date
JP2008021781A (ja) 2008-01-31
EP2690659A1 (en) 2014-01-29
KR20090027244A (ko) 2009-03-16
TWI420656B (zh) 2013-12-21
EP2463898A1 (en) 2012-06-13
EP2040292A4 (en) 2011-03-02
TW200810095A (en) 2008-02-16
KR101020845B1 (ko) 2011-03-09
CN101490838A (zh) 2009-07-22
EP2463898B1 (en) 2013-09-18
EP2690659B1 (en) 2015-05-27
EP2040292A1 (en) 2009-03-25
US7940573B2 (en) 2011-05-10
US20090161441A1 (en) 2009-06-25
EP2040292B1 (en) 2013-12-11
EP2947688A2 (en) 2015-11-25
WO2008007730A1 (fr) 2008-01-17
CN101490838B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
JP5051342B2 (ja) 不揮発性半導体メモリ及びその駆動方法
JP5317742B2 (ja) 半導体装置
JP3884397B2 (ja) 不揮発性半導体記憶装置
JP5088465B2 (ja) 不揮発性半導体メモリ
US20130215683A1 (en) Three-Dimensional Flash-Based Combo Memory and Logic Design
JP2008021782A5 (ja)
JP4902196B2 (ja) 不揮発性半導体記憶装置
JP5130571B2 (ja) 半導体装置
US7486533B2 (en) Nonvolatile semiconductor memory
US8897079B2 (en) Non-volatile semiconductor memory with bit line hierarchy
US6934191B2 (en) Nonvolatile semiconductor memory device
JP2006060030A (ja) 半導体記憶装置
JP3985689B2 (ja) 不揮発性半導体記憶装置
JP2003086720A (ja) 不揮発性半導体メモリ
JP2023172565A (ja) フラッシュメモリ
KR100886859B1 (ko) 비휘발성 반도체 기억 장치
JPH02112286A (ja) 不揮発性半導体メモリ
JPH01173652A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110921

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5051342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250