JP5130571B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5130571B2
JP5130571B2 JP2007161370A JP2007161370A JP5130571B2 JP 5130571 B2 JP5130571 B2 JP 5130571B2 JP 2007161370 A JP2007161370 A JP 2007161370A JP 2007161370 A JP2007161370 A JP 2007161370A JP 5130571 B2 JP5130571 B2 JP 5130571B2
Authority
JP
Japan
Prior art keywords
region
transistor
source
electrically connected
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007161370A
Other languages
English (en)
Other versions
JP2009004431A (ja
Inventor
忠昭 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007161370A priority Critical patent/JP5130571B2/ja
Priority to TW097120408A priority patent/TW200908557A/zh
Priority to US12/155,346 priority patent/US7939890B2/en
Priority to KR1020080057315A priority patent/KR20080112120A/ko
Priority to CNA2008101251942A priority patent/CN101329912A/zh
Publication of JP2009004431A publication Critical patent/JP2009004431A/ja
Application granted granted Critical
Publication of JP5130571B2 publication Critical patent/JP5130571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

本発明は、半導体装置に関し、特に、ＳＯＩ（Silicon on Insulator）基板上に形成されるトランジスタ等を用いてデータを不揮発的に記憶する半導体装置に関する。
フローティングゲートに電子を注入するかまたは電子を抜き取ることによって情報を記憶させることができる半導体装置、たとえばフラッシュメモリが開発されている。フラッシュメモリでは、たとえば通常のＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセス工程に、フローティングゲートを形成するためのプロセス工程を追加する必要がある。
プロセス工程の追加を不要とするために、たとえば、非特許文献１には、Ｎ型ウェル上に形成されるＰチャネルＭＯＳトランジスタ、およびＮ型ウェル上に形成されるキャパシタ２個の計３個の素子を含み、各素子がＳＴＩ（Shallow Trench Isolation）によって絶縁分離されている不揮発性メモリセルが開示されている。この不揮発性メモリセルでは、ＰチャネルＭＯＳトランジスタのゲート電極および２個のキャパシタの結合ノードがフローティングゲートに相当する。
Jaroslav Raszka et al., "Embedded Flash Memory for Security Applications in a 0.13μm CMOS Logic Process", ISSCC 2004, SESSION2, NON-VOLATILE MEMORY, IEEE, 2004
しかしながら、非特許文献１記載の不揮発性メモリセルのようにバルク基板を用いる構成では、３個の素子が形成されるＮ型ウェルをＳＴＩによって絶縁分離し、Ｎ型ウェルへの印加電圧を別々に制御する必要がある。このため、セルサイズが大きくなってしまい、大容量化を図ることができないという問題点があった。
それゆえに、本発明の目的は、データを不揮発的に記憶するとともに、プロセス工程数の増加を防ぎ、かつ小型化を図ることが可能な半導体装置を提供することである。
本発明に係る半導体装置は、要約すれば、ＳＯＩ構造の第１のトランジスタは、ソース領域と、ドレイン領域と、ソース領域およびドレイン領域間に位置するボディ領域と、ボディ領域の上方に位置するゲート電極とを有する。ＳＯＩ構造の第１のキャパシタは、第１のトランジスタのゲート電極に電気的に接続される第１端子と、第２端子とを有する。半導体装置は、第１のトランジスタのゲート電極と第１のキャパシタの第１端子とを電気的に接続する第１ノードに蓄積されるキャリアに応じてデータを不揮発的に記憶する。
本発明によれば、第１のトランジスタおよび第１のキャパシタはＳＯＩ構造を有する。これにより、セルサイズを大きくすることなく各素子の基板電位を独立に制御することができる。さらに、第１のトランジスタのゲート電極と第１のキャパシタの第１端子とを電気的に接続する第１ノードに蓄積されるキャリアに応じてデータを不揮発的に記憶する。これにより、通常のＣＭＯＳプロセス工程に、フローティングゲートを形成するためのプロセス工程を追加する必要がない。
したがって、本発明によれば、データを不揮発的に記憶するとともに、プロセス工程数の増加を防ぎ、かつ小型化を図ることができる。
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る半導体装置１０１の構成を示す回路図である。以下では、ビット線ＢＬの延在方向を行方向と称し、ワード線ＷＬの延在方向を列方向と称する。
図１を参照して、半導体装置１０１は、行列状に配置された複数個のメモリセルと、メモリセルの行に対応して配置される複数本のビット線ＢＬおよび複数本のソース線ＳＬと、メモリセルの列に対応して配置される複数本のワード線ＷＬおよび複数本の選択ゲート線ＳＧとを備える。図１では、代表的にメモリセルＭＣＡ，ＭＣＢ，ＭＣＣ，ＭＣＤ，ＭＣＥ，ＭＣＦと、ソース線ＳＬ０，ＳＬ１と、ビット線ＢＬ０，ＢＬ１と、ワード線ＷＬ０，ＷＬ１，ＷＬ２と、選択ゲート線ＳＧ０，ＳＧ１，ＳＧ２とを示す。以下では、複数個のメモリセルをメモリセルＭＣと総称し、複数本のビット線、ソース線、ワード線、選択ゲート線をそれぞれビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬ、選択ゲート線ＳＧと総称する場合がある。
メモリセルＭＣＡは、ＭＯＳキャパシタＣＡと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ａ，ＴＲ２Ａ，ＴＲ３Ａとを含む。メモリセルＭＣＢは、ＭＯＳキャパシタＣＢと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｂ，ＴＲ２Ｂ，ＴＲ３Ｂとを含む。メモリセルＭＣＣは、ＭＯＳキャパシタＣＣと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｃ，ＴＲ２Ｃ，ＴＲ３Ｃとを含む。メモリセルＭＣＤは、ＭＯＳキャパシタＣＤと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｄ，ＴＲ２Ｄ，ＴＲ３Ｄとを含む。メモリセルＭＣＥは、ＭＯＳキャパシタＣＥと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｅ，ＴＲ２Ｅ，ＴＲ３Ｅとを含む。メモリセルＭＣＦは、ＭＯＳキャパシタＣＦと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｆ，ＴＲ２Ｆ，ＴＲ３Ｆとを含む。
以下、ＭＯＳキャパシタＣＡ，ＣＢ，ＣＣ，ＣＤ，ＣＥ，ＣＦをＭＯＳキャパシタＣと総称する場合がある。ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂ，ＴＲ１Ｃ，ＴＲ１Ｄ，ＴＲ１Ｅ，ＴＲ１ＦをＮチャネルＭＯＳトランジスタＴＲ１と総称し、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ２Ｂ，ＴＲ２Ｃ，ＴＲ２Ｄ，ＴＲ２Ｅ，ＴＲ２ＦをＮチャネルＭＯＳトランジスタＴＲ２と総称し、ＮチャネルＭＯＳトランジスタＴＲ３Ａ，ＴＲ３Ｂ，ＴＲ３Ｃ，ＴＲ３Ｄ，ＴＲ３Ｅ，ＴＲ３ＦをＮチャネルＭＯＳトランジスタＴＲ３と総称する場合がある。また、ＮチャネルＭＯＳトランジスタＴＲ１〜ＴＲ３をＮチャネルＭＯＳトランジスタＴＲと総称する場合がある。
メモリセルＭＣＡにおいて、ＭＯＳキャパシタＣＡのゲート電極がＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート電極に接続され、ＭＯＳキャパシタＣＡのドレイン、ソースおよびボディがワード線ＷＬ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ１ＡのドレインがＮチャネルＭＯＳトランジスタＴＲ２Ａのソースに接続され、ソースがＮチャネルＭＯＳトランジスタＴＲ３Ａのドレインに接続される。ＮチャネルＭＯＳトランジスタＴＲ２Ａのドレインがビット線ＢＬ０に接続され、ゲートが選択ゲート線ＳＧ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ３Ａのソースがソース線ＳＬ０に接続され、ゲートが選択ゲート線ＳＧ１に接続される。ＭＯＳキャパシタＣＡのゲート電極とＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート電極との接続点がフローティングゲートに相当する浮遊ノードＦＧａである。
メモリセルＭＣＢにおいて、ＭＯＳキャパシタＣＢのゲート電極がＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート電極に接続され、ＭＯＳキャパシタＣＢのドレイン、ソースおよびボディがワード線ＷＬ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ１ＢのドレインがＮチャネルＭＯＳトランジスタＴＲ２Ｂのソースに接続され、ソースがＮチャネルＭＯＳトランジスタＴＲ３Ｂのドレインに接続される。ＮチャネルＭＯＳトランジスタＴＲ２Ｂのドレインがビット線ＢＬ１に接続され、ゲートが選択ゲート線ＳＧ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ３Ｂのソースがソース線ＳＬ１に接続され、ゲートが選択ゲート線ＳＧ１に接続される。ＭＯＳキャパシタＣＢのゲート電極とＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート電極との接続点がフローティングゲートに相当する浮遊ノードＦＧｂである。
メモリセルＭＣＣの接続構成は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ０に置き換えた内容と同様である。メモリセルＭＣＥの接続構成は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ２に置き換えた内容と同様である。メモリセルＭＣＤの接続構成は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ０に置き換えた内容と同様である。メモリセルＭＣＦの接続構成は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ２に置き換えた内容と同様である。以下、浮遊ノードＦＧａ，ＦＧｂ，ＦＧｃ，ＦＧｄ，ＦＧｅ，ＦＧｆを浮遊ノードＦＧと総称する場合がある。
図２は、本発明の第１の実施の形態に係る半導体装置１０１におけるＭＯＳキャパシタＣの構造を概略的に示す平面図である。図３は、図２のＩＩＩ−ＩＩＩ断面を示す断面図である。
図４は、本発明の第１の実施の形態に係る半導体装置１０１におけるＮチャネルＭＯＳトランジスタＴＲの構造を概略的に示す平面図である。図５は、図４のＶ−Ｖ断面を示す断面図である。
図３および図５を参照して、ＭＯＳキャパシタＣおよびＮチャネルＭＯＳトランジスタＴＲはＳＯＩ構造を有する。すなわち、半導体装置１０１は、シリコン基板７と、シリコン基板７上に形成される絶縁膜である埋め込み酸化膜（Buried Oxide）６と、酸化膜６上に形成される活性層５とを備える。活性層５において、ＭＯＳキャパシタＣおよびＮチャネルＭＯＳトランジスタＴＲの半導体領域と、ＳＴＩ（Shallow Trench Isolation）分離領域ＳＰとが形成される。
また、本発明の第１の実施の形態に係る半導体装置１０１におけるＭＯＳキャパシタＣおよびＮチャネルＭＯＳトランジスタＴＲは、ＳＴＩ分離領域ＳＰによって各素子に対応する活性領域が完全に分離される完全分離型のＳＯＩ構造を有する。
図２および図３を参照して、ＭＯＳキャパシタＣは、Ｐ＋型半導体領域１と、Ｎ＋型半導体領域２と、Ｎ＋型半導体領域３と、Ｐ型ボディ領域４と、ゲート電極Ｇ１とを有する。Ｎ＋型半導体領域２は、Ｎ＋型半導体領域２Ａと、Ｎ＋型半導体領域２Ｂとを含む。
Ｐ型半導体領域であるＰ型ボディ領域４は、Ｎ＋型半導体領域２およびＮ＋型半導体領域３間に位置し、Ｎ＋型半導体領域２およびＮ＋型半導体領域３に電気的に接続される。より詳細には、Ｐ＋型半導体領域１は、Ｐ型ボディ領域４に隣接する。また、ＭＯＳキャパシタＣは、Ｐ＋型半導体領域１の表面と、Ｎ＋型半導体領域２の表面と、Ｎ＋型半導体領域３の表面とを電気的に接続する配線を有する。これにより、Ｐ型ボディ領域４は、Ｐ＋型半導体領域１を介してＮ＋型半導体領域２およびＮ＋型半導体領域３に電気的に接続される。また、ゲート電極Ｇ１は、Ｐ型ボディ領域４の上方に絶縁膜である図示しないゲート酸化膜を介して形成される。
浮遊ノードＦＧの電位がワード線ＷＬの電位より高い場合には、ＭＯＳキャパシタＣは反転型キャパシタとして機能する。すなわち、Ｐ型ボディ領域４においてＮ型チャネルが形成されるため、Ｐ型ボディ領域４およびゲート電極Ｇ１間に容量が生じる。一方、浮遊ノードＦＧの電位がワード線ＷＬの電位より低い場合には、ＭＯＳキャパシタＣは蓄積型キャパシタとして機能する。すなわち、Ｐ型ボディ領域４およびゲート電極Ｇ１間に電位差が生じるため、Ｐ型ボディ領域４およびゲート電極Ｇ１間に容量が生じる。
したがって、ＭＯＳキャパシタＣは、浮遊ノードＦＧの電位およびワード線ＷＬの電位の大小関係に関わらず常にキャパシタとして機能することができる。
また、半導体装置１０１は、ＦＮ（Fowler-Nordheim）トンネリングによってゲート酸化膜を通して電子をＰ型ボディ領域４から浮遊ノードＦＧに注入したり、Ｐ型ボディ領域４へ引き抜いたりすることによりデータ書き込みおよびデータ消去を行なう。
図４および図５を参照して、ＮチャネルＭＯＳトランジスタＴＲは、Ｎ＋型半導体領域１１と、Ｎ＋型半導体領域１２と、Ｎ＋型半導体領域１１および１２間に位置するＰ型ボディ領域１３と、Ｐ型ボディ領域１３の上方に位置するゲート電極Ｇ１１とを有する。
図６は、本発明の第１の実施の形態に係る半導体装置１０１のレイアウトを概略的に示す図である。図６では、代表的にメモリセルＭＣＡおよびＭＣＢに対応する領域をそれぞれ点線で囲んでいる。
図６を参照して、半導体装置１０１は、Ｎ＋型活性領域２１と、Ｐ＋型活性領域２２とを備える。Ｎ＋型活性領域２１と、Ｐ＋型活性領域２２とは、前述の活性層５に形成される。
ビット線ＢＬ０，ＢＬ１，ＢＬ２およびソース線ＳＬ０，ＳＬ１，ＳＬ２は、行方向にメタル配線層Ｍ２において設けられる。ワード線ＷＬ０，ＷＬ１，ＷＬ２および選択ゲート線ＳＧ０，ＳＧ１，ＳＧ２は列方向にメタル配線層Ｍ２より下層のメタル配線層Ｍ１において設けられる。ソース線ＳＬ０，ＳＬ１，ＳＬ２は、ビット線ＢＬ０，ＢＬ１，ＢＬ２と略平行に配置される。ワード線ＷＬ０，ＷＬ１，ＷＬ２および選択ゲート線ＳＧ０，ＳＧ１，ＳＧ２は、ビット線ＢＬ０，ＢＬ１，ＢＬ２と略垂直に配置される。
メモリセルＭＣＡにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ａは、ビット線ＢＬ０およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ２ＡおよびＴＲ３Ａは、ＮチャネルＭＯＳトランジスタＴＲ１Ａの両側にビット線ＢＬ０に沿って配置される。キャパシタＣＡは、ソース線ＳＬ０およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ１ＡおよびキャパシタＣＡは、ワード線ＷＬ１に沿って配置される。
メモリセルＭＣＢにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ｂは、ビット線ＢＬ１およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ２ＢおよびＴＲ３Ｂは、ＮチャネルＭＯＳトランジスタＴＲ１Ｂの両側にビット線ＢＬ１に沿って配置される。キャパシタＣＢは、ソース線ＳＬ１およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ１ＢおよびキャパシタＣＢは、ワード線ＷＬ１に沿って配置される。
メモリセルＭＣＣにおける各素子の配置は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ０に置き換えた内容と同様である。メモリセルＭＣＥにおける各素子の配置は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ２に置き換えた内容と同様である。メモリセルＭＣＤにおける各素子の配置は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ０に置き換えた内容と同様である。メモリセルＭＣＦにおける各素子の配置は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧ１を選択ゲート線ＳＧ２に置き換えた内容と同様である。
図７は、図６のＶＩＩ−ＶＩＩ断面を示す断面図である。図８は、図６のＶＩＩＩ−ＶＩＩＩ断面を示す断面図である。図９は、図６のＩＸ−ＩＸ断面を示す断面図である。
図７〜図９を参照して、メモリセルキャパシタＣＡは、Ｐ＋型半導体領域３１と、Ｎ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂと、Ｎ＋型半導体領域３３と、Ｐ型半導体領域であるＰ型ボディ領域３４と、サリサイドにより形成される配線層ＭＴとを有する。配線層ＭＴは、Ｐ＋型半導体領域３１、Ｎ＋型半導体領域３２ＡおよびＮ＋型半導体領域３２Ｂ上に形成される。
Ｐ＋型半導体領域３１と、Ｎ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂと、Ｎ＋型半導体領域３３と、Ｐ型ボディ領域３４とは、図２および図３に示すＰ＋型半導体領域１と、Ｎ＋型半導体領域２Ａと、Ｎ＋型半導体領域２Ｂと、Ｎ＋型半導体領域３と、Ｐ型ボディ領域４とにそれぞれ対応している。
Ｐ＋型半導体領域３１は、Ｐ型ボディ領域３４に隣接する。また、Ｐ＋型半導体領域３１の表面と、Ｎ＋型半導体領域３２Ａの表面と、Ｎ＋型半導体領域３２Ｂの表面とは、配線層ＭＴによって電気的に接続される。そして、Ｎ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂと、Ｎ＋型半導体領域３３とは、ＳＴＩ分離領域によって絶縁分離されておらず、互いに接している。これにより、Ｐ型ボディ領域３４は、Ｐ＋型半導体領域３１を介してＮ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂと、Ｎ＋型半導体領域３３とに電気的に接続される。Ｎ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂとは、コンタクトＣＴを介してワード線ＷＬ１に接続される。
メモリセルキャパシタＣＢは、Ｐ＋型半導体領域３１と、Ｎ＋型半導体領域３２Ａと、Ｎ＋型半導体領域３２Ｂと、配線層ＭＴとをメモリセルキャパシタＣＡと共有している。その他の構成はメモリセルキャパシタＣＡと同様であるため、ここでは詳細な説明を繰り返さない。
図１０は、図６のＸ−Ｘ断面を示す断面図である。
図１０を参照して、ＮチャネルＭＯＳトランジスタＴＲ１Ａは、ドレインに相当するＮ＋型半導体領域４３と、ボディに相当するＰ型半導体領域４４と、ソースに相当するＮ＋型半導体領域４５と、ゲート電極Ｇ４２とを有する。ＮチャネルＭＯＳトランジスタＴＲ２Ａは、ドレインに相当するＮ＋型半導体領域４１と、ボディに相当するＰ型半導体領域４２と、ソースに相当するＮ＋型半導体領域４３と、ゲート電極Ｇ４１とを有する。ＮチャネルＭＯＳトランジスタＴＲ３Ａは、ドレインに相当するＮ＋型半導体領域４５と、ボディに相当するＰ型半導体領域４６と、ソースに相当するＮ＋型半導体領域４７と、ゲート電極Ｇ４３とを有する。Ｎ＋型半導体領域４３は、ＮチャネルＭＯＳトランジスタＴＲ１ＡおよびＴＲ２Ａで共有されている。Ｎ＋型半導体領域４５は、ＮチャネルＭＯＳトランジスタＴＲ１ＡおよびＴＲ３Ａで共有されている。
Ｎ＋型半導体領域４１は、コンタクトＣＴ、メタル配線層Ｍ１における配線およびビアＶ１を介してメタル配線層Ｍ２におけるビット線ＢＬ０に接続される。Ｎ＋型半導体領域４７は、コンタクトおよびメタル配線層Ｍ１における配線を介してメタル配線層Ｍ１におけるソース線ＳＬ０に接続される。
［動作］
次に、本発明の第１の実施の形態に係る半導体装置１０１がデータ書き込みを行なう際の動作について説明する。以下では、メモリセルＭＣＡおよびＭＣＢについて代表的に説明を行なう。
図１１は、本発明の第１の実施の形態に係る半導体装置１０１がデータ書き込みを行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、メモリセルＭＣＢがデータ書き込み対象であり、メモリセルＭＣＡがデータ書き込み対象ではない場合について説明する。
図１１を参照して、初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ０，ＳＬ１、ワード線ＷＬ１、選択ゲート線ＳＧ１、浮遊ノードＦＧａ，ＦＧｂ、チャネルノードＣＨａ，ＣＨｂの電位はたとえば０Ｖである。ここで、チャネルノードは、ＮチャネルＭＯＳトランジスタＴＲ１のチャネル領域におけるノードである。たとえば、メモリセルＭＣＡ内のＮチャネルＭＯＳトランジスタＴＲ１ＡおよびＮチャネルＭＯＳトランジスタＴＲ２Ａの接点がチャネルノードに相当する。
時刻ｔ０において、メモリセルＭＣＡに対応するビット線ＢＬ０およびソース線ＳＬ０に書き込み阻止電圧Ｖｉｎｈが印加される。また、時刻ｔ０において、選択ゲート線ＳＧ１に書き込み阻止電圧Ｖｉｎｈが印加される。そうすると、チャネルノードＣＨａの電位がＶｉｎｈ−Ｖｔｈになる。ここで、Ｖｔｈは、ＮチャネルＭＯＳトランジスタＴＲ２Ａの閾値電圧である。また、データ書き込み対象であるメモリセルＭＣＢに対応するビット線ＢＬ１およびソース線ＳＬ１の電位は０Ｖに固定されている。なお、書き込み阻止電圧Ｖｉｎｈを印加するタイミングは、ビット線ＢＬ０およびソース線ＳＬ０と選択ゲート線ＳＧ１とで異なっていてもよい。
時刻ｔ１において、ワード線ＷＬ１にプログラム電圧Ｖｐｒｇが印加される。そうすると、ＭＯＳキャパシタＣＡおよびＣＢのカップリングによって、浮遊ノードＦＧａ，ＦＧｂの電位がそれぞれ上昇する。ここで、カップリング比率をＣＲＨとすると、浮遊ノードＦＧａ，ＦＧｂの電位は、それぞれＶｐｒｇ×ＣＲＨにまで上昇する。カップリング比率ＣＲＨは、ＭＯＳキャパシタＣの容量値とＮチャネルＭＯＳトランジスタＴＲ１のゲート電極およびボディ領域間の容量値との比で決まる。
ここで、ビット線ＢＬ０およびソース線ＳＬ０には書き込み阻止電圧Ｖｉｎｈが印加されていることから、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ３Ａはオフ状態である。そうすると、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域はフローティング状態となる。このため、メモリセルＭＣＡにおいて浮遊ノードＦＧａの電位が上昇すると、ＮチャネルＭＯＳトランジスタＴＲ１ＡのゲートカップリングによってチャネルノードＣＨａの電位が上昇する。したがって、メモリセルＭＣＡではＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜を介したＦＮトンネリング現象は発生しない。
また、メモリセルＭＣＡにおいて、ワード線ＷＬ１にプログラム電圧Ｖｐｒｇが印加された場合には、メモリセルＭＣＡ内のＮチャネルＭＯＳトランジスタＴＲ２Ａのチャネル電位が上昇する。そして、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域は前述のようにフローティング状態であるため、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域の電位も上昇する。
ここで、メモリセルＭＣＡでは、ソース線ＳＬ０およびビット線ＢＬ０の両方に書き込み阻止電圧Ｖｉｎｈが印加される。このため、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域の電位およびチャネル電位が書き込み阻止電圧Ｖｉｎｈより低下することはない。したがって、Ｖｐｒｇ×ＣＲＨ−Ｖｉｎｈの電圧をＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜に印加してもＦＮトンネリングによる誤書き込みが発生しないレベルに書き込み阻止電圧Ｖｉｎｈを設定する必要がある。
一方、メモリセルＭＣＢにおいては、ビット線ＢＬ１およびソース線ＳＬ１の電位が０Ｖであるため、チャネルノードＣＨｂは０Ｖに固定されている。このため、ＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート酸化膜には、Ｖｐｒｇ×ＣＲＨの電圧が印加される。ここで、プログラム電圧Ｖｐｒｇが十分大きく、かつカップリング比率ＣＲＨが大きい場合には、ＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート酸化膜においてＦＮトンネリング現象が発生し、チャネルノードＣＨｂから浮遊ノードＦＧｂへ電子が注入される。この電子の注入により、浮遊ノードＦＧｂの電位が低下する。その結果、ワード線ＷＬ１から見たメモリセルＭＣＢの閾値電圧が上昇する。
次に、時刻ｔ２において、ワード線ＷＬ１へのプログラム電圧Ｖｐｒｇの印加が停止され、ワード線ＷＬ１の電位が０Ｖになる。そうすると、浮遊ノードＦＧａの電位は０Ｖになり、浮遊ノードＦＧｂの電位は負電位になる。あるいは、浮遊ノードＦＧｂの電位が浮遊ノードＦＧａの電位より低くなる。その結果、チャネルノードＣＨａの電位がＶｉｎｈ−Ｖｔｈとなる。
次に、時刻ｔ３において、ビット線ＢＬ０、ソース線ＳＬ０および選択ゲート線ＳＧ１への書き込み阻止電圧Ｖｉｎｈの印加が停止され、ビット線ＢＬ０、ソース線ＳＬ０および選択ゲート線ＳＧ１の電位が０Ｖになる。そうすると、チャネルノードＣＨａの電位が０Ｖとなる。
図１２は、本発明の第１の実施の形態に係る半導体装置１０１がデータ書き込みを行なう際の各電圧制御線に印加されるプログラムパルス電圧の一例を示す図である。
図１２を参照して、ビット線ＢＬ０およびソース線ＳＬ０に５Ｖの書き込み阻止電圧Ｖｉｎｈが印加される。また、選択ゲート線ＳＧ１に５Ｖの書き込み阻止電圧Ｖｉｎｈが印加される。また、ワード線ＷＬ１に１０Ｖのプログラム電圧Ｖｐｒｇが印加される。ビット線ＢＬ１、ソース線ＳＬ１、ワード線ＷＬ０，ＷＬ２、選択ゲート線ＳＧ０，ＳＧ２の電位は０Ｖに固定される。
データ書き込み対象でないメモリセルＭＣＡにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜に印加される可能性のある最大電圧は、Ｖｐｒｇ×ＣＲＨ−Ｖｉｎｈである１０Ｖ×１−５Ｖ＝５Ｖとなる。ＮチャネルＭＯＳトランジスタＴＲ１Ａは、ゲート酸化膜に５Ｖが印加されても誤書き込みされない、すなわちＦＮトンネリング減少が生じない電位関係になるように設計される。
図１３は、本発明の第１の実施の形態に係る半導体装置１０１がデータ消去を行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、ワード線ＷＬ１に接続されるメモリセルＭＣＡおよびＭＣＢがデータ消去対象である場合について説明する。
図１３を参照して、メモリセルＭＣＡおよびＭＣＢは一括に消去される。初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ０，ＳＬ１、ワード線ＷＬ１、選択ゲート線ＳＧ１、浮遊ノードＦＧａ，ＦＧｂ、チャネルノードＣＨａ，ＣＨｂの電位はたとえば０Ｖである。
時刻ｔ４において、メモリセルＭＣＡに対応するビット線ＢＬ０およびソース線ＳＬ０ならびにメモリセルＭＣＢに対応するビット線ＢＬ１およびソース線ＳＬ１の電位は０Ｖに固定されている。また、時刻ｔ４において、選択ゲート線ＳＧ１に電圧Ｖｔｒｎが印加される。そうすると、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ３Ａ，ＴＲ２Ｂ，ＴＲ３Ｂがオン状態となり、ビット線ＢＬ０，ＢＬ１，ソース線ＳＬ０，ＳＬ１の０Ｖの電位がＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのソースおよびドレインに伝達する。
次に、時刻ｔ５において、ワード線ＷＬ１に負の消去電圧Ｖｅｒｓが印加される。そうすると、浮遊ノードＦＧａ，ＦＧｂの電位がＶｅｒｓ×ＣＲＨまで下がる。このとき、ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのソースおよびドレインは０Ｖに固定されているので、ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのゲート−ドレイン間、およびゲート−ソース間でＦＮトンネリング現象が発生するため、浮遊ゲートＦＧａ，ＦＧｂ内の電子が引き抜かれる。この電子の引き抜きにより、浮遊ゲートＦＧａ，ＦＧｂの電位が上昇する。その結果、メモリセルＭＣＡ，ＭＣＢの閾値電圧が下がる。
次に、時刻ｔ６において、ワード線ＷＬ１への消去電圧Ｖｅｒｓの印加が停止され、ワード線ＷＬ１の電位が０Ｖになる。そうすると、ＦＮトンネリング現象により引き抜かれた電子の量に対応して浮遊ノードＦＧａ，ＦＧｂの電位が上昇する。
次に、時刻ｔ７において、選択ゲート線ＳＧ１への電圧Ｖｔｒｎの印加が停止され、選択ゲート線ＳＧ１の電位が０Ｖになる。
図１４は、本発明の第１の実施の形態に係る半導体装置１０１がデータ消去を行なう際の各電圧制御線に印加される消去パルス電圧の一例を示す図である。
図１４を参照して、選択ゲート線ＳＧ１に２Ｖの電圧Ｖｔｒｎが印加される。ワード線ＷＬ１に−１０Ｖの消去電圧Ｖｅｒｓが印加される。ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ０，ＳＬ１、ワード線ＷＬ０，ＷＬ２、選択ゲート線ＳＧ０，ＳＧ２の電位は０Ｖに固定される。
図１５は、本発明の第１の実施の形態に係る半導体装置１０１におけるメモリセルの閾値電圧分布を示す図である。
図１５を参照して、本発明の第１の実施の形態に係る半導体装置１０１では、たとえば、ワード線ＷＬから見たメモリセルＭＣの閾値電圧が高くなった状態を書き込み状態（プログラム状態）とし、閾値電圧が低くなった状態を消去状態としている。
ここで、データ読み出し時のワード線ＷＬの電位が０Ｖに保持されるとすると、ワード線ＷＬの電位である０Ｖを境目に、メモリセルＭＣの閾値電圧が負であればメモリセルＭＣを通して電流が流れ、閾値電圧が正であればメモリセルＭＣを通して電流は流れない。これにより、メモリセルＭＣの記憶データが”０”であるか”１”であるかを判定することができる。
図１６は、本発明の第１の実施の形態に係る半導体装置１０１がデータ読み出しを行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、メモリセルＭＣＡおよびＭＣＢがデータ読み出し対象である場合について説明する。
図１６を参照して、初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ０，ＳＬ１、ワード線ＷＬ１、選択ゲート線ＳＧ１の電位はたとえば０Ｖである。
時刻ｔ８において、ビット線ＢＬ０，ＢＬ１はプリチャージされて電位がプリチャージ電圧Ｖｐｃｇに上昇する。また、選択ゲート線ＳＧ１に電圧Ｖｒｄが印加される。そうすると、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ３Ａ，ＴＲ２Ｂ，ＴＲ３Ｂがオン状態となる。
ここで、メモリセルＭＣＡはプログラム状態すなわち書き込み状態であり、メモリセルＭＣＢは消去状態であると仮定する。メモリセルＭＣＡでは、閾値電圧がワード線ＷＬ１の電圧より大きいことから、ＮチャネルＭＯＳトランジスタＴＲ１Ａはオフ状態である。このため、ビット線ＢＬ０およびソース線ＳＬ０間で電流が流れないことから、時刻ｔ８から時刻ｔ９にかけてビット線ＢＬ０の電位は下がらずプリチャージ電圧Ｖｐｃｇのままである。一方、メモリセルＭＣＢでは、閾値電圧がワード線ＷＬ１の電圧より小さいことから、ＮチャネルＭＯＳトランジスタＴＲ１Ｂはオン状態である。このため、ビット線ＢＬ１およびソース線ＳＬ１間に電流が流れることから、ビット線ＢＬ１の電位がプリチャージ電圧Ｖｐｃｇより小さくなる。したがって、時刻ｔ９におけるビット線ＢＬ０およびＢＬ１の電位を判定することで、メモリセルＭＣＡおよびＭＣＢの記憶データを読み出すことができる。
次に、時刻ｔ９から時刻ｔ１０にかけてビット線ＢＬ０，ＢＬ１がディスチャージされて電位が０Ｖになる。そして、選択ゲート線ＳＧ１への電圧Ｖｒｄの印加が停止され、選択ゲート線ＳＧ１の電位が０Ｖになる。
ところで、非特許文献１記載の不揮発性メモリセルのようにバルク基板を用いる構成では、３個の素子が形成されるＮ型ウェルをＳＴＩによって絶縁分離し、Ｎ型ウェルへの印加電圧を別々に制御する必要がある。このため、セルサイズが大きくなってしまい、大容量化を図ることができないという問題点があった。しかしながら、本発明の第１の実施の形態に係る半導体装置１０１では、メモリセルＭＣにおいて、複数個のＮチャネルＭＯＳトランジスタＴＲと、ＭＯＳキャパシタＣとがＳＯＩ構造を有する。すなわち、ＳＯＩ構造では各素子の基板が絶縁分離されているため、別途各素子の基板領域を絶縁分離する必要がないことから、セルサイズを大きくすることなく各素子の基板電位を独立に制御することが可能となる。
また、本発明の第１の実施の形態に係る半導体装置１０１では、メモリセルＭＣはフローティングゲートを備えない構成であることから、通常のＣＭＯＳプロセス工程に、フローティングゲートを形成するためのプロセス工程を追加する必要がない。
したがって、本発明の第１の実施の形態に係る半導体装置１０１では、データを不揮発的に記憶するとともに、プロセス工程数の増加を防ぎ、かつ小型化を図ることができる。
また、ＭＯＳキャパシタＣのＰ型ボディ領域は電位が固定されている、すなわちＰ型ボディ領域はＰ＋型半導体領域を介してワード線に接続されている。このような構成により、蓄積型および反転型の両方の特性を有するキャパシタを、ＭＯＳ構造を有する各素子の基板を分離する方法で実現する必要がないことから、ＭＯＳキャパシタＣを小面積で形成することができる。
また、本発明の第１の実施の形態に係る半導体装置１０１では、ＮチャネルＭＯＳトランジスタＴＲは、完全分離型のＳＯＩ構造を有する。このため、ＮチャネルＭＯＳトランジスタＴＲのＰ型ボディ領域はフローティング状態である。
ここで、データ書き込み対象でないメモリセルＭＣにおけるＮチャネルＭＯＳトランジスタＴＲ３のソース電位を０Ｖにしていると、ＮチャネルＭＯＳトランジスタＴＲ３がオフ状態であっても、ＮチャネルＭＯＳトランジスタＴＲ３のＰ型ボディ領域の電位変動によってビット線ＢＬからソース線ＳＬへ電流が流れ、ビット線ＢＬに印加されている書き込み阻止電圧が低下してしまう場合がある。
しかしながら、本発明の第１の実施の形態に係る半導体装置１０１は、メモリセルＭＣの行に対応して配置される複数本のソース線ＳＬを備える。すなわち、ソース線ＳＬをビット線ＢＬごとに配置し、データ書き込み対象でないメモリセルＭＣに対応するソース線ＳＬには書き込み阻止電圧を印加し、データ書き込み対象のメモリセルＭＣに対応するソース線ＳＬには０Ｖを印加する。このような構成により、データ書き込み対象でないメモリセルＭＣにおいて、ビット線ＢＬに印加されている書き込み阻止電圧が低下してしまうことを防ぐことができ、データの誤書き込みを防ぐことができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第２の実施の形態＞
［構成および基本動作］
本実施の形態は、第１の実施の形態に係る半導体装置と比べてソース線がビット線ごとに配置されておらず共用される半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
図１７（ａ）は、本発明の第２の実施の形態に係る半導体装置１０２の構成を示す回路図である。（ｂ）は、ＮチャネルＭＯＳトランジスタＴＲ２３の構成を示す図である。以下では、ビット線ＢＬの延在方向を行方向と称し、ワード線ＷＬの延在方向を列方向と称する。
図１７（ａ）を参照して、半導体装置１０２は、行列状に配置された複数個のメモリセルと、メモリセルの行に対応して配置される複数本のビット線ＢＬと、メモリセルの列に対応して配置される複数本のワード線ＷＬ、複数本のソース線ＳＬ、複数本の選択ゲート線ＳＧＤおよび複数本の選択ゲート線ＳＧＳとを備える。図１７（ａ）では、代表的にメモリセルＭＣＡ，ＭＣＢ，ＭＣＣ，ＭＣＤ，ＭＣＥ，ＭＣＦと、ビット線ＢＬ０，ＢＬ１と、ワード線ＷＬ０，ＷＬ１，ＷＬ２と、選択ゲート線ＳＧＤ０，ＳＧＤ１，ＳＧＤ２と、選択ゲート線ＳＧＳ０，ＳＧＳ１，ＳＧＳ２とを示す。以下では、複数個のメモリセルをメモリセルＭＣと総称し、複数本のビット線、ワード線、選択ゲート線をそれぞれビット線ＢＬ、ワード線ＷＬ、選択ゲート線ＳＧＤ、選択ゲート線ＳＧＳと総称する場合がある。
メモリセルＭＣＡは、ＭＯＳキャパシタＣＡと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ａ，ＴＲ２Ａ，ＴＲ２３Ａとを含む。メモリセルＭＣＢは、ＭＯＳキャパシタＣＢと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｂ，ＴＲ２Ｂ，ＴＲ２３Ｂとを含む。メモリセルＭＣＣは、ＭＯＳキャパシタＣＣと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｃ，ＴＲ２Ｃ，ＴＲ２３Ｃとを含む。メモリセルＭＣＤは、ＭＯＳキャパシタＣＤと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｄ，ＴＲ２Ｄ，ＴＲ２３Ｄとを含む。メモリセルＭＣＥは、ＭＯＳキャパシタＣＥと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｅ，ＴＲ２Ｅ，ＴＲ２３Ｅとを含む。メモリセルＭＣＦは、ＭＯＳキャパシタＣＦと、ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１Ｆ，ＴＲ２Ｆ，ＴＲ２３Ｆとを含む。
以下、ＭＯＳキャパシタＣＡ，ＣＢ，ＣＣ，ＣＤ，ＣＥ，ＣＦをＭＯＳキャパシタＣと総称する場合がある。ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂ，ＴＲ１Ｃ，ＴＲ１Ｄ，ＴＲ１Ｅ，ＴＲ１ＦをＮチャネルＭＯＳトランジスタＴＲ１と総称し、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ２Ｂ，ＴＲ２Ｃ，ＴＲ２Ｄ，ＴＲ２Ｅ，ＴＲ２ＦをＮチャネルＭＯＳトランジスタＴＲ２と総称し、ＮチャネルＭＯＳトランジスタＴＲ２３Ａ，ＴＲ２３Ｂ，ＴＲ２３Ｃ，ＴＲ２３Ｄ，ＴＲ２３Ｅ，ＴＲ２３ＦをＮチャネルＭＯＳトランジスタＴＲ２３と総称する場合がある。また、ＮチャネルＭＯＳトランジスタＴＲ１，ＴＲ２，ＴＲ２３をＮチャネルＭＯＳトランジスタＴＲと総称する場合がある。
メモリセルＭＣＡにおいて、ＭＯＳキャパシタＣＡのゲート電極がＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート電極に接続され、ＭＯＳキャパシタＣＡのドレイン、ソースおよびボディがワード線ＷＬ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ１ＡのドレインがＮチャネルＭＯＳトランジスタＴＲ２Ａのソースに接続され、ソースがＮチャネルＭＯＳトランジスタＴＲ２３Ａのドレインに接続される。ＮチャネルＭＯＳトランジスタＴＲ２Ａのドレインがビット線ＢＬ０に接続され、ゲートが選択ゲート線ＳＧＤ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ２３Ａのソースがソース線ＳＬ０に接続され、ゲートが選択ゲート線ＳＧＳ１に接続される。ＭＯＳキャパシタＣＡのゲート電極とＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート電極との接続点がフローティングゲートに相当する浮遊ノードＦＧａである。
メモリセルＭＣＢにおいて、ＭＯＳキャパシタＣＢのゲート電極がＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート電極に接続され、ＭＯＳキャパシタＣＢのドレイン、ソースおよびボディがワード線ＷＬ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ１ＢのドレインがＮチャネルＭＯＳトランジスタＴＲ２Ｂのソースに接続され、ソースがＮチャネルＭＯＳトランジスタＴＲ２３Ｂのドレインに接続される。ＮチャネルＭＯＳトランジスタＴＲ２Ｂのドレインがビット線ＢＬ１に接続され、ゲートが選択ゲート線ＳＧＤ１に接続される。ＮチャネルＭＯＳトランジスタＴＲ２３Ｂのソースがソース線ＳＬ１に接続され、ゲートが選択ゲート線ＳＧＳ１に接続される。ＭＯＳキャパシタＣＢのゲート電極とＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート電極との接続点がフローティングゲートに相当する浮遊ノードＦＧｂである。
メモリセルＭＣＣの接続構成は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧＤ１およびＳＧＳ１を選択ゲート線ＳＧＤ０およびＳＧＳ０に置き換えた内容と同様である。メモリセルＭＣＥの接続構成は、メモリセルＭＣＡのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧＤ１およびＳＧＳ１を選択ゲート線ＳＧＤ２およびＳＧＳ２に置き換えた内容と同様である。メモリセルＭＣＤの接続構成は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ０に置き換え、選択ゲート線ＳＧＤ１およびＳＧＳ１を選択ゲート線ＳＧＤ０およびＳＧＳ０に置き換えた内容と同様である。メモリセルＭＣＦの接続構成は、メモリセルＭＣＢのワード線ＷＬ１をワード線ＷＬ２に置き換え、選択ゲート線ＳＧＤ１およびＳＧＳ１を選択ゲート線ＳＧＤ２およびＳＧＳ２に置き換えた内容と同様である。以下、浮遊ノードＦＧａ，ＦＧｂ，ＦＧｃ，ＦＧｄ，ＦＧｅ，ＦＧｆを浮遊ノードＦＧと総称する場合がある。
図１７（ｂ）を参照して、ＮチャネルＭＯＳトランジスタＴＲ２３のボディは、ＮチャネルＭＯＳトランジスタＴＲ２３のソースに電気的に接続される。すなわち、ＮチャネルＭＯＳトランジスタＴＲ２３Ａ，ＴＲ２３Ｂ，ＴＲ２３Ｃ，ＴＲ２３Ｄ，ＴＲ２３Ｅ，ＴＲ２３Ｆの各々のボディは、ソース線ＳＬに電気的に接続される。
図１８は、本発明の第２の実施の形態に係る半導体装置１０２のレイアウトを概略的に示す図である。図１８では、代表的にメモリセルＭＣＡおよびＭＣＢに対応する領域をそれぞれ点線で囲んでいる。
図１８を参照して、ビット線ＢＬ０，ＢＬ１，ＢＬ２は、行方向にメタル配線層Ｍ２において設けられる。ワード線ＷＬ０，ＷＬ１，ＷＬ２、ソース線ＳＬおよび選択ゲート線ＳＧＤ０，ＳＧＤ１，ＳＧＤ２，ＳＧＳ０，ＳＧＳ１，ＳＧＳ２は列方向にメタル配線層Ｍ２より下層のメタル配線層Ｍ１において設けられる。ワード線ＷＬ０，ＷＬ１，ＷＬ２、ソース線ＳＬおよび選択ゲート線ＳＧＤ０，ＳＧＤ１，ＳＧＤ２，ＳＧＳ０，ＳＧＳ１，ＳＧＳ２は、ビット線ＢＬ０，ＢＬ１，ＢＬ２と略垂直に配置される。
メモリセルＭＣＡにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ａは、ビット線ＢＬ０およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ２ＡおよびＴＲ２３Ａは、ＮチャネルＭＯＳトランジスタＴＲ１Ａの両側にビット線ＢＬ０に沿って配置される。ＮチャネルＭＯＳトランジスタＴＲ１ＡおよびキャパシタＣＡは、ワード線ＷＬ１に沿って配置される。
メモリセルＭＣＢにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ｂは、ビット線ＢＬ１およびワード線ＷＬ１の交点に対応して配置される。ＮチャネルＭＯＳトランジスタＴＲ２ＢおよびＴＲ２３Ｂは、ＮチャネルＭＯＳトランジスタＴＲ１Ｂの両側にビット線ＢＬ１に沿って配置される。ＮチャネルＭＯＳトランジスタＴＲ１ＢおよびキャパシタＣＢは、ワード線ＷＬ１に沿って配置される。
ＮチャネルＭＯＳトランジスタＴＲ２３のボディ領域およびソース領域を電気的に接続するための部分分離領域ＰＳＰは、ソース線ＳＬおよびビット線ＢＬの交点に対応して配置される。また、部分分離領域ＰＳＰは、２行２列の４個のメモリセルＭＣで共有される。
図１９は、図１８のＸＩＸ−ＸＩＸ断面を示す断面図である。図２０は、図１８のＸＸ−ＸＸ断面を示す断面図である。図２１は、図１８のＸＸＩ−ＸＸＩ断面を示す断面図である。
図１９〜図２１を参照して、半導体装置１０２は、Ｐ＋型半導体領域５１と、Ｐ型半導体領域５２と、Ｐ型半導体領域６１と、Ｎ＋型半導体領域６２と、ＳＴＩ分離領域ＳＰＡと、ＳＴＩ分離領域ＳＰＢとを備える。Ｐ型半導体領域６１は、ＮチャネルＭＯＳトランジスタＴＲ２３のボディ領域に相当する。Ｎ＋型半導体領域６２は、ＮチャネルＭＯＳトランジスタＴＲ２３のドレイン領域またはソース領域に相当する。
ＳＴＩ分離領域ＳＰＡは、活性層５において形成され、各素子に対応する活性領域を分離する。ＳＴＩ分離領域ＳＰＢは、活性層５の表面に、酸化膜６と間隔をあけて形成される。
Ｐ型半導体領域５２は、ＮチャネルＭＯＳトランジスタＴＲ２３のＰ型ボディ領域６１に隣接し、ＳＴＩ分離領域ＳＰＢと酸化膜６との間の領域を含むように形成される。Ｐ型半導体領域５２は、ＮチャネルＭＯＳトランジスタＴＲ２３のＰ型ボディ領域６１と同じ導電型を有する。Ｐ＋型半導体領域５１は、活性層５の表面に形成され、かつＰ型半導体領域５２上に形成される。
また、半導体装置１０２は、部分分離領域ＰＳＰ内のＰ＋型半導体領域５１とソース線ＳＬとを接続するコンタクトＣＴ５１と、ＮチャネルＭＯＳトランジスタＴＲ２３のＮ＋型半導体領域６２とソース線ＳＬとを接続するコンタクトＣＴ６２とを備える。すなわち、ＮチャネルＭＯＳトランジスタＴＲ２３のＰ型ボディ領域６１は、Ｐ型半導体領域５２、Ｐ＋型半導体領域５１およびソース線ＳＬを介してＮチャネルＭＯＳトランジスタＴＲ２３のＮ＋型半導体領域６２に電気的に接続される。
［動作］
次に、本発明の第２の実施の形態に係る半導体装置１０２がデータ書き込みを行なう際の動作について説明する。以下では、メモリセルＭＣＡおよびＭＣＢについて代表的に説明を行なう。
図２２は、本発明の第２の実施の形態に係る半導体装置１０２がデータ書き込みを行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、メモリセルＭＣＢがデータ書き込み対象であり、メモリセルＭＣＡがデータ書き込み対象ではない場合について説明する。
図２２を参照して、初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ、ワード線ＷＬ１、選択ゲート線ＳＧＤ１およびＳＧＳ１、浮遊ノードＦＧａ，ＦＧｂ、チャネルノードＣＨａ，ＣＨｂの電位はたとえば０Ｖである。ここで、チャネルノードは、ＮチャネルＭＯＳトランジスタＴＲ１のチャネル領域におけるノードである。たとえば、メモリセルＭＣＡ内のＮチャネルＭＯＳトランジスタＴＲ１ＡおよびＮチャネルＭＯＳトランジスタＴＲ２Ａの接点がチャネルノードに相当する。
時刻ｔ０において、メモリセルＭＣＡに対応するビット線ＢＬ０に書き込み阻止電圧Ｖｉｎｈが印加される。また、時刻ｔ０において、選択ゲート線ＳＧＤ１に書き込み阻止電圧Ｖｉｎｈが印加される。そうすると、チャネルノードＣＨａの電位がＶｉｎｈ−Ｖｔｈになる。ここで、Ｖｔｈは、ＮチャネルＭＯＳトランジスタＴＲ２Ａの閾値電圧である。また、データ書き込み対象であるメモリセルＭＣＢに対応するビット線ＢＬ１の電位は０Ｖに固定されている。なお、書き込み阻止電圧Ｖｉｎｈを印加するタイミングは、ビット線ＢＬ０と選択ゲート線ＳＧＤ１とで異なっていてもよい。
時刻ｔ１において、ワード線ＷＬ１にプログラム電圧Ｖｐｒｇが印加される。そうすると、ＭＯＳキャパシタＣＡおよびＣＢのカップリングによって、浮遊ノードＦＧａ，ＦＧｂの電位がそれぞれ上昇する。ここで、カップリング比率をＣＲＨとすると、浮遊ノードＦＧａ，ＦＧｂの電位は、それぞれＶｐｒｇ×ＣＲＨにまで上昇する。カップリング比率ＣＲＨは、ＭＯＳキャパシタＣの容量値とＮチャネルＭＯＳトランジスタＴＲ１のゲート電極およびボディ領域間の容量値との比で決まる。
ここで、ビット線ＢＬ０には書き込み阻止電圧Ｖｉｎｈが印加されていることから、ＮチャネルＭＯＳトランジスタＴＲ２Ａはオフ状態である。また、選択ゲート線ＳＧＳ１の電位は０Ｖであることから、ＮチャネルＭＯＳトランジスタＴＲ２３Ａはオフ状態である。そうすると、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域はフローティング状態となる。このため、メモリセルＭＣＡにおいて浮遊ノードＦＧａの電位が上昇すると、ＮチャネルＭＯＳトランジスタＴＲ１ＡのゲートカップリングによってチャネルノードＣＨａの電位が上昇する。したがって、メモリセルＭＣＡではＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜を介したＦＮトンネリング現象は発生しない。
また、メモリセルＭＣＡにおいて、ワード線ＷＬ１にプログラム電圧Ｖｐｒｇが印加された場合には、メモリセルＭＣＡ内のＮチャネルＭＯＳトランジスタＴＲ２Ａのチャネル電位が上昇する。そして、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域は前述のようにフローティング状態であるため、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域の電位も上昇する。
ここで、メモリセルＭＣＡでは、ＮチャネルＭＯＳトランジスタＴＲ２３Ａのボディは前述の部分分離領域ＰＳＰによってソース線ＳＬの電位である０Ｖに固定されている。このため、ＮチャネルＭＯＳトランジスタＴＲ２３Ａはオフ状態であることから、ビット線ＢＬ０に印加されている書き込み阻止電圧ＶｉｎｈがＮチャネルＭＯＳトランジスタＴＲ２３Ａを通して流れる電流によって低下することはない。ビット線ＢＬ０に接続されるＮチャネルＭＯＳトランジスタＴＲ２Ａのボディはフローティング状態であるが、ビット線ＢＬ０に書き込み阻止電圧Ｖｉｎｈが印加されているため、ＮチャネルＭＯＳトランジスタＴＲ１Ａのボディ領域の電位およびチャネル電位が書き込み阻止電圧Ｖｉｎｈより低下することはない。したがって、Ｖｐｒｇ×ＣＲＨ−Ｖｉｎｈの電圧をＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜に印加してもＦＮトンネリングによる誤書き込みが発生しないレベルに書き込み阻止電圧Ｖｉｎｈを設定する必要がある。
一方、メモリセルＭＣＢにおいては、ビット線ＢＬ１およびソース線ＳＬの電位が０Ｖであるため、チャネルノードＣＨｂは０Ｖに固定されている。このため、ＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート酸化膜には、Ｖｐｒｇ×ＣＲＨの電圧が印加される。ここで、プログラム電圧Ｖｐｒｇが十分大きく、かつカップリング比率ＣＲＨが大きい場合には、ＮチャネルＭＯＳトランジスタＴＲ１Ｂのゲート酸化膜においてＦＮトンネリング現象が発生し、チャネルノードＣＨｂから浮遊ノードＦＧｂへ電子が注入される。この電子の注入により、浮遊ノードＦＧｂの電位が低下する。その結果、ワード線ＷＬ１から見たメモリセルＭＣＢの閾値電圧が上昇する。
次に、時刻ｔ２において、ワード線ＷＬ１へのプログラム電圧Ｖｐｒｇの印加が停止され、ワード線ＷＬ１の電位が０Ｖになる。そうすると、浮遊ノードＦＧａの電位は０Ｖになり、浮遊ノードＦＧｂの電位は負電位になる。あるいは、浮遊ノードＦＧｂの電位が浮遊ノードＦＧａの電位より低くなる。その結果、チャネルノードＣＨａの電位がＶｉｎｈ−Ｖｔｈとなる。
次に、時刻ｔ３において、ビット線ＢＬ０および選択ゲート線ＳＧＤ１への書き込み阻止電圧Ｖｉｎｈの印加が停止され、ビット線ＢＬ０および選択ゲート線ＳＧＤ１の電位が０Ｖになる。そうすると、チャネルノードＣＨａの電位が０Ｖとなる。
図２３は、本発明の第２の実施の形態に係る半導体装置１０２がデータ書き込みを行なう際の各電圧制御線に印加されるプログラムパルス電圧の一例を示す図である。
図２３を参照して、ビット線ＢＬ０に５Ｖの書き込み阻止電圧Ｖｉｎｈが印加される。また、選択ゲート線ＳＧＤ１に５Ｖの書き込み阻止電圧Ｖｉｎｈが印加される。また、ワード線ＷＬ１に１０Ｖのプログラム電圧Ｖｐｒｇが印加される。ビット線ＢＬ１、ソース線ＳＬ、ワード線ＷＬ０，ＷＬ２、選択ゲート線ＳＧＤ０，ＳＧＤ２およびＳＧＳ０，ＳＧＳ１，ＳＧＳ２の電位は０Ｖに固定される。
データ書き込み対象でないメモリセルＭＣＡにおいて、ＮチャネルＭＯＳトランジスタＴＲ１Ａのゲート酸化膜に印加される可能性のある最大電圧は、Ｖｐｒｇ×ＣＲＨ−Ｖｉｎｈである１０Ｖ×１−５Ｖ＝５Ｖとなる。ＮチャネルＭＯＳトランジスタＴＲ１Ａは、ゲート酸化膜に５Ｖが印加されても誤書き込みされない、すなわちＦＮトンネリング減少が生じない電位関係になるように設計される。
図２４は、本発明の第２の実施の形態に係る半導体装置１０２がデータ消去を行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、ワード線ＷＬ１に接続されるメモリセルＭＣＡおよびＭＣＢがデータ消去対象である場合について説明する。
図２４を参照して、メモリセルＭＣＡおよびＭＣＢは一括に消去される。初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ、ワード線ＷＬ１、選択ゲート線ＳＧＤ１およびＳＧＳ１、浮遊ノードＦＧａ，ＦＧｂ、チャネルノードＣＨａ，ＣＨｂの電位はたとえば０Ｖである。
時刻ｔ４において、メモリセルＭＣＡに対応するビット線ＢＬ０、メモリセルＭＣＢに対応するビット線ＢＬ１、およびソース線ＳＬの電位は０Ｖに固定されている。また、時刻ｔ４において、選択ゲート線ＳＧＤ１およびＳＧＳ１に電圧Ｖｔｒｎが印加される。そうすると、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ２３Ａ，ＴＲ２Ｂ，ＴＲ２３Ｂがオン状態となり、ビット線ＢＬ０，ＢＬ１，ソース線ＳＬの０Ｖの電位がＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのソースおよびドレインに伝達する。
次に、時刻ｔ５において、ワード線ＷＬ１に負の消去電圧Ｖｅｒｓが印加される。そうすると、浮遊ノードＦＧａ，ＦＧｂの電位がＶｅｒｓ×ＣＲＨまで下がる。このとき、ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのソースおよびドレインは０Ｖに固定されているので、ＮチャネルＭＯＳトランジスタＴＲ１Ａ，ＴＲ１Ｂのゲート−ドレイン間、およびゲート−ソース間でＦＮトンネリング現象が発生するため、浮遊ゲートＦＧａ，ＦＧｂ内の電子が引き抜かれる。この電子の引き抜きにより、浮遊ゲートＦＧａ，ＦＧｂの電位が上昇する。その結果、メモリセルＭＣＡ，ＭＣＢの閾値電圧が下がる。
次に、時刻ｔ６において、ワード線ＷＬ１への消去電圧Ｖｅｒｓの印加が停止され、ワード線ＷＬ１の電位が０Ｖになる。そうすると、ＦＮトンネリング現象により引き抜かれた電子の量に対応して浮遊ノードＦＧａ，ＦＧｂの電位が上昇する。
次に、時刻ｔ７において、選択ゲート線ＳＧＤ１およびＳＧＳ１への電圧Ｖｔｒｎの印加が停止され、選択ゲート線ＳＧＤ１およびＳＧＳ１の電位が０Ｖになる。
図２５は、本発明の第２の実施の形態に係る半導体装置１０２がデータ消去を行なう際の各電圧制御線に印加される消去パルス電圧の一例を示す図である。
図２５を参照して、選択ゲート線ＳＧＤ１およびＳＧＳ１に２Ｖの電圧Ｖｔｒｎが印加される。ワード線ＷＬ１に−１０Ｖの消去電圧Ｖｅｒｓが印加される。ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ、ワード線ＷＬ０，ＷＬ２、選択ゲート線ＳＧＤ０，ＳＧＤ２およびＳＧＳ０，ＳＧＳ２の電位は０Ｖに固定される。
図２６は、本発明の第２の実施の形態に係る半導体装置１０２がデータ読み出しを行なう際の動作を示す各電圧制御線の電圧波形図である。ここでは、メモリセルＭＣＡおよびＭＣＢがデータ読み出し対象である場合について説明する。
図２６を参照して、初期状態において、ビット線ＢＬ０，ＢＬ１、ソース線ＳＬ、ワード線ＷＬ１、選択ゲート線ＳＧＤ１およびＳＧＳ１の電位はたとえば０Ｖである。
時刻ｔ８において、ビット線ＢＬ０，ＢＬ１はプリチャージされて電位がプリチャージ電圧Ｖｐｃｇに上昇する。また、選択ゲート線ＳＧＤ１およびＳＧＳ１に電圧Ｖｒｄが印加される。そうすると、ＮチャネルＭＯＳトランジスタＴＲ２Ａ，ＴＲ２３Ａ，ＴＲ２Ｂ，ＴＲ２３Ｂがオン状態となる。
ここで、メモリセルＭＣＡはプログラム状態すなわち書き込み状態であり、メモリセルＭＣＢは消去状態であると仮定する。メモリセルＭＣＡでは、閾値電圧がワード線ＷＬ１の電圧より大きいことから、ＮチャネルＭＯＳトランジスタＴＲ１Ａはオフ状態である。このため、ビット線ＢＬ０およびソース線ＳＬ間で電流が流れないことから、時刻ｔ８から時刻ｔ９にかけてビット線ＢＬ０の電位は下がらずプリチャージ電圧Ｖｐｃｇのままである。一方、メモリセルＭＣＢでは、閾値電圧がワード線ＷＬ１の電圧より小さいことから、ＮチャネルＭＯＳトランジスタＴＲ１Ｂはオン状態である。このため、ビット線ＢＬ１およびソース線ＳＬ間に電流が流れることから、ビット線ＢＬ１の電位がプリチャージ電圧Ｖｐｃｇより小さくなる。したがって、時刻ｔ９におけるビット線ＢＬ０およびＢＬ１の電位を判定することで、メモリセルＭＣＡおよびＭＣＢの記憶データを読み出すことができる。
次に、時刻ｔ９から時刻ｔ１０にかけてビット線ＢＬ０，ＢＬ１がディスチャージされて電位が０Ｖになる。そして、選択ゲート線ＳＧＤ１およびＳＧＳ１への電圧Ｖｒｄの印加が停止され、選択ゲート線ＳＧＤ１およびＳＧＳ１の電位が０Ｖになる。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る半導体装置１０２では、データを不揮発的に記憶するとともに、プロセス工程数の増加を防ぎ、かつ小型化を図ることができる。
また、本発明の第１の実施の形態に係る半導体装置１０１のように、ＮチャネルＭＯＳトランジスタＴＲが完全分離型のＳＯＩ構造を有する構成では、データ書き込み対象でないメモリセルＭＣにおけるＮチャネルＭＯＳトランジスタＴＲ３のソース電位を０Ｖにしていると、ＮチャネルＭＯＳトランジスタＴＲ３のＰ型ボディ領域の電位変動によって、ビット線ＢＬからソース線ＳＬへ電流が流れ、ビット線ＢＬに印加されている書き込み阻止電圧が低下してしまう場合がある。
しかしながら、本発明の第２の実施の形態に係る半導体装置１０２では、ＮチャネルＭＯＳトランジスタＴＲ２３のボディは、ＮチャネルＭＯＳトランジスタＴＲ２３のソースに電気的に接続される。すなわち、ＮチャネルＭＯＳトランジスタＴＲ２３のボディがソース線ＳＬの電位に固定される。このような構成により、ビット線ＢＬに印加されている書き込み阻止電圧が低下してしまうことを防ぐことができるため、データの誤書き込みを防ぐことができる。また、本発明の第２の実施の形態に係る半導体装置１０２では、ソース線ＳＬを複数本備える必要がないことから、半導体装置の小型化および電圧制御の簡易化を図ることができる。
本発明は、たとえばＳＯＩ基板を使用するシステムＬＳＩ（Large Scale Integration）およびマイクロプロセッサ等に適用することができる。たとえば、チップ固有のＩＤ（Identification）およびセキュリティー用のデータ等を半導体装置の外部素子に保持するのではなく、電源遮断後も半導体装置内部において保持したいという要求がある。また、システムＬＳＩおよびマイクロプロセッサ等では一般的にＲＡＭ（Random Access Memory）を搭載しており、ＲＡＭの欠陥領域を代替する領域の情報を半導体装置内部にプログラムして格納したいという要求もある。本発明の実施の形態に係る半導体装置では、これらの要求を満たすことができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の第１の実施の形態に係る半導体装置１０１の構成を示す回路図である。 本発明の第１の実施の形態に係る半導体装置１０１におけるＭＯＳキャパシタＣの構造を概略的に示す平面図である。 図２のＩＩＩ−ＩＩＩ断面を示す断面図である。 本発明の第１の実施の形態に係る半導体装置１０１におけるＮチャネルＭＯＳトランジスタＴＲの構造を概略的に示す平面図である。 図４のＶ−Ｖ断面を示す断面図である。 本発明の第１の実施の形態に係る半導体装置１０１のレイアウトを概略的に示す図である。 図６のＶＩＩ−ＶＩＩ断面を示す断面図である。 図６のＶＩＩＩ−ＶＩＩＩ断面を示す断面図である。 図６のＩＸ−ＩＸ断面を示す断面図である。 図６のＸ−Ｘ断面を示す断面図である。 本発明の第１の実施の形態に係る半導体装置１０１がデータ書き込みを行なう際の動作を示す各電圧制御線の電圧波形図である。 本発明の第１の実施の形態に係る半導体装置１０１がデータ書き込みを行なう際の各電圧制御線に印加されるプログラムパルス電圧の一例を示す図である。 本発明の第１の実施の形態に係る半導体装置１０１がデータ消去を行なう際の動作を示す各電圧制御線の電圧波形図である。 本発明の第１の実施の形態に係る半導体装置１０１がデータ消去を行なう際の各電圧制御線に印加される消去パルス電圧の一例を示す図である。 本発明の第１の実施の形態に係る半導体装置１０１におけるメモリセルの閾値電圧分布を示す図である。 本発明の第１の実施の形態に係る半導体装置１０１がデータ読み出しを行なう際の動作を示す各電圧制御線の電圧波形図である。 （ａ）は、本発明の第２の実施の形態に係る半導体装置１０２の構成を示す回路図である。（ｂ）は、ＮチャネルＭＯＳトランジスタＴＲ２３の構成を示す図である。 本発明の第２の実施の形態に係る半導体装置１０２のレイアウトを概略的に示す図である。 図１８のＸＩＸ−ＸＩＸ断面を示す断面図である。 図１８のＸＸ−ＸＸ断面を示す断面図である。 図１８のＸＸＩ−ＸＸＩ断面を示す断面図である。 本発明の第２の実施の形態に係る半導体装置１０２がデータ書き込みを行なう際の動作を示す各電圧制御線の電圧波形図である。 本発明の第２の実施の形態に係る半導体装置１０２がデータ書き込みを行なう際の各電圧制御線に印加されるプログラムパルス電圧の一例を示す図である。 本発明の第２の実施の形態に係る半導体装置１０２がデータ消去を行なう際の動作を示す各電圧制御線の電圧波形図である。 本発明の第２の実施の形態に係る半導体装置１０２がデータ消去を行なう際の各電圧制御線に印加される消去パルス電圧の一例を示す図である。 本発明の第２の実施の形態に係る半導体装置１０２がデータ読み出しを行なう際の動作を示す各電圧制御線の電圧波形図である。
符号の説明
１，５１ Ｐ＋型半導体領域、５２，６１ Ｐ型半導体領域、２，２Ａ，２Ｂ，３，１１，１２，６２ Ｎ＋型半導体領域、４，１３，３４ Ｐ型ボディ領域、５ 活性層、６ 酸化膜、７ シリコン基板、２１ Ｎ＋型活性領域、２２ Ｐ＋型活性領域、１０１，１０２ 半導体装置、ＭＣ，ＭＣＡ，ＭＣＢ，ＭＣＣ，ＭＣＤ，ＭＣＥ，ＭＣＦ メモリセル、ＳＬ，ＳＬ０，ＳＬ１，ＳＬ２ ソース線、ＢＬ，ＢＬ０，ＢＬ１，ＢＬ２ ビット線、ＷＬ，ＷＬ０，ＷＬ１，ＷＬ２ ワード線、ＳＧ，ＳＧ０，ＳＧ１，ＳＧ２，ＳＧＤ０，ＳＧＤ１，ＳＧＤ２，ＳＧＳ０，ＳＧＳ１，ＳＧＳ２ 選択ゲート線、Ｃ，ＣＡ，ＣＢ，ＣＣ，ＣＤ，ＣＥ，ＣＦ ＭＯＳキャパシタ、ＦＧ，ＦＧａ，ＦＧｂ，ＦＧｃ，ＦＧｄ，ＦＧｅ，ＦＧｆ 浮遊ノード、ＴＲ，ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ２３，ＴＲ１Ａ，ＴＲ１Ｂ，ＴＲ１Ｃ，ＴＲ１Ｄ，ＴＲ１Ｅ，ＴＲ１Ｆ，ＴＲ２Ａ，ＴＲ２Ｂ，ＴＲ２Ｃ，ＴＲ２Ｄ，ＴＲ２Ｅ，ＴＲ２Ｆ，ＴＲ３Ａ，ＴＲ３Ｂ，ＴＲ３Ｃ，ＴＲ３Ｄ，ＴＲ３Ｅ，ＴＲ３Ｆ，ＴＲ２３Ａ，ＴＲ２３Ｂ，ＴＲ２３Ｃ，ＴＲ２３Ｄ，ＴＲ２３Ｅ，ＴＲ２３Ｆ ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）、ＳＰ，ＳＰＡ，ＳＰＢ ＳＴＩ分離領域、ＰＳＰ 部分分離領域、Ｇ，Ｇ１，Ｇ１１ ゲート電極、Ｍ１，Ｍ２ メタル配線層、ＣＴ，ＣＴ５１，ＣＴ６２ コンタクト。

Claims (6)

  1. ソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第１のトランジスタと、
    前記第１のトランジスタのゲート電極に電気的に接続される第１端子と、第２端子とを有するＳＯＩ構造の第１のキャパシタと、
    前記第１のトランジスタのドレイン領域に電気的に接続されるソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第２のトランジスタと、
    ソース領域と、前記第１のトランジスタのソース領域に電気的に接続されるドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第３のトランジスタとを備え、
    前記第１のトランジスタのゲート電極と前記第１のキャパシタの第１端子とを電気的に接続する第１ノードに蓄積されるキャリアに応じてデータを不揮発的に記憶する半導体装置。
  2. 前記半導体装置は、さらに、
    ソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第４のトランジスタと、
    前記第４のトランジスタのゲート電極に電気的に接続される第１端子と、前記第１のキャパシタの第２端子に電気的に接続される第２端子とを有するＳＯＩ構造の第２のキャパシタと、
    前記第４のトランジスタのドレイン領域に電気的に接続されるソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第５のトランジスタと、
    ソース領域と、前記第４のトランジスタのソース領域に電気的に接続されるドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第６のトランジスタと、
    前記第２のトランジスタのドレイン領域に電気的に接続される第１のビット線と、
    前記第３のトランジスタのソース領域に電気的に接続される第１のソース線と、
    前記第５のトランジスタのドレイン領域に電気的に接続される第２のビット線と、
    前記第６のトランジスタのソース領域に電気的に接続される第２のソース線とを備え、
    前記半導体装置は、さらに、前記第４のトランジスタのゲート電極と前記第２のキャパシタの第１端子とを電気的に接続する第２ノードに蓄積されるキャリアに応じてデータを不揮発的に記憶する請求項１記載の半導体装置。
  3. 前記半導体装置は、さらに、
    ソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第４のトランジスタと、
    前記第４のトランジスタのゲート電極に電気的に接続される第１端子と、前記第１のキャパシタの第２端子に電気的に接続される第２端子とを有するＳＯＩ構造の第２のキャパシタと、
    前記第４のトランジスタのドレイン領域に電気的に接続されるソース領域と、ドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第５のトランジスタと、
    ソース領域と、前記第４のトランジスタのソース領域に電気的に接続されるドレイン領域と、前記ソース領域および前記ドレイン領域間に位置するボディ領域と、前記ボディ領域の上方に位置するゲート電極とを有するＳＯＩ構造の第６のトランジスタと、
    前記第２のトランジスタのドレイン領域に電気的に接続される第１のビット線と、
    前記第５のトランジスタのドレイン領域に電気的に接続される第２のビット線と、
    前記第３のトランジスタのソース領域および前記第６のトランジスタのソース領域に電気的に接続されるソース線とを備え、
    前記半導体装置は、さらに、前記第４のトランジスタのゲート電極と前記第２のキャパシタの第１端子とを電気的に接続する第２ノードに蓄積されるキャリアに応じてデータを不揮発的に記憶し、
    前記第３のトランジスタのボディ領域は、前記第３のトランジスタのソース領域に電気的に接続され、前記第６のトランジスタのボディ領域は、前記第６のトランジスタのソース領域に電気的に接続される請求項１記載の半導体装置。
  4. 前記半導体装置は、さらに、絶縁膜と、前記絶縁膜上に形成される活性層とを備え、
    前記活性層に前記第１のキャパシタおよび前記第２キャパシタの各々の第１半導体領域、第２半導体領域およびボディ領域が形成され、かつ前記活性層に前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタ、前記第５のトランジスタおよび前記第６のトランジスタの各々のドレイン領域、ソース領域およびボディ領域が形成され、
    前記半導体装置は、さらに、
    前記活性層の表面に前記絶縁膜と間隔をあけて形成される分離領域と、
    前記第３のトランジスタのボディ領域および前記第６のトランジスタのボディ領域に隣接し、前記分離領域と前記絶縁膜との間を含む領域に形成され、前記第３のトランジスタのボディ領域および前記第６のトランジスタのボディ領域と同じ導電型を有する第４半導体領域とを備え、
    前記第３のトランジスタのボディ領域は、前記第４半導体領域を介して前記第３のトランジスタのソース領域に電気的に接続され、
    前記第６のトランジスタのボディ領域は、前記第４半導体領域を介して前記第６のトラ
    ンジスタのソース領域に電気的に接続される請求項３記載の半導体装置。
  5. 前記半導体装置は、さらに、
    前記第２のトランジスタのドレイン領域に電気的に接続されるビット線と、
    前記第３のトランジスタのソース領域に電気的に接続されるソース線と、
    前記第１のキャパシタの第２端子に電気的に接続されるワード線とを備え、
    前記ソース線は、前記ビット線と略平行に配置され、
    前記ワード線は、前記ビット線と略垂直に配置され、
    前記第１のトランジスタは、前記ビット線および前記ワード線の交点に対応して配置され、
    前記第２のトランジスタおよび前記第３のトランジスタは、前記第１のトランジスタの両側に前記ビット線に沿って配置され、
    前記第１のキャパシタは、前記ソース線および前記ワード線の交点に対応して配置される請求項１記載の半導体装置。
  6. 前記半導体装置は、さらに、
    前記第２のトランジスタのドレイン領域に電気的に接続されるビット線と、
    前記第３のトランジスタのソース領域に電気的に接続されるソース線と、
    前記第１のキャパシタの第２端子に電気的に接続されるワード線とを備え、
    前記ワード線および前記ソース線は、前記ビット線と略垂直に配置され、
    前記第１のトランジスタは、前記ビット線および前記ワード線の交点に対応して配置され、
    前記第２のトランジスタおよび前記第３のトランジスタは、前記第１のトランジスタの両側に前記ビット線に沿って配置され、
    前記第１のキャパシタは、前記ワード線に沿って配置される請求項１記載の半導体装置。
JP2007161370A 2007-06-19 2007-06-19 半導体装置 Expired - Fee Related JP5130571B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007161370A JP5130571B2 (ja) 2007-06-19 2007-06-19 半導体装置
TW097120408A TW200908557A (en) 2007-06-19 2008-06-02 Semiconductor device
US12/155,346 US7939890B2 (en) 2007-06-19 2008-06-03 Semiconductor device having transistor and capacitor of SOI structure and storing data in nonvolatile manner
KR1020080057315A KR20080112120A (ko) 2007-06-19 2008-06-18 Ｓｏｉ 구조의 트랜지스터 및 캐패시터를 포함하고,데이터를 불휘발적으로 기억하는 반도체 장치
CNA2008101251942A CN101329912A (zh) 2007-06-19 2008-06-19 具有soi结构的晶体管及电容器且非易失地存储数据的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161370A JP5130571B2 (ja) 2007-06-19 2007-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2009004431A JP2009004431A (ja) 2009-01-08
JP5130571B2 true JP5130571B2 (ja) 2013-01-30

Family

ID=40136318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161370A Expired - Fee Related JP5130571B2 (ja) 2007-06-19 2007-06-19 半導体装置

Country Status (5)

Country Link
US (1) US7939890B2 (ja)
JP (1) JP5130571B2 (ja)
KR (1) KR20080112120A (ja)
CN (1) CN101329912A (ja)
TW (1) TW200908557A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2010161935A (ja) 2009-01-13 2010-07-29 Fujifilm Corp 核酸増幅反応におけるばらつきを低減する方法
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8743591B2 (en) * 2011-04-26 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for driving the same
JP2013246853A (ja) * 2012-05-28 2013-12-09 Ememory Technology Inc 漏洩電流を低減させるための不揮発性メモリ装置のプログラム禁止方法
JP6773453B2 (ja) 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760888B2 (ja) * 1985-06-12 1995-06-28 キヤノン株式会社 光電変換装置
JP2718716B2 (ja) * 1988-09-30 1998-02-25 株式会社東芝 不揮発性半導体メモリ装置およびそのデータ書替え方法
EP0493640B1 (en) * 1990-12-31 1995-04-19 STMicroelectronics S.r.l. EEPROM cell with single metal level gate having a (read) interface toward the external circuitry isolated from the (write/erase) interface toward the programming circuitry
JP3373534B2 (ja) * 1991-07-02 2003-02-04 株式会社東芝 半導体記憶装置
JP2596695B2 (ja) * 1993-05-07 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｅｐｒｏｍ
JP3802942B2 (ja) * 1994-09-01 2006-08-02 株式会社ルネサステクノロジ 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
JP2002280466A (ja) * 2001-03-22 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP2003031693A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体メモリ装置
US6788574B1 (en) * 2001-12-06 2004-09-07 Virage Logic Corporation Electrically-alterable non-volatile memory cell
US7130213B1 (en) * 2001-12-06 2006-10-31 Virage Logic Corporation Methods and apparatuses for a dual-polarity non-volatile memory cell
JP2003338180A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
US7145186B2 (en) * 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
JP4462424B2 (ja) * 2005-02-03 2010-05-12 セイコーエプソン株式会社 半導体装置
JP4215018B2 (ja) * 2005-03-29 2009-01-28 セイコーエプソン株式会社 不揮発性半導体記憶装置
JP2007149947A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7898009B2 (en) * 2007-02-22 2011-03-01 American Semiconductor, Inc. Independently-double-gated transistor memory (IDGM)

Also Published As

Publication number Publication date
TW200908557A (en) 2009-02-16
JP2009004431A (ja) 2009-01-08
US20080316826A1 (en) 2008-12-25
CN101329912A (zh) 2008-12-24
US7939890B2 (en) 2011-05-10
KR20080112120A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
US10978164B2 (en) Memory device
JP5317742B2 (ja) 半導体装置
JP4427382B2 (ja) 不揮発性半導体記憶装置
JP5051342B2 (ja) 不揮発性半導体メモリ及びその駆動方法
JP5514158B2 (ja) 不揮発性半導体記憶装置
JP5235422B2 (ja) 不揮発性半導体記憶装置
US8400837B2 (en) Semiconductor memory device with memory cells having charge accumulation layer
US7672169B2 (en) Nonvolatile semiconductor memory and driving method thereof
JP5130571B2 (ja) 半導体装置
KR100699370B1 (ko) 부유 게이트 및 제어 게이트를 각각 구비하는 복수의ｍｏｓ 트랜지스터를 갖는 반도체 기억 장치, 및 그 반도체기억 장치를 포함하는 메모리 카드
US10783960B2 (en) Non-volatile memory cell and non-volatile cell array
JP2010198685A (ja) 不揮発性半導体メモリ
JP2007067428A (ja) 不揮発性半導体記憶置
US8897079B2 (en) Non-volatile semiconductor memory with bit line hierarchy
US9466378B2 (en) Semiconductor memory device
US20130080718A1 (en) Semiconductor memory device and method of operating the same
JP2016012661A (ja) 半導体記憶装置
JP2003086720A (ja) 不揮発性半導体メモリ
TWI489593B (zh) 反及閘快閃記憶體之熱載子程式化
US20160267989A1 (en) Nonvolatile semiconductor memory device and operation method thereof
JP2007066355A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees