JP5209677B2 - 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 - Google Patents
不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 Download PDFInfo
- Publication number
- JP5209677B2 JP5209677B2 JP2010170870A JP2010170870A JP5209677B2 JP 5209677 B2 JP5209677 B2 JP 5209677B2 JP 2010170870 A JP2010170870 A JP 2010170870A JP 2010170870 A JP2010170870 A JP 2010170870A JP 5209677 B2 JP5209677 B2 JP 5209677B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- control gate
- floating gate
- line
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 239000010410 layer Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
基板側からソース領域、チャネル領域及びドレイン領域がこの順に形成された島状半導体と、
前記チャネル領域の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、
前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、
前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
前記浮遊ゲートは前記制御ゲートの下方領域および上方領域、並びに、前記制御ゲート線の下方領域までそれぞれ延在され、
前記浮遊ゲートは、前記制御ゲートの上面、下面および横側面との間に、前記インターポリ絶縁膜を介在させた状態で前記制御ゲートと対向しており、
前記制御ゲートは、前記制御ゲートと前記浮遊ゲートとが前記インターポリ絶縁膜を介して対向する領域の横方向では、前記浮遊ゲートと前記インターポリ絶縁膜とを介して前記島状半導体と対向する一方、前記領域の上下方向では、前記島状半導体と対向しておらず、
前記浮遊ゲートにおいて前記制御ゲート線の下方領域まで延在した部分と、前記制御ゲート線との間には、インターポリ絶縁膜が介在配置されている、
ことを特徴とする。
島状半導体の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、前記浮遊ゲートの外周を囲むように、第2の絶縁膜を間に介在させて配置された制御ゲートと、前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備える不揮発性半導体メモリの製造方法であって、
基板の所定位置に形成されたソース線上に複数の前記島状半導体を形成する工程と、
隣接する前記島状半導体の間と前記ソース線上とに、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電性材料を堆積することで、浮遊ゲート膜を形成する工程と、
前記浮遊ゲート膜上に、前記制御ゲート線が延びる所定方向に対して直交する方向に延びる溝を有するレジストを形成する工程と、
前記レジストを用い、前記浮遊ゲート膜を前記溝の下方領域かつ前記第1の絶縁膜の上方にてエッチングによって分離し、前記島状半導体ごとに浮遊ゲートを形成する工程と、
前記浮遊ゲート上に前記第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に前記島状半導体の外周を囲む制御ゲートを形成する工程と、
隣接する前記島状半導体の前記制御ゲート同士を繋ぐ前記制御ゲート線を形成する工程と、
前記制御ゲートと、前記浮遊ゲートとが、前記第2の絶縁膜を間に挟んで上下方向で重なるように、前記浮遊ゲートをエッチングする工程と、を含み、
前記浮遊ゲートは、前記制御ゲートの上面、下面および横側面との間に、前記第2の絶縁膜を介在させた状態で前記制御ゲートと対向するように形成し、
前記制御ゲートは、前記制御ゲートと前記浮遊ゲートとが前記第2の絶縁膜を介して対向する領域の横方向では、前記浮遊ゲートと前記第2の絶縁膜とを介して前記島状半導体と対向するように形成する一方、前記領域の上下方向では、前記島状半導体と対向しないように形成する、
ことを特徴とする。
図1に示すように、この不揮発性半導体メモリトランジスタは、ソース領域303、チャネル領域304およびドレイン領域302が、基板側からこの順で形成されるとともに、円柱状の島状半導体301を構成している。さらに、不揮発性半導体メモリトランジスタは、チャネル領域304の外周を囲むように、トンネル絶縁膜305を間に介在させて配置された浮遊ゲート306と、浮遊ゲート306の外周を囲むように、インターポリ絶縁膜307を間に介在させて配置された制御ゲート308aと、制御ゲート308aに電気的に接続され、所定方向(図1の右方向)に延びる制御ゲート線308とを備えている。
これにより、図2(a)〜図2(c)に示す不揮発性半導体メモリが完成する。
102.酸化膜
103.窒化膜
104.レジスト
105.レジスト
106.レジスト
107.窒化膜
108.窒化膜
109.窒化膜
110.酸化膜
111.酸化膜
112.酸化膜
113.島状半導体
114.島状半導体
115.島状半導体
116.酸化膜
117.酸化膜サイドウォール
118.酸化膜サイドウォール
119.酸化膜サイドウォール
120.ソース線
121.ソース領域
122.ソース領域
123.ソース領域
124.チャネル領域
125.チャネル領域
126.チャネル領域
127.酸化膜
128.第1の絶縁膜
129.酸化膜
130.酸化膜
131.酸化膜
132.トンネル絶縁膜
133.トンネル絶縁膜
134.トンネル絶縁膜
135.ポリシリコン
136.酸化膜
137.窒化膜
138.酸化膜
139.酸化膜
140.酸化膜
141.窒化膜
142.窒化膜
143.窒化膜
144.ポリシリコン
145.レジスト
146.レジスト
147.レジスト
148.浮遊ゲート
149.浮遊ゲート
150.浮遊ゲート
151.インターポリ絶縁膜
152.ポリシリコン
153.レジスト
154.制御ゲート線
154a.制御ゲート
154b.制御ゲート
154c.制御ゲート
155.酸化膜
156.酸化膜
157.酸化膜
158.ドレイン領域
159.ドレイン領域
160.ドレイン領域
161.窒化膜
162.コンタクトストッパ
163.層間膜
164.レジスト
165.コンタクト孔
166.コンタクト孔
167.コンタクト孔
168.コンタクト
169.コンタクト
170.コンタクト
171.メタル
172.レジスト
173.レジスト
174.レジスト
175.ビット線
176.ビット線
177.ビット線
201.不揮発性半導体メモリトランジスタ
202.不揮発性半導体メモリトランジスタ
203.不揮発性半導体メモリトランジスタ
301.島状半導体
302.ドレイン領域
303.ソース領域
304.チャネル領域
305.トンネル絶縁膜
306.浮遊ゲート
306b.浮遊ゲート
306c.浮遊ゲート
306d.浮遊ゲート
307.インターポリ絶縁膜
308.制御ゲート線
308a.制御ゲート
501.絶縁膜サイドウォール
502.絶縁膜サイドウォール
503.絶縁膜サイドウォール
Claims (3)
- 基板側からソース領域、チャネル領域及びドレイン領域がこの順に形成された島状半導体と、
前記チャネル領域の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、
前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、
前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
前記浮遊ゲートは前記制御ゲートの下方領域および上方領域、並びに、前記制御ゲート線の下方領域までそれぞれ延在され、
前記浮遊ゲートは、前記制御ゲートの上面、下面および横側面との間に、前記インターポリ絶縁膜を介在配置させた状態で前記制御ゲートと対向しており、
前記制御ゲートは、前記制御ゲートと前記浮遊ゲートとが前記インターポリ絶縁膜を介して対向する領域の横方向では、前記浮遊ゲートと前記インターポリ絶縁膜とを介して前記島状半導体と対向する一方、前記領域の上下方向では、前記島状半導体と対向しておらず、
前記浮遊ゲートにおいて前記制御ゲート線の下方領域まで延在した部分と、前記制御ゲート線との間には、インターポリ絶縁膜が介在配置されていることを特徴とする不揮発性半導体メモリトランジスタ。 - 前記浮遊ゲートの下方に位置するように前記基板上に配置され、かつ前記トンネル絶縁膜およびインターポリ絶縁膜の少なくとも一方より厚さが厚い第1の絶縁膜をさらに備えていることを特徴とする請求項1に記載の不揮発性半導体メモリトランジスタ。
- 島状半導体の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、前記浮遊ゲートの外周を囲むように、第2の絶縁膜を間に介在させて配置された制御ゲートと、前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備える不揮発性半導体メモリの製造方法であって、
基板の所定位置に形成されたソース線上に複数の前記島状半導体を形成する工程と、
隣接する前記島状半導体の間と前記ソース線上とに、第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に導電性材料を堆積することで、浮遊ゲート膜を形成する工程と、
前記浮遊ゲート膜上に、前記制御ゲート線が延びる所定方向に対して直交する方向に延びる溝を有するレジストを形成する工程と、
前記レジストを用い、前記浮遊ゲート膜を前記溝の下方領域かつ前記第1の絶縁膜の上方にてエッチングによって分離し、前記島状半導体ごとに浮遊ゲートを形成する工程と、
前記浮遊ゲート上に前記第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に前記島状半導体の外周を囲む制御ゲートを形成する工程と、
隣接する前記島状半導体の前記制御ゲート同士を繋ぐ前記制御ゲート線を形成する工程と、
前記制御ゲートと、前記浮遊ゲートとが、前記第2の絶縁膜を間に挟んで上下方向で重なるように、前記浮遊ゲートをエッチングする工程と、
を含み、
前記浮遊ゲートは、前記制御ゲートの上面、下面および横側面との間に、前記第2の絶縁膜を介在させた状態で前記制御ゲートと対向するように形成し、
前記制御ゲートは、前記制御ゲートと前記浮遊ゲートとが前記第2の絶縁膜を介して対向する領域の横方向では、前記浮遊ゲートと前記第2の絶縁膜とを介して前記島状半導体と対向するように形成する一方、前記領域の上下方向では、前記島状半導体と対向しないように形成する、
ことを特徴とする不揮発性半導体メモリの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170870A JP5209677B2 (ja) | 2010-07-29 | 2010-07-29 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
KR1020110055161A KR101179097B1 (ko) | 2010-07-29 | 2011-06-08 | 불휘발성 반도체 메모리 트랜지스터, 및 불휘발성 반도체 메모리의 제조 방법 |
TW100121364A TWI458080B (zh) | 2010-07-29 | 2011-06-20 | 非揮發性半導體記憶體電晶體,及非揮發性半導體記憶體之製造方法 |
CN201110180001.5A CN102347371B (zh) | 2010-07-29 | 2011-06-24 | 非易失性半导体存储器晶体管及非易失性半导体存储器的制造方法 |
US13/178,315 US8349688B2 (en) | 2010-07-29 | 2011-07-07 | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170870A JP5209677B2 (ja) | 2010-07-29 | 2010-07-29 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033631A JP2012033631A (ja) | 2012-02-16 |
JP5209677B2 true JP5209677B2 (ja) | 2013-06-12 |
Family
ID=45525852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010170870A Active JP5209677B2 (ja) | 2010-07-29 | 2010-07-29 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8349688B2 (ja) |
JP (1) | JP5209677B2 (ja) |
KR (1) | KR101179097B1 (ja) |
CN (1) | CN102347371B (ja) |
TW (1) | TWI458080B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5612236B2 (ja) * | 2012-09-07 | 2014-10-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置、および、半導体装置の製造方法 |
US9041092B2 (en) | 2012-09-07 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device and method for producing the same |
FR3021972B1 (fr) * | 2014-06-05 | 2016-06-03 | Michelin & Cie | Pneumatique a faible resistance au roulement |
WO2021176600A1 (ja) * | 2020-03-04 | 2021-09-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251710A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | Mos型半導体記憶装置 |
US6933556B2 (en) * | 2001-06-22 | 2005-08-23 | Fujio Masuoka | Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer |
JP3957482B2 (ja) * | 2001-06-22 | 2007-08-15 | 富士雄 舛岡 | 半導体記憶装置 |
JP2005038909A (ja) * | 2003-07-15 | 2005-02-10 | Fujio Masuoka | 不揮発性メモリ素子の駆動方法、半導体記憶装置及びそれを備えてなる液晶表示装置 |
US7312490B2 (en) * | 2005-03-31 | 2007-12-25 | Intel Corporation | Vertical memory device and method |
WO2006132158A1 (ja) | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 不揮発性半導体記憶装置およびその製造方法 |
CN100365819C (zh) * | 2005-12-06 | 2008-01-30 | 北京大学 | 一种快闪存储器结构及其制备方法 |
JP5088465B2 (ja) * | 2006-07-12 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリ |
JP5051342B2 (ja) * | 2006-07-12 | 2012-10-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリ及びその駆動方法 |
KR100866966B1 (ko) * | 2007-05-10 | 2008-11-06 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지 |
-
2010
- 2010-07-29 JP JP2010170870A patent/JP5209677B2/ja active Active
-
2011
- 2011-06-08 KR KR1020110055161A patent/KR101179097B1/ko active IP Right Grant
- 2011-06-20 TW TW100121364A patent/TWI458080B/zh active
- 2011-06-24 CN CN201110180001.5A patent/CN102347371B/zh not_active Expired - Fee Related
- 2011-07-07 US US13/178,315 patent/US8349688B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102347371B (zh) | 2014-07-09 |
US20120025292A1 (en) | 2012-02-02 |
TW201205789A (en) | 2012-02-01 |
US8349688B2 (en) | 2013-01-08 |
JP2012033631A (ja) | 2012-02-16 |
CN102347371A (zh) | 2012-02-08 |
TWI458080B (zh) | 2014-10-21 |
KR101179097B1 (ko) | 2012-09-07 |
KR20120022540A (ko) | 2012-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085688B2 (ja) | 不揮発性半導体メモリトランジスタ、不揮発性半導体メモリ、および、不揮発性半導体メモリの製造方法 | |
JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR20120003351A (ko) | 3차원 비휘발성 메모리 장치 및 그 동작방법 | |
JP5209677B2 (ja) | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 | |
US9312396B2 (en) | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory | |
TWI744868B (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
JP4461042B2 (ja) | 不揮発性メモリの製造方法 | |
JP4557678B2 (ja) | 半導体記憶装置 | |
JP2012174992A (ja) | 半導体記憶装置およびその製造方法 | |
JP2020077778A (ja) | 半導体装置およびその製造方法 | |
JP2022082914A (ja) | 半導体装置およびその製造方法 | |
JP2010186817A (ja) | 半導体装置及びその製造方法 | |
JP2013110344A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2014236015A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013110265A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5209677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |