JP4043321B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4043321B2 JP4043321B2 JP2002251031A JP2002251031A JP4043321B2 JP 4043321 B2 JP4043321 B2 JP 4043321B2 JP 2002251031 A JP2002251031 A JP 2002251031A JP 2002251031 A JP2002251031 A JP 2002251031A JP 4043321 B2 JP4043321 B2 JP 4043321B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- switching
- drive
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源装置に関して、特に低損失で同期整流の駆動を行うことができる駆動回路を有するスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で高効率なものが強く求められている。また、集積回路の低電圧化等の理由により、電子機器に必要な電源電圧の低電圧化が進んでいる。このような低い電源電圧に対応するスイッチング電源に関しても通常の整流ダイオードを用いた整流回路では、電源出力に対して整流損失が大きくなり電源効率が低下するという問題があった。
近年、ＭＯＳＦＥＴ等のスイッチング素子の高性能化が進んでいるため、このようなスイッチング素子を用いて整流回路を構成する同期整流方式によるスイッチング電源装置を構成する試みが為されている。ＭＯＳＦＥＴは、同クラスの整流ダイオードに対し、順方向の降下電圧を小さくすることができ、整流損失を小さくできるという特徴を有するが、スイッチング電源に同期して駆動する必要があり、適切なゲート電圧を形成する必要があった。
【０００３】
以下に従来の同期整流方式によるスイッチング電源装置について説明する。図５は従来のフルブリッジ型のスイッチング電源装置の構成を示す回路図である。図５において、入力直流電源１０１は商用電源を整流平滑する回路もしくは電池で構成されるものであり、入力端子１０２ａ，１０２ｂに接続されている。第１のスイッチング素子１０３及び第２のスイッチング素子１０４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子１０３と第２のスイッチング素子１０４の直列回路は入力端子１０２ａ，１０２ｂに接続されている。第１のスイッチング素子１０３と第２のスイッチング素子１０４は、後述するドライブ回路により交互にオンオフ駆動される。同様に、第３のスイッチング素子１０５及び第４のスイッチング素子１０６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子１０５と第４のスイッチング素子１０６の直列回路は入力端子１０２ａ，１０２ｂに接続されている。また、第３のスイッチング素子１０５と第４のスイッチング素子１０６は後述するドライブ回路により交互にオンオフされる。
【０００４】
トランス１０７は、１次巻線１０７ａと第１の２次巻線１０７ｂと第２の２次巻線１０７ｃを有している。１次巻線１０７ａの一端は第１のスイッチング素子１０３と第２のスイッチング素子１０４との接続点に接続されており、１次巻線１０７ａの他端は第３のスイッチング素子１０５と第４のスイッチング素子１０６との接続点に接続されている。トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃは直列に接続されており、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃの接続点はインダクタンス素子１１０の一端に接続されている。
第１の同期整流素子１０８及び第２の同期整流素子１０９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子１０８と第２の同期整流素子１０９の各ソース端子は互いに接続されており、第１の同期整流素子１０８のドレイン端子は第２の２次巻線１０７ｃに、第２の同期整流素子１０９のドレイン端子は第１の２次巻線１０７ｂにそれぞれ接続されている。
【０００５】
インダクタンス素子１１０と平滑コンデンサ１１１の直列回路の一端は、第１の同期整流素子１０８と第２の同期整流素子１０９の各ソース端子の接続点に接続され、その直列回路の一端は、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃの接続点に接続されている。インダクタンス素子１１０と平滑コンデンサ１１１とにより、平滑回路が構成されている。
平滑コンデンサ１１１の両端には安定した電力を出力する出力端子１１２ａ，１１２ｂが設けられており、当該出力端子１１２ａ，１１２ｂには電力を消費する負荷１１３が接続されている。
入力端子１０２ａ，１０２ｂには補助電源１１５が接続されており、この補助電源１１５には入力直流電源１０１から安定な電圧が供給されている。補助電源１１５に接続された制御回路１１４は、フォトカプラ１５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。
【０００６】
第１のスイッチング素子１０３〜第４のスイッチング素子１０６にそれぞれ接続された第１のドライブ回路１５５〜第４のドライブ回路１５８は、制御回路１１４から出力されたＰＷＭ信号を基に第１のスイッチング素子１０３〜第４のスイッチング素子１０６の駆動信号を出力する。第１のｎｐｎトランジスタ１１６、第１のｐｎｐトランジスタ１１７、第２のｎｐｎトランジスタ１１８及び第２のｐｎｐトランジスタ１１９は、制御回路１１４からのＰＷＭ信号によりそれぞれ駆動制御されている。第１のｎｐｎトランジスタ１１６と第１のｐｎｐトランジスタ１１７により第５のドライブ回路１５９が構成され、第２のｎｐｎトランジスタ１１８と前記第２のｐｎｐトランジスタ１１９により第６のドライブ回路１６０が構成されている。第１のコンデンサ１２０と駆動トランスの１次巻線１２１ａの直列回路は、第５のドライブ回路１５９と第６のドライブ回路１６０の間に接続されている。駆動トランス１２１は、１次巻線１２１ａと第１の２次巻線１２１ｂと第２の２次巻線１２１ｃとを有し、制御回路１１４のＰＷＭ信号を基に駆動される。
【０００７】
駆動トランス１２１の二次側には第１のＦＥＴ１２２と第１の抵抗１２３で構成された第１の反転回路が設けられており、駆動トランス１２１の第１の２次巻線１２１ｂの信号を反転する。第３のｎｐｎトランジスタ１２４と第３のｐｎｐトランジスタ１２５により第７のドライブ回路１６１が構成されており、この第７のドライブ回路１６１は第１の反転回路の出力に基づいて第１の同期整流素子１０８を駆動する。
また、駆動トランス１２１の二次側には第２のＦＥＴ１２６と第２の抵抗１２７で構成された第２の反転回路が設けられており、駆動トランス１２１の第２の２次巻線１２１ｃの信号を反転する。第４のｎｐｎトランジスタ１２８と第４のｐｎｐトランジスタ１２９により第８のドライブ回路１６２が構成されており、この第８のドライブ回路１６２は第２の反転回路の出力に基づいて第２の同期整流素子１０９を駆動する。
【０００８】
出力電圧検出回路４００において、第１の検出抵抗１５０及び第２の検出抵抗１５１は、出力端子１１２ａ，１１２ｂに直列に接続されており、出力電圧を分割する。誤差増幅器１５３は出力電圧が分割された電圧と基準電源１５２の電圧とが比較され、その誤差を増幅する。制限抵抗１６３は誤差増幅器１５３において誤差増幅された電圧を基にしてフォトカプラ１５４に流す電流を決定する。
第１の反転回路、第２の反転回路、フォトカプラ１５４、第７のドライブ回路１６１及び第８のドライブ回路１６２は出力端子１１２ａ，１１２ｂに接続されて、それぞれの駆動電源としている。
【０００９】
図６は図５の従来のスイッチング電源装置における各部の動作状態を示す動作波形図である。図６の（ａ）に示す信号ＶＧ１は、制御回路１１４の第１のＰＷＭ信号であり、第１のドライブ回路１５５と第３のドライブ回路１５７を介して、第１のスイッチング素子１０３と第４のスイッチング素子１０６を同時にオンオフ駆動する。図６の（ｂ）に示す信号ＶＧ２は、制御回路１１４の第２のＰＷＭ信号であり、第２のドライブ回路１５６と第４のドライブ回路１５８を介して第２のスイッチング素子１０４と第３のスイッチング素子１０５を同時にオンオフ駆動する。
図６の（ｃ）に示す信号ＶＴ１は、駆動トランス１２１の第１の２次巻線１２１ｂに発生する電圧波形を示している。図６の（ｄ）に示す信号ＶＴ２は、駆動トランス１２１の第２の２次巻線１２１ｃに発生する電圧を示している。図６の（ｅ）に示す信号ＶＧ３は第１の反転回路の出力であり、この第１の反転回路からの信号ＶＧ３により第１の同期整流素子１０８がオンオフ駆動される。図６の（ｆ）に示す信号ＶＧ４は第２の反転回路の出力であり、この第２の反転回路からの信号ＶＧ４により第２の同期整流素子１０９がオンオフ駆動される。
なお、図６の（ｇ）に示すＩＧ１は第１の同期整流素子１０８の駆動電流を示している。図６の（ｈ）に示すＩＧ２は第２の同期整流素子１０９の駆動電流を示している。
【００１０】
次に上記のように構成された従来のスイッチング電源装置の動作について説明する。
図６に示す時刻Ｔ０において、制御回路１１４からの第１のＰＷＭ信号ＶＧ１がハイ（高）になることにより、第１のスイッチング素子１０３と第４のスイッチング素子１０６は同時にオン状態となる。このように第１のスイッチング素子１０３と第４のスイッチング素子１０６がオン状態になると、入力電圧がトランス１０７の１次巻線１０７ａに印加され、トランス１０７の２次巻線１０７ｂに電圧が発生する。このとき、駆動トランス１２１の１次巻線１２１ａにも電圧が印加され、駆動トランス１２１の第１の２次巻線１２１ｂには正の電圧が発生し、駆動トランス１２１の第２の２次巻線１２１ｃには負の電圧が発生する。この結果、第１の反転回路の出力はロー（低）、第２の反転回路の出力はハイ（高）を維持し、第１の同期整流素子１０８をオフ状態とし、第２の同期整流素子１０９をオン状態とする。
トランス１０７の第１の２次巻線１０７ｂに発生した電圧は、オン状態である第２の同期整流素子１０９を通して、インダクタンス素子１１０と平滑コンデンサ１１１によって構成される平滑回路に印加される。
【００１１】
時刻Ｔ１において、第１のＰＷＭ信号ＶＧ１がローになると、第１のスイッチング素子１０３と第４のスイッチング素子１０６がオフ状態となる。このとき、駆動トランス１２１の１次巻線１２１ａに印加される電圧がゼロになり、駆動トランス１２１の第１の２次巻線１２１ｂ及び第２の２次巻線１２１ｃに発生する電圧もゼロになる。この結果、第１の反転回路と第２の反転回路が共にハイとなり、第１の同期整流素子１０８と第２の同期整流素子１０９は同時にオン状態となる。インダクタンス素子１１０に流れていた電流はオン状態である第１の同期整流素子１０８と第２の同期整流素子１０９を介して、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃに分割して流れる。これにより、トランス１０７の励磁電流が連続となる。このとき、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃに発生する電圧がゼロになり、平滑回路（１１０，１１１）に印加される電圧もゼロになる。
【００１２】
時刻Ｔ２において、制御回路１１４よりの第２のＰＷＭ信号ＶＧ２がハイ（高）になることにより、第２のスイッチング手段１０４と第３のスイッチング手段１０５が同時にオン状態となる。このように第２のスイッチング手段１０４と第３のスイッチング手段１０５が同時にオン状態となると、トランス１０７の１次巻線１０７ａには時刻Ｔ０とは逆向きに入力電圧が印加される。この時、駆動トランス１２１にも逆極性の電圧が印加され、第１の反転回路により第１の同期整流素子１０８がオフ状態、第２の反転回路により第２の同期整流素子１０９がオン状態になる。この結果、トランス１０７の第２の２次巻線１０７ｃに発生した電圧が第２の同期整流素子１０９を介して平滑回路（１１０，１１１）に印加される。
【００１３】
以上の動作より、従来のスイッチング電源装置は、第１のＰＷＭ信号ＶＧ１と第２のＰＷＭ信号ＶＧ２のオンオフ比により、平滑回路に印加される電圧の時間が変化し、出力電圧を調整することができる。出力電圧は、第１の検出抵抗１５０と第２の検出抵抗１５１により検出されて、誤差増幅器１５３において基準電源１５２の電圧と比較され、増幅されて、フォトカプラ１５４に入力される。制御回路１１４はフォトカプラ１５４からの出力信号に基づきＰＷＭ信号を生成し出力する。このように従来のスイッチング電源装置においては、制御回路１１４により負帰還回路が構成されており、出力電圧の安定化が図られていた。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記のように構成された従来のスイッチング電源装置の構成では、同期整流素子の駆動を行う時、ターンオン時にはその駆動電流をドライブ回路を介して出力電圧から供給しゲート電荷をチャージしており、ターンオフ時にはドライブ回路を介してゲート電荷を短絡放電していた。したがって、同期整流素子をオンオフ駆動するとき、整流損失が発生するという問題があった。同期整流素子の導通損失を小さくするためには、チップサイズの大きな同期整流素子を用いるのが好ましいが、チップサイズの大きな同期整流素子はゲート容量が大きく駆動損失が大きくなるので、この駆動損失を含めた整流損失が小さくならないという問題点があった。また、上記のように構成された従来のスイッチング電源装置では、出力電圧をドライブ回路の電源として用いているので、出力電圧が例えば１Ｖなど極端に低い電圧の場合には、同期整流素子を駆動できないという問題があった。
本発明は従来のスイッチング電源装置における問題点を解決するものであり、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電圧供給を行って同期整流の効果を十分に発揮させることができ、効率の高いスイッチング電源装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るスイッチング装置は、
オンオフ動作を繰り返して入力電圧を交流に変換する少なくとも１つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有するトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、
前記同期整流手段のスイッチング動作に必要なエネルギーを蓄積し、前記ＰＷＭ信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、及び
前記ＰＷＭ信号に基づき所望のオフ期間を設定し、並列にダイオードを有し、交互にオンオフ動作を繰り返す２つのスイッチング素子を含む駆動トランス制御回路、
を具備し、
前記駆動トランス制御回路は、前記駆動トランス制御回路がオフ状態のときに、前記駆動トランスに蓄積されたエネルギーにより、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にし、前記トランスに蓄えられたエネルギーにより前記並列に有するダイオードがオン状態となった後に前記スイッチング素子をオン状態にするように構成されている。このように構成されたスイッチング電源装置は、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電源供給して同期整流の効果を十分に発揮させることができる。
【００１６】
また、本発明に係るスイッチング電源装置は、ＰＷＭ信号に基づき所望のオフ期間を設定し、交互にオンオフ動作を繰り返す駆動トランス制御回路を有し、コンデンサを介して駆動トランスを駆動するよう構成してもよい。
【００１７】
他の観点の本発明のスイッチング電源装置は、微小な休止期間を有しオンオフ動作を繰り返して入力電圧を交流に変換する少なくとも２つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有し、励磁エネルギーを蓄積できるよう構成したトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、及び
前記トランスの１次巻線に接続され、前記ＰＷＭ信号または前記スイッチング手段に印加される電圧信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、
を具備し、
前記スイッチング手段の微小オフ期間に、前記トランスに蓄積されたエネルギーにより、駆動トランスを介して、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にするように構成している。このように構成されたスイッチング電源装置は、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電源供給して同期整流の効果を十分に発揮し、効率の高い装置となる。
【００１８】
また、本発明に係るスイッチング電源装置は、スイッチング手段に印加される電圧をコンデンサを介して駆動トランスの１次巻線に印加するよう構成してもよい。
また、本発明に係るスイッチング電源装置は、ブリッジ型またはプッシュプル型のコンバータで構成してもよい。
さらに、本発明に係るスイッチング電源装置は、ＰＷＭ制御回路がスイッチング手段によりトランスの１次巻線を短絡し、同期整流手段のスイッチング動作に必要なエネルギーを保持できる期間を有するように制御してもよい。
【００１９】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置の好ましい実施の形態について添付の図面を参照しつつ説明する。
【００２０】
《実施の形態１》
図１は本発明に係る実施の形態１のスイッチング電源装置の構成を示す回路図である。
図１において、入力直流電源１は商用電源を整流平滑する回路もしくは電池で構成され、入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３及び第２のスイッチング素子４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子３と第２のスイッチング素子４の直列回路が入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３と第２のスイッチング素子４は、第１のドライブ回路１９及び第２のドライブ回路２０により交互にオンオフ駆動されるよう構成されている。同様に、第３のスイッチング素子５及び第４のスイッチング素子６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子５と第４のスイッチング素子６の直列回路が入力端子２ａ，２ｂに接続されている。第３のスイッチング素子５と第４のスイッチング素子６は第３のドライブ回路２１及び第４のドライブ回路２２により交互にオンオフ駆動されるよう構成されている。
【００２１】
トランス７は、１次巻線７ａと第１の２次巻線７ｂと第２の２次巻線７ｃを有している。１次巻線７ａの一端は第１のスイッチング素子３と第２のスイッチング素子４との接続点に接続されており、１次巻線７ａの他端は第３のスイッチング素子５と第４のスイッチング素子６との接続点に接続されている。トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃは直列に接続されており、トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃの接続点はインダクタンス素子１０の一端に接続されている。
第１の同期整流素子８及び第２の同期整流素子９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子８と第２の同期整流素子９の各ソース端子は互いに接続されており、第１の同期整流素子８のドレイン端子は第２の２次巻線７ｃに、第２の同期整流素子９のドレイン端子は第１の２次巻線７ｂにそれぞれ接続されている。
【００２２】
インダクタンス素子１０と平滑コンデンサ１１の直列回路の一端は、第１の同期整流素子８と第２の同期整流素子９の各ソース端子の接続点に接続され、この直列回路の他端は、トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃの接続点に接続されている。インダクタンス素子１０と平滑コンデンサ１１とにより、平滑回路が構成されている。
平滑コンデンサ１１の両端には安定した電力を出力する出力端子１２ａ，１２ｂが設けられており、当該出力端子１２ａ，１２ｂには電力を消費する負荷１３が接続される。
【００２３】
入力端子２ａ，２ｂには補助電源１４が接続されており、この補助電源１４には入力直流電源１から安定な電圧が供給されている。補助電源１４に接続されたＰＷＭ制御回路１５は、フォトカプラ５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。
【００２４】
第１のスイッチング素子３〜第４のスイッチング素子６にそれぞれ接続された第１のドライブ回路１９〜第４のドライブ回路２２は、ＰＭＷ制御回路１５から出力された２種類のＰＷＭ信号ＶＧ１，ＶＧ２を基に第１のスイッチング素子３〜第４のスイッチング素子６の駆動信号を出力する。
ＰＭＷ制御回路１５に接続された反転回路であるインバータ１７，１８は、ＰＭＷ制御回路１５から出力されたＰＷＭ信号ＶＧ１，ＶＧ２をそれぞれ反転する。
【００２５】
図１に示すように、実施の形態１のスイッチング電源装置には、ＰＭＷ制御回路１５からの第１のＰＷＭ信号ＶＧ１が入力される第１の駆動トランス制御回路２００とＰＭＷ制御回路１５からの第２のＰＷＭ信号ＶＧ２が入力される第２の駆動トランス制御回路２０１が設けられている。
第１の駆動トランス制御回路２００には、第１の抵抗２３、第１のコンデンサ２４、第１のダイオード２５及び第１のｐチャネルＦＥＴ２６が設けられており、入力されたＰＷＭ信号ＶＧ１に基づき第１のｐチャネルＦＥＴ２６がオンオフ駆動される。第１の駆動トランス制御回路２００においては、第１の抵抗２３と第１のコンデンサ２４により第１のｐチャネルＦＥＴ２６のターンオンは遅れるよう構成されており、ターンオフは第１のダイオード２５を介して遅延することなく駆動される。
また、第１の駆動トランス制御回路２００には、第２の抵抗２７、第２のコンデンサ２８、第２のダイオード２９及び第２のｎチャネルＦＥＴ３０が設けられており、入力された第１のＰＷＭ信号ＶＧ１に基づいて第１のｎチャネルＦＥＴ３０がオンオフ駆動される。第１の駆動トランス制御回路２００においては、第２の抵抗２７と第２のコンデンサ２８により第１のｎチャネルＦＥＴのターンオンは遅れるよう構成されており、ターンオフは遅延することなく行われる。
【００２６】
第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０は直列に接続されており、補助電源１４から電力が供給されている。第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０の接続点には第３のコンデンサ３１の一端が接続されており、第３のコンデンサ３１の他端には第１の駆動トランス３２が接続されている。第１の駆動トランス３２は１次巻線３２ａと２次巻線３２ｂを有する。
第１の駆動トランス３２の二次側には第４のコンデンサ３３と第３のダイオード３４の直列回路が接続されている。第１の同期整流素子８は第３のダイオード３４の印加電圧により駆動されるよう接続されている。第３のダイオード３４の両端に誘起される電圧により、第４のダイオード３５を介して第５のコンデンサ３６が充電される。
【００２７】
第２の駆動トランス制御回路２０１には、第３の抵抗３７、第６のコンデンサ３８、第５のダイオード３９及び第２のｐチャネルＦＥＴ４０が設けられており、入力された第２のＰＷＭ信号ＶＧ２に基づき第１のｎチャネルＦＥＴ４０がオンオフ駆動される。第２の駆動トランス制御回路２０１においては、第３の抵抗３７と第６のコンデンサ３８により第１のｎチャネルＦＥＴ４０のターンオンは遅れるよう構成されており、ターンオフは第５のダイオード３９を介して遅れることなく駆動されるよう構成されている。
また、第２の駆動トランス制御回路２０１には、第４の抵抗４１、第７のコンデンサ４２、第６のダイオード４３及び第２のｎチャネルＦＥＴ４４が設けられており、入力された第２のＰＷＭ信号ＶＧ２に基づいて第２のｎチャネルＦＥＴ４４がオンオフ駆動される。第２の駆動トランス制御回路２０１においては、第４の抵抗４１と第７のコンデンサ４２により第２のｎチャネルＦＥＴ４４のターンオンは遅れるよう構成されており、ターンオフは遅延することなく行われる。
【００２８】
第２の駆動トランス制御回路２０１においても前述の第１の駆動トランス制御回路２００と同様に、第２のｐチャネルＦＥＴ４０と第２のｎチャネルＦＥＴ４４は直列に接続されており、補助電源１４から電力が供給されている。第２のｐチャネルＦＥＴ４０と第２のｎチャネルＦＥＴ４４の接続点には第８のコンデンサ４５の一端が接続されており、第８のコンデンサ４５の他端には第２の駆動トランス４６が接続されている。第２の駆動トランス４６は１次巻線４６ａと２次巻線４６ｂを有する。
第２の駆動トランス４６の二次側には第９のコンデンサ４７と第７のダイオード４８の直列回路が接続されている。第２の同期整流素子９は第７のダイオード４８の印加電圧により駆動されるよう接続されている。第７のダイオード４８の両端に誘起される電圧により、第８のダイオード４９を介して第５のコンデンサ３６が充電される。
【００２９】
出力端子１２ａ，１２ｂの電圧は出力電圧検出回路３００に入力されて検出され、ＰＷＭ制御回路１５へフィードバックされるよう構成されている。出力電圧検出回路３００において、出力電圧は第１の検出抵抗５０と第２の検出抵抗５１により分割され、誤差増幅器５３により基準電源５２の基準電圧と比較されて増幅される。増幅された信号は制限抵抗５５を介してフォトカプラ５４へ入力されて、フォトカプラ５４の入力電流が決定される。フォトカプラ５４の出力電流によって、ＰＷＭ制御回路１５のＰＷＭ制御信号が調整される。以上のように構成された出力電圧検出回路３００によりフィードバック回路が構成され、出力電圧が安定化される。
【００３０】
以上のように構成された実施の形態１のスイッチング電源装置について、図２の波形図を参照して、その動作を説明する。
図２において、（ａ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ１を示しており、駆動信号ＶＧ１は第１のドライブ回路１９を介して第１のスイッチング素子３に入力され、第１のスイッチング素子３を駆動するための信号である。図２の（ｂ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ３を示しており、駆動信号ＶＧ３は第３のドライブ回路２１を介して第３のスイッチング素子５に入力され、第３のスイッチング素子５を駆動するための信号である。図２の（ｃ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ１の反転信号（ＶＧ２）であり、第２のドライブ回路２０を介して第２のスイッチング素子４を駆動するための信号を示しており、（ｄ）は駆動信号ＶＧ３（図２の（ｂ））の反転信号（ＶＧ４）であり、第４のドライブ回路２２を介して第４のスイッチング素子６を駆動するための信号を示している。第１から４のドライブ回路１９，２０，２１，２２は、入力信号であるＶＧ１〜ＶＧ４に対してターンオンのタイミングが若干遅れてオン動作するよう駆動される。
【００３１】
図２において、（ｅ）は第１のｐチャネルＦＥＴ２６のゲート電圧を示しており、（ｆ）は第１のｎチャネルＦＥＴ３０のゲート電圧を示しており、（ｇ）は第１の駆動トランス３２の１次巻線３２ａを流れる電流を示しており、（ｈ）は第１のｐチャネルＦＥＴ２６のドレイン電圧を示しており、（ｉ）は第１の駆動トランス３２の１次巻線３２ａの電圧波形を示しており、（ｊ）は第１の同期整流素子８の駆動電圧波形を示しており、（ｋ）は第２の同期整流素子９の駆動電圧波形を示している。
【００３２】
ＰＷＭ制御回路１５は１８０度の位相差を有するＰＷＭ信号である駆動信号ＶＧ１と駆動信号ＶＧ３を発生する。駆動信号ＶＧ１は第１のドライブ回路１９を介して第１のスイッチング素子３を駆動すると同時に第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０を駆動する。このとき、第１のｐチャネルＦＥＴ２６のゲートに印加される電圧Ｖｐ１は図２の（ｅ）に示す波形となる。その結果、第１のｐチャネルＦＥＴ２６のターンオフは駆動信号ＶＧ１の立ち上がりに等しくなり、ターンオンは駆動信号ＶＧ１の立ち下がりから若干遅れる。このときの遅れ時間は、第１の抵抗２３と第１のコンデンサ２４の時定数によって決定される。同様に第１のｎチャネルＦＥＴ３０のゲートには図２の（ｆ）に示す電圧Ｖｎ１が印加される。その結果、第１のｎチャネルＦＥＴのターンオンは駆動信号ＶＧ１の立ち上がりから若干遅れ、ターンオフは駆動信号ＶＧ１の立ち下がりと同じタイミングになる。その結果、第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０は、瞬時の同時オフ期間を有して、交互にオンオフ動作を行う。
【００３３】
図２の（ｇ）は第１の駆動トランス３２の電流波形を示している。第１の駆動トランス３２の励磁インダクタンスは小さく設定されているので、励磁電流が流れている。この励磁電流により、第１の同期整流素子８のゲート容量を含めた寄生コンデンサが充放電するよう動作する。即ち、時刻Ｔ１で第１のｐチャネルＦＥＴ２６がターンオン（図２の（ｅ））、第１のｎチャネルＦＥＴ３０がターンオフ（図２の（ｆ））となると、補助電源１４の出力電圧が第１の駆動トランス３２の１次巻線３２ａと第３のコンデンサ３１の直列回路に印加される。第３のコンデンサ３１により直流成分が除去された電圧は第１の駆動トランス３２の１次巻線３２ａに印加される。この結果、第１の駆動トランス３２の１次巻線３２ａを流れる電流が増加し、第１の駆動トランス３２に励磁エネルギーが蓄積される。
【００３４】
時刻Ｔ４において第１のｐチャネルＦＥＴ２６がオフ状態となると、蓄積された励磁エネルギーにより、第１の同期整流素子８のゲート電荷を引き抜いて、第１の同期整流素子８をオフ状態とする。第１のｐチャネルＦＥＴ２６のドレイン電圧がゼロに達すると、第１のｎチャネルＦＥＴ３０のボディダイオードをオン状態とする。第１のｐチャネルＦＥＴ２６のターンオフ後に若干の遅れ時間を設けて、第１のｎチャネルＦＥＴ３０をオン状態とする。このとき、第１のｎチャネルＦＥＴ３０のターンオンの直前には第１の同期整流素子８のゲート容量の放電が完了しているので、エネルギー損失にはならない。
【００３５】
第１のｎチャネルＦＥＴ３０がオン状態となると、第１の駆動トランス３２の１次巻線３２ａに負電圧が印加され、励磁エネルギーが減少する。第１の駆動トランス３２の１次巻線３２ａには第３のコンデンサ３１が直列に接続されているので直流電流は流れない。したがって、電流の平均値はゼロになるので、第１の駆動トランス３２の１次巻線３２ａの電流は負になる。
【００３６】
時刻Ｔ５において、駆動信号ＶＧ１の立ち下がりのタイミングで第１のｎチャネルＦＥＴ３０がオフ状態となると、第１の駆動トランス３２の１次巻線３２ａに蓄積されていたエネルギーにより、第１の同期整流素子８のゲート容量を充電して、第１の同期整流素子８をオン状態にする。第１のｐチャネルＦＥＴ２６のドレイン電圧が上昇し、補助電源１４の出力電圧に達すると、第１のｐチャネルＦＥＴ２６のボディダイオードがオン状態となり、第１の駆動トランス３２の励磁電流は補助電源側に回生される。第１のｐチャネルＦＥＴ２６は第１の同期整流素子８のゲート容量が十分に充電された後にオン状態となるように若干遅れてターンオンするために、充電電流は補助電源側からは供給されない。
【００３７】
第１のｎチャネルＦＥＴ３０がオン状態となると第１の駆動トランス３２に励磁エネルギーが蓄積される。以上の動作により、第１の同期整流素子８のゲート容量の充放電が行われて、第１のｎチャネルＦＥＴ３０と第１のｐチャネルＦＥＴ２６のオンオフ動作により直接的に充放電は行われず、第１の駆動トランス３２の励磁インダクタンスに蓄積されたエネルギーにより充放電が行われる。
上記のように動作することにより、ゲート容量の充放電動作は励磁インダクタンスとゲート容量間のエネルギーの移動に相当するので、エネルギー損失は発生せず、実質的に無損失でゲート駆動が可能である。
【００３８】
実施の形態１のスイッチング電源装置において、上記の第１の同期整流素子８の駆動動作と同様に第２の同期整流素子９においてもその駆動動作が無損失となる。なお、第２の同期整流素子９の駆動動作は、第１の同期整流素子８の駆動動作と実質的に同じであるためここではその説明を省略する。このように同期整流素子８，９を設けることにより、駆動信号ＶＧ１と駆動信号ＶＧ３により同期整流素子８，９をオンオフ駆動することができる。実施の形態１において、第２のスイッチング素子４と第４のスイッチング素子６の駆動は、駆動信号ＶＧ１と駆動信号ＶＧ３の反転信号を用いており、このように構成することにより第２のスイッチング素子４と第４のスイッチング素子６を同時にオン状態とすることにより、トランス７のエネルギーの保持が可能となる。そして、第１のスイッチング素子３から第４のスイッチング素子６の寄生容量の充放電動作がトランス７のエネルギー保持能力により可能になり、ターンオン直前にそれらの寄生容量の放電を行い、スイッチング損失を小さくすることが可能になる。それ以外の動作は、従来のスイッチング電源装置と同様な動作を行うのでその動作説明は省略する。
【００３９】
実施の形態１の構成において、第５のコンデンサ３６に対しては、第１の同期整流素子８と第２の同期整流素子９の駆動信号のピーク値で充電する。第１の駆動トランス３２と第２の駆動トランス４６の巻数比を１：１とすると、第１の同期整流素子８と第２の同期整流素子９のゲート信号のピーク値は、補助電源１４の出力電圧とほぼ同じになり安定した電圧となる。図１に示すように第１の駆動トランス３２と第２の駆動トランス４６の電圧を用いて差動増幅器５３やフォトカプラ５４に電圧を供給することにより、出力電圧が低い場合でも、第１の同期整流素子８と第２の同期整流素子９のゲートに所望の電圧を供給することが可能になる。
なお、ここではフルブリッジコンバータを例にとって説明したが、ハーフブリッジコンバータ、プッシュプルコンバータ、フォワードコンバータ、フライバックコンバータにおいても同様な駆動回路を用いれば同様な効果が得られる。
【００４０】
《実施の形態２》
図３は本発明に係る実施の形態２のスイッチング電源装置の構成を示す回路図である。実施の形態２において前述の実施の形態１と同じ機能、構成を有するものには同じ符号を付す。
【００４１】
図３において、入力直流電源１は商用電源を整流平滑する回路もしくは電池で構成され、入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３及び第２のスイッチング素子４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子３と第２のスイッチング素子４の直列回路は入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３と第２のスイッチング素子４は、第１のドライブ回路５６及び第２のドライブ回路５７により交互にオンオフ駆動される。同様に、第３のスイッチング素子５及び第４のスイッチング素子６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子５と第４のスイッチング素子６の直列回路は入力端子２ａ，２ｂに接続されている。第３のスイッチング素子５と第４のスイッチング素子６は第３のドライブ回路５８及び第４のドライブ回路５９により交互にオンオフ駆動される。
【００４２】
トランス７０は、１次巻線７０ａと第１の２次巻線７０ｂと第２の２次巻線７０ｃを有している。１次巻線７０ａの一端は第１のスイッチング素子３と第２のスイッチング素子４との接続点に接続されており、１次巻線７０ａの他端は第３のスイッチング素子５と第４のスイッチング素子６との接続点に接続されている。トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃは直列に接続されており、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃの接続点はインダクタンス素子１０の一端に接続されている。
【００４３】
第１の同期整流素子８及び第２の同期整流素子９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子８と第２の同期整流素子９の各ソース端子は互いに接続されており、第１の同期整流素子８のドレイン端子は第２の２次巻線７０ｃに、第２の同期整流素子９のドレイン端子は第１の２次巻線７０ｂにそれぞれ接続されている。
【００４４】
インダクタンス素子１０と平滑コンデンサ１１の直列回路の一端は、第１の同期整流素子８と第２の同期整流素子９の各ソース端子の接続点に接続され、この直列回路の他端は、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃの接続点に接続されている。インダクタンス素子１０と平滑コンデンサ１１とにより、平滑回路が構成されている。
平滑コンデンサ１１の両端には安定した電力を出力する出力端子１２ａ，１２ｂが設けられており、当該出力端子１２ａ，１２ｂには電力を消費する負荷１３が接続されている。
【００４５】
ＰＷＭ制御回路１５は、フォトカプラ５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。第１のスイッチング素子３〜第４のスイッチング素子６にそれぞれ接続された第１のドライブ回路５６〜第４のドライブ回路５９は、ＰＭＷ制御回路１５から出力されたＰＷＭ信号ＶＧ１，ＶＧ２を基に第１のスイッチング素子３〜第４のスイッチング素子６の駆動信号をそれぞれ出力する。
ＰＭＷ制御回路１５に接続されたインバータ１７，１８は、ＰＭＷ制御回路１５から出力されるＰＷＭ信号ＶＧ１，ＶＧ２をそれぞれ反転する。第１のドライブ回路５６〜第４のドライブ回路５９は、後で示す前記第１のスイッチング素子３〜第４のスイッチング素子６のゼロ電圧ターンオンを実現するために若干ターンオンのタイミングを遅らすように調整されている。
【００４６】
第３のスイッチング素子５の両端には、第１のコンデンサ３１と第１の駆動トランス３２の１次巻線３２ａの直列回路が接続されている。第１の駆動トランス３２の２次巻線３２ｂには第４のコンデンサ３３と第３のダイオード３４が直列に接続されている。
第１の同期整流素子８には第３のダイオード３４がその印加電圧により駆動されるよう接続されている。第３のダイオード３４の両端に誘起される電圧により、第４のダイオード３５を介して第５のコンデンサ３６を充電する。
【００４７】
第１のスイッチング素子３の両端には、第８のコンデンサ４５と第２の駆動トランス４６の１次巻線４６ａの直列回路が接続されている。第２の駆動トランス４６の２次巻線４６ｂには第９のコンデンサ４７と第７のダイオード４８が直列に接続されている。
第２の同期整流素子９には第７のダイオード４８がその印加電圧により駆動されるよう接続されている。第７のダイオード４８の両端に誘起される電圧により、第８のダイオード４９を介して第５のコンデンサ３６を充電する。
【００４８】
出力端子１２ａ，１２ｂの電圧は出力電圧検出回路３００に入力されて検出され、ＰＷＭ制御回路１５へフィードバックされるよう構成されている。出力電圧検出回路３００において、出力電圧は第１の検出抵抗５０と第２の検出抵抗５１により分割され、誤差増幅器５３により基準電源５２の基準電圧と比較されて増幅される。増幅された信号は制限抵抗５５を介してフォトカプラ５４へ入力されて、フォトカプラ５４の入力電流が決定される。フォトカプラ５４の出力電流によって、ＰＷＭ制御回路１５のＰＷＭ制御信号が調整される。以上のように構成された出力電圧検出回路３００にりフィードバック回路が構成され、出力電圧が安定化される。
【００４９】
以上のように構成された実施の形態２のスイッチング電源装置について、図４の波形図を参照して、その動作を説明する。
図４において、（ａ）はＰＷＭ制御回路１５から出力され第１のドライブ回路５６を介して第１のスイッチング素子３を駆動するための駆動信号ＶＧ１Ａを示しており、（ｂ）はＰＷＭ制御回路１５から出力され第３のドライブ回路５８を介して第３のスイッチング素子５を駆動するための駆動信号ＶＧ３Ａを示しており、駆動信号ＶＧ３ＡはＰＷＭ制御回路１５から出力された駆動信号ＶＧ１Ａの１８０度位相のずれた信号である。同様に、図４の（ｃ）はＰＷＭ制御回路１５から出力され第１の反転回路１７と第２のドライブ回路５７を介して第２のスイッチング素子４を駆動するための駆動信号ＶＧ２Ａを示しており、（ｄ）はＰＷＭ制御回路１５から出力され第２の反転回路１８と第４のドライブ回路５９を介して第４のスイッチング素子６を駆動するための駆動信号ＶＧ４Ａを示しており、駆動信号ＶＧ４ＡはＰＷＭ制御回路１５から出力された駆動信号ＶＧ２Ａの１８０度位相のずれた信号である。第１のドライブ回路５６から第４のドライブ回路５９はターンオンのタイミングが入力に対して遅れるよう設定されている。駆動信号ＶＧ１Ａ，ＶＧ２Ａは第１のスイッチング素子３と第２のスイッチング素子４が同時にオフ状態となる期間を有するよう設定されている。また、駆動信号ＶＧ３Ａ，ＶＧ４Ａは第３のスイッチング素子５と第４のスイッチング素子６が同時にオフ状態となる期間を有するよう設定されている。図４に示した駆動信号ＶＧ１Ａ，ＶＧ２Ａ，ＶＧ３Ａ及びＶＧ４Ａは、第１のドライブ回路５６から第４のドライブ回路５９の各ドライブ回路から出力された信号を示している。
【００５０】
図４において、（ｅ）は第２のスイッチング素子４の印加電圧波形ＶＤ２を示しており、（ｆ）は第４のスイッチング素子６の印加電圧波形ＶＤ４を示しており、（ｇ）はトランス７０の１次巻線７０ａを流れる電流波形Ｉｐを示している。また、図４において、（ｈ）は第１のスイッチング素子３の印加電圧ＶＤ１を示し、（ｉ）は第１の駆動トランス３２の１次巻線３２ａの電圧波形ＶＴを示し、（ｊ）は第１の同期整流素子８の駆動電圧波形ＶＳＧ１を示し、（ｋ）は第１の駆動トランス３２の１次巻線３２ａの電流波形Ｉｔを示し、そして（ｌ）は第２の同期整流素子９の駆動電圧波形ＶＳＧ２を示している。
【００５１】
実施の形態２において前述の実施の形態１と異なる点は、第１の駆動トランス３２の入力が第３のスイッチング素子５から得られており、第２の駆動トランス４６の入力が第１のスイッチング素子３から得られている。また、トランス７０の励磁インダクタンスと漏れインダクタンスに、第１の駆動トランス３２と第２の駆動トランス４６を介して、第１の同期整流素子８と第２の同期整流素子９のゲート容量が放電できるよう構成されている点である。
【００５２】
以上のように構成された実施の形態２のスイッチング電源装置について、図４の波形図を参照して、その動作を説明する。
ＰＷＭ制御回路１５のＰＷＭ信号ＶＧ１の信号が第１のドライブ回路５６を介して第１のスイッチング素子３に入力され第１のスイッチング素子３がオン状態となると、オン状態である第４のスイッチング素子６を通してトランス７０の１次巻線７０ａに入力電圧が印加される。このとき、トランス７０には漏れインダクタンスと励磁インダクタンスにエネルギーが蓄積される。同時に、第１の駆動トランス３２の１次巻線３２ａと第３のコンデンサ３１の直列回路に入力電圧が印加され、第２の駆動トランス４６の１次巻線４６ａと第８のコンデンサ４５の直列回路の入力が短絡される。
【００５３】
第３のコンデンサ３１と第８のコンデンサ４５は、第３のスイッチング素子５と第１のスイッチング素子３のそれぞれに印加される電圧の直流成分を保持し、交流成分のみを第１の駆動トランス３２の１次巻線３２ａと第２の駆動トランス４６の１次巻線４６ａに印加する。
第１の駆動トランス３２の２次巻線３２ｂに接続されている第４のコンデンサ３３には、第１の駆動トランス３２の２次巻線３２ｂに負電圧が発生した時、第３のダイオード３４を通して充電される。同様に、第２の駆動トランス４６の２次巻線４６ｂに接続されている第９のコンデンサ４７には、第２の駆動トランス４６の２次巻線４６ｂに負電圧が発生した時、第７のダイオード４８を通して充電される。
【００５４】
第１のスイッチング素子３と第３のスイッチング素子５の印加電圧の最小値はゼロであるので、第３のコンデンサ３１と第４のコンデンサ３３の印加電圧および第８のコンデンサ４５と第９のコンデンサ４７の印加電圧は、第１の駆動トランス３２と第２の駆動トランス４６の巻数比に比例した電圧（巻数比が１：１の時は同電圧）になる。したがって、第３のダイオード３４に発生する電圧、即ち第１の同期整流素子８に印加される電圧は、第３のスイッチング素子５の印加電圧と相似波形になる。第１の駆動トランス３２の巻数比を適切に選ぶことにより、第１の同期整流素子８の駆動電圧を所望の値に設定できる。同様に、第２の同期整流素子９に印加される電圧は第１のスイッチング素子３に印加される電圧と相似波形になり、第２の駆動トランス４６の巻数比を適切に選ぶことにより、第２の同期整流素子９を所望の値に駆動可能となる。
【００５５】
以上のように、第１のスイッチング素子３と第４のスイッチング素子６がオン状態となると、第３のスイッチング素子５に入力電圧が印加され、第１の同期整流素子８のゲートにターンオン信号が発生し、第１の同期整流素子８はオン状態になる。このとき、第１のスイッチング素子３の印加電圧はゼロであるので第２の同期整流素子９の駆動電圧はゼロになり、第２の同期整流素子９はオフ状態となる。
トランス７０の１次巻線７０ａに入力電圧が印加されると、トランス７０の２次巻線７０ｂ，７０ｃにもトランス７０の巻数比に応じた電圧が発生し、オン状態である第１の同期整流素子８を通して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。
【００５６】
図４の時刻Ｔ１において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号（駆動信号ＶＧ１Ａ）により第１のスイッチング素子３がオフ状態となると、トランス７０の漏れインダクタンスの影響によりトランス７０の１次巻線７０ａの電流は連続になるので、第２の駆動トランス４６を介して、第２の同期整流素子９のゲート電圧を充電する。そして、第２のスイッチング素子４の両端電圧が低下してゼロになった時、第２のスイッチング素子４のボディダイオードがオン状態となる。同時に、第１の反転回路である第１のインバータ１７によりＰＷＭ波形が反転されて、第２のドライブ回路５７により若干オン信号が遅らされて第２のスイッチング素子４をオン状態とする。このとき、遅れ時間を適切に設定することにより、第２の同期整流素子９の駆動電圧を十分に上昇させた後に第２のスイッチング素子４をオン状態とすることができる。このとき、トランス７０の１次巻線７０ａの電圧はゼロであり、トランス７０に蓄積されたエネルギーは保持される。トランス７０の２次巻線７０ｂ，７０ｃに発生する電圧はゼロになり、トランス７０に蓄積されたエネルギーを連続にするようにオン状態である第１の同期整流素子８と第２の同期整流素子９を介して、インダクタンス素子１０を流れる電流がトランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃを分割して流れる。このとき、インダクタンス素子１０と平滑コンデンサ１１の印加電圧はゼロになる。
【００５７】
時刻Ｔ２において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号が第４のドライブ回路５９を介して駆動信号ＶＧ４Ａが入力され、第４のスイッチング素子６をオフ状態とすると、トランス７０に蓄積されていたエネルギーにより第１の駆動トランス３２を介して第１の同期整流素子８のゲート電荷が放電される。
この放電電流はオン状態である第２のスイッチング素子４を介して入力電圧に回生される。このとき、第４のスイッチング素子６の印加電圧は上昇し、第３のスイッチング素子５の印加電圧がゼロになると、第３のスイッチング素子５のボディダイオードがオン状態となる。ＰＷＭ制御回路１５からのＰＷＭ信号のオン信号により第３のドライブ回路５８を介して遅延されたオン信号（駆動信号ＶＧ３Ａ）が第３のスイッチング素子５に印加されると、第３のスイッチング素子５はオン状態になる。このとき、遅延時間を、第１の同期整流素子８の駆動電圧が十分に低下してからオン状態となるように設定することにより、第１の同期整流素子８の放電電流を入力側に回生することが可能になる。
【００５８】
第３のスイッチング素子５がオン状態となるとオン状態である第２のスイッチング素子４を介して、トランス７０の１次巻線７０ａに入力電圧が逆向きに印加される。このとき、第１の同期整流素子８はオフ状態であるが、内蔵するボディダイオードを引き続き電流が流れる。トランス７０の１次巻線７０ａに入力電圧が逆向きに印加されると、トランス７０の１次巻線７０ａの電流は急激に減少する。インダクタンス素子１０の電流に相当する電流が供給されると、第１の同期整流素子８のボディダイオードはオフ状態となるので、トランス７０の２次巻線７０ｂ，７０ｃに電圧が発生し、オン状態である第２の同期整流素子９を介して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。この結果、トランス７０の漏れインダクタンスと励磁インダクタンスに逆向きのエネルギーが蓄積される。
【００５９】
時刻Ｔ３において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号により第３のスイッチング素子５がオフ状態となるとトランス７０の漏れインダクタンスの影響によりトランス７０の１次巻線７０ａの電流は連続になるので、第１の駆動トランス３２を介して、第１の同期整流素子８のゲート電圧を充電し、第４のスイッチング素子６の両端電圧が低下してゼロになった時、第４のスイッチング素子６のボディダイオードをオン状態とする。同時に、第２の反転回路である第２のインバータ１８によりＰＷＭ波形が反転されて、第４のドライブ回路５９により若干オン信号が遅らされて第４のスイッチング素子６をオン状態とする。この時、遅れ時間を適切に設定することにより、第１の同期整流素子８の駆動電圧を十分に上昇させた後に第４のスイッチング素子６をオン状態とすることができる。このとき、トランス７０の１次巻線７０ａの電圧はゼロであり、トランス７０に蓄積されたエネルギーは保持される。トランス７０の２次巻線７０ｂ，７０ｃに発生する電圧はゼロになる。そして、トランス７０の蓄積されたエネルギーを連続にするように、オン状態である第１の同期整流素子８と第２の同期整流素子９を介して、インダクタンス素子１０を流れる電流は、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０を分割して流れる。このとき、インダクタンス素子１０と平滑コンデンサ１１の印加電圧はゼロになる。
【００６０】
時刻Ｔ４において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号により第２のドライブ回路５７を介して、第２のスイッチング素子４がオフ状態となるとトランス７０に蓄積されていたエネルギーにより第２の駆動トランス４６を介して第２の同期整流素子９のゲート電荷が放電される。この放電電流は、オン状態である第４のスイッチング素子６を介して入力電圧に回生される。このとき、第２のスイッチング素子４の印加電圧は上昇し、第１のスイッチング素子３の印加電圧がゼロになると第１のスイッチング素子３のボディダイオードがオン状態となる。
ＰＷＭ制御回路１５からのＰＷＭ信号のオン信号により第１のドライブ回路５６を介して遅延されたオン信号が第１のスイッチング素子３に印加されると第１のスイッチング素子３はオン状態となる。このとき、遅延時間を第２の同期整流素子９の駆動電圧が十分に低下してから第１のスイッチング素子３がオン状態となるように設定することにより、第２の同期整流素子９の放電電流を入力側に回生することが可能になる。
第１のスイッチング素子３がオン状態となると、オン状態である第４のスイッチング素子６を介して、トランス７０の１次巻線７０ａに入力電圧が逆向きに印加される。このとき、第２の同期整流素子９はオフ状態であるが、内蔵するボディダイオードには引き続き電流が流れる。トランス７０の１次巻線７０ａに入力電圧が印加されると、トランス７０の１次巻線７０ａの電流は急激に増加し、インダクタンス素子１０の電流に相当する電流が供給される。この結果、第２の同期整流素子９のボディダイオードはオフ状態となるので。トランス７０の２次巻線７０ｂ，７０ｃに電圧が発生し、オン状態である第１の同期整流素子８を介して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。この結果、トランス７０の漏れインダクタンスと励磁インダクタンスにエネルギーが蓄積される。
【００６１】
実施の形態２のスイッチング電源装置において、上記のオンオフ動作が繰り返される。ＰＷＭ制御回路１５から出力される制御されたＰＷＭ信号により、インダクタンス素子１０と平滑コンデンサ１１の直列回路に印加される期間が変動し、出力電圧の制御が可能である。
以上のように、実施の形態２における第１の同期整流素子８と第２の同期整流素子９の各ゲート容量の充放電に用いたエネルギーは、逐次入力電圧に回生することができる構成であるため、駆動損失をほぼゼロにすることが可能となる。
したがって、本発明の実施の形態２によれば、高効率なスイッチング電源装置を構成でき、損失も小さくできるので放熱構造が不要となり小型化も可能となる。さらに、実施の形態２の構成においては、第１のスイッチング素子３から第４のスイッチング素子６の寄生容量の充放電動作がトランス７０のエネルギー保持能力により可能であり、ターンオン直前にそれらの寄生容量の放電を行い、スイッチング損失を小さくすることが可能である。
【００６２】
実施の形態２においては、トランス７０に蓄えられるエネルギーを第１の同期整流素子８と第２の同期整流素子９の各ゲートの充放電に用いる構成であるため、比較的大きなエネルギーを容易に得ることが可能であり、第１の駆動トランス３２と第２の駆動トランス４６にはエネルギーを蓄積する必要がない。
【００６３】
なお、上記実施の形態２においては、第１のスイッチング素子３と第３のスイッチング素子５の印加電圧を基にして、第１の同期整流素子８と第２の同期整流素子９のオンオフ制御を行う構成であったが、第２のスイッチング素子４と第４のスイッチング素子６の印加電圧を基にし、第１の駆動トランス３２と第２の駆動トランス４６の極性を入れ替えることにより、上記実施の形態２のスイッチング電源装置の動作と全く同じ動作を行うことができる。
【００６４】
実施の形態２においては、フルブリッジコンバータをベースにして動作の説明を行ったが、本発明はこのような構成に限定されるものではない。例えば、トランスを短絡する回路を付加した、ハーフブリッジコンバータ及びプッシュプルコンバータを用いても、上記の実施の形態１，２と同様な動作が可能である。このような構成の場合には、トランスを短絡する回路として、図３に示した第２のスイッチング素子４と第４のスイッチング素子５のオンオフ動作のタイミングに相当する２つのスイッチによる直列回路を用いて構成し、それぞれの２つスイッチに印加される電圧の反転信号により同期整流素子を駆動する。このように構成することにより実施の形態２のスイッチング電源装置と同様の効果が得られる。
なお、本発明は、ブリッジコンバータやプッシュプルコンバータに限らずトランスにエネルギーを蓄積し、その蓄積したエネルギーを用いて、微小な休止期間を有してオンオフ動作を繰り返すよう構成された２つ以上のスイッチング素子の寄生容量の充放電が行うことができる回路に適用することで、駆動トランスにより同期整流素子のゲート駆動を無損失で行うことができるのは言うまでもない。
【００６５】
【発明の効果】
以上、実施の形態について詳細に説明したところから明らかなように、本発明のスイッチング電源装置は次の効果を有する。
本発明によれば、同期整流素子のゲートの充放電を無損失で行いつつ、安定して電圧供給を行い、同期整流の効果を十分に発揮させることができる効率の高いスイッチング電源装置を提供することができる。
本発明のスイッチング電源装置においては、同期整流素子のゲート容量の充放電に用いたエネルギーが逐次入力電圧に回生されるよう構成されているため、駆動損失を実質的にゼロにすることができる。したがって、本発明によれば、高効率なスイッチング電源を構成でき、損失も小さくすることができるため、放熱構造が不要となり小型化を達成することができる。
さらに、本発明のスイッチング電源装置においては、第１のスイッチング素子から４のスイッチング素子の寄生容量の充放電をトランスにおいて行うことができ、ターンオン直前にそれらの寄生容量の放電を行ってスイッチング損失を小さくすることができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１のスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施の形態１のスイッチング電源装置における動作を示す波形図である。
【図３】本発明に係る実施の形態２のスイッチング電源装置の構成を示す回路図である。
【図４】本発明の実施の形態２のスイッチング電源装置における動作を示す波形図である。
【図５】従来のスイッチング電源装置の構成を示す回路図である。
【図６】図５のスイッチング電源装置における動作を示す波形図である。
【符号の説明】
１ 入力直流電源
２ａ、２ｂ 入力端子
３ 第１のスイッチング素子
４ 第２のスイッチング素子
５ 第３のスイッチング素子
６ 第４のスイッチング素子
７ トランス
８ 第１の同期整流素子
９ 第２の同期整流素子
１０ インダクタンス素子
１１ 平滑コンデンサ
１２ａ、１２ｂ 出力端子
１３ 負荷
１４ 補助電源
１５ ＰＷＭ制御回路
１７ 第１のインバータ
１８ 第２のインバータ
１９ 第１のドライブ回路
２０ 第２のドライブ回路
２１ 第３のドライブ回路
２２ 第４のドライブ回路
２３ 第１の抵抗
２４ 第１のコンデンサ
２５ 第１のダイオード
２６ 第１のｐチャネルＦＥＴ
２７ 第２の抵抗
２８ 第２のコンデンサ
２９ 第２のダイオード
３０ 第１のｎチャネルＦＥＴ
３１ 第３のコンデンサ
３２ 第１の駆動トランス
３３ 第４のコンデンサ
３４ 第３のダイオード
３５ 第４のダイオード
３６ 第５のコンデンサ
３７ 第３の抵抗
３８ 第６のコンデンサ
３９ 第５のダイオード
４０ 第２のｐチャネルＦＥＴ
４１ 第４の抵抗
４２ 第７のコンデンサ
４３ 第６のダイオード
４４ 第２のｎチャネルＦＥＴ
４５ 第８のコンデンサ
４６ 第２の駆動トランス
４７ 第９のコンデンサ
４８ 第７のダイオード
４９ 第８のダイオード
５０ 第１の検出抵抗
５１ 第２の検出抵抗
５２ 基準電源
５３ 誤差増幅器
５４ フォトカプラ
５５ 制限抵抗
【発明の属する技術分野】
本発明は産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源装置に関して、特に低損失で同期整流の駆動を行うことができる駆動回路を有するスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
近年、スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で高効率なものが強く求められている。また、集積回路の低電圧化等の理由により、電子機器に必要な電源電圧の低電圧化が進んでいる。このような低い電源電圧に対応するスイッチング電源に関しても通常の整流ダイオードを用いた整流回路では、電源出力に対して整流損失が大きくなり電源効率が低下するという問題があった。
近年、ＭＯＳＦＥＴ等のスイッチング素子の高性能化が進んでいるため、このようなスイッチング素子を用いて整流回路を構成する同期整流方式によるスイッチング電源装置を構成する試みが為されている。ＭＯＳＦＥＴは、同クラスの整流ダイオードに対し、順方向の降下電圧を小さくすることができ、整流損失を小さくできるという特徴を有するが、スイッチング電源に同期して駆動する必要があり、適切なゲート電圧を形成する必要があった。
【０００３】
以下に従来の同期整流方式によるスイッチング電源装置について説明する。図５は従来のフルブリッジ型のスイッチング電源装置の構成を示す回路図である。図５において、入力直流電源１０１は商用電源を整流平滑する回路もしくは電池で構成されるものであり、入力端子１０２ａ，１０２ｂに接続されている。第１のスイッチング素子１０３及び第２のスイッチング素子１０４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子１０３と第２のスイッチング素子１０４の直列回路は入力端子１０２ａ，１０２ｂに接続されている。第１のスイッチング素子１０３と第２のスイッチング素子１０４は、後述するドライブ回路により交互にオンオフ駆動される。同様に、第３のスイッチング素子１０５及び第４のスイッチング素子１０６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子１０５と第４のスイッチング素子１０６の直列回路は入力端子１０２ａ，１０２ｂに接続されている。また、第３のスイッチング素子１０５と第４のスイッチング素子１０６は後述するドライブ回路により交互にオンオフされる。
【０００４】
トランス１０７は、１次巻線１０７ａと第１の２次巻線１０７ｂと第２の２次巻線１０７ｃを有している。１次巻線１０７ａの一端は第１のスイッチング素子１０３と第２のスイッチング素子１０４との接続点に接続されており、１次巻線１０７ａの他端は第３のスイッチング素子１０５と第４のスイッチング素子１０６との接続点に接続されている。トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃは直列に接続されており、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃの接続点はインダクタンス素子１１０の一端に接続されている。
第１の同期整流素子１０８及び第２の同期整流素子１０９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子１０８と第２の同期整流素子１０９の各ソース端子は互いに接続されており、第１の同期整流素子１０８のドレイン端子は第２の２次巻線１０７ｃに、第２の同期整流素子１０９のドレイン端子は第１の２次巻線１０７ｂにそれぞれ接続されている。
【０００５】
インダクタンス素子１１０と平滑コンデンサ１１１の直列回路の一端は、第１の同期整流素子１０８と第２の同期整流素子１０９の各ソース端子の接続点に接続され、その直列回路の一端は、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃの接続点に接続されている。インダクタンス素子１１０と平滑コンデンサ１１１とにより、平滑回路が構成されている。
平滑コンデンサ１１１の両端には安定した電力を出力する出力端子１１２ａ，１１２ｂが設けられており、当該出力端子１１２ａ，１１２ｂには電力を消費する負荷１１３が接続されている。
入力端子１０２ａ，１０２ｂには補助電源１１５が接続されており、この補助電源１１５には入力直流電源１０１から安定な電圧が供給されている。補助電源１１５に接続された制御回路１１４は、フォトカプラ１５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。
【０００６】
第１のスイッチング素子１０３〜第４のスイッチング素子１０６にそれぞれ接続された第１のドライブ回路１５５〜第４のドライブ回路１５８は、制御回路１１４から出力されたＰＷＭ信号を基に第１のスイッチング素子１０３〜第４のスイッチング素子１０６の駆動信号を出力する。第１のｎｐｎトランジスタ１１６、第１のｐｎｐトランジスタ１１７、第２のｎｐｎトランジスタ１１８及び第２のｐｎｐトランジスタ１１９は、制御回路１１４からのＰＷＭ信号によりそれぞれ駆動制御されている。第１のｎｐｎトランジスタ１１６と第１のｐｎｐトランジスタ１１７により第５のドライブ回路１５９が構成され、第２のｎｐｎトランジスタ１１８と前記第２のｐｎｐトランジスタ１１９により第６のドライブ回路１６０が構成されている。第１のコンデンサ１２０と駆動トランスの１次巻線１２１ａの直列回路は、第５のドライブ回路１５９と第６のドライブ回路１６０の間に接続されている。駆動トランス１２１は、１次巻線１２１ａと第１の２次巻線１２１ｂと第２の２次巻線１２１ｃとを有し、制御回路１１４のＰＷＭ信号を基に駆動される。
【０００７】
駆動トランス１２１の二次側には第１のＦＥＴ１２２と第１の抵抗１２３で構成された第１の反転回路が設けられており、駆動トランス１２１の第１の２次巻線１２１ｂの信号を反転する。第３のｎｐｎトランジスタ１２４と第３のｐｎｐトランジスタ１２５により第７のドライブ回路１６１が構成されており、この第７のドライブ回路１６１は第１の反転回路の出力に基づいて第１の同期整流素子１０８を駆動する。
また、駆動トランス１２１の二次側には第２のＦＥＴ１２６と第２の抵抗１２７で構成された第２の反転回路が設けられており、駆動トランス１２１の第２の２次巻線１２１ｃの信号を反転する。第４のｎｐｎトランジスタ１２８と第４のｐｎｐトランジスタ１２９により第８のドライブ回路１６２が構成されており、この第８のドライブ回路１６２は第２の反転回路の出力に基づいて第２の同期整流素子１０９を駆動する。
【０００８】
出力電圧検出回路４００において、第１の検出抵抗１５０及び第２の検出抵抗１５１は、出力端子１１２ａ，１１２ｂに直列に接続されており、出力電圧を分割する。誤差増幅器１５３は出力電圧が分割された電圧と基準電源１５２の電圧とが比較され、その誤差を増幅する。制限抵抗１６３は誤差増幅器１５３において誤差増幅された電圧を基にしてフォトカプラ１５４に流す電流を決定する。
第１の反転回路、第２の反転回路、フォトカプラ１５４、第７のドライブ回路１６１及び第８のドライブ回路１６２は出力端子１１２ａ，１１２ｂに接続されて、それぞれの駆動電源としている。
【０００９】
図６は図５の従来のスイッチング電源装置における各部の動作状態を示す動作波形図である。図６の（ａ）に示す信号ＶＧ１は、制御回路１１４の第１のＰＷＭ信号であり、第１のドライブ回路１５５と第３のドライブ回路１５７を介して、第１のスイッチング素子１０３と第４のスイッチング素子１０６を同時にオンオフ駆動する。図６の（ｂ）に示す信号ＶＧ２は、制御回路１１４の第２のＰＷＭ信号であり、第２のドライブ回路１５６と第４のドライブ回路１５８を介して第２のスイッチング素子１０４と第３のスイッチング素子１０５を同時にオンオフ駆動する。
図６の（ｃ）に示す信号ＶＴ１は、駆動トランス１２１の第１の２次巻線１２１ｂに発生する電圧波形を示している。図６の（ｄ）に示す信号ＶＴ２は、駆動トランス１２１の第２の２次巻線１２１ｃに発生する電圧を示している。図６の（ｅ）に示す信号ＶＧ３は第１の反転回路の出力であり、この第１の反転回路からの信号ＶＧ３により第１の同期整流素子１０８がオンオフ駆動される。図６の（ｆ）に示す信号ＶＧ４は第２の反転回路の出力であり、この第２の反転回路からの信号ＶＧ４により第２の同期整流素子１０９がオンオフ駆動される。
なお、図６の（ｇ）に示すＩＧ１は第１の同期整流素子１０８の駆動電流を示している。図６の（ｈ）に示すＩＧ２は第２の同期整流素子１０９の駆動電流を示している。
【００１０】
次に上記のように構成された従来のスイッチング電源装置の動作について説明する。
図６に示す時刻Ｔ０において、制御回路１１４からの第１のＰＷＭ信号ＶＧ１がハイ（高）になることにより、第１のスイッチング素子１０３と第４のスイッチング素子１０６は同時にオン状態となる。このように第１のスイッチング素子１０３と第４のスイッチング素子１０６がオン状態になると、入力電圧がトランス１０７の１次巻線１０７ａに印加され、トランス１０７の２次巻線１０７ｂに電圧が発生する。このとき、駆動トランス１２１の１次巻線１２１ａにも電圧が印加され、駆動トランス１２１の第１の２次巻線１２１ｂには正の電圧が発生し、駆動トランス１２１の第２の２次巻線１２１ｃには負の電圧が発生する。この結果、第１の反転回路の出力はロー（低）、第２の反転回路の出力はハイ（高）を維持し、第１の同期整流素子１０８をオフ状態とし、第２の同期整流素子１０９をオン状態とする。
トランス１０７の第１の２次巻線１０７ｂに発生した電圧は、オン状態である第２の同期整流素子１０９を通して、インダクタンス素子１１０と平滑コンデンサ１１１によって構成される平滑回路に印加される。
【００１１】
時刻Ｔ１において、第１のＰＷＭ信号ＶＧ１がローになると、第１のスイッチング素子１０３と第４のスイッチング素子１０６がオフ状態となる。このとき、駆動トランス１２１の１次巻線１２１ａに印加される電圧がゼロになり、駆動トランス１２１の第１の２次巻線１２１ｂ及び第２の２次巻線１２１ｃに発生する電圧もゼロになる。この結果、第１の反転回路と第２の反転回路が共にハイとなり、第１の同期整流素子１０８と第２の同期整流素子１０９は同時にオン状態となる。インダクタンス素子１１０に流れていた電流はオン状態である第１の同期整流素子１０８と第２の同期整流素子１０９を介して、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃに分割して流れる。これにより、トランス１０７の励磁電流が連続となる。このとき、トランス１０７の第１の２次巻線１０７ｂと第２の２次巻線１０７ｃに発生する電圧がゼロになり、平滑回路（１１０，１１１）に印加される電圧もゼロになる。
【００１２】
時刻Ｔ２において、制御回路１１４よりの第２のＰＷＭ信号ＶＧ２がハイ（高）になることにより、第２のスイッチング手段１０４と第３のスイッチング手段１０５が同時にオン状態となる。このように第２のスイッチング手段１０４と第３のスイッチング手段１０５が同時にオン状態となると、トランス１０７の１次巻線１０７ａには時刻Ｔ０とは逆向きに入力電圧が印加される。この時、駆動トランス１２１にも逆極性の電圧が印加され、第１の反転回路により第１の同期整流素子１０８がオフ状態、第２の反転回路により第２の同期整流素子１０９がオン状態になる。この結果、トランス１０７の第２の２次巻線１０７ｃに発生した電圧が第２の同期整流素子１０９を介して平滑回路（１１０，１１１）に印加される。
【００１３】
以上の動作より、従来のスイッチング電源装置は、第１のＰＷＭ信号ＶＧ１と第２のＰＷＭ信号ＶＧ２のオンオフ比により、平滑回路に印加される電圧の時間が変化し、出力電圧を調整することができる。出力電圧は、第１の検出抵抗１５０と第２の検出抵抗１５１により検出されて、誤差増幅器１５３において基準電源１５２の電圧と比較され、増幅されて、フォトカプラ１５４に入力される。制御回路１１４はフォトカプラ１５４からの出力信号に基づきＰＷＭ信号を生成し出力する。このように従来のスイッチング電源装置においては、制御回路１１４により負帰還回路が構成されており、出力電圧の安定化が図られていた。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記のように構成された従来のスイッチング電源装置の構成では、同期整流素子の駆動を行う時、ターンオン時にはその駆動電流をドライブ回路を介して出力電圧から供給しゲート電荷をチャージしており、ターンオフ時にはドライブ回路を介してゲート電荷を短絡放電していた。したがって、同期整流素子をオンオフ駆動するとき、整流損失が発生するという問題があった。同期整流素子の導通損失を小さくするためには、チップサイズの大きな同期整流素子を用いるのが好ましいが、チップサイズの大きな同期整流素子はゲート容量が大きく駆動損失が大きくなるので、この駆動損失を含めた整流損失が小さくならないという問題点があった。また、上記のように構成された従来のスイッチング電源装置では、出力電圧をドライブ回路の電源として用いているので、出力電圧が例えば１Ｖなど極端に低い電圧の場合には、同期整流素子を駆動できないという問題があった。
本発明は従来のスイッチング電源装置における問題点を解決するものであり、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電圧供給を行って同期整流の効果を十分に発揮させることができ、効率の高いスイッチング電源装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るスイッチング装置は、
オンオフ動作を繰り返して入力電圧を交流に変換する少なくとも１つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有するトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、
前記同期整流手段のスイッチング動作に必要なエネルギーを蓄積し、前記ＰＷＭ信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、及び
前記ＰＷＭ信号に基づき所望のオフ期間を設定し、並列にダイオードを有し、交互にオンオフ動作を繰り返す２つのスイッチング素子を含む駆動トランス制御回路、
を具備し、
前記駆動トランス制御回路は、前記駆動トランス制御回路がオフ状態のときに、前記駆動トランスに蓄積されたエネルギーにより、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にし、前記トランスに蓄えられたエネルギーにより前記並列に有するダイオードがオン状態となった後に前記スイッチング素子をオン状態にするように構成されている。このように構成されたスイッチング電源装置は、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電源供給して同期整流の効果を十分に発揮させることができる。
【００１６】
また、本発明に係るスイッチング電源装置は、ＰＷＭ信号に基づき所望のオフ期間を設定し、交互にオンオフ動作を繰り返す駆動トランス制御回路を有し、コンデンサを介して駆動トランスを駆動するよう構成してもよい。
【００１７】
他の観点の本発明のスイッチング電源装置は、微小な休止期間を有しオンオフ動作を繰り返して入力電圧を交流に変換する少なくとも２つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有し、励磁エネルギーを蓄積できるよう構成したトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、及び
前記トランスの１次巻線に接続され、前記ＰＷＭ信号または前記スイッチング手段に印加される電圧信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、
を具備し、
前記スイッチング手段の微小オフ期間に、前記トランスに蓄積されたエネルギーにより、駆動トランスを介して、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にするように構成している。このように構成されたスイッチング電源装置は、同期整流素子のゲートの充放電を無損失で行いつつ、安定な電源供給して同期整流の効果を十分に発揮し、効率の高い装置となる。
【００１８】
また、本発明に係るスイッチング電源装置は、スイッチング手段に印加される電圧をコンデンサを介して駆動トランスの１次巻線に印加するよう構成してもよい。
また、本発明に係るスイッチング電源装置は、ブリッジ型またはプッシュプル型のコンバータで構成してもよい。
さらに、本発明に係るスイッチング電源装置は、ＰＷＭ制御回路がスイッチング手段によりトランスの１次巻線を短絡し、同期整流手段のスイッチング動作に必要なエネルギーを保持できる期間を有するように制御してもよい。
【００１９】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置の好ましい実施の形態について添付の図面を参照しつつ説明する。
【００２０】
《実施の形態１》
図１は本発明に係る実施の形態１のスイッチング電源装置の構成を示す回路図である。
図１において、入力直流電源１は商用電源を整流平滑する回路もしくは電池で構成され、入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３及び第２のスイッチング素子４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子３と第２のスイッチング素子４の直列回路が入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３と第２のスイッチング素子４は、第１のドライブ回路１９及び第２のドライブ回路２０により交互にオンオフ駆動されるよう構成されている。同様に、第３のスイッチング素子５及び第４のスイッチング素子６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子５と第４のスイッチング素子６の直列回路が入力端子２ａ，２ｂに接続されている。第３のスイッチング素子５と第４のスイッチング素子６は第３のドライブ回路２１及び第４のドライブ回路２２により交互にオンオフ駆動されるよう構成されている。
【００２１】
トランス７は、１次巻線７ａと第１の２次巻線７ｂと第２の２次巻線７ｃを有している。１次巻線７ａの一端は第１のスイッチング素子３と第２のスイッチング素子４との接続点に接続されており、１次巻線７ａの他端は第３のスイッチング素子５と第４のスイッチング素子６との接続点に接続されている。トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃは直列に接続されており、トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃの接続点はインダクタンス素子１０の一端に接続されている。
第１の同期整流素子８及び第２の同期整流素子９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子８と第２の同期整流素子９の各ソース端子は互いに接続されており、第１の同期整流素子８のドレイン端子は第２の２次巻線７ｃに、第２の同期整流素子９のドレイン端子は第１の２次巻線７ｂにそれぞれ接続されている。
【００２２】
インダクタンス素子１０と平滑コンデンサ１１の直列回路の一端は、第１の同期整流素子８と第２の同期整流素子９の各ソース端子の接続点に接続され、この直列回路の他端は、トランス７の第１の２次巻線７ｂと第２の２次巻線７ｃの接続点に接続されている。インダクタンス素子１０と平滑コンデンサ１１とにより、平滑回路が構成されている。
平滑コンデンサ１１の両端には安定した電力を出力する出力端子１２ａ，１２ｂが設けられており、当該出力端子１２ａ，１２ｂには電力を消費する負荷１３が接続される。
【００２３】
入力端子２ａ，２ｂには補助電源１４が接続されており、この補助電源１４には入力直流電源１から安定な電圧が供給されている。補助電源１４に接続されたＰＷＭ制御回路１５は、フォトカプラ５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。
【００２４】
第１のスイッチング素子３〜第４のスイッチング素子６にそれぞれ接続された第１のドライブ回路１９〜第４のドライブ回路２２は、ＰＭＷ制御回路１５から出力された２種類のＰＷＭ信号ＶＧ１，ＶＧ２を基に第１のスイッチング素子３〜第４のスイッチング素子６の駆動信号を出力する。
ＰＭＷ制御回路１５に接続された反転回路であるインバータ１７，１８は、ＰＭＷ制御回路１５から出力されたＰＷＭ信号ＶＧ１，ＶＧ２をそれぞれ反転する。
【００２５】
図１に示すように、実施の形態１のスイッチング電源装置には、ＰＭＷ制御回路１５からの第１のＰＷＭ信号ＶＧ１が入力される第１の駆動トランス制御回路２００とＰＭＷ制御回路１５からの第２のＰＷＭ信号ＶＧ２が入力される第２の駆動トランス制御回路２０１が設けられている。
第１の駆動トランス制御回路２００には、第１の抵抗２３、第１のコンデンサ２４、第１のダイオード２５及び第１のｐチャネルＦＥＴ２６が設けられており、入力されたＰＷＭ信号ＶＧ１に基づき第１のｐチャネルＦＥＴ２６がオンオフ駆動される。第１の駆動トランス制御回路２００においては、第１の抵抗２３と第１のコンデンサ２４により第１のｐチャネルＦＥＴ２６のターンオンは遅れるよう構成されており、ターンオフは第１のダイオード２５を介して遅延することなく駆動される。
また、第１の駆動トランス制御回路２００には、第２の抵抗２７、第２のコンデンサ２８、第２のダイオード２９及び第２のｎチャネルＦＥＴ３０が設けられており、入力された第１のＰＷＭ信号ＶＧ１に基づいて第１のｎチャネルＦＥＴ３０がオンオフ駆動される。第１の駆動トランス制御回路２００においては、第２の抵抗２７と第２のコンデンサ２８により第１のｎチャネルＦＥＴのターンオンは遅れるよう構成されており、ターンオフは遅延することなく行われる。
【００２６】
第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０は直列に接続されており、補助電源１４から電力が供給されている。第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０の接続点には第３のコンデンサ３１の一端が接続されており、第３のコンデンサ３１の他端には第１の駆動トランス３２が接続されている。第１の駆動トランス３２は１次巻線３２ａと２次巻線３２ｂを有する。
第１の駆動トランス３２の二次側には第４のコンデンサ３３と第３のダイオード３４の直列回路が接続されている。第１の同期整流素子８は第３のダイオード３４の印加電圧により駆動されるよう接続されている。第３のダイオード３４の両端に誘起される電圧により、第４のダイオード３５を介して第５のコンデンサ３６が充電される。
【００２７】
第２の駆動トランス制御回路２０１には、第３の抵抗３７、第６のコンデンサ３８、第５のダイオード３９及び第２のｐチャネルＦＥＴ４０が設けられており、入力された第２のＰＷＭ信号ＶＧ２に基づき第１のｎチャネルＦＥＴ４０がオンオフ駆動される。第２の駆動トランス制御回路２０１においては、第３の抵抗３７と第６のコンデンサ３８により第１のｎチャネルＦＥＴ４０のターンオンは遅れるよう構成されており、ターンオフは第５のダイオード３９を介して遅れることなく駆動されるよう構成されている。
また、第２の駆動トランス制御回路２０１には、第４の抵抗４１、第７のコンデンサ４２、第６のダイオード４３及び第２のｎチャネルＦＥＴ４４が設けられており、入力された第２のＰＷＭ信号ＶＧ２に基づいて第２のｎチャネルＦＥＴ４４がオンオフ駆動される。第２の駆動トランス制御回路２０１においては、第４の抵抗４１と第７のコンデンサ４２により第２のｎチャネルＦＥＴ４４のターンオンは遅れるよう構成されており、ターンオフは遅延することなく行われる。
【００２８】
第２の駆動トランス制御回路２０１においても前述の第１の駆動トランス制御回路２００と同様に、第２のｐチャネルＦＥＴ４０と第２のｎチャネルＦＥＴ４４は直列に接続されており、補助電源１４から電力が供給されている。第２のｐチャネルＦＥＴ４０と第２のｎチャネルＦＥＴ４４の接続点には第８のコンデンサ４５の一端が接続されており、第８のコンデンサ４５の他端には第２の駆動トランス４６が接続されている。第２の駆動トランス４６は１次巻線４６ａと２次巻線４６ｂを有する。
第２の駆動トランス４６の二次側には第９のコンデンサ４７と第７のダイオード４８の直列回路が接続されている。第２の同期整流素子９は第７のダイオード４８の印加電圧により駆動されるよう接続されている。第７のダイオード４８の両端に誘起される電圧により、第８のダイオード４９を介して第５のコンデンサ３６が充電される。
【００２９】
出力端子１２ａ，１２ｂの電圧は出力電圧検出回路３００に入力されて検出され、ＰＷＭ制御回路１５へフィードバックされるよう構成されている。出力電圧検出回路３００において、出力電圧は第１の検出抵抗５０と第２の検出抵抗５１により分割され、誤差増幅器５３により基準電源５２の基準電圧と比較されて増幅される。増幅された信号は制限抵抗５５を介してフォトカプラ５４へ入力されて、フォトカプラ５４の入力電流が決定される。フォトカプラ５４の出力電流によって、ＰＷＭ制御回路１５のＰＷＭ制御信号が調整される。以上のように構成された出力電圧検出回路３００によりフィードバック回路が構成され、出力電圧が安定化される。
【００３０】
以上のように構成された実施の形態１のスイッチング電源装置について、図２の波形図を参照して、その動作を説明する。
図２において、（ａ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ１を示しており、駆動信号ＶＧ１は第１のドライブ回路１９を介して第１のスイッチング素子３に入力され、第１のスイッチング素子３を駆動するための信号である。図２の（ｂ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ３を示しており、駆動信号ＶＧ３は第３のドライブ回路２１を介して第３のスイッチング素子５に入力され、第３のスイッチング素子５を駆動するための信号である。図２の（ｃ）はＰＷＭ制御回路１５から出力された駆動信号ＶＧ１の反転信号（ＶＧ２）であり、第２のドライブ回路２０を介して第２のスイッチング素子４を駆動するための信号を示しており、（ｄ）は駆動信号ＶＧ３（図２の（ｂ））の反転信号（ＶＧ４）であり、第４のドライブ回路２２を介して第４のスイッチング素子６を駆動するための信号を示している。第１から４のドライブ回路１９，２０，２１，２２は、入力信号であるＶＧ１〜ＶＧ４に対してターンオンのタイミングが若干遅れてオン動作するよう駆動される。
【００３１】
図２において、（ｅ）は第１のｐチャネルＦＥＴ２６のゲート電圧を示しており、（ｆ）は第１のｎチャネルＦＥＴ３０のゲート電圧を示しており、（ｇ）は第１の駆動トランス３２の１次巻線３２ａを流れる電流を示しており、（ｈ）は第１のｐチャネルＦＥＴ２６のドレイン電圧を示しており、（ｉ）は第１の駆動トランス３２の１次巻線３２ａの電圧波形を示しており、（ｊ）は第１の同期整流素子８の駆動電圧波形を示しており、（ｋ）は第２の同期整流素子９の駆動電圧波形を示している。
【００３２】
ＰＷＭ制御回路１５は１８０度の位相差を有するＰＷＭ信号である駆動信号ＶＧ１と駆動信号ＶＧ３を発生する。駆動信号ＶＧ１は第１のドライブ回路１９を介して第１のスイッチング素子３を駆動すると同時に第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０を駆動する。このとき、第１のｐチャネルＦＥＴ２６のゲートに印加される電圧Ｖｐ１は図２の（ｅ）に示す波形となる。その結果、第１のｐチャネルＦＥＴ２６のターンオフは駆動信号ＶＧ１の立ち上がりに等しくなり、ターンオンは駆動信号ＶＧ１の立ち下がりから若干遅れる。このときの遅れ時間は、第１の抵抗２３と第１のコンデンサ２４の時定数によって決定される。同様に第１のｎチャネルＦＥＴ３０のゲートには図２の（ｆ）に示す電圧Ｖｎ１が印加される。その結果、第１のｎチャネルＦＥＴのターンオンは駆動信号ＶＧ１の立ち上がりから若干遅れ、ターンオフは駆動信号ＶＧ１の立ち下がりと同じタイミングになる。その結果、第１のｐチャネルＦＥＴ２６と第１のｎチャネルＦＥＴ３０は、瞬時の同時オフ期間を有して、交互にオンオフ動作を行う。
【００３３】
図２の（ｇ）は第１の駆動トランス３２の電流波形を示している。第１の駆動トランス３２の励磁インダクタンスは小さく設定されているので、励磁電流が流れている。この励磁電流により、第１の同期整流素子８のゲート容量を含めた寄生コンデンサが充放電するよう動作する。即ち、時刻Ｔ１で第１のｐチャネルＦＥＴ２６がターンオン（図２の（ｅ））、第１のｎチャネルＦＥＴ３０がターンオフ（図２の（ｆ））となると、補助電源１４の出力電圧が第１の駆動トランス３２の１次巻線３２ａと第３のコンデンサ３１の直列回路に印加される。第３のコンデンサ３１により直流成分が除去された電圧は第１の駆動トランス３２の１次巻線３２ａに印加される。この結果、第１の駆動トランス３２の１次巻線３２ａを流れる電流が増加し、第１の駆動トランス３２に励磁エネルギーが蓄積される。
【００３４】
時刻Ｔ４において第１のｐチャネルＦＥＴ２６がオフ状態となると、蓄積された励磁エネルギーにより、第１の同期整流素子８のゲート電荷を引き抜いて、第１の同期整流素子８をオフ状態とする。第１のｐチャネルＦＥＴ２６のドレイン電圧がゼロに達すると、第１のｎチャネルＦＥＴ３０のボディダイオードをオン状態とする。第１のｐチャネルＦＥＴ２６のターンオフ後に若干の遅れ時間を設けて、第１のｎチャネルＦＥＴ３０をオン状態とする。このとき、第１のｎチャネルＦＥＴ３０のターンオンの直前には第１の同期整流素子８のゲート容量の放電が完了しているので、エネルギー損失にはならない。
【００３５】
第１のｎチャネルＦＥＴ３０がオン状態となると、第１の駆動トランス３２の１次巻線３２ａに負電圧が印加され、励磁エネルギーが減少する。第１の駆動トランス３２の１次巻線３２ａには第３のコンデンサ３１が直列に接続されているので直流電流は流れない。したがって、電流の平均値はゼロになるので、第１の駆動トランス３２の１次巻線３２ａの電流は負になる。
【００３６】
時刻Ｔ５において、駆動信号ＶＧ１の立ち下がりのタイミングで第１のｎチャネルＦＥＴ３０がオフ状態となると、第１の駆動トランス３２の１次巻線３２ａに蓄積されていたエネルギーにより、第１の同期整流素子８のゲート容量を充電して、第１の同期整流素子８をオン状態にする。第１のｐチャネルＦＥＴ２６のドレイン電圧が上昇し、補助電源１４の出力電圧に達すると、第１のｐチャネルＦＥＴ２６のボディダイオードがオン状態となり、第１の駆動トランス３２の励磁電流は補助電源側に回生される。第１のｐチャネルＦＥＴ２６は第１の同期整流素子８のゲート容量が十分に充電された後にオン状態となるように若干遅れてターンオンするために、充電電流は補助電源側からは供給されない。
【００３７】
第１のｎチャネルＦＥＴ３０がオン状態となると第１の駆動トランス３２に励磁エネルギーが蓄積される。以上の動作により、第１の同期整流素子８のゲート容量の充放電が行われて、第１のｎチャネルＦＥＴ３０と第１のｐチャネルＦＥＴ２６のオンオフ動作により直接的に充放電は行われず、第１の駆動トランス３２の励磁インダクタンスに蓄積されたエネルギーにより充放電が行われる。
上記のように動作することにより、ゲート容量の充放電動作は励磁インダクタンスとゲート容量間のエネルギーの移動に相当するので、エネルギー損失は発生せず、実質的に無損失でゲート駆動が可能である。
【００３８】
実施の形態１のスイッチング電源装置において、上記の第１の同期整流素子８の駆動動作と同様に第２の同期整流素子９においてもその駆動動作が無損失となる。なお、第２の同期整流素子９の駆動動作は、第１の同期整流素子８の駆動動作と実質的に同じであるためここではその説明を省略する。このように同期整流素子８，９を設けることにより、駆動信号ＶＧ１と駆動信号ＶＧ３により同期整流素子８，９をオンオフ駆動することができる。実施の形態１において、第２のスイッチング素子４と第４のスイッチング素子６の駆動は、駆動信号ＶＧ１と駆動信号ＶＧ３の反転信号を用いており、このように構成することにより第２のスイッチング素子４と第４のスイッチング素子６を同時にオン状態とすることにより、トランス７のエネルギーの保持が可能となる。そして、第１のスイッチング素子３から第４のスイッチング素子６の寄生容量の充放電動作がトランス７のエネルギー保持能力により可能になり、ターンオン直前にそれらの寄生容量の放電を行い、スイッチング損失を小さくすることが可能になる。それ以外の動作は、従来のスイッチング電源装置と同様な動作を行うのでその動作説明は省略する。
【００３９】
実施の形態１の構成において、第５のコンデンサ３６に対しては、第１の同期整流素子８と第２の同期整流素子９の駆動信号のピーク値で充電する。第１の駆動トランス３２と第２の駆動トランス４６の巻数比を１：１とすると、第１の同期整流素子８と第２の同期整流素子９のゲート信号のピーク値は、補助電源１４の出力電圧とほぼ同じになり安定した電圧となる。図１に示すように第１の駆動トランス３２と第２の駆動トランス４６の電圧を用いて差動増幅器５３やフォトカプラ５４に電圧を供給することにより、出力電圧が低い場合でも、第１の同期整流素子８と第２の同期整流素子９のゲートに所望の電圧を供給することが可能になる。
なお、ここではフルブリッジコンバータを例にとって説明したが、ハーフブリッジコンバータ、プッシュプルコンバータ、フォワードコンバータ、フライバックコンバータにおいても同様な駆動回路を用いれば同様な効果が得られる。
【００４０】
《実施の形態２》
図３は本発明に係る実施の形態２のスイッチング電源装置の構成を示す回路図である。実施の形態２において前述の実施の形態１と同じ機能、構成を有するものには同じ符号を付す。
【００４１】
図３において、入力直流電源１は商用電源を整流平滑する回路もしくは電池で構成され、入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３及び第２のスイッチング素子４はそれぞれＭＯＳＦＥＴで構成されており、第１のスイッチング素子３と第２のスイッチング素子４の直列回路は入力端子２ａ，２ｂに接続されている。第１のスイッチング素子３と第２のスイッチング素子４は、第１のドライブ回路５６及び第２のドライブ回路５７により交互にオンオフ駆動される。同様に、第３のスイッチング素子５及び第４のスイッチング素子６はそれぞれＭＯＳＦＥＴで構成されており、第３のスイッチング素子５と第４のスイッチング素子６の直列回路は入力端子２ａ，２ｂに接続されている。第３のスイッチング素子５と第４のスイッチング素子６は第３のドライブ回路５８及び第４のドライブ回路５９により交互にオンオフ駆動される。
【００４２】
トランス７０は、１次巻線７０ａと第１の２次巻線７０ｂと第２の２次巻線７０ｃを有している。１次巻線７０ａの一端は第１のスイッチング素子３と第２のスイッチング素子４との接続点に接続されており、１次巻線７０ａの他端は第３のスイッチング素子５と第４のスイッチング素子６との接続点に接続されている。トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃは直列に接続されており、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃの接続点はインダクタンス素子１０の一端に接続されている。
【００４３】
第１の同期整流素子８及び第２の同期整流素子９は、ＭＯＳＦＥＴによりそれぞれ構成されている。第１の同期整流素子８と第２の同期整流素子９の各ソース端子は互いに接続されており、第１の同期整流素子８のドレイン端子は第２の２次巻線７０ｃに、第２の同期整流素子９のドレイン端子は第１の２次巻線７０ｂにそれぞれ接続されている。
【００４４】
インダクタンス素子１０と平滑コンデンサ１１の直列回路の一端は、第１の同期整流素子８と第２の同期整流素子９の各ソース端子の接続点に接続され、この直列回路の他端は、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃの接続点に接続されている。インダクタンス素子１０と平滑コンデンサ１１とにより、平滑回路が構成されている。
平滑コンデンサ１１の両端には安定した電力を出力する出力端子１２ａ，１２ｂが設けられており、当該出力端子１２ａ，１２ｂには電力を消費する負荷１３が接続されている。
【００４５】
ＰＷＭ制御回路１５は、フォトカプラ５４からのフィードバック信号を基にしてＰＷＭ信号を発生する。第１のスイッチング素子３〜第４のスイッチング素子６にそれぞれ接続された第１のドライブ回路５６〜第４のドライブ回路５９は、ＰＭＷ制御回路１５から出力されたＰＷＭ信号ＶＧ１，ＶＧ２を基に第１のスイッチング素子３〜第４のスイッチング素子６の駆動信号をそれぞれ出力する。
ＰＭＷ制御回路１５に接続されたインバータ１７，１８は、ＰＭＷ制御回路１５から出力されるＰＷＭ信号ＶＧ１，ＶＧ２をそれぞれ反転する。第１のドライブ回路５６〜第４のドライブ回路５９は、後で示す前記第１のスイッチング素子３〜第４のスイッチング素子６のゼロ電圧ターンオンを実現するために若干ターンオンのタイミングを遅らすように調整されている。
【００４６】
第３のスイッチング素子５の両端には、第１のコンデンサ３１と第１の駆動トランス３２の１次巻線３２ａの直列回路が接続されている。第１の駆動トランス３２の２次巻線３２ｂには第４のコンデンサ３３と第３のダイオード３４が直列に接続されている。
第１の同期整流素子８には第３のダイオード３４がその印加電圧により駆動されるよう接続されている。第３のダイオード３４の両端に誘起される電圧により、第４のダイオード３５を介して第５のコンデンサ３６を充電する。
【００４７】
第１のスイッチング素子３の両端には、第８のコンデンサ４５と第２の駆動トランス４６の１次巻線４６ａの直列回路が接続されている。第２の駆動トランス４６の２次巻線４６ｂには第９のコンデンサ４７と第７のダイオード４８が直列に接続されている。
第２の同期整流素子９には第７のダイオード４８がその印加電圧により駆動されるよう接続されている。第７のダイオード４８の両端に誘起される電圧により、第８のダイオード４９を介して第５のコンデンサ３６を充電する。
【００４８】
出力端子１２ａ，１２ｂの電圧は出力電圧検出回路３００に入力されて検出され、ＰＷＭ制御回路１５へフィードバックされるよう構成されている。出力電圧検出回路３００において、出力電圧は第１の検出抵抗５０と第２の検出抵抗５１により分割され、誤差増幅器５３により基準電源５２の基準電圧と比較されて増幅される。増幅された信号は制限抵抗５５を介してフォトカプラ５４へ入力されて、フォトカプラ５４の入力電流が決定される。フォトカプラ５４の出力電流によって、ＰＷＭ制御回路１５のＰＷＭ制御信号が調整される。以上のように構成された出力電圧検出回路３００にりフィードバック回路が構成され、出力電圧が安定化される。
【００４９】
以上のように構成された実施の形態２のスイッチング電源装置について、図４の波形図を参照して、その動作を説明する。
図４において、（ａ）はＰＷＭ制御回路１５から出力され第１のドライブ回路５６を介して第１のスイッチング素子３を駆動するための駆動信号ＶＧ１Ａを示しており、（ｂ）はＰＷＭ制御回路１５から出力され第３のドライブ回路５８を介して第３のスイッチング素子５を駆動するための駆動信号ＶＧ３Ａを示しており、駆動信号ＶＧ３ＡはＰＷＭ制御回路１５から出力された駆動信号ＶＧ１Ａの１８０度位相のずれた信号である。同様に、図４の（ｃ）はＰＷＭ制御回路１５から出力され第１の反転回路１７と第２のドライブ回路５７を介して第２のスイッチング素子４を駆動するための駆動信号ＶＧ２Ａを示しており、（ｄ）はＰＷＭ制御回路１５から出力され第２の反転回路１８と第４のドライブ回路５９を介して第４のスイッチング素子６を駆動するための駆動信号ＶＧ４Ａを示しており、駆動信号ＶＧ４ＡはＰＷＭ制御回路１５から出力された駆動信号ＶＧ２Ａの１８０度位相のずれた信号である。第１のドライブ回路５６から第４のドライブ回路５９はターンオンのタイミングが入力に対して遅れるよう設定されている。駆動信号ＶＧ１Ａ，ＶＧ２Ａは第１のスイッチング素子３と第２のスイッチング素子４が同時にオフ状態となる期間を有するよう設定されている。また、駆動信号ＶＧ３Ａ，ＶＧ４Ａは第３のスイッチング素子５と第４のスイッチング素子６が同時にオフ状態となる期間を有するよう設定されている。図４に示した駆動信号ＶＧ１Ａ，ＶＧ２Ａ，ＶＧ３Ａ及びＶＧ４Ａは、第１のドライブ回路５６から第４のドライブ回路５９の各ドライブ回路から出力された信号を示している。
【００５０】
図４において、（ｅ）は第２のスイッチング素子４の印加電圧波形ＶＤ２を示しており、（ｆ）は第４のスイッチング素子６の印加電圧波形ＶＤ４を示しており、（ｇ）はトランス７０の１次巻線７０ａを流れる電流波形Ｉｐを示している。また、図４において、（ｈ）は第１のスイッチング素子３の印加電圧ＶＤ１を示し、（ｉ）は第１の駆動トランス３２の１次巻線３２ａの電圧波形ＶＴを示し、（ｊ）は第１の同期整流素子８の駆動電圧波形ＶＳＧ１を示し、（ｋ）は第１の駆動トランス３２の１次巻線３２ａの電流波形Ｉｔを示し、そして（ｌ）は第２の同期整流素子９の駆動電圧波形ＶＳＧ２を示している。
【００５１】
実施の形態２において前述の実施の形態１と異なる点は、第１の駆動トランス３２の入力が第３のスイッチング素子５から得られており、第２の駆動トランス４６の入力が第１のスイッチング素子３から得られている。また、トランス７０の励磁インダクタンスと漏れインダクタンスに、第１の駆動トランス３２と第２の駆動トランス４６を介して、第１の同期整流素子８と第２の同期整流素子９のゲート容量が放電できるよう構成されている点である。
【００５２】
以上のように構成された実施の形態２のスイッチング電源装置について、図４の波形図を参照して、その動作を説明する。
ＰＷＭ制御回路１５のＰＷＭ信号ＶＧ１の信号が第１のドライブ回路５６を介して第１のスイッチング素子３に入力され第１のスイッチング素子３がオン状態となると、オン状態である第４のスイッチング素子６を通してトランス７０の１次巻線７０ａに入力電圧が印加される。このとき、トランス７０には漏れインダクタンスと励磁インダクタンスにエネルギーが蓄積される。同時に、第１の駆動トランス３２の１次巻線３２ａと第３のコンデンサ３１の直列回路に入力電圧が印加され、第２の駆動トランス４６の１次巻線４６ａと第８のコンデンサ４５の直列回路の入力が短絡される。
【００５３】
第３のコンデンサ３１と第８のコンデンサ４５は、第３のスイッチング素子５と第１のスイッチング素子３のそれぞれに印加される電圧の直流成分を保持し、交流成分のみを第１の駆動トランス３２の１次巻線３２ａと第２の駆動トランス４６の１次巻線４６ａに印加する。
第１の駆動トランス３２の２次巻線３２ｂに接続されている第４のコンデンサ３３には、第１の駆動トランス３２の２次巻線３２ｂに負電圧が発生した時、第３のダイオード３４を通して充電される。同様に、第２の駆動トランス４６の２次巻線４６ｂに接続されている第９のコンデンサ４７には、第２の駆動トランス４６の２次巻線４６ｂに負電圧が発生した時、第７のダイオード４８を通して充電される。
【００５４】
第１のスイッチング素子３と第３のスイッチング素子５の印加電圧の最小値はゼロであるので、第３のコンデンサ３１と第４のコンデンサ３３の印加電圧および第８のコンデンサ４５と第９のコンデンサ４７の印加電圧は、第１の駆動トランス３２と第２の駆動トランス４６の巻数比に比例した電圧（巻数比が１：１の時は同電圧）になる。したがって、第３のダイオード３４に発生する電圧、即ち第１の同期整流素子８に印加される電圧は、第３のスイッチング素子５の印加電圧と相似波形になる。第１の駆動トランス３２の巻数比を適切に選ぶことにより、第１の同期整流素子８の駆動電圧を所望の値に設定できる。同様に、第２の同期整流素子９に印加される電圧は第１のスイッチング素子３に印加される電圧と相似波形になり、第２の駆動トランス４６の巻数比を適切に選ぶことにより、第２の同期整流素子９を所望の値に駆動可能となる。
【００５５】
以上のように、第１のスイッチング素子３と第４のスイッチング素子６がオン状態となると、第３のスイッチング素子５に入力電圧が印加され、第１の同期整流素子８のゲートにターンオン信号が発生し、第１の同期整流素子８はオン状態になる。このとき、第１のスイッチング素子３の印加電圧はゼロであるので第２の同期整流素子９の駆動電圧はゼロになり、第２の同期整流素子９はオフ状態となる。
トランス７０の１次巻線７０ａに入力電圧が印加されると、トランス７０の２次巻線７０ｂ，７０ｃにもトランス７０の巻数比に応じた電圧が発生し、オン状態である第１の同期整流素子８を通して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。
【００５６】
図４の時刻Ｔ１において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号（駆動信号ＶＧ１Ａ）により第１のスイッチング素子３がオフ状態となると、トランス７０の漏れインダクタンスの影響によりトランス７０の１次巻線７０ａの電流は連続になるので、第２の駆動トランス４６を介して、第２の同期整流素子９のゲート電圧を充電する。そして、第２のスイッチング素子４の両端電圧が低下してゼロになった時、第２のスイッチング素子４のボディダイオードがオン状態となる。同時に、第１の反転回路である第１のインバータ１７によりＰＷＭ波形が反転されて、第２のドライブ回路５７により若干オン信号が遅らされて第２のスイッチング素子４をオン状態とする。このとき、遅れ時間を適切に設定することにより、第２の同期整流素子９の駆動電圧を十分に上昇させた後に第２のスイッチング素子４をオン状態とすることができる。このとき、トランス７０の１次巻線７０ａの電圧はゼロであり、トランス７０に蓄積されたエネルギーは保持される。トランス７０の２次巻線７０ｂ，７０ｃに発生する電圧はゼロになり、トランス７０に蓄積されたエネルギーを連続にするようにオン状態である第１の同期整流素子８と第２の同期整流素子９を介して、インダクタンス素子１０を流れる電流がトランス７０の第１の２次巻線７０ｂと第２の２次巻線７０ｃを分割して流れる。このとき、インダクタンス素子１０と平滑コンデンサ１１の印加電圧はゼロになる。
【００５７】
時刻Ｔ２において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号が第４のドライブ回路５９を介して駆動信号ＶＧ４Ａが入力され、第４のスイッチング素子６をオフ状態とすると、トランス７０に蓄積されていたエネルギーにより第１の駆動トランス３２を介して第１の同期整流素子８のゲート電荷が放電される。
この放電電流はオン状態である第２のスイッチング素子４を介して入力電圧に回生される。このとき、第４のスイッチング素子６の印加電圧は上昇し、第３のスイッチング素子５の印加電圧がゼロになると、第３のスイッチング素子５のボディダイオードがオン状態となる。ＰＷＭ制御回路１５からのＰＷＭ信号のオン信号により第３のドライブ回路５８を介して遅延されたオン信号（駆動信号ＶＧ３Ａ）が第３のスイッチング素子５に印加されると、第３のスイッチング素子５はオン状態になる。このとき、遅延時間を、第１の同期整流素子８の駆動電圧が十分に低下してからオン状態となるように設定することにより、第１の同期整流素子８の放電電流を入力側に回生することが可能になる。
【００５８】
第３のスイッチング素子５がオン状態となるとオン状態である第２のスイッチング素子４を介して、トランス７０の１次巻線７０ａに入力電圧が逆向きに印加される。このとき、第１の同期整流素子８はオフ状態であるが、内蔵するボディダイオードを引き続き電流が流れる。トランス７０の１次巻線７０ａに入力電圧が逆向きに印加されると、トランス７０の１次巻線７０ａの電流は急激に減少する。インダクタンス素子１０の電流に相当する電流が供給されると、第１の同期整流素子８のボディダイオードはオフ状態となるので、トランス７０の２次巻線７０ｂ，７０ｃに電圧が発生し、オン状態である第２の同期整流素子９を介して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。この結果、トランス７０の漏れインダクタンスと励磁インダクタンスに逆向きのエネルギーが蓄積される。
【００５９】
時刻Ｔ３において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号により第３のスイッチング素子５がオフ状態となるとトランス７０の漏れインダクタンスの影響によりトランス７０の１次巻線７０ａの電流は連続になるので、第１の駆動トランス３２を介して、第１の同期整流素子８のゲート電圧を充電し、第４のスイッチング素子６の両端電圧が低下してゼロになった時、第４のスイッチング素子６のボディダイオードをオン状態とする。同時に、第２の反転回路である第２のインバータ１８によりＰＷＭ波形が反転されて、第４のドライブ回路５９により若干オン信号が遅らされて第４のスイッチング素子６をオン状態とする。この時、遅れ時間を適切に設定することにより、第１の同期整流素子８の駆動電圧を十分に上昇させた後に第４のスイッチング素子６をオン状態とすることができる。このとき、トランス７０の１次巻線７０ａの電圧はゼロであり、トランス７０に蓄積されたエネルギーは保持される。トランス７０の２次巻線７０ｂ，７０ｃに発生する電圧はゼロになる。そして、トランス７０の蓄積されたエネルギーを連続にするように、オン状態である第１の同期整流素子８と第２の同期整流素子９を介して、インダクタンス素子１０を流れる電流は、トランス７０の第１の２次巻線７０ｂと第２の２次巻線７０を分割して流れる。このとき、インダクタンス素子１０と平滑コンデンサ１１の印加電圧はゼロになる。
【００６０】
時刻Ｔ４において、ＰＷＭ制御回路１５からのＰＷＭ信号のオフ信号により第２のドライブ回路５７を介して、第２のスイッチング素子４がオフ状態となるとトランス７０に蓄積されていたエネルギーにより第２の駆動トランス４６を介して第２の同期整流素子９のゲート電荷が放電される。この放電電流は、オン状態である第４のスイッチング素子６を介して入力電圧に回生される。このとき、第２のスイッチング素子４の印加電圧は上昇し、第１のスイッチング素子３の印加電圧がゼロになると第１のスイッチング素子３のボディダイオードがオン状態となる。
ＰＷＭ制御回路１５からのＰＷＭ信号のオン信号により第１のドライブ回路５６を介して遅延されたオン信号が第１のスイッチング素子３に印加されると第１のスイッチング素子３はオン状態となる。このとき、遅延時間を第２の同期整流素子９の駆動電圧が十分に低下してから第１のスイッチング素子３がオン状態となるように設定することにより、第２の同期整流素子９の放電電流を入力側に回生することが可能になる。
第１のスイッチング素子３がオン状態となると、オン状態である第４のスイッチング素子６を介して、トランス７０の１次巻線７０ａに入力電圧が逆向きに印加される。このとき、第２の同期整流素子９はオフ状態であるが、内蔵するボディダイオードには引き続き電流が流れる。トランス７０の１次巻線７０ａに入力電圧が印加されると、トランス７０の１次巻線７０ａの電流は急激に増加し、インダクタンス素子１０の電流に相当する電流が供給される。この結果、第２の同期整流素子９のボディダイオードはオフ状態となるので。トランス７０の２次巻線７０ｂ，７０ｃに電圧が発生し、オン状態である第１の同期整流素子８を介して、インダクタンス素子１０と平滑コンデンサ１１の直列回路に電圧が印加される。この結果、トランス７０の漏れインダクタンスと励磁インダクタンスにエネルギーが蓄積される。
【００６１】
実施の形態２のスイッチング電源装置において、上記のオンオフ動作が繰り返される。ＰＷＭ制御回路１５から出力される制御されたＰＷＭ信号により、インダクタンス素子１０と平滑コンデンサ１１の直列回路に印加される期間が変動し、出力電圧の制御が可能である。
以上のように、実施の形態２における第１の同期整流素子８と第２の同期整流素子９の各ゲート容量の充放電に用いたエネルギーは、逐次入力電圧に回生することができる構成であるため、駆動損失をほぼゼロにすることが可能となる。
したがって、本発明の実施の形態２によれば、高効率なスイッチング電源装置を構成でき、損失も小さくできるので放熱構造が不要となり小型化も可能となる。さらに、実施の形態２の構成においては、第１のスイッチング素子３から第４のスイッチング素子６の寄生容量の充放電動作がトランス７０のエネルギー保持能力により可能であり、ターンオン直前にそれらの寄生容量の放電を行い、スイッチング損失を小さくすることが可能である。
【００６２】
実施の形態２においては、トランス７０に蓄えられるエネルギーを第１の同期整流素子８と第２の同期整流素子９の各ゲートの充放電に用いる構成であるため、比較的大きなエネルギーを容易に得ることが可能であり、第１の駆動トランス３２と第２の駆動トランス４６にはエネルギーを蓄積する必要がない。
【００６３】
なお、上記実施の形態２においては、第１のスイッチング素子３と第３のスイッチング素子５の印加電圧を基にして、第１の同期整流素子８と第２の同期整流素子９のオンオフ制御を行う構成であったが、第２のスイッチング素子４と第４のスイッチング素子６の印加電圧を基にし、第１の駆動トランス３２と第２の駆動トランス４６の極性を入れ替えることにより、上記実施の形態２のスイッチング電源装置の動作と全く同じ動作を行うことができる。
【００６４】
実施の形態２においては、フルブリッジコンバータをベースにして動作の説明を行ったが、本発明はこのような構成に限定されるものではない。例えば、トランスを短絡する回路を付加した、ハーフブリッジコンバータ及びプッシュプルコンバータを用いても、上記の実施の形態１，２と同様な動作が可能である。このような構成の場合には、トランスを短絡する回路として、図３に示した第２のスイッチング素子４と第４のスイッチング素子５のオンオフ動作のタイミングに相当する２つのスイッチによる直列回路を用いて構成し、それぞれの２つスイッチに印加される電圧の反転信号により同期整流素子を駆動する。このように構成することにより実施の形態２のスイッチング電源装置と同様の効果が得られる。
なお、本発明は、ブリッジコンバータやプッシュプルコンバータに限らずトランスにエネルギーを蓄積し、その蓄積したエネルギーを用いて、微小な休止期間を有してオンオフ動作を繰り返すよう構成された２つ以上のスイッチング素子の寄生容量の充放電が行うことができる回路に適用することで、駆動トランスにより同期整流素子のゲート駆動を無損失で行うことができるのは言うまでもない。
【００６５】
【発明の効果】
以上、実施の形態について詳細に説明したところから明らかなように、本発明のスイッチング電源装置は次の効果を有する。
本発明によれば、同期整流素子のゲートの充放電を無損失で行いつつ、安定して電圧供給を行い、同期整流の効果を十分に発揮させることができる効率の高いスイッチング電源装置を提供することができる。
本発明のスイッチング電源装置においては、同期整流素子のゲート容量の充放電に用いたエネルギーが逐次入力電圧に回生されるよう構成されているため、駆動損失を実質的にゼロにすることができる。したがって、本発明によれば、高効率なスイッチング電源を構成でき、損失も小さくすることができるため、放熱構造が不要となり小型化を達成することができる。
さらに、本発明のスイッチング電源装置においては、第１のスイッチング素子から４のスイッチング素子の寄生容量の充放電をトランスにおいて行うことができ、ターンオン直前にそれらの寄生容量の放電を行ってスイッチング損失を小さくすることができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１のスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施の形態１のスイッチング電源装置における動作を示す波形図である。
【図３】本発明に係る実施の形態２のスイッチング電源装置の構成を示す回路図である。
【図４】本発明の実施の形態２のスイッチング電源装置における動作を示す波形図である。
【図５】従来のスイッチング電源装置の構成を示す回路図である。
【図６】図５のスイッチング電源装置における動作を示す波形図である。
【符号の説明】
１ 入力直流電源
２ａ、２ｂ 入力端子
３ 第１のスイッチング素子
４ 第２のスイッチング素子
５ 第３のスイッチング素子
６ 第４のスイッチング素子
７ トランス
８ 第１の同期整流素子
９ 第２の同期整流素子
１０ インダクタンス素子
１１ 平滑コンデンサ
１２ａ、１２ｂ 出力端子
１３ 負荷
１４ 補助電源
１５ ＰＷＭ制御回路
１７ 第１のインバータ
１８ 第２のインバータ
１９ 第１のドライブ回路
２０ 第２のドライブ回路
２１ 第３のドライブ回路
２２ 第４のドライブ回路
２３ 第１の抵抗
２４ 第１のコンデンサ
２５ 第１のダイオード
２６ 第１のｐチャネルＦＥＴ
２７ 第２の抵抗
２８ 第２のコンデンサ
２９ 第２のダイオード
３０ 第１のｎチャネルＦＥＴ
３１ 第３のコンデンサ
３２ 第１の駆動トランス
３３ 第４のコンデンサ
３４ 第３のダイオード
３５ 第４のダイオード
３６ 第５のコンデンサ
３７ 第３の抵抗
３８ 第６のコンデンサ
３９ 第５のダイオード
４０ 第２のｐチャネルＦＥＴ
４１ 第４の抵抗
４２ 第７のコンデンサ
４３ 第６のダイオード
４４ 第２のｎチャネルＦＥＴ
４５ 第８のコンデンサ
４６ 第２の駆動トランス
４７ 第９のコンデンサ
４８ 第７のダイオード
４９ 第８のダイオード
５０ 第１の検出抵抗
５１ 第２の検出抵抗
５２ 基準電源
５３ 誤差増幅器
５４ フォトカプラ
５５ 制限抵抗
Claims (7)
- オンオフ動作を繰り返して入力電圧を交流に変換する少なくとも１つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有するトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、
前記同期整流手段のスイッチング動作に必要なエネルギーを蓄積し、前記ＰＷＭ信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、及び
前記ＰＷＭ信号に基づき所望のオフ期間を設定し、並列にダイオードを有し、交互にオンオフ動作を繰り返す２つのスイッチング素子を含む駆動トランス制御回路、
を具備し、
前記駆動トランス制御回路は、前記駆動トランス制御回路がオフ状態のときに、前記駆動トランスに蓄積されたエネルギーにより、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にし、前記トランスに蓄えられたエネルギーにより前記並列に有するダイオードがオン状態となった後で前記スイッチング素子をオン状態にするように構成されたスイッチング電源装置。 - ＰＷＭ信号に基づき所望のオフ期間を設定し、交互にオンオフ動作を繰り返す駆動トランス制御回路を有し、コンデンサを介して駆動トランスを駆動するよう構成された請求項１記載のスイッチング電源装置。
- ブリッジ型またはプッシュプル型のコンバータを有する請求項１または２記載のスイッチング電源装置。
- 微小な休止期間を有しオンオフ動作を繰り返して入力電圧を交流に変換する少なくとも２つ以上のスイッチング手段、
前記スイッチング手段により変換された交流電圧が印加される１次巻線と２次巻線とを有し、励磁エネルギーを蓄積できるよう構成したトランス、
寄生コンデンサを有し、前記トランスの２次巻線に誘起された電圧をスイッチング動作により整流する同期整流手段、
前記同期整流手段により整流された電圧を平滑し出力電圧を形成する平滑手段、
前記出力電圧を制御するＰＷＭ信号を形成し、前記スイッチング手段のオンオフ比を決定するＰＷＭ制御回路、及び
前記トランスの１次巻線に接続され、前記ＰＷＭ信号または前記スイッチング手段に印加される電圧信号に基づき前記同期整流手段をオンオフ駆動する駆動トランス、
を具備し、
前記スイッチング手段の微小オフ期間に、前記トランスに蓄積されたエネルギーにより、駆動トランスを介して、前記寄生コンデンサを充放電させて前記同期整流手段をオン状態又はオフ状態にするように構成したスイッチング電源装置。 - スイッチング手段に印加される電圧をコンデンサを介して駆動トランスの１次巻線に印加するよう構成した請求項４記載のスイッチング電源装置。
- ブリッジ型またはプッシュプル型のコンバータを有する請求項４または５記載のスイッチング電源装置。
- ＰＷＭ制御回路がスイッチング手段によりトランスの１次巻線を短絡し、同期整流手段のスイッチング動作に必要なエネルギーを前記トランスに保持できる期間を有するように制御する請求項６記載のスイッチング電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251031A JP4043321B2 (ja) | 2002-08-29 | 2002-08-29 | スイッチング電源装置 |
| PCT/JP2003/010236 WO2004021554A1 (ja) | 2002-08-29 | 2003-08-11 | スイッチング電源装置 |
| US10/520,984 US7400519B2 (en) | 2002-08-29 | 2003-08-11 | Switching power supply |
| CNB038243733A CN100517931C (zh) | 2002-08-29 | 2003-08-11 | 开关电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251031A JP4043321B2 (ja) | 2002-08-29 | 2002-08-29 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004096812A JP2004096812A (ja) | 2004-03-25 |
| JP4043321B2 true JP4043321B2 (ja) | 2008-02-06 |
Family
ID=31972660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251031A Expired - Fee Related JP4043321B2 (ja) | 2002-08-29 | 2002-08-29 | スイッチング電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7400519B2 (ja) |
| JP (1) | JP4043321B2 (ja) |
| CN (1) | CN100517931C (ja) |
| WO (1) | WO2004021554A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101631A2 (en) * | 2004-04-13 | 2005-10-27 | Koninklijke Philips Electronics N.V. | Flyback converter |
| TWM331249U (en) * | 2007-11-15 | 2008-04-21 | Hipro Electronics Taiwan Co Ltd | Synchronous rectifying control circuitry |
| CN101197540B (zh) * | 2007-12-11 | 2010-06-16 | 艾默生网络能源有限公司 | 一种直流变换器 |
| CN101944853B (zh) * | 2010-03-19 | 2013-06-19 | 郁百超 | 绿色功率变换器 |
| JP4950320B2 (ja) * | 2010-04-16 | 2012-06-13 | Ｔｄｋラムダ株式会社 | スイッチング電源装置 |
| CN102368666A (zh) * | 2011-11-01 | 2012-03-07 | 深圳市禾望电气有限公司 | 一种逆变器及其辅助电源 |
| JP6032357B2 (ja) * | 2013-05-21 | 2016-11-24 | 株式会社村田製作所 | スイッチング電源装置 |
| CN106605357B (zh) * | 2014-09-11 | 2019-04-16 | 株式会社村田制作所 | 电力变换装置 |
| CN106160206A (zh) * | 2015-03-31 | 2016-11-23 | 通用电气公司 | 电源***及能量存储*** |
| US10833511B2 (en) * | 2017-12-07 | 2020-11-10 | National Chung Shan Institute Of Science And Technology | Battery cell management and balance circuit, method, and battery system |
| US11043903B2 (en) * | 2019-03-28 | 2021-06-22 | Tdk Corporation | Power supply and medical system |
| TWI711244B (zh) * | 2019-09-27 | 2020-11-21 | 通嘉科技股份有限公司 | 電源供應器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289359A (en) * | 1991-02-13 | 1994-02-22 | Charles Industries, Limited | DC-DC power converter including sensing means for providing an output when the reserve power of the converter falls below a predetermined amount for a given input voltage |
| US5619403A (en) * | 1992-07-24 | 1997-04-08 | Canon Kabushiki Kaisha | Multi-output power supply apparatus |
| JP3137045B2 (ja) | 1997-09-03 | 2001-02-19 | 日本電気株式会社 | スイッチング電源装置の駆動損失低減方法および装置 |
| US6049471A (en) * | 1998-02-11 | 2000-04-11 | Powerdsine Ltd. | Controller for pulse width modulation circuit using AC sine wave from DC input signal |
| JP4381493B2 (ja) | 1998-03-17 | 2009-12-09 | ソニー株式会社 | 電流共振型スイッチング電源 |
| US6069802A (en) * | 1998-07-31 | 2000-05-30 | Priegnitz; Robert A. | Transformer isolated driver and isolated forward converter |
| JP2000184707A (ja) * | 1998-12-11 | 2000-06-30 | Shindengen Electric Mfg Co Ltd | 同期整流回路 |
| JP2000224848A (ja) * | 1999-01-25 | 2000-08-11 | Samsung Electro Mech Co Ltd | 同期整流器を使用した非対称フライバック回路 |
| JP3339452B2 (ja) * | 1999-03-05 | 2002-10-28 | 株式会社村田製作所 | 絶縁型ｄｃーｄｃコンバータ |
| US6111769A (en) * | 1999-09-24 | 2000-08-29 | Ericsson, Inc. | External driving circuit for bridge type synchronous rectification |
| US6169683B1 (en) * | 1999-10-07 | 2001-01-02 | Ericsson Inc. | Resonant gate drive for synchronous rectifiers |
| US6188592B1 (en) * | 1999-11-05 | 2001-02-13 | Ericsson Inc. | Externally-driven scheme for synchronous rectification |
| US6674658B2 (en) * | 2001-02-09 | 2004-01-06 | Netpower Technologies, Inc. | Power converter including circuits for improved operational control of synchronous rectifiers therein |
| JP4379903B2 (ja) * | 2001-03-23 | 2009-12-09 | Ｔｄｋラムダ株式会社 | スイッチング電源装置 |
| US6452818B1 (en) * | 2001-08-27 | 2002-09-17 | Anastasios A. Simopoulos | Self driven active clamp |
| US6650169B2 (en) * | 2001-10-01 | 2003-11-18 | Koninklijke Philips Electronics N.V. | Gate driver apparatus having an energy recovering circuit |
| US6771518B2 (en) * | 2002-08-26 | 2004-08-03 | Potentia Semiconductor, Inc. | DC converters |
-
2002
- 2002-08-29 JP JP2002251031A patent/JP4043321B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-11 WO PCT/JP2003/010236 patent/WO2004021554A1/ja active Application Filing
- 2003-08-11 CN CNB038243733A patent/CN100517931C/zh not_active Expired - Fee Related
- 2003-08-11 US US10/520,984 patent/US7400519B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004096812A (ja) | 2004-03-25 |
| CN100517931C (zh) | 2009-07-22 |
| CN1689217A (zh) | 2005-10-26 |
| WO2004021554A1 (ja) | 2004-03-11 |
| US20060083029A1 (en) | 2006-04-20 |
| US7400519B2 (en) | 2008-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7499299B2 (en) | Method and apparatus for reducing body diode conduction of synchronous rectifiers | |
| US7522429B2 (en) | DC-DC converter | |
| JP5556859B2 (ja) | 電流共振型ｄｃｄｃコンバータ | |
| US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
| US20080043506A1 (en) | Dc-ac converter | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| JP4043321B2 (ja) | スイッチング電源装置 | |
| JP6241334B2 (ja) | 電流共振型ｄｃｄｃコンバータ | |
| JP6281748B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2013015214A1 (ja) | スイッチング電源 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP2003134817A (ja) | 電源装置 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| JP5169679B2 (ja) | 共振型電力変換装置 | |
| JP4529181B2 (ja) | スイッチング電源装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP5042880B2 (ja) | スイッチング電源装置 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP2010246314A (ja) | ハーフブリッジ型ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050523 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4043321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |