JP5038885B2 - 高電圧ｐｍｏｓトランジスタの製造方法 - Google Patents

高電圧ｐｍｏｓトランジスタの製造方法 Download PDF

Info

Publication number
JP5038885B2
JP5038885B2 JP2007500185A JP2007500185A JP5038885B2 JP 5038885 B2 JP5038885 B2 JP 5038885B2 JP 2007500185 A JP2007500185 A JP 2007500185A JP 2007500185 A JP2007500185 A JP 2007500185A JP 5038885 B2 JP5038885 B2 JP 5038885B2
Authority
JP
Japan
Prior art keywords
region
drain
type conductive
well
conductive well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007500185A
Other languages
English (en)
Other versions
JP2007535139A5 (ja
JP2007535139A (ja
Inventor
クナイプ マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of JP2007535139A publication Critical patent/JP2007535139A/ja
Publication of JP2007535139A5 publication Critical patent/JP2007535139A5/ja
Application granted granted Critical
Publication of JP5038885B2 publication Critical patent/JP5038885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、アイソレーションされたゲート電極と、ｎ形ウェル内のｐ形導電ソース領域と、ｎ形ウェル内に配置されているｐ形導電ウェル内のｐ形導電ドレイン領域とを備えている高電圧（ハイボルト）ＰＭＯＳトランジスタに関する。
それ自体公知の、集積回路における高電圧トランジスタの製造により通例は、所望の電圧領域に対する最適化されたトランジスタが実現される。所望の電圧領域は１０Ｖないし１５０Ｖ以上および更にそれを超えて延びている可能性がある。典型的な用途は、論理回路エレメントの他にバッテリー電圧レベルに対するおよび障害パルス（バースト）に対するスイッチも設けられなければならないオートモビール技術である。これら高電圧トランジスタは基本的にプロセスにより、これらが３．３Ｖないし５Ｖの使用領域を有するＣＭＯＳ回路に対して使用されるように製造可能である。しかしこの製造は煩雑で高価である。その理由は多数の付加的なマスクおよびプロセスステップが必要であるおよび／または高電圧トランジスタの大きな所要スペースが結果として必要になるからである。
バーチカル高電圧トランジスタは通例、厚さおよび濃度が所望の電圧領域に対して最適化されなければならないエピタキシー層において生成される。層厚は１０μｍまたはそれ以上になる可能性があり、それは煩雑なエピタキシー析出によってしか実現可能でない。必要な埋設される層（buried layer）、そのドーピングおよびエピタキシー層（sinker）によるコンタクト形成のために、高電圧トランジスタに必要ないくつか特有のプロセスステップが要求される。トランジスタ面、すなわちそのラテラル方向の拡がりを最適化するために、エピタキシー層の厚さは所望の電圧レベルに整合される必要がある。
高電圧トランジスタをラテラルトランジスタとしてロジックトランジスタに対する低電圧プロセスとの関連において製造する試みでは別の困難がある。すなわち電界強度は、最高の電界強度が最も集中的に高くなるところで、集積回路の誤機能または破壊を来す可能性がある絶縁破壊が生じないように制御されなければならない。通例このような要求は、高電圧トランジスタに対する大きな所要スペース、ひいては高い製造コストを発生することになる。
ＥＰ０９７３２０５Ａ２にはドレイン拡張部を備えた高電圧ＭＯＳトランジスタが記載されており、ここではドレイン帯域の下方に埋め込まれているｎウェルは設けられているドレインの下方よりも僅かな深度を有している。ｐ形導電ウェルの深度はドレイン拡張部の領域において、設けられているドレインの下方よりも大きい。ｎウェルの最も浅いところとｐウェルの最も深いところとは相互にずれている。
文献 R. Stengl および U. Goesele 著："Variation of lateral Doping - A New Concept to Avoid High Voltage Sreakdown of Planar Junctions"（International Electron Devices Meeting, Technical Digest, 1. 〜 4. Dezember 1985, page 154 〜 157）（XP002013050）には、生成すべきウェルの中央領域と縁領域との間において部分的に付加的なカバー部が設けられている、ｐ形導電ウェルを製造するためのマスキングが記載されている。
ＵＳ６４５５８９３Ｂ１から、比較的僅かなスペースを必要とするラテラルな高電圧トランジスタが必要である。というのは、高ドーピングされたドレインにおいて発生する電界強度は僅かにドーピングされているドレイン拡張部およびフィールドプレートを用いて低減されるからである。このトランジスタは１μｍより僅かなストラクチャ幅を有するＣＭＯＳプロセスに対しても使用可能である。しかしこの刊行物には、トランジスタの耐圧が制限されていることが述べられている。その理由は、ドレイン拡張部の縁領域における逆行する（retrograde）インプランテーションプロフィールにより、あまり適していないドーピングパターンが生じるからである。
本発明の課題は、改善されたラテラルな高電圧トランジスタ、相応のウェルに対するマスクもしくはマスキング並びにウェルの製造方法を提供することである。
本発明はこの課題を独立請求項の特徴部分に記載の構成によって解決するものである。本発明の実施の形態はその他の請求項に記載されている。
本発明の高電圧ＰＭＯＳトランジスタは、それがそれ自体所望の高電圧領域用には設定されていないそれ自体通例の低電圧プロセスによってほんの僅かな付加コストをかけるだけ製造可能であるという利点を有している。これにより、高電圧トランジスタおよび低電圧トランジスタの組み合わせにより改善された高電圧特性が得られるが、相応のトランジスタの低電圧特性が妨害されないことが保証される。殊にそれ故に本発明の高電圧トランジスタは比較的高い作動電圧が許容されているという利点を有している。
本発明は、設定されている高い電圧においてｐウェルから基板への絶縁破壊が行われることはないという別の利点を有している。
更に本発明は、ドレインコンタクトが強い負の電圧によってソースにバイアスされているとき、ｐウェルのドレイン下方の臨界電界強度は低減されているという別の利点を有している。
本発明の実施形態において、ストラクチャの表面における電界強度が低減されているという利点がある。これはＲＥＳＵＲＦ効果として周知である（RESURF は"REduced SURface Field"に相応する）。
更にドリフト区間として用いられるｐウェルの上方に、フィールド酸化物に配置されているフィールドプレートが設けられている。
本発明の別の実施形態では、電界強度が更に、フィールド酸化物上のフィールドプレートにバイアホールを用いて電気的に接続されておりかつドレインの方向においてフィールド酸化物を介して延在している第１の金属化レベルの金属化層を用いて制御される。
本発明は、請求項に記載のマスクもしくはマスキングによりｎウェルもしくはｐウェルにおけるキャリア濃度がドレイン下方の臨界領域に集中化されるという別の利点を有する。
更に、本発明は、トランジスタヘッド、すなわちドレイン下方の縁領域に、設定されている電圧に対して最適化されているｎウェル領域もしくはｐウェル領域を製造するための方法が可能になるという利点を有している。
次に本発明を図面の各図の実施例に基づいて詳細に説明する。各図は本発明を分かり易く説明するためにだけ用いられるものであって、略示されているにすぎず、縮尺通りに示されているわけではない。同じエレメントまたは同じ作用するエレメントは同じ参照符号が付されている。その際：
第１図は本発明の高電圧ＰＭＯＳトランジスタの断面を略示し、
第２図はｎウェル、殊にトランジスタヘッドにｎウェルを製造するためのマスクの一部を略示し、
第３図はｐウェルを製造するためのマスキングの一部を略示し、
第４図は従来技術に依拠している高電圧ＰＭＯＳトランジスタを略示している。
本発明を説明するために分かり易くするためにまず図４を用いる。ここには冒頭に述べた従来技術の発展形態が示されている。図４に示されているように、基板４１０にｎ形ドーピングウェル４１１が配置されている。ｎウェル４１１内に高ドーピングされたｐ形導電領域４１５がソース接続端子として設けられている。その隣に高ドーピングされたｎ形で導電領域４１６が配置されている。これはアース接続端子（ボデー）として用いることができる。ソース領域４１５の反対の方の側にはチャネル帯域Ｋが続いている。チャネル帯域を介して、ゲート酸化物４１７によって絶縁されて、例えばポリシリコンから成るゲート電極４１８が配置されている。
ドレインの方向にフィールド酸化物領域４１３が設けられている。これは高ドーピングされたｐ形導電ドレイン４１４を収容するためのウィンドウを有している。ドレイン４１４およびフィールド酸化物領域４１３の下方にｎ形ドーピングされたウェル４１１内にｐ形ドーピングされたウェル４１２が配置されている。ｐ形ドーピングされたウェルはラテラルにチャネル領域にまで延在している。ゲート電極４１８はドレインの方向にフィールド酸化物４１３の領域の上にまで延長されている。ｐウェルの上方に存在するこの領域は電界を制御するためのフィールドプレートとして用いられる。ドレイン４１４とチャネルＫとの間のｐウェルの領域はキャリアに対するドリフト領域としておよびラテラル方向においては電界を低減するために用いられる。
実施例において高電圧ＰＭＯＳトランジスタはラインＬに対して対称的である。ドレイン４１４の下方でバーチカル方向において、ＰＭＯＳトランジスタに対する対称ラインとして用いられる破線Ｌに沿って点Ａ″、Ｂ″およびＣ″が図示されている。ドレインに高電位が加わる場合、距離Ａ″−Ｂ″はｐウェル４１２と基板４１０との間にパンチが起こらないように選定されなければならない。同時に距離Ａ″−Ｃ″は、ドレインコンタクト４１４がハイ電位からロー電位（基板電位）に移行するとき、点Ａ″に発生する臨界電界強度が低減されているように選定されなければならない。
図４において更に、トランジスタの製造期間のｎウェルおよびｐウェルの製造が図示されている。その際第１のステップにおいて基板４１０にｎイオンによる大面積のインプランテーションが実施される。このために上述したトランジスタの領域においてマスクが設けられていない。これは均一に分配された矢印および参照符号Ｉｎによって示される。
それから後続のステップにおいてｐウェル４１２が製造される。このためにマスクＭｐによりｎウェル４１１の、チャネルおよびソース帯域が収容されるべきである領域がカバーされる。マスクＭｐのウィンドウの均一な矢印によって実施される、ｐイオン、例えばホウ素イオンのインプランテーションＩｐを用いてまず、インプランテーション領域が生成される。後続の熱的なステップにおいて、例えばフィールド酸化物の生成の際にｐイオンが拡散され、その結果ｐウェル４１２が生じる。上に挙げたＵＳ６４５５８９３号に対して、チャネルおよびフィールド酸化物の下方に、図４に示されているようなウェルストラクチャが生じるという利点が得られる。これら領域の下方の縁領域において均一なドーピング経過、ひいては良好なフィールド制御が生じる。
図４の実施例においてｐ形導電基板４１０とｎウェル４１１との間のｐｎ接合はほぼ扁平である。同様に、ウェル４１２とｎウェル４１１との間のｐｎ接合もドレイン４１４の下方において非常に扁平である。距離Ａ″−Ｃ″は、インプランテーション後の拡散ステップによって調整設定される。この距離は必要である。というのは、点Ａ″の領域における空間電荷帯域はドレイン４１４のｐ＊領域にまで延在してはならないからである。同時に、基板とｐウェル４１２との間のパンチを妨げるために予め定めた距離Ａ″−Ｂ″が決められている。
図１において、図４に比して大幅に改善されているウェル形状について説明する。図１に示されているように、基板１０にｎドーピングされたウェル１１が配置されている。これは表面にソースもしくはソース接続端子としての高ドーピングされたｐ形導電帯域１５を含んでいる。ソース領域１５の隣に、高ドーピングされたｎ形導電領域１６が設けられている。この領域を介してアース接続（ボデー）を行うことができる。
ソース領域１５から高ドーピングされたｐ形ドレイン領域１４の方向においてまず、チャネルＫ並びにｐドーピングされたウェル１２が続く。ウェル１２はドレイン拡散１４の下方深くおよびフィールド酸化物領域１３の下方にラテラルに延在している。実施例においてｐウェル１２の縁領域はゲート電極１８の下方まで延びている。ゲート電極はゲート酸化物１７を用いて２つのウェル１１および１２並びにソース１５からアイソレーションされている。
ゲート電極１８は例えばポリシリコン層として実現されておりかつゲート１８からフィールド酸化物１３までドレイン１４の方向に延在している。このようにこの高ドーピングされた延長されたゲート電極がウェル１２の上方に配置されている場合、これはウェル１２の縁領域における電界の制御のためのフィールドプレートとして用いられる。より高いレベル、実施例において金属１レベルにおいて、ポリシリコンフィールドプレートの上方に金属層１９が設けられている。この層はフィールド酸化物の上方においてゲートとドレインの間において更にドレイン１４の方向に延在している。金属層１９はゲート電極１８とバイアホール２０を用いて接続されている。
図１においてドレイン領域の下に扁平なｐドーピングされたウェル２１が図示されている。これはそれ自体必要ないが、有利にもトランジスタにおいて特別高い電圧に対して生成される。この扁平なｐウェル２１は典型的には、ホウ素および１５０ｋｅＶを下回るエネルギー並びに約１０１３ｃｍ−３を用いた逆行ウェルとして実現される。短いドライブインステップが実施される。ｐウェル領域はシリコン上表面下方０．５μｍのところで終わっている。このウェルは、ドレインドーピングより低くかつｐウェル１１のドーピングより高い濃度をこのウェル領域に引き起こす。それ故にドーピングはドレイン拡散から基板の方向において均一に減少し、これにより電界強度の過度の高まりまたは絶縁破壊は回避される。
そこで本発明によれば、ｐウェル１２のウェル底部がドレイン接続部１４の下方においてフィールド酸化物１３およびゲート電極１８の下方よりも深くｎウェル１１内に延在しているようになっている。同時にｎウェル１１のウェル底部はドレイン接続部１４の下方においてウェルのその他の領域におけるよりも僅かな深さを以て基板１０内に延在している。
ｐウェル領域１２の異なった深さの拡散はｎウェル１１の拡散によって制御される。すなわちｎウェル１１はドレイン帯域１４の下方の領域において例えばソース帯域の下方の領域におけるよりも低い濃度を有している。ｎウェルにおけるラテラル方向での濃度差により、ｐウェル１２が異なった強さで拡散することができるのである。こういう意味でｐウェルの拡散はｎウェルの拡散によって制御される。この理由からｐウェルはドレインの下方において深く、チャネルの近傍におけるよりも一層深くｎウェルに入り込んでいる。何故ならチャネルの近傍においてｎウェル１１はより高い抗ドーピング特性を有しているからである。
ドレイン１４に向かう途上でのキャリアに対するドリフト領域として用いられるｐウェル１２の成形により、扁平な底部を有するウェルに比べて、より大きな距離Ａ′−Ｃ′、すなわちドレインの下方でのより大きな深さが生じ、これにより早期の絶縁破壊が妨げられる。チャネルに向かうラテラルな方向においてドレイン領域１４の高い電界強度は延長されたゲート電極１８および金属層１９から成るフィールドプレートの作用によって低減される。その際金属層１９は集積回路に対して標準的に使用される第１の金属化レベルに属している。同様にそれ自体公知のプロセスステップによっても、金属層１９とポリシリコン電極１８との間にバイアホール２０が作製される。金属層１９をフィールドプレート機能に関連付けることにより、金属層１９をゲート電極１８からドレイン１４の方向に、ゲート電極１８を延長しただけの場合に許容されるよりもずっと奥に持っていることが可能になる。その理由はこの領域においてｐウェル１２と金属層１９との間の距離が比較的大きいからである。このようにして低減された表面電界強度が生じる（RESURF=REduced SURface Field）。
ｐウェル１２のドリフト領域における低減されたドーピング濃度は付加的に、ｐインプランテーションに対して使用されるマスキングにより制御される。マスキングについては以下に図３に基づいて説明する。
図１の高電圧ＰＭＯＳトランジスタにおいて一方において絶縁耐力が点Ａ′およびＣ′間の大きな距離に基づいて高められかつ他方において距離Ａ′−Ｂ′はｐウェル１２から基板１０へのパンチが妨げられる程度に大きいことが示されている。
次に相応のマスクもしくはマスキングを用いたウェル１１および１２の製造について説明する。マスクもしくはマスキングの製造は半導体技術において通例使用される材料および方法によって行われる。図１のトランジスタストラクチャに対して、半導体基体においてまず、フィールド酸化物領域１３およびソースおよびゲートもしくはボデーに対する別の高ドーピングされた領域が製造される前に、ｎウェル１１およびその後にｐウェル１２が製造される。
第１のステップとして、ドーピングされていないウェハにマスクＭｎが製造される。これは図１のトランジスタストラクチャの上方に原理的に示されている。その際マスクは、イオンプランテーションを可能にしない領域２１および２２が生じるように被着される。引き続いてウィンドウＷｎ並びにマスク部分２２の外側にある領域によりイオンプランテーションＩｎが実施され、その際３００ｋｅＶのエネルギーおよび有利には８．３×１０１２ｃｍ−３の用量を有する燐イオンがインプランテーションされる。有利には、熱拡散の期間に例えばヒ素イオンより動きのいい燐イオンがインプランテーションされるので、その場合には斜線が施されている領域２１および２２を除いてウェル１１に燐ドーピングの比較的均一な分布が生じる。
その際使用のマスクは原理的に図２に示されている。マスキング２１はドレインの中央領域をカバーしている。このドレインカバー部２１から距離をおいて別のカバー部２２が設けられている。これは設けられているドレイン帯域と設けられているソース拡散部との間にある。図２の実施例においてこの別のカバー部はストライプ形状に実現されている。図１に略示されているマスクＭｎはライン１Ａおよび１Ｂに沿った図２のマスクの横断面として示されているものである。
その際図２においてトランジスタヘッドＴＫとして特徴付けられておりかつ図１において図平面に対して垂直である、トランジスタの外側領域は、まずドレインカバー部２１が２倍のＦだけ拡幅されかつそれからドレインカバー部が半円形状にトランジスタヘッドに向かって終わっているような形状になっている。相応の手法においてドレインとソースとの間にストライプ形状に置かれている領域はドレインカバー部に対して間隔をおいて同様に円部分として配置されている。勿論、トランジスタヘッドの領域においてドレインカバー部および別のカバー部２２が円形である必要はない。部分的に直線的に延在している多角形状部分つなげて置いて、トランジスタヘッドのマスク部分が形成されるようにすることも同じようにできる。
ｎウェル１１に続いてｐウェル１２も同様にマスキングＭｐによりインプランテーションされる。図１には同様に、箇所１Ａ−１Ｂでの断面が示されている。設けられているｐウェル１２の領域の外側に全面的なマスキング２３が設けられている。設けられているｐウェルの領域においてまずウィンドウＷｐが生成される。ここには、ドレイン領域の方向に円錐形状に延びておりかつ相互に離間して隣接しているカバー領域２４が設けられている。円錐形状のカバー部の狭幅側は部分マスキング２３から間隔をおいて始まりかつそれから、設けられているドレイン領域もしくはトランジスタの中央領域Ｚの方向に円錐形状に拡大している。その際円錐形状の領域の間に、インプランテーションを行うことができる領域が開いている。設けられているｐウェルの中央領域Ｚはカバーされていない。
図３のマスクは、ドレイン帯域の領域におけるｐインプランテーションの用量が少なくなるように、領域２４および２５により、円錐形状または円筒形状のマスキングストライプを用いて有効なインプランテーション面を低減する。このことは必要である。というのは、ドレイン帯域の領域においてｎウェルの一層低いドーピング、ひいてはｎウェルの一層低いゲートドーピングが存在しているからである。
トランジスタの端面側の領域でのトランジスタヘッドＴＫの領域に、複数の円弧形状でかつ相互に間隔をおいて延在しているカバーストライプ２５が配置されている。これらカバーストライプは図３の実施例ではほぼ平行に延在している。
マスキングによってカバーされていない開いている領域Ｗｐによって、引き続きｐイオン、例えばホウ素イオンによるインプランテーションＩｐが行われる。このインプランテーションは２つのステップにおいて、最初例えば３００ｋｅＶのエネルギーおよび５×１０１２ｃｍ−２の用量でおよび第２のステップにおいて例えば１５０ｋｅＶのエネルギーおよび同様に５×１０１２ｃｍ−２の用量で行われる。勿論、エネルギーも用量も使用の製造プロセスのタイプによって変えることができる。その際上に挙げた用量はストラクチャ幅０．３５μｍを有するテクノロジーにおけるプロセスに関連している。
例えばホウ素を用いたインプランテーションにより有効ｐドーピングはドレイン領域近傍において最小である。そこにおいて円錐形状のマスク部分２４は殆ど接触しておりかつこうしてこの領域において僅かなｐイオンしかシリコン内に侵入しないからである。しかしポテンシャル分布にとって決定的なのは正味ドーピングである。ｎウェルは同様にドレイン領域において僅かなドーピングを有しているので、ｐドーピングの現象はマスキング部分２４により対抗的に補償される。ドレインコンタクトの直接下方で、ｐウェルは最も深い。ｐｎ接合はそこからソースの方向に表面まで移動する。
ｐウェル１２に対する図３のマスキングにより、ソースおよびドレイン間の領域においてほぼ均一なポテンシャル低下が形成されることになる。その際ソースとドレインの間で異なって特徴的なドリフトドーピングチャネルが生成される。このチャネルにおいてソースからドレインへの電流が矢印Ｓの方向に流れる。
ｎウェルおよびｐウェルに対するインプランテーションに続いて温度ステップが行われる。それは、それぞれのウェル内のドーピング材料原子の分配が、それが所望の機能を果たすように生じることを保証するものである。このことは固有の拡散ステップによるが例えばフィールド酸化物領域１３の製造との関連においても行うことができる。全体としてマスキングステップおよびｐウェル１２のインプランテーションの作用効果として現れるのは、バーチカル方向においてもラテラル方向においても、絶縁破壊を来す可能性がある電界強度の過度の高まりが発生しないように電界が調整設定されることである。これにより５Ｖまでの電圧に対して構想されている低電圧プロセスにおいて、５０Ｖおよびそれ以上の作動電圧によって作動することができる本発明の形式の高電圧ＰＭＯＳトランジスタが生成される。
本発明の高電圧ＰＭＯＳトランジスタの断面略図 トランジスタヘッドにｎウェルを製造するためのマスクの一部の略図 ｐウェルを製造するためのマスキングの一部の略図 従来技術の高電圧ＰＭＯＳトランジスタの略図

Claims (10)

  1. 高電圧ＰＭＯＳトランジスタのｎ形導電ウェル（１１）およびｐ形導電ウェル（１２）を製造するための方法であって、
    前記高電圧ＰＭＯＳトランジスタは、ｎ形導電ウェル（１１）内のｐ形導電ソース領域（１５）と、ｎ形導電ウェル（１１）内に配置されているｐ形導電ウェル（１２）内のｐ形ドレイン領域（１４）とを有しており、
    ドレイン領域（１４）の下方のｎ形導電ウェルの深さ（Ａ′−Ｂ′）がソース領域（１５）の下方のｎ形導電ウェルの深さより浅くなるように、かつｐ形導電ウェルの深さ（Ａ′−Ｃ′）が、ドレイン領域（１４）の下方において最大となるように、かつｐ形導電ウェル（１２）がドレイン領域（１４）においてトランジスタチャネル（Ｋ）に向かう外側領域よりも高くドーピングされるように、マスク（Ｍｎ，Ｍｐ）によるマスキングを用いてイオンのインプランテーションを行う方法において、
    ｎ形導電ウェルを形成するイオンのインプランテーションは、ドレイン領域の下方におけるｎ形導電ウェルの深度がソース領域の下方のｎ形導電ウェル領域における深度よりも浅くなるように行われ、
    前記ｎ形導電ウェルを形成するイオンのインプランテーションの際に用いるマスク（Ｍｎ）は、ドレイン領域を覆うドレインカバー部（２１）を有しており、
    前記ドレインカバー部（２１）によってウェハのドレイン領域が形成される領域がカバーされ、かつ前記ドレインカバー部（２１）から距離をおいて、ウェハのドレイン領域およびソース領域が形成される位置の間を覆う別のカバー部（２２）を有していることを特徴とする方法。
  2. 前記別のカバー部（２２）はストライプ形状に形成されている請求項１記載の方法。
  3. 前記ドレインカバー部（２１）は、円弧状又は多角形状であるトランジスタヘッドの領域（ＴＫ）と矩形状である領域とからなり、前記ドレインカバー部における前記トランジスタヘッド（ＴＫ）の領域は矩形状領域よりも拡幅されている請求項１または２記載の方法。
  4. 前記ドレインカバー部（２１）は前記トランジスタヘッド（ＴＫ）の領域が円弧状である請求項１から３までのいずれか１項記載の方法。
  5. 前記別のカバー部（２２）は、前記トランジスタヘッドの領域において、前記トランジスタヘッドの領域に対して間隔をおいて前記ドレインカバー部の形状に沿って配置されている請求項３または４記載の方法。
  6. ｐ形導電ウェルを形成するイオンのインプランテーションの際に用いるマスク（Ｍｐ）には、前記ドレインカバー部に対応する中央領域（Ｚ）と生成すべきｐ形導電ウェルの縁領域との間において部分的に付加的なカバー部（２４，２５）が設けられており、該付加的なカバー部のうち前記ドレインカバーにおける矩形状領域と対向する部分（２４）は、ソース領域からドレイン領域の方向に向かって拡幅されておりかつ相互に離間している複数の領域からなる請求項１から５のいずれか１項記載の方法。
  7. 前記付加的なカバー部のうち前記ドレインカバーにおける矩形状領域と対向する部分（２４）はドレインカバー領域に対向する部分が下底となる台形が複数配置されている請求項６記載の方法。
  8. 前記付加的なカバー部のうち前記トランジスタヘッドの領域と対向する部分（２５）は、相互に離間し前記トランジスタヘッドの領域の外形に沿って延在するストライプである請求項６または７記載の方法。
  9. 前記付加的なカバー部のうち前記トランジスタヘッドの領域と対向する部分（２５）は、円弧状に延在している複数のストライプである請求項８記載の方法。
  10. 前記付加的なカバー部のうち前記トランジスタヘッドの領域と対向する部分（２５）は、少なくとも部分的に平行に延在している請求項９記載の方法。
JP2007500185A 2004-02-27 2005-02-28 高電圧ｐｍｏｓトランジスタの製造方法 Expired - Fee Related JP5038885B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004009521.3A DE102004009521B4 (de) 2004-02-27 2004-02-27 Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102004009521.3 2004-02-27
PCT/EP2005/002112 WO2005083794A2 (de) 2004-02-27 2005-02-28 Hochvolt-pmos-transistor

Publications (3)

Publication Number Publication Date
JP2007535139A JP2007535139A (ja) 2007-11-29
JP2007535139A5 JP2007535139A5 (ja) 2010-10-28
JP5038885B2 true JP5038885B2 (ja) 2012-10-03

Family

ID=34853760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500185A Expired - Fee Related JP5038885B2 (ja) 2004-02-27 2005-02-28 高電圧ｐｍｏｓトランジスタの製造方法

Country Status (7)

Country Link
US (1) US7663203B2 (ja)
EP (1) EP1719184B1 (ja)
JP (1) JP5038885B2 (ja)
KR (1) KR100826714B1 (ja)
CN (1) CN101124680B (ja)
DE (1) DE102004009521B4 (ja)
WO (1) WO2005083794A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1852916A1 (en) 2006-05-05 2007-11-07 Austriamicrosystems AG High voltage transistor
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf
US20090111252A1 (en) * 2007-10-30 2009-04-30 United Microelectronics Corp. Method for forming deep well region of high voltage device
DE102009053065A1 (de) 2009-11-13 2011-05-19 Austriamicrosystems Ag Hochvolttransistor, ESD-Schutzschaltung und Verwendung eines Hochvolttransistors in einer ESD-Schutzschaltung
EP2402998B1 (en) * 2010-07-01 2020-04-08 ams AG Method of producing a p-channel LDMOS transistor
US9077365B2 (en) 2010-10-15 2015-07-07 S.C. Johnson & Son, Inc. Application specific integrated circuit including a motion detection system
DE102011009487B4 (de) 2011-01-26 2017-10-19 Austriamicrosystems Ag Asymmetrischer Hochvolt-JFET und Herstellungsverfahren
DE102011056412B4 (de) * 2011-12-14 2013-10-31 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
CN103280460B (zh) 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
EP2876686B1 (en) * 2013-11-22 2019-03-20 ams AG High-voltage semiconductor device and method of producing the same
DE102014009980B4 (de) 2014-07-03 2019-03-21 Elmos Semiconductor Aktiengesellschaft MOS-Transistor mit hoher Ausgangsspannungsfestigkeit und niedrigem Ein-Widerstand (Ron)
KR102313728B1 (ko) * 2018-04-09 2021-10-15 주식회사 키 파운드리 접합 트랜지스터와 고전압 트랜지스터를 포함한 반도체 소자
CN106601819B (zh) * 2017-01-04 2019-06-11 上海华虹宏力半导体制造有限公司 Pldmos器件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02172220A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd イオン打込み方法
JP3206026B2 (ja) * 1991-07-19 2001-09-04 富士電機株式会社 高電圧用ｍｉｓｆｅｔを備える半導体装置
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
JPH05172220A (ja) 1991-12-18 1993-07-09 Daihatsu Motor Co Ltd 変速機のリバースアイドラギヤ潤滑構造
JPH05304169A (ja) * 1992-04-28 1993-11-16 Nec Corp 半導体装置の製造方法
JP2997377B2 (ja) * 1993-01-06 2000-01-11 シャープ株式会社 半導体装置及びその製造方法
JPH0730107A (ja) * 1993-07-13 1995-01-31 Sony Corp 高耐圧トランジスタ及びその製造方法
US5512495A (en) * 1994-04-08 1996-04-30 Texas Instruments Incorporated Method of manufacturing extended drain resurf lateral DMOS devices
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP3185656B2 (ja) * 1996-03-22 2001-07-11 富士電機株式会社 横型電界効果トランジスタおよびその製造方法
JP3061023B2 (ja) * 1997-11-28 2000-07-10 日本電気株式会社 半導体装置
JPH11297996A (ja) * 1998-04-08 1999-10-29 Sony Corp 半導体装置およびその製造方法
US6455893B1 (en) 1998-06-26 2002-09-24 Elmos Semiconductor Ag MOS transistor with high voltage sustaining capability and low on-state resistance
US6111291A (en) * 1998-06-26 2000-08-29 Elmos Semiconductor Ag MOS transistor with high voltage sustaining capability
KR100300069B1 (ko) * 1999-05-10 2001-09-26 김영환 반도체 소자 및 그 제조방법
SE519382C2 (sv) * 2000-11-03 2003-02-25 Ericsson Telefon Ab L M Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana
GB2374456A (en) * 2000-12-09 2002-10-16 Esm Ltd High-voltage metal oxide semiconductor device and method of forming the device
US6468870B1 (en) * 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
JP2002353444A (ja) * 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JPWO2003092078A1 (ja) * 2002-04-25 2005-09-02 サンケン電気株式会社 半導体素子及びその製造方法
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil

Also Published As

Publication number Publication date
CN101124680B (zh) 2010-06-16
US7663203B2 (en) 2010-02-16
DE102004009521A1 (de) 2005-09-15
EP1719184B1 (de) 2018-08-29
EP1719184A2 (de) 2006-11-08
US20070278573A1 (en) 2007-12-06
DE102004009521B4 (de) 2020-06-10
WO2005083794A3 (de) 2005-12-15
WO2005083794A2 (de) 2005-09-09
CN101124680A (zh) 2008-02-13
KR100826714B1 (ko) 2008-04-30
KR20060121983A (ko) 2006-11-29
JP2007535139A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
JP5038885B2 (ja) 高電圧ｐｍｏｓトランジスタの製造方法
JP2007535139A5 (ja)
US7125777B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US7368785B2 (en) MOS transistor device structure combining Si-trench and field plate structures for high voltage device
US10461182B1 (en) Drain centered LDMOS transistor with integrated dummy patterns
JP4384224B2 (ja) 高圧接合型電界効果トランジスタ
KR100825466B1 (ko) 고전압 ｎｍｏｓ 트랜지스터 및 그것의 제조 방법
JP2017527110A (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
US8129782B2 (en) High-voltage transistor and method for its manufacture
US9105712B1 (en) Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask
US6445048B1 (en) Semiconductor configuration having trenches for isolating doped regions
JP2011243919A (ja) 半導体装置およびその製造方法
US9786779B2 (en) High voltage double-diffused MOS (DMOS) device and method of manufacture
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP5543253B2 (ja) 半導体装置及びその製造方法
KR20110079021A (ko) 반도체 소자 및 그의 제조방법
US20220102485A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR101842318B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100817

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5038885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees