JP5035336B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5035336B2 JP5035336B2 JP2009508748A JP2009508748A JP5035336B2 JP 5035336 B2 JP5035336 B2 JP 5035336B2 JP 2009508748 A JP2009508748 A JP 2009508748A JP 2009508748 A JP2009508748 A JP 2009508748A JP 5035336 B2 JP5035336 B2 JP 5035336B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- hydrogen barrier
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
先ず、本発明の第1の実施形態について説明する。図1A乃至図1Pは、本発明の第1の実施形態に係る強誘電体メモリ(半導体装置)の製造方法を工程順に示す断面図である。
次に、本発明の第2の実施形態について説明する。図3A乃至図3Cは、本発明の第2の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
次に、本発明の第3の実施形態について説明する。図5A乃至図5Dは、本発明の第3の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
次に、本発明の第4の実施形態について説明する。図6A乃至図6Bは、本発明の第4の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
次に、本発明の第5の実施形態について説明する。図7A乃至図7Dは、本発明の第5の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
次に、本発明の第6の実施形態について説明する。図8A乃至図8Dは、本発明の第6の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
Claims (10)
- 半導体基板の上方に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを直接覆う第1の水素バリア膜を形成する工程と、
前記第1の水素バリア膜上に、表面が平坦な第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の直上に、第2の水素バリア膜を形成する工程と、
前記第2の水素バリア膜上に第2の絶縁膜を形成する工程と、
少なくとも、前記第2の絶縁膜、第2の水素バリア膜及び第1の絶縁膜内に、前記半導体基板との導通を確保する第1の導電プラグを形成する工程と、
前記第1の導通プラグ及び第2の絶縁膜上に酸化防止膜を形成する工程と、
前記酸化防止膜、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記強誘電体キャパシタの電極との導通を確保する第2の導電プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第1の水素バリア膜を形成する工程と前記第1の絶縁膜を形成する工程との間に、
前記第1の水素バリア膜の、少なくとも前記第2の導電プラグが形成される部分を除去する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の導電プラグを形成する工程は、
前記酸化防止膜、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記電極まで達する開口部を形成する工程と、
前記開口部内及び前記酸化防止膜上に導電膜を形成する工程と、
前記導電膜を前記第2の絶縁膜が露出するまで研磨する工程と、
を有することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第2の導電プラグを形成する工程は、
前記酸化防止膜、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記電極まで達する開口部を形成する工程と、
前記開口部内及び前記酸化防止膜上に導電膜を形成する工程と、
前記導電膜を前記酸化防止膜が露出するまで研磨する工程と、
前記酸化防止膜を除去する工程と、
を有することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記強誘電体キャパシタを形成する工程の前に、
前記半導体基板の上方に、表面が平坦な第3の絶縁膜を形成する工程と、
前記第3の絶縁膜内に、前記半導体基板と接する第3の導電プラグを形成する工程と、
前記第3の絶縁膜及び第3の導電プラグ上に、第4の絶縁膜を形成する工程と、
を有し、
前記第1の水素バリア膜を形成する工程と前記第1の絶縁膜を形成する工程との間に、
前記第1の水素バリア膜の、少なくとも前記第2の導電プラグが形成される部分を除去すると共に、前記第4の絶縁膜の前記第3の導電プラグ上の部分を薄くする工程を有し、
前記強誘電体キャパシタを前記第4の絶縁膜上に形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の導電プラグを形成する工程は、
前記酸化防止膜、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記電極まで達する開口部を形成する工程と、
前記開口部内及び前記酸化防止膜上に導電膜を形成する工程と、
前記導電膜を前記第2の絶縁膜が露出するまで研磨する工程と、
を有することを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記第2の導電プラグを形成する工程は、
前記酸化防止膜、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記電極まで達する開口部を形成する工程と、
前記開口部内及び前記酸化防止膜上に導電膜を形成する工程と、
前記導電膜を前記酸化防止膜が露出するまで研磨する工程と、
前記酸化防止膜を除去する工程と、
を有することを特徴とする請求項5に記載の半導体装置の製造方法。 - 半導体基板の上方に、表面が平坦な第3の絶縁膜を形成する工程と、
前記第3の絶縁膜内に、前記半導体基板と接する第3の導電プラグを形成する工程と、
前記第3の絶縁膜及び第3の導電プラグ上に、第4の絶縁膜を形成する工程と、
前記第4の絶縁膜上に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを直接覆う第1の水素バリア膜を形成する工程と、
前記第4の絶縁膜の前記第3の導電プラグ上の部分を薄くする工程と、
前記第1の水素バリア膜上に、表面が平坦な第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の直上に、第2の水素バリア膜を形成する工程と、
前記第2の水素バリア膜上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第4の絶縁膜内に、前記半導体基板との導通を確保する第1の導電プラグを形成し、第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記強誘電体キャパシタの電極との導通を確保する第2の導電プラグを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第4の絶縁膜の前記第3の導電プラグ上の部分を薄くする際に、前記第1の水素バリア膜の、少なくとも前記第2の導電プラグが形成される部分を除去することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第1及び第2の導電プラグを形成する工程は、
前記第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜、第1の水素バリア膜及び第4の絶縁膜内に前記第3の導電プラグまで達する第1の開口部を形成し、前記第2の絶縁膜、第2の水素バリア膜、第1の絶縁膜及び第1の水素バリア膜内に、前記電極まで達する第2の開口部を形成する工程と、
前記第1及び第2の開口部内及並びに前記第2の絶縁膜上に導電膜を形成する工程と、
前記導電膜を前記第2の絶縁膜が露出するまで研磨する工程と、
を有することを特徴とする請求項9に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/055662 WO2008126197A1 (ja) | 2007-03-20 | 2007-03-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008126197A1 JPWO2008126197A1 (ja) | 2010-07-22 |
JP5035336B2 true JP5035336B2 (ja) | 2012-09-26 |
Family
ID=39863381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508748A Expired - Fee Related JP5035336B2 (ja) | 2007-03-20 | 2007-03-20 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8658493B2 (ja) |
JP (1) | JP5035336B2 (ja) |
KR (1) | KR101046268B1 (ja) |
WO (1) | WO2008126197A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231445A (ja) * | 2008-03-21 | 2009-10-08 | Toshiba Corp | 半導体記憶装置 |
JP5502339B2 (ja) * | 2009-02-17 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
KR102546639B1 (ko) | 2017-11-21 | 2023-06-23 | 삼성전자주식회사 | 반도체 장치 |
JP7027916B2 (ja) | 2018-01-31 | 2022-03-02 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049795A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006202988A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007067241A (ja) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3165093B2 (ja) | 1997-11-13 | 2001-05-14 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3144405B2 (ja) | 1998-11-25 | 2001-03-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
JP3907921B2 (ja) | 2000-06-19 | 2007-04-18 | 富士通株式会社 | 半導体装置の製造方法 |
JP2003100994A (ja) | 2001-09-27 | 2003-04-04 | Oki Electric Ind Co Ltd | 強誘電体メモリおよびその製造方法 |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP4756915B2 (ja) * | 2005-05-31 | 2011-08-24 | Okiセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
-
2007
- 2007-03-20 JP JP2009508748A patent/JP5035336B2/ja not_active Expired - Fee Related
- 2007-03-20 KR KR1020097017672A patent/KR101046268B1/ko active IP Right Grant
- 2007-03-20 WO PCT/JP2007/055662 patent/WO2008126197A1/ja active Application Filing
-
2009
- 2009-08-11 US US12/539,200 patent/US8658493B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049795A (ja) * | 2004-06-28 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006202988A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2007067241A (ja) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090298203A1 (en) | 2009-12-03 |
KR20100004981A (ko) | 2010-01-13 |
US8658493B2 (en) | 2014-02-25 |
JPWO2008126197A1 (ja) | 2010-07-22 |
WO2008126197A1 (ja) | 2008-10-23 |
KR101046268B1 (ko) | 2011-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5212358B2 (ja) | 半導体装置の製造方法 | |
KR100854555B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5399232B2 (ja) | 半導体装置の製造方法 | |
US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
JP2005229001A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5035336B2 (ja) | 半導体装置の製造方法 | |
JP5040993B2 (ja) | 半導体装置の製造方法 | |
JP4053702B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR100938610B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP5076543B2 (ja) | 半導体装置の製造方法 | |
JP2008108897A (ja) | 半導体装置及びその製造方法 | |
JP2005294799A (ja) | 半導体装置およびその製造方法 | |
JP2005116675A (ja) | 半導体装置およびその製造方法 | |
JP5785523B2 (ja) | 半導体装置及びその製造方法 | |
JP4798979B2 (ja) | 強誘電体メモリの製造方法 | |
JP2005129852A (ja) | 半導体装置 | |
JP2011119417A (ja) | 半導体装置の製造方法 | |
JP2017123388A (ja) | 半導体装置及びその製造方法 | |
JP5338150B2 (ja) | 半導体装置の製造方法 | |
JP2003273323A (ja) | 半導体装置及びその製造方法 | |
JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
JP6024449B2 (ja) | 強誘電体メモリの製造方法及び強誘電体メモリ | |
JP2006157062A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20020015036A (ko) | 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터 | |
JP2005012100A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5035336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |