JP2017123388A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】スタック構造の強誘電体キャパシタに優れた特性を安定して得ることができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置１００には、第１の水素バリア膜１３３と、第１の水素バリア膜１３３上の下部電極１４１と、下部電極１４１上の強誘電体膜１４２と、強誘電体膜１４２上の上部電極１４３と、上部電極１４３、強誘電体膜１４２及び下部電極１４１を上方及び側方から覆う第２の水素バリア１３５膜と、第１の水素バリア膜１３３の下方の導電プラグ１３２と、が含まれる。下部電極１４１の下面は第１の水素バリア膜１３３の上面と接し、第１の水素バリア膜１３３に導電プラグ１３２を露出する開口部１３４が形成されており、下部電極１４１は開口部１３４に入り込んで導電プラグ１３２と接している。【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

半導体装置に含まれる強誘電体キャパシタの構造は、プレーナ構造及びスタック構造に大別され、微細化の点でスタック構造が有利である。しかしながら、スタック構造の強誘電体キャパシタは、プレーナ構造のものよりも水素の侵入による工程劣化を受けやすい。

スタック構造の強誘電体キャパシタへの水素の侵入の抑制を目的とした種々の技術が提案されているが、量産可能なレベルで十分に水素の侵入を抑制することは困難である。例えば、特許文献１又は２に記載された技術では、個々の強誘電体キャパシタに工程劣化が生じやすく、特許文献３に記載された技術では、一つのウェハに形成される複数の強誘電体キャパシタ間で工程劣化の程度が大きくばらついてしまう。このように、従来の技術では、水素の侵入の影響により、優れた特性を安定して得ることができない。

特開２００８−１６００５０号公報 特開２０１０−２０６０６５号公報 特表２０１４−５０２７８３号公報

本発明の目的は、スタック構造の強誘電体キャパシタに優れた特性を安定して得ることができる半導体装置及びその製造方法を提供することにある。

半導体装置の一態様には、第１の水素バリア膜と、前記第１の水素バリア膜上の下部電極と、前記下部電極上の強誘電体膜と、前記強誘電体膜上の上部電極と、前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜と、前記第１の水素バリア膜の下方の導電プラグと、が含まれる。前記下部電極の下面は前記第１の水素バリア膜の上面と接し、前記第１の水素バリア膜に前記導電プラグを露出する開口部が形成されており、前記下部電極は前記開口部に入り込んで前記導電プラグと接している。

半導体装置の製造方法の一態様では、導電プラグ上に第１の水素バリア膜を形成し、前記第１の水素バリア膜に前記導電プラグを露出する開口部を形成し、前記第１の水素バリア膜上に前記開口部に入り込んで前記導電プラグと接する下部電極を形成し、前記下部電極上に強誘電体膜を形成し、前記強誘電体膜上に上部電極を形成し、前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜を形成する。前記下部電極の下面は前記第１の水素バリア膜の上面と接する。

上記の半導体装置等によれば、適切な第１の水素バリア膜及び第２の水素バリア膜が含まれるため、優れた特性を安定して得ることができる。

第１の実施形態に係る半導体装置の構成を示す断面図である。 電界効果トランジスタ及び強誘電体キャパシタの構成を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図３Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図３Ｃに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図３Ｄに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図３Ｅに引き続き、半導体装置の製造方法を工程順に示す断面図である。 下部電極用の導電膜を形成する方法を工程順に示す断面図である。

本願発明者は、特許文献３に記載の技術において複数の強誘電体キャパシタ間で工程劣化の程度が大きくばらつく理由を解明すべく鋭意検討を行った。この結果、下部電極が接することになる導電プラグを、下部電極下の水素バリア膜の形成後に形成しており、この導電プラグの形成の際に行われる研磨により水素バリア膜の厚さが面内で不均一になっていることが判明した。そして、このような方法で製造された装置では、水素バリア膜の開口部内に導電プラグが入り込み、この導電プラグに下部電極が接している。

以下、実施形態について添付の図面を参照しながら具体的に説明する。この実施形態は強誘電体メモリの一例である。図１は、実施形態に係る半導体装置の構成を示す断面図である。

本実施形態に係る半導体装置１００には、シリコン基板等の半導体基板１１１が含まれている。半導体基板１１１の表面にトランジスタの活性領域を画定する素子分離領域１１２が形成されている。活性領域にＰウェル１１３が形成されており、Ｐウェル１１３を用いたスイッチング素子１０２が形成されている。スイッチング素子１０２は、例えば電界効果トランジスタである。この電界効果トランジスタには、例えば、図２（ａ）に示すように、ゲート絶縁膜２０１、ゲート電極２０２、不純物注入領域２０３、絶縁性のサイドウォール２０４、不純物注入領域２０５及びシリサイド層２０６が含まれている。ゲート電極２０２はメモリセルアレイのワード線として機能する。

スイッチング素子１０２を覆うカバー膜１２１が半導体基板１１１上に形成され、カバー膜１２１上に層間絶縁膜１２２が形成されている。層間絶縁膜１２２及びカバー膜１２１にシリサイド層２０６を露出するコンタクトホール１２３が形成されており、コンタクトホール１２３内に導電プラグ１２４が形成されている。層間絶縁膜１２２及び導電プラグ１２４上にエッチングストッパ膜１２５が形成され、エッチングストッパ膜１２５上に層間絶縁膜１２６が形成されている。層間絶縁膜１２６及びエッチングストッパ膜１２５に、複数の導電プラグ１２４のうちの一部を露出する開口部１２７が形成され、開口部１２７内に配線１２８が形成されている。配線１２８は導電プラグ１２４に接続されており、メモリセルアレイのビット線として機能する。層間絶縁膜１２６及び配線１２８上に酸化防止膜１２９が形成され、酸化防止膜１２９上に緩衝膜１３０が形成されている。緩衝膜１３０、酸化防止膜１２９、層間絶縁膜１２６及びエッチングストッパ膜１２５に、複数の導電プラグ１２４のうちの他の一部を露出するコンタクトホール１３１が形成され、コンタクトホール１３１内に導電プラグ１３２が形成されている。緩衝膜１３０上に水素バリア膜１３３が形成されている。水素バリア膜１３３には、導電プラグ１３２を露出する開口部１３４が形成されている。水素バリア膜１３３は、第１の水素バリア膜の一例である。

水素バリア膜１３３上に強誘電体キャパシタ１０１が形成されている。強誘電体キャパシタ１０１に、下部電極１４１、容量絶縁膜１４２及び上部電極１４３が含まれている。下部電極１４１の一部が開口部１３４内に入り込んでおり、開口部１３４を通じて導電プラグ１３２と直接接している。下部電極１４１には、図２（ｂ）に示すように、窒化チタン膜１７１、窒化アルミニウムチタン膜１７２、窒化アルミニウムチタン膜１７３及びイリジウム膜１７４が含まれている。容量絶縁膜１４２には、強誘電体膜１７５及び強誘電体膜１７６が含まれている。強誘電体膜１７５と強誘電体膜１７６との間では、例えば組成が相違している。上部電極１４３には、酸化イリジウム膜１７７、酸化イリジウム膜１７８及びイリジウム膜１７９が含まれている。例えば、酸化イリジウム膜１７８の酸化度は酸化イリジウム膜１７７の酸化度より高い。

強誘電体キャパシタ１０１を覆う水素バリア膜１３５が水素バリア膜１３３上に形成され、層間絶縁膜１３６が水素バリア膜１３５上に形成されている。層間絶縁膜１３６及び水素バリア膜１３５に上部電極１４３を露出するコンタクトホール１３７が形成され、コンタクトホール１３７内に導電プラグ１３８が形成されている。水素バリア膜１３５は、第２の水素バリア膜の一例である。

層間絶縁膜１３６及び導電プラグ１３８上にバリア膜１６１、アルミニウム銅合金膜１６２及びバリア膜１６３が形成されている。バリア膜１６１、アルミニウム銅合金膜１６２及びバリア膜１６３を覆う層間絶縁膜１６４が層間絶縁膜１３６上に形成されている。バリア膜１６１及びバリア膜１６３には、例えばチタン膜及び窒化チタン膜が含まれている。バリア膜１６１、アルミニウム銅合金膜１６２及びバリア膜１６３の積層体はメモリセルアレイのプレート線として機能する。

次に、実施形態に係る半導体装置の製造方法について説明する。図３Ａ乃至図３Ｆは、実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

先ず、図３Ａ（ａ）に示すように、半導体基板１１１の表面に、トランジスタの活性領域を画定する素子分離領域１１２を形成する。素子分離領域１１２としては、例えば、シャロートレンチアイソレーション（shallow trench isolation：ＳＴＩ）を形成する。ＳＴＩは、半導体基板１１１の表面に溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込むことにより形成することができる。なお、素子分離領域１１２として、ロコス（local oxidation of silicon：ＬＯＣＯＳ）法で絶縁膜を形成してもよい。次いで、活性領域に不純物を導入することにより、例えばＰウェル１１３を形成する。その後、この活性領域にスイッチング素子１０２を形成する。スイッチング素子１０２としては、例えば図２（ａ）に示す電界効果トランジスタを形成する。

この電界効果トランジスタの形成では、先ず、活性領域の表面にゲート絶縁膜２０１を形成する。ゲート絶縁膜２０１は、例えば、熱酸化により形成することができる。次いで、ゲート絶縁膜２０１上にゲート電極２０２を形成する。ゲート電極２０２は、例えば、半導体基板１１１の上側全面に非晶質又は多結晶のシリコン膜を形成し、このシリコン膜をフォトリソグラフィ法によりパターニングすることにより形成することができる。その後、ゲート電極２０２をマスクにして、ゲート電極２０２の両側のＰウェル１１３にｎ型不純物をイオン注入することによりｎ型の不純物注入領域２０３をエクステンション領域として形成する。続いて、ゲート電極２０２の側面上に絶縁性のサイドウォール２０４を形成する。サイドウォール２０４は、例えば、半導体基板１１１及びゲート電極２０２上に絶縁膜を形成し、この絶縁膜をエッチバックすることにより形成することができる。絶縁膜としては、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法により酸化シリコン膜を形成する。次いで、サイドウォール２０４及びゲート電極２０２をマスクにして、Ｐウェル１１３内にｎ型不純物を不純物注入領域２０３の形成時よりも高濃度でイオン注入することによりｎ型の不純物注入領域２０５を形成する。この結果、不純物注入領域２０３及び不純物注入領域２０５を備えたソース／ドレイン領域が得られる。不純物注入領域２０５の形成後には、ゲート電極２０２上及び不純物注入領域２０５上にシリサイド層２０６を形成する。シリサイド層２０６の形成時には、スパッタ法によりコバルト膜等の金属膜を形成し、この金属膜を加熱してシリコンと反応させる。そして、金属膜の未反応の部分をウエットエッチングにより除去する。

次いで、スイッチング素子１０２を覆うカバー膜１２１を形成する。カバー膜１２１としては、例えば厚さが５０ｎｍ〜１５０ｎｍの窒化シリコン膜をプラズマＣＶＤ法により形成する。その後、カバー膜１２１上に層間絶縁膜１２２を形成する。層間絶縁膜１２２としては、例えば厚さが０．５μｍ〜１．５μｍの酸化シリコン膜をテトラエトキシシラン（tetraethoxysilane：ＴＥＯＳ）含有ガスを使用したプラズマＣＶＤ法により形成する。続いて、層間絶縁膜１２２の上面を化学機械研磨（chemical-mechanical polishing：ＣＭＰ）法により研磨して平坦化する。研磨後の層間絶縁膜１２２の厚さは、例えば半導体基板１１１の平坦面上で３００ｎｍ〜１０００ｎｍとする。次いで、層間絶縁膜１２２及びカバー膜１２１にシリサイド層２０６を露出するコンタクトホール１２３を形成する。コンタクトホール１２３の形成では、例えば、フォトリソグラフィ法により層間絶縁膜１２２及びカバー膜１２１をパターニングする。コンタクトホール１２３の直径は、例えば０．１μｍ〜０．５μｍとする。その後、コンタクトホール１２３内に導電プラグ１２４を形成する。導電プラグ１２４の形成では、例えば、コンタクトホール１２３内にＣＶＤ法により密着膜（グルー膜）としてチタン膜及び窒化チタン膜を形成し、窒化チタン膜上にＣＶＤ法によりタングステン膜を形成する。そして、層間絶縁膜１２２の上面が露出されるように、これらタングステン膜、窒化チタン膜及びチタン膜をＣＭＰ法により研磨する。

次いで、図３Ａ（ｂ）に示すように、層間絶縁膜１２２及び導電プラグ１２４上にエッチングストッパ膜１２５を形成する。エッチングストッパ膜１２５としては、例えば厚さが２０ｎｍ〜５０ｎｍの窒化シリコン膜を形成する。その後、エッチングストッパ膜１２５上に層間絶縁膜１２６を形成する。層間絶縁膜１２６としては、例えば厚さが２００ｎｍ〜５００ｎｍの酸化シリコン膜を、ＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。続いて、層間絶縁膜１２６及びエッチングストッパ膜１２５のビット線を形成する予定の領域に、導電プラグ１２４を露出する開口部１２７を形成する。開口部１２７の形成では、例えば、層間絶縁膜１２６上に犠牲膜として窒化シリコン膜を形成し、フォトレジストのマスクを用いて、この犠牲膜及び層間絶縁膜１２６にエッチングストッパ膜１２５まで達する開口部を形成し、マスクを除去し、犠牲膜及びエッチングストッパ膜１２５をエッチングする。開口部１２７の形成後には、開口部１２７内にビット線として配線１２８を形成する。配線１２８の形成では、例えば、開口部１２７内にＣＶＤ法により密着膜（グルー膜）としてチタン膜及び窒化チタン膜を形成し、窒化チタン膜上にＣＶＤ法によりタングステン膜を形成する。そして、層間絶縁膜１２６の上面が露出されるように、これらタングステン膜、窒化チタン膜及びチタン膜をＣＭＰ法により研磨する。

配線１２８の形成後には、層間絶縁膜１２６及び配線１２８上に酸化防止膜１２９を形成する。酸化防止膜１２９としては、例えば厚さが１０ｎｍ〜５０ｎｍの窒化シリコン膜を形成する。酸化防止膜１２９により、後のコンタクトホール１３１の形成時等における配線１２８の酸化が防止される。次いで、酸化防止膜１２９上に緩衝膜１３０を形成する。緩衝膜１３０としては、例えば厚さが約１００ｎｍ〜３００ｎｍの酸化シリコン膜を、ＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。緩衝膜１３０は、後述のように、強誘電体キャパシタ１０１を形成するためのエッチングの際に、下方へのダメージを抑制する。緩衝膜１３０は強誘電体キャパシタ１０１との密着性を向上することができる。その後、緩衝膜１３０、酸化防止膜１２９、層間絶縁膜１２６及びエッチングストッパ膜１２５に導電プラグ１２４を露出するコンタクトホール１３１を形成する。コンタクトホール１３１の形成では、例えば、フォトリソグラフィ法により緩衝膜１３０、酸化防止膜１２９、層間絶縁膜１２６及びエッチングストッパ膜１２５をパターニングする。コンタクトホール１３１の直径は、例えば０．１μｍ〜０．５μｍとする。続いて、緩衝膜１３０上にコンタクトホール１３１内に入り込む導電膜１３２を形成する。導電膜１３２の形成では、例えば、コンタクトホール１３１内にＣＶＤ法により密着膜（グルー膜）としてチタン膜及び窒化チタン膜を形成し、窒化チタン膜上にＣＶＤ法によりタングステン膜を形成する。

その後、図３Ｂ（ｃ）に示すように、緩衝膜１３０の上面が露出されるように、導電膜１３２をＣＭＰ法により研磨する。この結果、導電膜１３２から導電プラグ１３２が得られる。このとき、緩衝膜１３０は、ＣＭＰ法による研磨における膜減りをその内部で止め、その下の酸化防止膜１２９の研磨を防止する。続いて、緩衝膜１３０及び導電プラグ１３２上に水素バリア膜１３３を形成する。水素バリア膜１３３としては、例えば厚さが１０ｎｍ〜５０ｎｍ程度の酸化アルミニウム膜をＲＦスパッタ法により形成する。酸化アルミニウム膜の形成では、例えば、圧力を１Ｐａとし、基板温度を室温とし、雰囲気をＡｒ雰囲気とし、酸化アルミニウムターゲットを使用し、スパッタパワーを１ｋＷ〜３ｋＷ程度とする。水素バリア膜１３３をＣＶＤ法により形成してもよい。ＣＶＤ法で形成した水素バリア膜１３３はより緻密であり、高いバリア性を示す。水素バリア膜１３３の形成後に熱処理を行うことが好ましい。熱処理により、水素バリア膜１３３がより緻密になる。

次いで、図３Ｂ（ｄ）に示すように、水素バリア膜１３３に導電プラグ１３２を露出する開口部１３４を形成する。開口部１３４の形成では、例えば、フォトリソグラフィ法により水素バリア膜１３３をパターニングする。

その後、図３Ｃ（ｅ）に示すように、水素バリア膜１３３上に開口部１３４内に入り込む下部電極用の導電膜１５１を形成する。導電膜１５１の形成では、先ず、図４（ａ）に示すように、水素バリア膜１３３及び導電プラグ１３２上に、例えば厚さが３ｎｍ〜１０ｎｍのチタン膜を形成し、ＲＴＡ（rapid thermal annealing）法による窒化処理を行うことにより、窒化チタン膜１７１を形成する。次いで、図４（ｂ）に示すように、窒化チタン膜１７１上に、３０ｎｍ〜５０ｎｍ、例えば厚さが４０ｎｍの窒化アルミニウムチタン膜１７２を形成する。その後、図４（ｃ）に示すように、窒化アルミニウムチタン膜１７２を厚さが１０ｎｍ〜３０ｎｍ、例えば２０ｎｍ程度となるまでＣＭＰ法により研磨する。水素バリア膜１３３の上面と導電プラグ１３２の上面との間に段差があるが、研磨により窒化アルミニウムチタン膜１７２の上面が平坦になる。続いて、窒化アルミニウムチタン膜１７２上に、例えば厚さが１０ｎｍ〜５０ｎｍの窒化アルミニウムチタン膜１７３及び厚さが２０ｎｍ〜１００ｎｍ、例えば５０ｎｍのイリジウム膜１７４を形成する。

導電膜１５１の形成後、図３Ｃ（ｆ）に示すように、導電膜１５１上に誘電体膜１５２を形成する。誘電体膜１５２の形成では、例えば、図２（ｂ）に示すように、厚さが５０ｎｍ〜１００ｎｍ、例えば約７５ｎｍの強誘電体膜１７５、例えばＰＺＴ（Ｐｂ（Ｚｒ_x，Ｔｉ_1-x）Ｏ₃）膜（０＜ｘ＜１）を形成し、アルゴン及び酸素の混合ガス雰囲気中でＲＴＡ法により熱処理を行う。この熱処理により、膜の炭素成分を除去するとともに不足している酸素を供給し、膜の緻密化を行う。次いで、強誘電体膜１７５上に厚さが５ｎｍ〜２０ｎｍ、例えば約１０ｎｍのアモルファス状の強誘電体膜１７６を形成する。強誘電体膜１７６の形成を省略してもよい。

誘電体膜１５２の形成後、図３Ｄ（ｇ）に示すように、誘電体膜１５２上に上部電極用の導電膜１５３を形成する。導電膜１５３の形成では、例えば、図２（ｂ）に示すように、厚さが１０ｎｍ〜５０ｎｍ、例えば約２５ｎｍの酸化イリジウム膜１７７を形成する。酸化イリジウム膜１７７としては、例えば成膜の時点で結晶化する膜をスパッタ法により形成する。酸化イリジウム膜１７７の形成では、圧力を１Ｐａ〜５Ｐａ、例えば約２Ｐａ、基板温度を２００℃〜４００℃、例えば約３００℃に設定し、イリジウムターゲットを使用し、反応ガスとしてアルゴン及び酸素の混合ガスを用い、スパッタパワーを例えば１ｋＷ〜２ｋＷ程度とする。この際に、アルゴンガスと酸素ガスとの流量比は、１００対１０〜８０、例えば１４０対６０とする。次いで、酸素含有雰囲気中でＲＴＡ法により熱処理する。この熱処理では、例えば、アルゴン及び酸素の混合ガスを用い、アルゴンガスと酸素ガスとの流量比を１００対１とし、基板温度を６００℃〜８００℃、例えば７００℃、熱処理時間を３０秒間〜２００秒間、例えば１２０秒間に設定する。この熱処理により、酸化イリジウム膜１７７に含まれるイリジウム原子が強誘電体膜１７６中に拡散し、強誘電体膜１７６が結晶化する。この熱処理後に、酸化イリジウム膜１７７上に、酸化イリジウム膜１７７よりも酸化度が高い酸化イリジウム膜１７８を形成する。酸化イリジウム膜１７８としては、例えばＩｒＯ₂膜を形成する。酸化イリジウム膜１７８の形成温度は１００℃以下とすることが好ましい。異常成長を抑制するためである。酸化イリジウムは水素原子を水素ラジカルに活性化する触媒作用を有しており、酸化度が高いほどこの触媒作用は低い。水素ラジカルは強誘電体を還元するため、酸化イリジウムの酸化度が高いほど強誘電体が還元されにくい。従って、酸化イリジウム膜１７７より酸化度が高い酸化イリジウム膜１７８を形成することにより、水素ラジカルによる強誘電体膜１７６及び強誘電体膜１７５の還元を抑制することができる。次いで、酸化イリジウム膜１７８上に、５０ｎｍ〜１５０ｎｍ、例えば厚さが約８０ｎｍのイリジウム膜１７９を形成する。イリジウム膜１７９はコンタクト抵抗の低減に寄与する。その後、半導体基板１１１の裏面を洗浄する。

導電膜１５３の形成後、図３Ｄ（ｈ）に示すように、導電膜１５３、誘電体膜１５２及び導電膜１５１のパターニングにより、上部電極１４３、容量絶縁膜１４２及び下部電極１４１を備えた強誘電体キャパシタ１０１を形成する。導電膜１５３、誘電体膜１５２及び導電膜１５１のパターニングでは、導電膜１５３上にマスク用導電膜及びマスク用絶縁膜を形成し、これらをフォトリソグラフィ法によりパターニングしてハードマスクを形成し、このハードマスクを用いて導電膜１５３等をエッチングする。マスク用導電膜としては、厚さが１００ｎｍ〜３００ｎｍ、例えば約２００ｎｍの窒化アルミニウムチタン膜をスパッタ法により形成し、マスク用絶縁膜としては、厚さが１００ｎｍ〜３００ｎｍ、例えば約２００ｎｍの酸化シリコン膜を、ＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成する。強誘電体キャパシタ１０１の形成後に、酸素雰囲気中で３００℃〜４００℃、例えば３５０℃の温度で２０分間〜６０分間、例えば４０分間のアニールを行う。

次いで、図３Ｅ（ｉ）に示すように、強誘電体キャパシタ１０１を覆う水素バリア膜１３５を水素バリア膜１３３上に形成する。水素バリア膜１３５の形成では、例えば、厚さが５ｎｍ〜２０ｎｍの酸化アルミニウム膜をスパッタ法により形成し、酸素雰囲気中で５００℃〜６５０℃の温度でアニールを行い、厚さが３０ｎｍ〜１００ｎｍの酸化アルミニウム膜を有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法又は原子層堆積（atomic layer deposition：ＡＬＤ）法により形成する。

続いて、図３Ｅ（ｊ）に示すように、層間絶縁膜１３６を水素バリア膜１３５上に形成する。層間絶縁膜１３６としては、例えば厚さが１０００ｎｍ〜２０００ｎｍの酸化シリコン膜を、ＴＥＯＳ、酸素、及びヘリウムの混合ガスを用いたプラズマＣＶＤ法により形成する。層間絶縁膜１３６として、例えば、絶縁性を有する無機膜等を形成してもよい。次いで、層間絶縁膜１３６の表面を、例えばＣＭＰ法により平坦化する。続いて、Ｎ₂Ｏガス又はＮ₂ガス等を用いて発生させたプラズマ雰囲気中で熱処理を行う。熱処理の結果、層間絶縁膜１３６等の内部の水分が除去されるとともに、層間絶縁膜１３６等の質が変化し、層間絶縁膜１３６に水分が入りにくくなる。層間絶縁膜１３６のＣＭＰによる平坦化後に、厚さが１００ｎｍ〜５００ｎｍ、例えば約２５０ｎｍの酸化シリコン膜を、ＴＥＯＳ含有ガスを使用したプラズマＣＶＤ法により形成してもよい。この酸化シリコン膜を形成することにより、ＣＭＰの影響で、複数の強誘電体キャパシタ１０１の間にて層間絶縁膜１３６の表面に凹部が生じていたとしても、この凹部が埋め込まれて平坦な表面が得られる。この酸化シリコン膜を形成した場合も、その後にＮ₂Ｏガス又はＮ₂ガス等を用いて発生させたプラズマ雰囲気中で熱処理を行うことが好ましい。

次いで、図３Ｆ（ｋ）に示すように、層間絶縁膜１３６及び水素バリア膜１３５に上部電極１４３を露出するコンタクトホール１３７を形成する。コンタクトホール１３７の形成では、例えば、フォトリソグラフィ法により層間絶縁膜１３６及び水素バリア膜１３５をパターニングする。上部電極１４３上にハードマスクが残存している場合、コンタクトホール１３７は、例えばハードマスクも貫通するように形成する。その後、コンタクトホール１３７内に導電プラグ１３８を形成する。導電プラグ１３８の形成では、例えば、コンタクトホール１３７内にＣＶＤ法により密着膜（グルー膜）としてチタン膜及び窒化チタン膜を形成し、窒化チタン膜上にＣＶＤ法によりタングステン膜を形成する。そして、層間絶縁膜１３６の上面が露出されるように、これらタングステン膜、窒化チタン膜及びチタン膜をＣＭＰ法により研磨する。

その後、図３Ｆ（ｌ）に示すように、層間絶縁膜１３６及び導電プラグ１３８上に、バリア膜１６１、アルミニウム銅合金膜１６２及びバリア膜１６３を形成する。バリア膜１６１の形成では、例えば、チタン膜及び窒化チタン膜をスパッタ法により形成する。バリア膜１６３の形成では、例えば、チタン膜及び窒化チタン膜をスパッタ法により形成する。続いて、フォトリソグラフィ法によりバリア膜１６３、アルミニウム銅合金膜１６２及びバリア膜１６１をパターニングすることにより、これらを含むプレート線を形成する。次いで、バリア膜１６３、アルミニウム銅合金膜１６２及びバリア膜１６１を覆う層間絶縁膜１６４を層間絶縁膜１３６上に形成する。そして、さらに上層の配線及び層間絶縁膜等を形成して半導体装置を完成させる。

このように、本実施形態では、下部電極１４１の下面が水素バリア膜１３３の上面と接している。このため、強誘電体キャパシタ１０１の下方からの水素の侵入を確実に抑制することができる。また、水素バリア膜１３３に導電プラグ１３２を露出する開口部１３４が形成され、下部電極１４１が開口部１３４に入り込んで導電プラグ１３２と接している。このため、水素バリア膜１３３が研磨されるような工程は必要とされず、研磨による水素バリア膜１３３の厚さのばらつきは生じない。従って、優れた特性を安定して得ることができる。更に、下部電極１４１に含まれる窒化アルミニウムチタン膜１７２及び窒化アルミニウムチタン膜１７３が、導電プラグ１３２の酸化を抑制する作用効果を有しているため、酸化雰囲気中での熱処理が行われても、導電プラグ１３２の酸化が抑制される。

水素バリア膜１３３及び水素バリア膜１３５は、例えば、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含む。つまり、水素バリア膜１３３及び水素バリア膜１３５は、例えば、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜若しくは酸化タンタル膜又はこれらの任意の組み合わせである。水素バリア膜１３３及び水素バリア膜１３５は、好ましくはアモルファス膜又は微結晶粒膜であるが、多結晶膜であってもよい。水素バリア膜１３３と水素バリア膜１３５との間で、材料が相違していてもよく、相が相違していてもよい。水素バリア膜１３３及び水素バリア膜１３５のいずれもがアモルファスの酸化アルミニウム膜であることが好ましい。強誘電体キャパシタに用いられる強誘電体はＰＺＴに限定されず、Ｌａ、Ｃａ等が添加されたＰＺＴを用いてもよい。また、チタン酸ビスマス等を用いてもよい。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
第１の水素バリア膜と、
前記第１の水素バリア膜上の下部電極と、
前記下部電極上の強誘電体膜と、
前記強誘電体膜上の上部電極と、
前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜と、
前記第１の水素バリア膜の下方の導電プラグと、
を有し、
前記下部電極の下面は前記第１の水素バリア膜の上面と接し、
前記第１の水素バリア膜に前記導電プラグを露出する開口部が形成されており、前記下部電極は前記開口部に入り込んで前記導電プラグと接していることを特徴とする半導体装置。

（付記２）
前記第２の水素バリア膜は、前記上部電極の上面及び側面、前記強誘電体膜の側面及び前記下部電極の側面と接することを特徴とする付記１に記載の半導体装置。

（付記３）
前記第１の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする付記１又は２に記載の半導体装置。

（付記４）
前記第２の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。

（付記５）
導電プラグ上に第１の水素バリア膜を形成する工程と、
前記第１の水素バリア膜に前記導電プラグを露出する開口部を形成する工程と、
前記第１の水素バリア膜上に前記開口部に入り込んで前記導電プラグと接する下部電極を形成する工程と、
前記下部電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極を形成する工程と、
前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜を形成する工程と、
を有し、
前記下部電極の下面は前記第１の水素バリア膜の上面と接することを特徴とする半導体装置の製造方法。

（付記６）
前記第２の水素バリア膜を、前記上部電極の上面及び側面、前記強誘電体膜の側面及び前記下部電極の側面と接するように形成することを特徴とする付記５に記載の半導体装置の製造方法。

（付記７）
前記第１の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする付記５又は６に記載の半導体装置の製造方法。

（付記８）
前記第２の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする付記５乃至７のいずれか１項に記載の半導体装置の製造方法。

１００：半導体装置
１０１：強誘電体キャパシタ
１０２：スイッチング素子
１３２：導電プラグ
１３３、１３５：水素バリア膜
１４１：下部電極
１４２：強誘電体膜
１４３：上部電極

Claims (8)

1. 第１の水素バリア膜と、
   前記第１の水素バリア膜上の下部電極と、
   前記下部電極上の強誘電体膜と、
   前記強誘電体膜上の上部電極と、
   前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜と、
   前記第１の水素バリア膜の下方の導電プラグと、
   を有し、
   前記下部電極の下面は前記第１の水素バリア膜の上面と接し、
   前記第１の水素バリア膜に前記導電プラグを露出する開口部が形成されており、前記下部電極は前記開口部に入り込んで前記導電プラグと接していることを特徴とする半導体装置。
2. 前記第２の水素バリア膜は、前記上部電極の上面及び側面、前記強誘電体膜の側面及び前記下部電極の側面と接することを特徴とする請求項１に記載の半導体装置。
3. 前記第１の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第２の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 導電プラグ上に第１の水素バリア膜を形成する工程と、
   前記第１の水素バリア膜に前記導電プラグを露出する開口部を形成する工程と、
   前記第１の水素バリア膜上に前記開口部に入り込んで前記導電プラグと接する下部電極を形成する工程と、
   前記下部電極上に強誘電体膜を形成する工程と、
   前記強誘電体膜上に上部電極を形成する工程と、
   前記上部電極、前記強誘電体膜及び前記下部電極を上方及び側方から覆う第２の水素バリア膜を形成する工程と、
   を有し、
   前記下部電極の下面は前記第１の水素バリア膜の上面と接することを特徴とする半導体装置の製造方法。
6. 前記第２の水素バリア膜を、前記上部電極の上面及び側面、前記強誘電体膜の側面及び前記下部電極の側面と接するように形成することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第１の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
8. 前記第２の水素バリア膜は、酸化アルミニウム膜、酸窒化アルミニウム膜、酸化チタン膜及び酸化タンタル膜からなる群から選択された少なくとも１種を含むことを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。

Images