JP5025129B2 - 薄膜トランジスタ表示板 - Google Patents

薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP5025129B2
JP5025129B2 JP2005373564A JP2005373564A JP5025129B2 JP 5025129 B2 JP5025129 B2 JP 5025129B2 JP 2005373564 A JP2005373564 A JP 2005373564A JP 2005373564 A JP2005373564 A JP 2005373564A JP 5025129 B2 JP5025129 B2 JP 5025129B2
Authority
JP
Japan
Prior art keywords
electrode
pixel electrode
thin film
film transistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005373564A
Other languages
English (en)
Other versions
JP2006195455A (ja
Inventor
白 雲 李
根 圭 宋
濬 鶴 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006195455A publication Critical patent/JP2006195455A/ja
Application granted granted Critical
Publication of JP5025129B2 publication Critical patent/JP5025129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136218Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタ表示板に係り、より詳しくは、液晶表示装置の一つの基板として使用し、信号歪曲を最小化することができる薄膜トランジスタ表示板に関するものである。
液晶表示装置は、現在最も広く用いられている平板表示装置のうちの一つであって、画素電極と共通電極など、電界生成電極が形成されている二枚の表示板と、その間に挿入されている液晶層とから構成され、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって画像を表示する。
その中でも、電界が印加されていない状態で、液晶分子の長軸を上下表示板に対して垂直をなすように配列した垂直配向モード液晶表示装置は、コントラスト比が大きく、広視野角実現が容易であるので脚光を浴びている。
垂直配向モード液晶表示装置で広視野角を実現するための手段としては、電界生成電極に切開部を形成する方法と、電界生成電極上に突起を形成する方法などがある。切開部と突起によって液晶分子が傾く方向を決定することができるので、これらを使用して液晶分子の傾斜方向を多方向に分散させることによって広視野角を確保することができる。
しかし、液晶表示装置の薄膜トランジスタ表示板には、走査信号を伝達するゲート線と画像信号を伝達するデータ線などの複数の信号線が形成され、これら信号線は自体抵抗と周辺の信号線とのカップリングによる静電容量を有する。このような自体抵抗と静電容量は信号線を通じて伝達される信号を歪曲するという問題があった。
そこで、本発明は上記従来の薄膜トランジスタ表示板における問題点に鑑みてなされたものであって、本発明の目的は、信号歪曲を最小化することができる薄膜トランジスタ表示板を提供することにある。
このような課題を解決するために、本発明では、信号線と重なる他の電極には静電容量を最小化するために切開部が形成されている。
つまり詳細には、上記目的を達成するためになされた本発明による薄膜トランジスタ表示板は、ゲート線と、前記ゲート線と交差するデータ線と、各々の前記ゲート線及び前記データ線に連結されている薄膜トランジスタと、前記薄膜トランジスタに連結されている画素電極と、前記データ線上に形成される保護膜と、前記データ線に沿って延長され、前記データ線の境界線を完全に覆うように重畳し、前記データ線を露出する切開部を有する遮蔽電極とを有し、前記遮蔽電極は、前記画素電極と同一層に形成され、前記遮蔽電極と前記画素電極は、前記保護膜上部に位置し、前記画素電極と重畳する維持電極をさらに有し、前記遮蔽電極と前記維持電極は接続され、実質的に同一の電圧が伝達されることを特徴とする。
記保護膜は有機絶縁物質を含んでなるのが好ましい。
前記遮蔽電極は、前記ゲート線と少なくとも一部分が重なることが好ましい
前記遮蔽電極は、前記ゲート線と前記データ線に沿って延びていることが好ましい
前記遮蔽電極は、前記ゲート線より狭く、前記データ線より広いことが好ましい
前記画素電極は切開部を有するのが好ましい。
前記画素電極は、第1画素電極と、該第1画素電極と容量性で結合される第2画素電極とを有することが好ましい。
本発明に係る薄膜トランジスタ表示板によれば、遮蔽電極に切開部を設けてデータ線と遮蔽電極とが重なる面積を最小化し、データ線と遮蔽電極との間の寄生容量を最小化することにより、データ線を通じて伝達される信号に対する歪曲を最小化することができるという効果がある。
また、画素電極を分割して互いに異なるように印加することによって液晶表示装置の側面視認性を向上させ、視野角を拡張することができるという効果がある。
また、層間の導電膜を連結する接触孔を不透明膜の切開部の中に配置することにより、段差によって液晶分子の配列が歪曲して発生する光漏れを遮断し、画素の開口率が低下することを防止できるという効果がある。
また、画素電極と同一層で遮蔽電極を形成することにより、液晶表示装置の表示特性を向上させることができるという効果がある。
次に、本発明に係る薄膜トランジスタ表示板を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面においては、本発明を明確に説明するために、厚さを拡大して示した。明細書全体を通じて類似した部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上にある”とする時、それは他の部分の“すぐにある”場合のみだけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“すぐ上にある”とする時には、中間に何もないことを意味する。
以下に、本発明の実施例による薄膜トランジスタ表示板及びこれを含む液晶表示装置について説明する。
まず、図1乃至図5を参照して、本発明の第1の実施例による液晶表示装置について詳細に説明する。
図1は、本発明の第1の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図であり、図2は、本発明の第1の実施例による液晶表示装置用共通電極表示板の構造を示した配置図であり、図3は、図1の薄膜トランジスタ表示板と図2の薄膜トランジスタ表示板とからなる液晶表示装置の構造を示した配置図であり、図4及び図5は、図3の液晶表示装置のIV−IV’線及びV−V’線に沿って切断した断面図である。
本実施例による液晶表示装置は、薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3を含む。
まず、図1、図3、図4、及び図5を参照して、薄膜トランジスタ表示板100について詳細に説明する。
絶縁基板110上に、複数のゲート線121と複数の維持電極線131が形成されている。
ゲート線121は主に横方向に延びて互いに分離されており、ゲート信号を伝達する。
各ゲート線121は、複数のゲート電極124を成す複数の突出部と、他の層又は外部装置の接続のための面積の広い端部129とを含む。
各々の維持電極線131は主に横方向に延びており、互いに隣接するゲート線121の間に配置されている。各々の維持電極線131は、互いに隣接するゲート線121の中央に位置しており、維持電極135を成す複数の突出部を各々含む。維持電極線131には、液晶表示装置の共通電極表示板200の共通電極270に印加される共通電圧などの所定の電圧が印加される。
ゲート線121及び維持電極線131は、アルミニウム系列金属、銀系列金属、銅系列金属、モリブデン系列金属、クロム、チタニウム、タンタルなどからなるのが好ましく、単一膜構造を有したり多層膜構造からなることができる。多層膜、例えば物理的性質が異なる二つの膜、つまり、下部膜とその上の上部膜を含むことができる。一つの導電膜は、信号遅延や電圧降下を減少できるように、低い比抵抗の金属、例えば、アルミニウム(Al)やアルミニウム合金などアルミニウム系列の金属、銀(Ag)や銀合金など銀系列の金属、銅(Cu)や銅合金など銅系列の金属からなることができる。これとは異なって、他の導電膜は他の物質、特に、ITO(インジウム錫酸化物)及びIZO(インジウム亜鉛酸化物)との接触特性が優れた物質、例えば、クロム、モリブデン(Mo)、モリブデン合金、タンタル(Ta)、又はチタニウム(Ti)などからなることができる。二つの導電膜の好ましい例としては、クロム/アルミニウム−ネオジム(Nd)合金又はモリブデン又はモリブデン合金/アルミニウム合金が挙げられる。
また、ゲート線121及び維持電極線131の側面は基板110の表面に対して傾いており、その傾斜角は約30〜80゜であるのが好ましい。
ゲート線121及び維持電極線131上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140の上部には、水素化非晶質シリコン(非晶質シリコンは略称a−Siという)などからなる複数の島状半導体154が形成されている。各々の島状半導体154はゲート電極124に向かって延びて出ている。島状半導体154はゲート線121上部まで延びており、維持電極線131の上部にも配置される。
半導体154の上部には、シリサイド又はリンなどのn型不純物が高濃度にドーピングされているn水素化非晶質シリコンなどの物質からなる複数の島状抵抗性接触部材163、165が形成されている。島状抵抗性接触部材163、165は対をなして半導体154上に配置されているが、ゲート電極124を中心に互いに対向する。
島状半導体154と島状抵抗性接触部材161、165の側面もまた基板110の表面に対して傾いており、その傾斜角は30〜80゜であるのが好ましい。
島状抵抗接触部材163、165及びゲート絶縁膜140上には、各々複数のデータ線171と、これから分離されている複数のドレイン電極175とが形成されている。
データ線171は、主に縦方向に延びてゲート線121及び維持電極線131と交差し、データ電圧を伝達する。各データ線171は、他の層又は外部装置との接続のための広い端部179を有している。
各々のドレイン電極175は、各々の維持電極135と重なる拡張部を含む。ゲート線121と平行したドレイン電極175の拡張部の辺は維持電極135の辺と実質的に平行する。データ線171の各々は複数の突出部を含み、この突出部は、島状半導体154上部に位置するドレイン電極175の一端部分を一部囲むように折れ曲がってソース電極173を形成する。一つのゲート電極124、一つのソース電極173、及び一つのドレイン電極175は、島状半導体154の突出部と共に一つの薄膜トランジスタ(TFT)を形成し、薄膜トランジスタのチャンネルはソース電極173とドレイン電極175との間の突出部に形成される。
データ線171及びドレイン電極175は、クロム又はモリブデン系列の金属、タンタル及びチタニウムなど耐火性金属を含むのが好ましく、耐火性金属などの下部膜(図示せず)とその上に位置した低抵抗物質の上部膜(図示せず)とからなる多層膜構造を有することもできる。
データ線171及びドレイン電極175もゲート線121及び維持電極線131と同様に、その側面が約30〜80゜の角度で各々傾いてある。
抵抗性接触部材163、165は、その下部の島状半導体154とその上部のデータ線171及びドレイン電極175の間にだけ存在し、接触抵抗を低くする役割を果たす。島状半導体154は、ソース電極173とドレイン電極175との間を始めとして、データ線171及びドレイン電極175で覆われずに露出された部分を有している。
データ線171及びドレイン電極175とこれらで覆われずに露出された島状半導体154部分の上には、保護膜180が形成されている。保護膜180は平坦化特性が優れており、感光性を有する有機(絶縁)物質、プラズマ化学気相蒸着(PECVD)で形成されるa−Si:C:O、a−Si:O:Fなど4.0以下の低誘電率の絶縁物質、又は無機物質である窒化ケイ素や酸化ケイ素などからなるのが好ましい。保護膜180は、無機物質からなる下部絶縁膜と有機(絶縁)物質からなる上部絶縁膜とを含むことができる。
保護膜180には、ドレイン電極175の拡張部とデータ線171の端部179を各々露出する複数の接触孔182、185が形成されており、ゲート絶縁膜140と共にゲート線121の端部129を露出する複数の接触孔181が形成されている。接触孔181、182、185は、多角形又は円形など様々な模様で形成されることができる。接触孔181、182、185、186の側壁は30〜85゜の角度に傾いたり、階段型であるのが好ましい。
保護膜180の上には、ITO又はIZOからなる複数対の画素電極190、遮蔽電極88、及び複数の接触補助部材81、82が形成されている。これとは異なって、画素電極190は透明な導電性ポリマーで形成することもでき、反射型液晶表示装置の場合には、画素電極190が不透明な反射性金属で形成することもできる。この場合、接触補助部材81、82は画素電極190と異なる物質、例えばITOやIZOで形成することもできる。
画素電極190は接触孔185を介してドレイン電極175と物理的・電気的に連結され、ドレイン電極175からデータ電圧の印加を受ける。
データ電圧が印加された画素電極190は、共通電極270と共に電場を生成することによって液晶層3の液晶分子を再配列させる。
画素電極190と共通電極270はキャパシタ(蓄電器)(以下、“液晶キャパシタ”と言う)を成して、薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために、液晶キャパシタと並列に接続された他のキャパシタを設け、それをストレージキャパシタという。ストレージキャパシタは画素電極190と維持電極線131とが重なることによって形成され、ストレージキャパシタを増量するために、維持電極線131に維持電極135を形成し、画素電極190に接続されたドレイン電極175を延長及び拡張させて重ねることによって端子間の距離を短くし、重畳面積を大きくする。
複数の画素電極190は、データ線171とゲート線121とで囲まれた領域内にほとんどが存在し、境界のほとんどがゲート線121及びデータ線171と平行して長方形を成す。
各画素電極190は角部で面取りされており、面取りされた斜辺はゲート線121に対して約45゜の角度を有する。
画素電極190は、中央の切開部91、92、下部の切開部93a、94a、95a、及び上部の切開部93b、94b、95bを有し、これら切開部91、92、93a、93b、94a、94b、95a、95bによって複数の領域で分割される。切開部91、92、93a、93b、94a、94b、95a、95bは画素電極190の横中心線に対してほとんど対称構造を成す。
下部及び上部の切開部93a、93b、94a、94b、95a、95bは、大略画素電極190の左側辺から右側辺に斜めに延びており、画素電極190を横方向に二等分する中心線で分けた下半面と上半面に各々位置している。下部及び上部の切開部93a、93b、94a、94b、95a、95bは、ゲート線121に対して約45゜の角度で互いに垂直に延びており、中央の切開部91、92は、下部の切開部93a、94a、95aと上部の切開部93b、94b、95bに各々ほとんど平行した一対の分枝からなる。
中央の切開部91、92は、中央で横方向に延びた横部を有する。
したがって、画素電極190の上半面と下半面は切開部91、92、93a、93b、94a、94b、95a、95bによって各々6個の領域に分かれ、このような領域は画素電極190を上下に分割する二等分線又は互いに隣接するゲート線121間の中心線に対して対称構造を有する。この時、領域の数又は切開部の数は、画素の大きさ、画素電極の横辺と縦辺の長さの比、液晶層3の種類や特性など設計要素にしたがって変わる。
画素電極190はまた、隣接するゲート線121又はデータ線171と重なって開口率を高める。
接触補助部材81、82は、接触孔181、182を介してゲート線121の端部129及びデータ線171の端部179に各々連結される。接触補助部材81、82は、ゲート線121の露出された端部129及びデータ線171の露出された端部179と外部装置との接着性を補完し、これらを保護する役割を果たすものである。接触補助部材81、82は異方性導電膜(図示せず)などを介して外部装置に連結される。
ゲート駆動回路が薄膜トランジスタ表示板100に集積される場合、接触補助部材81は、ゲート駆動回路の金属層とゲート線121とを連結する役割を果たすことができる。同様に、データ駆動回路が薄膜トランジスタ表示板100に集積される場合に接触補助部材82は、データ駆動回路の金属層とデータ線171とを連結する役割を果たすことができる。
遮蔽電極88はデータ線171及びゲート線121に沿って延びており、データ線171上部に位置する部分はデータ線171より広い幅を有し、境界線はデータ線171の外に位置し、ゲート線121上部に位置する部分はゲート線121より狭い幅を有し、ゲート線121の境界線の内に位置する。しかし、その幅は調節できて、データ線171より狭くし、ゲート線121の境界線の外に位置する境界線を有することもできる。この時、遮蔽電極88はデータ線171を露出する切開部881を有するが、切開部881はデータ線171より狭い幅を有し、境界線はデータ線171上部に位置し、切開部881の縦中心線はデータ線171の縦中心線と一致するのが好ましい。遮蔽電極88には共通電圧が印加されるが、このために保護膜180及びゲート絶縁膜140の接触孔(図示せず)を介して維持電極線131に連結したり、共通電圧を薄膜トランジスタ表示板100から共通電極表示板200に伝達する短絡点(図示せず)に連結することもできる。この時、開口率減少が最小になるように、遮蔽電極88と画素電極190との間の距離を最小にするのが好ましい。
このように、共通電圧が印加される遮蔽電極88をデータ線171上部に配置すれば、遮蔽電極88がデータ線171と画素電極190との間で形成される電界を遮断でき、画素電極190の電圧歪曲が減少する。
また、遮蔽電極88は切開部881を有しているので、データ線171と遮蔽電極88との間で寄生容量が発生しても、切開部881が占める面積に比例して寄生容量を最小化することができ、したがってデータ線171を通じて伝達されるデータ信号の歪曲が減少する。
また、画素電極190と遮蔽電極88の短絡を防止するために、これらの間に距離をおかなければならないので、画素電極190がデータ線171からより遠くなり、これらの間の寄生容量が減少する。さらに、液晶層3の誘電率が保護膜180の誘電率より高いので、データ線171と遮蔽電極88との間の寄生容量が、遮蔽電極88のない場合のデータ線171と共通電極270との間の寄生容量に比べて小さい。
それだけでなく、画素電極190と遮蔽電極88が同一層で形成されるので、これらの間の距離が一定に維持され、したがってこれらの間の寄生容量が一定になる。
次に、図2乃至図5を参照して、共通電極表示板200について説明する。
透明なガラスなどからなる絶縁基板210上に遮光部材220が形成されており、遮光部材220は、画素電極190と対向して画素電極190とほとんど同一な模様を有する複数の切開部を有している。これとは異なって、遮光部材220は、データ線171に対応する部分と薄膜トランジスタに対応する部分とからなることもできる。
絶縁基板210上には、また、複数の色フィルタ230が形成されており、遮光部材230で囲まれた領域内にほとんどが位置する。色フィルタ230は画素電極190に沿って縦方向に長く延びることができる。色フィルタ230は、赤色、緑色、及び青色などの原色のうちで一つを表示することができる。
色フィルタ230の上には蓋膜250が形成されている。
蓋膜250上には、ITO、IZOなどの透明な導電体などからなる共通電極270が形成されている。
共通電極270は、有節形状の切開部71、72、73a、73b、74a、74b、75a、75bの集合を有する。
一組の切開部71、72、73a、73b、74a、74b、75a、75bは一つの画素電極190と対向し、中央の切開部71、72、下部の切開部73a、74a、75a、及び上部の切開部73b、74b、75bを含む。切開部71、72、73a、73b、74a、74b、75a、75bの各々は隣接した画素電極190の切開部91、92、93a、93b、94a、94b、95a、95bの間、又は縁切開部95a、95bと画素電極190の斜辺との間に配置される。また、各切開部71、72、73a、73b、74a、74b、75a、75bは、画素電極190の切開部91、92、93a、93b、94a、94b、95a、95bと平行に延びた少なくとも一つの斜線部を含む。
下部及び上部の切開部73a、73b、74a、74b、75a、75bの各々は、大略画素電極190の右側辺から下側辺又は上側辺に向かって延びた斜線部と、斜線部の各端部から画素電極190の辺に沿って辺と重なりながら延びて斜線部と鈍角をなす横部及び縦部を含む。
中央の切開部71、72は、大略画素電極190の左側辺から横部に延びた中央横部、この中央横部の端部で中央横部と斜角をなし、画素電極190の左側辺に向かって延びた一対の斜線部、及び斜線部の各端部から画素電極190の左側辺に沿って左側辺と重なりながら延び、斜線部と鈍角をなす縦断縦部を含む。
切開部71、72、73a、73b、74a、74b、75a、75bの数は、設計要素にしたがって変更することができ、遮光部材220が切開部71、72、73a、73b、74a、74b、75a、75bと重なって切開部71、72、73a、73b、74a、74b、75a、75b付近の光漏れを遮断することができる。
表示板100、200の内側面には垂直配向膜11、21が各々塗布されており、外側面には偏光板12、22が備えられている。垂直配向膜11、21は水平配向膜であっても可能である。
二つの偏光板12、22の透過軸は直交し、このうちの一つの透過軸はゲート線121に対して平行にする。反射型液晶表示装置の場合には、二つの偏光板12、22のうちの一つを省略することができる。
表示板100、200と偏光板12、22との間には、各々液晶層3の遅延値を補償するための位相遅延フィルムを配置することができる。位相遅延フィルムは複屈折性を有し、液晶層3の複屈折性を逆に補償する役割を果たす。遅延フィルムとしては一軸性又は二軸性光学フィルムを用いることができ、特に、負の一軸性光学フィルムを用いることができる。
液晶表示装置はまた、偏光板12、22、位相遅延フィルム、表示板100、200、及び液晶層3に光を供給する照明部を含むことができる。
液晶層3は負の誘電率異方性を有し、液晶層3の液晶分子は、電界のない状態でその長軸が二つの表示板の表面に対して垂直をなすように配向されている。したがって、入射光は直交する偏光板12、22を通過せずに遮断される。
共通電極270に共通電圧を印加し、画素電極190にデータ電圧を印加すれば、表示板の表面にほとんど垂直な電界が生成される。液晶分子は電界に応答し、その長軸が電界の方向に垂直をなすように方向を変えようとする。一方、共通電極270及び画素電極190の切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bと画素電極190の斜辺は、電界を歪曲して液晶分子の傾斜方向を決定する水平成分を形成する。このような水平成分は切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bの辺と画素電極190の斜辺に対して垂直である。また、切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bの対向する二つの辺での主電界の水平成分は互いに反対方向である。
このような電界により、切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bは液晶層3の液晶分子が傾く方向を制御する。隣接する切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bによって定義されたり、切開部75a、75bと画素電極190の右側斜辺によって定義される各ドメイン内にある液晶分子は、切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bの長さ方向に対して垂直をなす方向に傾く。各ドメインの最も長い辺の2つはほとんど並行し、ゲート線121と約±45゜をなし、ドメイン内で液晶分子のほとんどは4方向に傾く。
切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bの幅は約9μm〜12μmであるのが好ましい。
少なくとも一つの切開部71、72、73a、73b、74a、74b、75a、75b、91、92、93a、93b、94a、94b、95a、95bは、突起(図示せず)や陥没部(図示せず)に代替することができる。突起は有機物又は無機物で形成されることができ、電界生成電極190a、190b、270の上又は下に配置されることができ、その幅は約5μm〜10μmであるのが好ましい。
一方、液晶分子の傾斜方向と偏光板12、22の透過軸が45゜を成せば最高輝度を得ることができるが、本実施例の場合、全てのドメインで液晶分子の傾斜方向がゲート線121と45゜の角度を成し、ゲート線121は表示板100、200の縁と垂直又は水平である。したがって、本実施例の場合、偏光板12、22の透過軸を表示板100、200の縁に対して垂直又は平行に付着すれば、最高輝度を得ることができるだけでなく、偏光板12、22を安く製造することができる。
また、共通電極270と遮蔽電極88に同一な共通電圧が印加されるために両者の間には電界がほとんどない。したがって、共通電極270と遮蔽電極88との間に位置した液晶分子は初期垂直配向状態をそのまま維持するので、この部分に入射された光は透過されずに遮断される。
図6は、本発明の第2の実施例による液晶表示装置の構造を示した配置図であり、図7は、図6の液晶表示装置のVII−VII’線に沿って切断した断面図である。
図6及び図7を参照すれば、本実施例による液晶表示装置も、薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3、二つの表示板100、200の外側面に付着されている一対の偏光板12、22を含む。
本実施例による表示板100、200の層状構造は、図1乃至図5のものとほとんど同一である。
薄膜トランジスタ表示板100について説明すれば、ゲート電極124を含む複数のゲート線121及び維持電極135を各々含む複数の維持電極線131が基板110上に形成されており、その上にゲート絶縁膜140、半導体154、及び抵抗性接触部材163、165が順に形成されている。ソース電極173を含む複数のデータ線171及び複数の拡張部を含む複数のドレイン電極175がゲート絶縁膜140上に形成されており、保護膜180がその上に形成されており、保護膜180及びゲート絶縁膜140には、複数の接触孔181、182、185が形成されている。保護膜180上には、複数の画素電極190、複数の遮蔽電極88、及び複数の接触補助部材81、82が形成されており、その上には配向膜11が塗布されている。
共通電極表示板200について説明すれば、遮光部材220、複数の色フィルタ230、蓋膜250、共通電極270、及び配向膜21が絶縁基板210上に形成されている。
図1乃至図5の液晶表示装置とは異なって、島状半導体154は、データ線171及びドレイン電極175の下部まで延びている線状半導体151の突出部であり、島状の抵抗性接触部材165に対向する島状抵抗性接触部材163もまた、線状の抵抗性接触部材161の突出部である。この時、線状の半導体151は、データ線171とドレイン電極175及びその下の抵抗性接触部材161、165とほとんど同一な模様を有する。しかし、線状の半導体151のうちの突出部154は、ソース電極173とドレイン電極175との間の部分のように、データ線171とドレイン電極175で覆われない部分を有する。
このような本発明の第2の実施例に係る薄膜トランジスタ表示板を製造する方法では、データ線171、ドレイン電極175、半導体151、及び抵抗性接触部材161、165を一回の写真エッチング工程(フォトリソグラフィ工程)で形成する。
このような写真エッチング工程で使用する感光膜パターンは位置によって厚さが異なり、特に、厚さが薄くなる順序に第1部分と第2部分を含む。第1部分は、データ線及びドレイン電極が占める配線領域に位置し、第2部分は薄膜トランジスタのチャンネル領域に位置する。
位置によって感光膜パターンの厚さを別にする方法にはいろいろなものがあるが、例えば、光マスクに透明領域及び遮光領域の他、半透明領域を形成する方法がある。半透明領域には、スリットパターン、格子パターン、又は透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する場合は、スリットの幅やスリット間の間隔が写真工程に使用する露光器の分解能より小さいのが好ましい。他の例としては、リフローが可能な感光膜を使用する方法がある。つまり、透明領域と遮光領域のみを備えた通常の露光マスクに、リフロー可能な感光膜パターンを形成した後、リフローさせて、感光膜の残留しない領域に流れるようにすることによって薄い部分を形成する。
このようにすれば一回の写真エッチング工程を減らすことができるので、製造方法がより簡単になる。
図8は、本発明の第3の実施例による薄膜トランジスタ表示板の構造を示した配置図であり、図9は、図8の薄膜トランジスタ表示板を含む液晶表示装置の構造を示した配置図であり、図10は、図9の液晶表示装置のX−X’線に沿って切断した断面図であり、図11は、図9の液晶表示装置の概略的な回路を示した回路図である。
図8乃至図10を参照すれば、本実施例による液晶表示装置も、薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3、二つの表示板100、200の外側面に付着されている一対の偏光板12、22を含む。
本実施例による表示板100、200の層状構造は、図1乃至図5のものとほとんど同一である。
薄膜トランジスタ表示板100について説明すれば、ゲート電極124を含む複数のゲート線121、及び維持電極135a、135bを各々含む複数の維持電極線131a、131bが基板110上に形成されており、その上にゲート絶縁膜140、半導体154、及び抵抗性接触部材163、165が順に形成されている。ソース電極173を含む複数のデータ線171、及び複数の拡張部175a、175bを含む複数のドレイン電極175がゲート絶縁膜140上に形成されており、保護膜180がその上に形成されており、保護膜180及びゲート絶縁膜140には、複数の接触孔181、182、185a、185b、186が形成されている。保護膜180上には、複数の第1/第2画素電極190a、190b、複数の遮蔽電極88、及び複数の接触補助部材81、82が形成されており、その上には配向膜11が塗布されている。
共通電極表示板200について説明すれば、遮光部材220、複数の色フィルタ230、蓋膜250、共通電極270、及び配向膜21が絶縁基板210上に形成されている。
しかしながら、本実施例による表示板100は、ゲート線121と同一層には複数の容量性補助電極136が形成されており、各々の容量性補助電極136は、主に横方向に延びて長方形の模様をなしており、互いに隣接する二つのゲート線121の間の中央に位置する。各々の容量性補助電極136の左側は、ゲート線121に対して45゜傾いた斜辺を有して、左側は漏斗模様を成す。
また、各々のドレイン電極175は、各々の維持電極135a、135bと重なる長方形拡張部175a、175bを含む。ドレイン電極の拡張部175a、175bの辺は維持電極135a、135bの辺と実質的に並行し、互いに隣接するゲート線121の中心線に対して対称構造を成す。
また、ドレイン電極175は、画素の中央で縦方向に延び、容量性補助電極136と重なる容量性結合電極176を有するが、容量性補助電極136の辺と平行な辺を有して左側の一部が漏斗模様を成す。容量性結合電極176は、境界線内で容量性補助電極136の上部に位置する切開部76を有する。
また、ドレイン電極175は、二つの拡張部175a、175bと容量性結合電極176とを互いに連結し、データ線171に隣接して並行し、互いに隣接したゲート線121の中心線に対して対称に延びた連結部177a、177bを有する。
保護膜180には、ゲート絶縁膜140と共に容量性補助電極136を露出する複数の接触孔186が形成されている。この時、容量性補助電極136を露出する接触孔186は容量性結合電極176の切開部76内に位置して、接触孔186の側壁によって発生する段差によって液晶分子の配列が歪曲され、この部分で漏洩する光が発生しても、容量性結合電極176によって遮断される。したがって、画素の開口率が確保され、ディスクリネーションの発生を遮断することができる。
保護膜180上に形成されている複数の第1/第2画素電極190a、190bは、対向する二つの切開部93a、93bによって分離されている。この時、第1画素電極190aは互いに分離されて、第2画素電極190bを中心に上部及び下部に位置する二つの部分からなり、第2画素電極190bが第1画素電極190aの二つの部分の間に挟まれた形態である。第1画素電極190aの二つの部分と第2画素電極190bとは互いに対向しており、ゲート線121に対して±45゜傾いた辺を有していて、互いに隣接するゲート線121の間の中心線に対し対称構造を有する。
第1画素電極190aの二つの部分は、各々接触孔185a、185bを介して一対のドレイン電極175a、175bと物理的に連結され、これから直接データ電圧の印加を受ける。第2画素電極190bは接触孔186を介して容量性補助電極136に連結されているが、容量性補助電極136は、第1画素電極190aに連結されている容量性結合電極176と重なっている。したがって、第2画素電極190bは、第1画素電極190aに電磁気的に結合(容量性)されている。
図11を参照して説明すると、本実施例による液晶表示装置で第1画素電極190aの二つの部分は、ドレイン電極175a、175bを通じて薄膜トランジスタ(Q)に直接連結され、薄膜トランジスタ(Q)及びデータ線171を通じて伝達される画像信号電圧を印加されるに対し、第2画素電極190bの電圧は、第1画素電極190aとの容量性結合によって変わる。本実施例で第2画素電極190bの電圧は、第1画素電極190aの電圧に比べて絶対値が常に低くなる、その理由を次に具体的に説明する。
図11で、Clcaは、第1画素電極190aと共通電極270との間で形成される液晶容量を示し、Cstaは、第1画素電極190aと維持電極線131a、131bとの間で形成される保持容量を示す。Clcbは、第2画素電極190bと共通電極270との間で形成される液晶容量を示し、Cstbは、第2画素電極190bと維持電極線131a、131bとの間で形成される保持容量を示し、Ccpは、第2画素電極190bと第1画素電極190aとの間で形成される結合容量を示す。
共通電極270電圧に対する第1画素電極190aの電圧をVaとし、第2画素電極190bの電圧をVbとすれば、電圧分配法則により、Vb=Va×[Ccp/(Ccp+Clcb+Cstb)]であり、
Ccp/(Ccp+Clcb+Cstb)は常に1より大きくできないため、VbはVaに比べて常に小さい。この時、Clca及びClcbに対する共通電極270電圧と、Csta及びCstbに対する維持電極線131a、131b電圧とが異なることができるが、このような場合にもClcaとClcbに印加される共通電極270の電圧が同一であるので、Clcaに印加される画像信号電圧(Va)の絶対値は、常にClcbに印加される画像信号電圧(Vb)の絶対値より大きい値を有する。このように、一つの画素内で電圧が異なる二つの画素電極を配置すれば、液晶分子は互いに異なる電圧で駆動されて互いに異なる傾斜角で傾き、これによって側面視認性を向上させることができる。
Ccpを調節することによってVaに対するVbの比率を調整することができる。Ccpの調節は、結合電極176と第2画素電極190bとの重畳面積及び距離を調整することによって可能である。重畳面積は、結合電極176の幅を変化させることによって容易に調整でき、距離は、結合電極176の形成位置を変化させることによって調整できる。
つまり、本発明の実施例では、結合電極176をデータ線171と同じ層に形成したが、ゲート線121と同じ層に形成することによって結合電極176と第2画素電極190bとの間の距離を増加させることができる。この時、Vbは、Vaに対して0.6〜0.8倍であるのが好ましい。
一方、他の実施例では、第2画素電極190bに第1画素電極190aの電圧に比べて絶対値が常に高い電圧を印加することができるが、これは、第2画素電極190bに共通電圧などのように任意の電圧を印加した状態で、第1画素電極190aと容量性で結合することによって行われる。
画像信号が直接伝達される第1画素電極190aに対して高かったり低かったりする画素電圧が伝達される第2画素電極190bの面積比は、1:0.85〜1:1.15の範囲であるのが好ましく、第1画素電極190aと容量性で結合する第2画素電極190bは二つ以上に配置することもできる。
図12は、本発明の第4の実施例による液晶表示装置の構造を示した配置図であり、図13は、図12の液晶表示装置のXIII−XIII’線に沿って切断した断面図である。
図12及び図13を参照すれば、本実施例による液晶表示装置も、薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3、二つの表示板100、200の外側面に付着されている一対の偏光板12、22を含む。
本実施例による表示板100、200の層状構造は、図1乃至図5のものとほとんど同一である。
薄膜トランジスタ表示板100について説明すれば、ゲート電極124を含む複数のゲート線121、容量性補助電極136、及び維持電極135a、135bを各々含む複数の維持電極線131a、131bが基板110上に形成されており、その上にゲート絶縁膜140、半導体154、及び抵抗性接触部材163、165が順に形成されている。ソース電極173を含む複数のデータ線171、及び複数の拡張部175a、175bと容量性結合電極176を含む複数のドレイン電極175がゲート絶縁膜140上に形成されており、保護膜180がその上に形成されており、保護膜180及びゲート絶縁膜140には、複数の接触孔181、182、185a、185b、186が形成されている。保護膜180上には、複数の第1/第2画素電極190a、190b、複数の遮蔽電極88、及び複数の接触補助部材81、82が形成されており、その上には配向膜11が塗布されている。
共通電極表示板200について説明すれば、遮光部材220、複数の色フィルタ230、蓋膜250、共通電極270、及び配向膜21が絶縁基板210上に形成されている。
本実施例による表示板100は、図9乃至図11の液晶表示装置とは異なって、データ線171及びドレイン電極175の下部に線状半導体151及び線状抵抗性接触部材161が形成されており、線状半導体151は、データ線171とドレイン電極171及びその下の抵抗性接触部材161、165とほとんど同一な模様を有する。しかし、突出部154は、ソース電極173とドレイン電極175との間の部分のように、データ線171及びドレイン電極175で覆われない部分を有する。
また、一方、本発明の他の実施例として、色フィルタ230を薄膜トランジスタ表示板に配置することができ、このような実施例で、色フィルタは下部絶縁基板110の上部に配置することができ、画素電極190、190a、190bの下部に保護膜180と共に配置するのが最も好ましい。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。特に、画素電極と共通電極に形成する切開部の配置は多様な変形が可能である。
本発明の第1の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 本発明の第1の実施例による液晶表示装置用共通電極表示板の構造を示した配置図である。 図1の薄膜トランジスタ表示板と図2の薄膜トランジスタ表示板とからなる液晶表示装置の構造を示した配置図である。 図3の液晶表示装置のIV−IV’線に沿って切断した断面図である。 図3の液晶表示装置のV−V’線に沿って切断した断面図である。 本発明の第2の実施例による液晶表示装置の構造を示した配置図である。 図6の液晶表示装置のVII−VII’線に沿って切断した断面図である。 本発明の第3の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 図8の薄膜トランジスタ表示板を含む液晶表示装置の構造を示した配置図である。 図9の液晶表示装置のX−X’線に沿って切断した断面図である。 図9の液晶表示装置の概略的な回路を示した回路図である。 本発明の第4の実施例による液晶表示装置の構造を示した配置図である。 図12の液晶表示装置のXIII−XIII’線に沿って切断した断面図である。
符号の説明
3 液晶層
11、21 (垂直)配向膜
12、22 偏光板
100、200 (薄膜トランジスタ表示板、共通電極)表示板
110、210 絶縁基板
121 ゲート線
124 ゲート電極
131 維持電極線
135 維持電極
136 容量性補助電極
140 ゲート絶縁膜
151、154 (線状、島状)半導体
161、163、165 (線状、島状)抵抗性接触部材
171 データ線
173 ソース電極
175 ドレイン電極
176 容量性結合電極
180 保護膜
181、182、185、186 接触孔
190、190a、190b 画素電極
220 遮光部材
230 色フィルタ
250 蓋膜
270 共通電極

Claims (7)

  1. ゲート線と、
    前記ゲート線と交差するデータ線と、
    各々の前記ゲート線及び前記データ線に連結されている薄膜トランジスタと、
    前記薄膜トランジスタに連結されている画素電極と、
    前記データ線上に形成される保護膜と、
    前記データ線に沿って延長され、前記データ線の境界線を完全に覆うように重畳し、前記データ線を露出する切開部を有する遮蔽電極とを有し、
    前記遮蔽電極は、前記画素電極と同一層に形成され、前記遮蔽電極と前記画素電極は、前記保護膜上部に位置し、
    前記画素電極と重畳する維持電極をさらに有し、
    前記遮蔽電極と前記維持電極は接続され、実質的に同一の電圧が伝達されることを特徴とする薄膜トランジスタ表示板。
  2. 前記保護膜は、有機絶縁物質を含んでなることを特徴とする請求項1に記載の薄膜トランジスタ表示板。
  3. 前記遮蔽電極は、前記ゲート線と少なくとも一部分が重なることを特徴とする請求項1に記載の薄膜トランジスタ表示板。
  4. 前記遮蔽電極は、前記ゲート線と前記データ線に沿って延びていることを特徴とする請求項3に記載の薄膜トランジスタ表示板。
  5. 前記遮蔽電極は、前記ゲート線より狭く、前記データ線より広いことを特徴とする請求項4に記載の薄膜トランジスタ表示板。
  6. 前記画素電極は、切開部を有することを特徴とする請求項1に記載の薄膜トランジスタ表示板。
  7. 前記画素電極は、第1画素電極と、該第1画素電極と容量性で結合される第2画素電極とを有することを特徴とする請求項1に記載の薄膜トランジスタ表示板。
JP2005373564A 2004-12-24 2005-12-26 薄膜トランジスタ表示板 Active JP5025129B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040112256A KR20060073826A (ko) 2004-12-24 2004-12-24 박막 트랜지스터 표시판
KR10-2004-0112256 2004-12-24

Publications (2)

Publication Number Publication Date
JP2006195455A JP2006195455A (ja) 2006-07-27
JP5025129B2 true JP5025129B2 (ja) 2012-09-12

Family

ID=36610356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005373564A Active JP5025129B2 (ja) 2004-12-24 2005-12-26 薄膜トランジスタ表示板

Country Status (5)

Country Link
US (2) US7405427B2 (ja)
JP (1) JP5025129B2 (ja)
KR (1) KR20060073826A (ja)
CN (1) CN100507687C (ja)
TW (1) TWI382255B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189267B1 (ko) * 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7453086B2 (en) * 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
KR101293950B1 (ko) * 2006-06-30 2013-08-07 삼성디스플레이 주식회사 표시기판 및 이를 갖는 표시패널
KR20080015696A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 액정 표시 장치
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN101369077B (zh) * 2007-08-17 2010-06-09 北京京东方光电科技有限公司 液晶显示器阵列基板及其制造方法
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
US20110221722A1 (en) * 2008-11-20 2011-09-15 Sharp Kabushiki Kaisha Display device and active matrix substrate
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI413441B (zh) * 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
TWI531835B (zh) * 2011-11-15 2016-05-01 友達光電股份有限公司 顯示面板
CN102799033B (zh) * 2012-07-26 2015-09-23 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
KR102005483B1 (ko) * 2012-10-19 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
KR102040084B1 (ko) * 2013-03-25 2019-11-05 삼성디스플레이 주식회사 표시 장치
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102140815B1 (ko) 2013-12-09 2020-08-04 삼성디스플레이 주식회사 액정 표시 장치
KR20150109544A (ko) 2014-03-19 2015-10-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113341624A (zh) 2015-02-12 2021-09-03 株式会社半导体能源研究所 显示装置
KR102315811B1 (ko) * 2015-02-16 2021-10-25 삼성디스플레이 주식회사 표시 장치
CN105572996B (zh) * 2016-02-02 2019-01-25 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
US11906864B2 (en) 2016-02-02 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
US11442318B2 (en) 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
CN107121864A (zh) * 2017-07-07 2017-09-01 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN110888274B (zh) * 2019-11-27 2022-05-31 深圳市华星光电半导体显示技术有限公司 显示面板
CN114220807B (zh) * 2022-02-22 2022-08-09 上海天马微电子有限公司 驱动基板、发光面板及显示装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318512A (ja) * 1991-04-17 1992-11-10 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
JPH05210112A (ja) 1992-01-30 1993-08-20 Sanyo Electric Co Ltd 液晶表示装置
JPH05333316A (ja) * 1992-06-01 1993-12-17 Seiko Epson Corp 液晶表示装置及びその駆動方法
US5502583A (en) * 1993-05-15 1996-03-26 Nec Corporation Liquid crystal display device capable of compensating for a positioning error between a drain line and a display electrode
JP2551377B2 (ja) * 1993-05-15 1996-11-06 日本電気株式会社 液晶ディスプレイ装置
JPH10325961A (ja) 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3658849B2 (ja) 1996-03-29 2005-06-08 セイコーエプソン株式会社 液晶表示素子及びその製造方法
JPH1039336A (ja) * 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3087841B2 (ja) 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
JP3748137B2 (ja) * 1996-11-07 2006-02-22 シャープ株式会社 液晶表示装置
JPH10186391A (ja) 1996-12-27 1998-07-14 Hitachi Ltd 液晶表示装置
KR100269351B1 (ko) 1997-09-25 2000-10-16 구본준 횡전계방식 액정표시장치
KR100357213B1 (ko) * 1998-07-23 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP3125872B2 (ja) * 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2000077569A1 (fr) 1999-06-11 2000-12-21 Matsushita Electric Industrial Co., Ltd. Affichage a cristaux liquides et son procede de production
US6400440B1 (en) * 1999-06-23 2002-06-04 International Business Machines Corporation Passive liquid crystal display having pre-tilt control structure and light absorbent material at a center
JP4115649B2 (ja) * 2000-03-30 2008-07-09 シャープ株式会社 アクティブマトリクス型液晶表示装置
KR100623989B1 (ko) 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4831716B2 (ja) * 2001-03-15 2011-12-07 Nltテクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100820646B1 (ko) 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100857132B1 (ko) 2001-12-06 2008-09-05 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
JP2003287770A (ja) 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd 液晶表示装置
JP3677011B2 (ja) 2002-04-30 2005-07-27 アルプス電気株式会社 液晶表示装置
KR100876403B1 (ko) 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
KR20040038355A (ko) 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 개구율이 향상된 횡전계모드 액정표시소자
KR100905409B1 (ko) * 2002-12-26 2009-07-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100914194B1 (ko) 2002-12-26 2009-08-27 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR100919199B1 (ko) 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR100498632B1 (ko) 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
KR100961941B1 (ko) * 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
TWI319622B (en) * 2003-10-01 2010-01-11 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101112543B1 (ko) * 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101197044B1 (ko) * 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR101112544B1 (ko) * 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060067292A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 수리 방법
KR101133760B1 (ko) * 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Also Published As

Publication number Publication date
US20080258149A1 (en) 2008-10-23
US20060138419A1 (en) 2006-06-29
CN100507687C (zh) 2009-07-01
TW200643577A (en) 2006-12-16
CN1794067A (zh) 2006-06-28
JP2006195455A (ja) 2006-07-27
KR20060073826A (ko) 2006-06-29
US7405427B2 (en) 2008-07-29
US8129723B2 (en) 2012-03-06
TWI382255B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
JP5025129B2 (ja) 薄膜トランジスタ表示板
KR101133760B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4804106B2 (ja) 多重ドメイン薄膜トランジスタ表示板
JP5132894B2 (ja) 表示板及びそれを含む液晶表示装置
JP4713904B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5307319B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006133783A (ja) 多重ドメイン薄膜トランジスタ表示板
JP4813050B2 (ja) 表示板及びこれを含む液晶表示装置
JP2006039567A (ja) 薄膜トランジスタ表示板
JP2006171762A (ja) 薄膜トランジスタ表示板及びその修理方法
JP5295483B2 (ja) 薄膜トランジスタ表示板
JP4733363B2 (ja) 液晶表示装置
KR20070035224A (ko) 액정 표시 장치
JP2004348131A5 (ja)
JP5525506B2 (ja) 表示板及びそれを含む液晶表示装置
KR20060036636A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060003609A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20060082316A (ko) 박막 트랜지스터 표시판
KR20060057357A (ko) 액정 표시 장치
KR20060074554A (ko) 박막 트랜지스터 표시판
KR20060058964A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060061488A (ko) 박막 트랜지스터 표시판
KR20060057654A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060060335A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060080763A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5025129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250