JP5022652B2 - 回路モジュールの製造方法及び回路モジュール - Google Patents

回路モジュールの製造方法及び回路モジュール Download PDF

Info

Publication number
JP5022652B2
JP5022652B2 JP2006238242A JP2006238242A JP5022652B2 JP 5022652 B2 JP5022652 B2 JP 5022652B2 JP 2006238242 A JP2006238242 A JP 2006238242A JP 2006238242 A JP2006238242 A JP 2006238242A JP 5022652 B2 JP5022652 B2 JP 5022652B2
Authority
JP
Japan
Prior art keywords
circuit module
width
substrate
insulating layer
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006238242A
Other languages
English (en)
Other versions
JP2008042152A (ja
Inventor
雅哉 島村
穂 湯浅
岳彦 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2006238242A priority Critical patent/JP5022652B2/ja
Publication of JP2008042152A publication Critical patent/JP2008042152A/ja
Application granted granted Critical
Publication of JP5022652B2 publication Critical patent/JP5022652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、基板上に半導体素子やチップ状電子部品を搭載するとともに、搭載された部品を覆う第一層の絶縁層と該絶縁層を覆う第二層のシールド層とを有する平板状の回路モジュールの製造方法に関し、前記平板状の回路モジュールの端面において前記基板と前記シールド層との境界に隙間を生じないようにした回路モジュールの製造方法、及び回路モジュールに関する。
従来、基板上に複数の要素部品を搭載するとともに、搭載された部品を樹脂モールドにより被覆したものや、搭載された部品を被覆するように金属製のキャップを被せたものが存在する。
また、特許文献１に示すように、基板上に搭載された部品を絶縁性樹脂層からなる第一層で被覆し、さらに導電性樹脂からなる第二層で被覆してシールド層を形成し、さらに小型化を可能とした回路モジュールが提案されている。
上記背景技術の回路モジュールは、図５に示されるように、内部及びその表面に回路配線２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを備えた基板１の一方の主面上に半導体素子やチップ状の電子部品等の部品３が搭載されるとともに、導電ワイヤや、ハンダや導電性接着剤等の接合材からなる接続手段４により図示省略した前記基板の表面の回路配線２に接続されている。
上記部品及び上記接続手段を被覆するように絶縁性樹脂からなる第一層の絶縁層５が形成された後、該絶縁層５を分断するとともに先端が前記基板１に至る切り溝６が形成され、少なくとも該切り溝６に充填されるように前記絶縁層５を被覆する導電性樹脂からなる第二層のシールド層７と、が順次形成され、さらに前記切り溝６に充填された導電性樹脂７ｂを分割するように分割溝９により分割され、回路モジュール８が得られる。
尚、上記背景技術の回路モジュールの製造方法においては、例えば減圧室中にて導電性樹脂の塗料を塗布したのちに常圧に戻すことにより、基板１上に搭載された部品３を被覆する絶縁層５に該絶縁層５を分断するように形成された切り溝６の内部に前記導電性樹脂の塗料が充填される。
特開２００４−１７２１７６号公報
しかしながら、上記背景技術の回路モジュールの製造方法においても、前記切り溝の内部に導電性樹脂の塗料を充填する際に、該溝の内部に残存する気体をゼロにすることはできず、前記基板１の切り溝６の底面と前記導電性樹脂からなるシールド層７の縁部の先端との間に空気溜まり６ｃが生じてしまう。
この状態で前記導電性樹脂が硬化され、前記切り溝に沿って分割されると、前記基板のの端面と前記シールド層の端面とが同一平面上に位置するとともに、該平面上において前記絶縁層を覆うシールド層の縁部の下端とこれに対向する前記切り溝の内面との境界に隙間が生じ、前記シールド層の剥がれ落ちが生じて外部からの電磁界や静電気の影響を受け易くなり回路モジュールの電気的特性が変動しやすいという課題があった。
本発明の目的は、上記課題を解決して、平板状の回路モジュールの端面において絶縁層を覆うシールド層の縁部の下端とこれに対向する切り溝の内面との境界に隙間が生じない回路モジュールの製造方法を提供することにある。
また本発明の目的は、前記シールド層の縁部の剥がれ落ちが防止され、電気的特性の変動が生じにくい回路モジュールを提供することにある。
上記目的を達成するため、本発明の回路モジュールの製造方法は、
（１） 基板上に複数の部品を配置する工程と、前記各部品を被覆する絶縁層を形成する工程と、前記絶縁層を被覆する導電性樹脂からなるシールド層を形成する工程と、前記シールド層が形成された基板を分割する工程と、を有する回路モジュールの製造方法であって、前記絶縁層を被覆するシールド層を形成する前に予め深さ方向の基端部の幅Ｗ１に比べて先端部の幅Ｗ２が小さい切り溝を少なくとも前記絶縁層に形成し、少なくとも前記切り溝内に充填されるように導電性樹脂を塗布してシールド層を形成した後、前記切り溝の先端部に沿って前記先端部の幅Ｗ２より大きく前記き基端部の幅Ｗ１より小さい幅Ｗ３で切削して前記基板を分割するものである。（・・・以下、第１の課題解決手段と称する。）
また、上記回路モジュールの製造方法の主要な形態の一つは、
（２）前記切り溝が段付溝である。（・・・以下、第２の課題解決手段と称する。）
また、上記回路モジュールの製造方法の形態の一つは、
（３）前記段付溝が異なる複数の切削手段で形成されるものである。（・・・以下、第３の課題解決手段と称する。）
また、上記回路モジュールの製造方法の主要な形態の一つは、
（４）前記切り溝がテーパ付溝である。（・・・以下、第４の課題解決手段と称する。）
上記第１の課題解決手段による作用は次の通りである。すなわち、
前記絶縁層を被覆するシールド層を形成する前に予め深さ方向の基端部の幅Ｗ１に比べて先端部の幅Ｗ２が小さい切り溝を少なくとも前記絶縁層に形成し、少なくとも前記切り溝内に充填されるように導電性樹脂を塗布してシールド層を形成した後、前記切り溝の先端部に沿って前記先端部の幅Ｗ２より大きく前記き基端部の幅Ｗ１より小さい幅Ｗ３で切削して前記基板を分割する。これにより、前記切り溝に導電性樹脂を充填する際に発生する空気溜まりが切り溝の先端付近に寄せ集められ、切削による分割の際に切り代として取り除かれるため、前記回路モジュールの端面において、前記絶縁層を覆うシールド層の縁部の下端とこれに対向する前記切り溝の内面とが密着している。
上記第２の課題解決手段による作用は次の通りである。すなわち、前記切り溝が段付溝であるので、絶縁層の端面を覆うシールド層の縁部の厚みが厚く形成され、シールド層の剥離が生じにくい。
上記第３の課題解決手段による作用は次の通りである。すなわち、前記段付溝が異なる複数の切削手段で形成されるので、発生する空気溜まりの量に応じて、空気溜まりを収容するための溝の深さを任意に設定することができるとともに、切り溝形成時の基板や搭載部品へのダメージの発生を抑制することができる。
上記第４の課題解決手段による作用は次の通りである。すなわち、前記切り溝がテーパ付溝であるので、空気溜まりの量がばらついた場合であっても分割カット時のブレード厚みを選択することにより前記空気溜まりを確実に除去することができる。
本発明の回路モジュールの製造方法は、シールド層の縁部のはがれ落ちが防止され、回路モジュールの電気的特性の変動が抑制される。
以下、本発明の回路モジュールの製造方法の第１の実施形態について、図１を参照して説明する。図１は本実施形態の回路モジュールの製造方法を説明するための図であり、図１（Ａ）〜図１（Ｅ）は、本実施形態の回路モジュールの製造方法の各ステップを示す部分拡大断面図である。
本実施形態の回路モジュールの製造方法は、基板１１上に複数の部品１３を配置する工程と、前記各部品１３を被覆する絶縁層１５を形成する工程と、該絶縁層１５を被覆する導電性樹脂からなるシールド層１７を形成する工程と、前記シールド層１７が形成された基板を分割する工程と、を有する回路モジュール１８の製造方法であって、
前記絶縁層１５を被覆するシールド層１７を形成する前に予め深さ方向の基端部１６ｂの幅Ｗ１に比べて先端部１６ａの幅Ｗ２が小さい切り溝１６を少なくとも前記絶縁層１５に形成し、少なくとも前記切り溝１６内に充填されるように導電性樹脂を塗布してシールド層１７を形成した後、前記切り溝１６の先端部１６ａに沿って前記先端部１６ａの幅Ｗ２より大きく前記基端部１６ｂの幅Ｗ１より小さい幅Ｗ３で切削して前記基板１１を分割するものである。
また、本実施形態においては、前記切り溝１６が前記基端部１６ｂの幅Ｗ１が前記先端部１６ａの幅Ｗ２よりも広くなっている段付溝として形成されている。
具体的には、上記基板１１は、（例えば厚み１ｍｍの）セラミック基板からなり、該基板１１に内蔵された配線パターン１２ａ，１２ｃと、該基板１１の底面に形成された配線パターン１２ｅ及び１２ｆと、これら配線パターン間を接続するスルーホール導体１２ｂ及び１２ｄとを備えるとともに、該基板の上面側には図示省略した部品搭載用ランドが形成されている。
まず、図１（Ａ）に示すように、上記基板１１の上面側の部品搭載ランド上に半導体素子やチップ状電子部品等からなる部品１３を搭載するとともに、導電ワイヤや、ハンダや導電性接着剤等の接合剤からなる接続手段１４により前記部品１３の電極と前記部品搭載ランドとを導電接続する。
次に、図１（Ｂ）に示すように、上記基板１１上に搭載された部品１３及び前記接続手段１４を被覆するように真空印刷法を用いて絶縁性樹脂の塗料を塗布し、硬化して絶縁層１５を形成する。
次に、図１（Ｃ）に示すように、上記絶縁層１５から前記基板１１に亘って段付の切り溝１６を形成する。このとき、該切り溝１６は、前記基板１１に切り込む深さ方向の先端部１６ａの幅Ｗ２が前記基端部１６ｂの幅Ｗ１よりも小さくなるように、先端に段付の切削ブレードを切削手段に用いて形成する。
次に、図１（Ｄ）に示すように、上記切り溝１６の内部に導電性樹脂１７ｂが充填されるように上記絶縁層と同様に、真空印刷法を用いて導電性樹脂の塗料を塗布し硬化して、前記絶縁層１５を覆うシールド層１７を形成する。このとき、前記切り溝１６の深さ方向の先端部１６ａには空気溜まり１６ｃが形成されるものの、該先端部１６ａを除く切り溝１６の内面には前記シールド層１７を形成する導電性樹脂１７ｂが密着して、隙間が存在しない。
次に、図１（Ｄ）に示すように、前記切り溝１６の先端部１６ａに沿って前記切り溝１６の先端部１６ａの幅Ｗ２より大きく該切り溝１６の基端部１６ｂの幅Ｗ１より小さい幅Ｗ３で公知のダイシング装置等の切削手段により切削して前記基板を分割し、図１（Ｅ）に示すように、シールド層１７の端面と基板１１の端面とが同一平面上に位置するとともに、該平面上において前記絶縁層１５を覆うシールド層１７の縁部１７ｂの下端とこれに対向する前記切り溝１６の内面とが密着している（例えば厚み４ｍｍの）回路モジュール１８を得る。
次に、本実施形態の回路モジュール１８の第１の実施形態について説明する。本実施形態の回路モジュール１８は、図１（Ｅ）に示されるように、基板１１上に複数の部品１３が搭載され該各部品１３が絶縁層１５で被覆され該絶縁層１５がシールド層１７で被覆された回路モジュール１８であって、前記基板１１の端面と前記シールド層１７の端面とが同一平面上に位置するとともに、該平面上において前記絶縁層１５を覆うシールド層１７の縁部１７ｂの下端とこれと対向する前記切り溝１６の内面とが密着しているので、前記シールド層の縁部の剥がれ落ちが防止され、電気的特性の変動が生じにくいというメリットを有する。
上記基板１１としては、セラミック基板、樹脂基板等のうちから用途に応じて適宜選択して用いることができる。
セラミック基板としては、アルミナ基板、その他の高温で焼結するもののほか、所謂ＬＴＣＣ基板を用いることもできる。
樹脂基板としては、ガラス・エポキシ樹脂等が用いられる。
上記配線パターンを内蔵する基板としては、上記セラミック基板と同時焼成可能な金属粉末を含有する導電性ペーストをセラミックグリーンシートの表面に印刷し、積層した後、焼成して得られるセラミック多層配線基板や、表面に銅プリント配線が形成された樹脂基板を積層する等により得られる多層プリント配線基板等から用途に応じて適宜選択して用いることができる。
上記基板１１上に搭載される部品１３としては、ベアチップその他の半導体素子のほか、コンデンサ、抵抗、コイル等のチップ状電子部品があげられる。
上記絶縁層を形成するための絶縁性樹脂としては、エポキシ樹脂その他の熱硬化性樹脂や紫外線硬化性樹脂等が好ましい。前記基板上への絶縁層の形成は、トランスファモールド法やポッティング法或いは真空印刷法等のモールド法を用いることができる。
上記真空印刷法による前記基板上への絶縁層の形成は、真空（減圧）時と真空（減圧）を開放して大気圧に戻したときの差圧を利用して、前記基板と搭載部品との隙間に存在する気体の体積を減少させることで、前記隙間内への前記絶縁性樹脂の充填率を高める。
上記シールド層を形成するための導電性樹脂としては、上記エポキシ樹脂その他の熱硬化性樹脂にＡｇ粉やＣｕ粉等の導電性金属粉末を混合したものが好ましい。上記絶縁層を覆うシールド層の形成は、トランスファモールド法やポッティング法或いは真空印刷法等のモールド法を用いることができる。
上記真空印刷法による前記切り溝への導電性樹脂の充填は、真空（減圧）時と真空（減圧）を開放して大気圧に戻したときの差圧を利用して、溝の内部に存在する気体の体積を減少させることで、前記溝内への前記導電性樹脂の充填率を高める。
次に、本発明の回路モジュールの製造方法の第２の実施形態について、図２を参照して説明する。図２は本実施形態の回路モジュールの製造方法を説明するための図であり、図２（Ａ）〜図２（Ｆ）は、本実施形態の回路モジュールの製造方法の各ステップを示す部分拡大断面図である。
本実施形態の回路モジュールの製造方法は、基板２１上に複数の部品２３を配置する工程と、前記各部品２３を被覆する絶縁層２５を形成する工程と、該絶縁層２５を被覆する導電性樹脂からなるシールド層２７を形成する工程と、前記シールド層２７が形成された基板を分割する工程と、を有する回路モジュール２８の製造方法であって、
前記絶縁層２５を被覆するシールド層２７を形成する前に予め深さ方向の基端部２６ｂの幅Ｗ１に比べて先端部２６ａの幅Ｗ２が小さい切り溝２６を前記絶縁層２５から前記基板２１に亘って形成し、少なくとも前記切り溝２６内に充填されるように導電性樹脂を塗布してシールド層２７を形成した後、前記切り溝２６の先端部２６ａに沿って前記先端部２６ａの幅Ｗ２より大きく前記基端部２６ｂの幅Ｗ１より小さい幅Ｗ３で切削して前記基板２１を分割するものである。
また、本実施形態においては、前記切り溝２６が前記基端部２６ｂの幅Ｗ１が前記先端部２６ａの幅Ｗ２よりも広くなっている段付溝として形成されている。
また、本実施形態においては、前記段付溝の幅Ｗ１の基端部２６ｂと幅Ｗ２の先端部２６ａとが異なる複数の切削手段（具体的には厚みＷ１のダイシングブレードと厚みＷ２のダイシングブレード）で形成されるものである。
本実施形態が先の第１の実施形態と異なる点は、切り溝２６の幅Ｗ１の基端部２６ｂが基板２１に達するまで切り込まれて、前記絶縁層２５の側面が前記シールド層２７の縁部２７ｂによって完全に被覆されシールド性の優れたものとなっている。また、本実施形態では、上述したように前記段付溝が異なる複数の切削手段で形成される点にあり、その他の構成及び作用効果は先の第１の実施形態と同様であるため説明を省略する。
本実施形態においては、上記第１の実施形態と同様にして図２（Ｂ）に示すように、上記基板２１上に搭載された部品２３及び前記接続手段２４を被覆するように絶縁性樹脂の塗料を塗布し、硬化して絶縁層２５を形成する。
次に、図２（Ｃ）に示すように、上記絶縁層２５から前記基板２１に亘って幅Ｗ１の等幅の切り溝２６を形成する。
次に、図２（Ｄ）に示すように、前記幅Ｗ１の切り溝２６を形成したときに用いた切削ブレードよりも肉薄の切削ブレードを用いて上記切り溝２６の深さ方向の先端部にさらに前記基端部２６ｂの幅Ｗ１よりも小さい幅Ｗ２の切り溝２６ａを形成する。
次に、図２（Ｅ）及び図２（Ｆ）に示すように、上記第１の実施形態と同様にして回路モジュール２８を得る。
次に、本発明の回路モジュールの製造方法の第３の実施形態について、図３を参照して説明する。図３は本実施形態の回路モジュールの製造方法を説明するための図であり、図３（Ａ）〜図３（Ｅ）は、本実施形態の回路モジュールの製造方法の各ステップを示す部分拡大断面図である。
本実施形態の回路モジュールの製造方法は、基板３１上に複数の部品３３を配置する工程と、前記各部品３３を被覆する絶縁層３５を形成する工程と、該絶縁層３５を被覆する導電性樹脂からなるシールド層３７を形成する工程と、前記シールド層３７が形成された基板を分割する工程と、を有する回路モジュール３８の製造方法であって、
前記絶縁層３５を被覆するシールド層３７を形成する前に予め深さ方向の基端部３６ｂの幅Ｗ１に比べて先端部３６ａの幅Ｗ２が小さい切り溝３６を前記絶縁層３５から前記基板３１に亘って形成し、少なくとも前記切り溝３６内に充填されるように導電性樹脂を塗布してシールド層３７を形成した後、前記切り溝３６の先端部３６ａに沿って前記先端部３６ａの幅Ｗ２より大きく前記基端部３６ｂの幅Ｗ１より小さい幅Ｗ３で切削して前記基板３１を分割するものである。
また、本実施形態においては、前記切り溝３６がテーパ付溝であり、前記切り溝３６が前記基端部３６ｂの幅Ｗ１が前記先端部３６ａの幅Ｗ２よりも広い所謂テーパ付の溝として形成されている。
本実施形態が先の第１の実施形態と異なる点は、上述したように前記切り溝３６がテーパ付溝である点にあり、その他の構成及び作用効果は先の第１の実施形態と同様であるため説明を省略する。
次に、本発明の回路モジュールの製造方法の第４の実施形態について、図４を参照して説明する。図４は本実施形態の回路モジュールの製造方法を説明するための図であり、図４（Ａ）〜図４（Ｅ）は、本実施形態の回路モジュールの製造方法の各ステップを示す部分拡大断面図である。
本実施形態の回路モジュールの製造方法は、基板４１上に複数の部品４３を配置する工程と、前記各部品４３を被覆する絶縁層４５を形成する工程と、該絶縁層４５を被覆する導電性樹脂からなるシールド層４７を形成する工程と、前記シールド層４７が形成された基板を分割する工程と、を有する回路モジュール４８の製造方法であって、
前記絶縁層３５を被覆するシールド層４７を形成する前に予め深さ方向の基端部４６ｂの幅Ｗ１に比べて先端部４６ａの幅Ｗ２が小さい切り溝４６を前記絶縁層４５に形成し、少なくとも前記切り溝４６内に充填されるように導電性樹脂を塗布してシールド層４７を形成した後、前記切り溝４６の先端部４６ａに沿って前記先端部４６ａの幅Ｗ２より大きく前記基端部４６ｂの幅Ｗ１より小さい幅Ｗ３で切削して前記基板４１を分割するものである。
本実施形態が先の第１の実施形態と異なる点は、上述したように前記切り溝４６が前記絶縁層４５のみに形成されている点にあり、その他の構成及び作用効果は先の第１の実施形態と同様であるため説明を省略する。
本発明の回路モジュールの製造方法によれば、特に機能の限定はしていないが、種々の電子装置に適用可能である。例えば、高周波パワーアンプ、電子ボリューム、ＤＣ／ＤＣコンバータ、ＦＥＴスイッチ、無線モジュール、その他の小型・薄型の回路モジュールの製造に好適である。
本発明の回路モジュールの製造方法の第１の実施形態を説明するための要部拡大断面図である。 本発明の回路モジュールの製造方法の第２の実施形態を説明するための要部拡大断面図である。 本発明の回路モジュールの製造方法の第３の実施形態を説明するための要部拡大断面図である。 本発明の回路モジュールの製造方法の第４の実施形態を説明するための要部拡大断面図である。 背景技術の一例を示す断面図である。
符号の説明
１１：基板
１２：配線パターン
１３：部品
１４：接続手段
１５：絶縁層
１６：切り溝
１６ａ：先端部
１６ｂ：基端部
１７：シールド層
１７ａ：導電性樹脂
１７ｂ：導電性樹脂
１８：回路モジュール
１９：分割溝
２１：基板
２２：配線パターン
２３：部品
２４：接続手段
２５：絶縁層
２６：切り溝
２６ａ：先端部（第２の切り溝）
２６ｂ：基端部（第１の切り溝）
２７：シールド層
２７ａ：導電性樹脂
２７ｂ：導電性樹脂
２８：回路モジュール
２９：分割溝
３１：基板
３２：配線パターン
３３：部品
３４：接続手段
３５：絶縁層
３６：切り溝
３６ａ：先端部
３６ｂ：基端部
３７：シールド層
３７ａ：導電性樹脂
３７ｂ：導電性樹脂
３８：回路モジュール
３９：分割溝
４１：基板
４２：配線パターン
４３：部品
４４：接続手段
４５：絶縁層
４６：切り溝
４６ａ：先端部
４６ｂ：基端部
４７：シールド層
４７ａ：導電性樹脂
４７ｂ：導電性樹脂
４８：回路モジュール
４９：分割溝
Ｗ１：切り溝の基端部の幅
Ｗ２：切り溝の先端部の幅
Ｗ３：分割時の切削溝の幅

Claims (4)

  1. 基板上に複数の部品を配置する工程と、前記各部品を被覆する絶縁層を形成する工程と、前記絶縁層を被覆する導電性樹脂からなるシールド層を形成する工程と、前記シールド層が形成された基板を分割する工程と、を有する回路モジュールの製造方法において、
    前記絶縁層を被覆するシールド層を形成する前に予め深さ方向の基端部の幅Ｗ１に比べ
    て先端部の幅Ｗ２が小さい切り溝を少なくとも前記絶縁層に形成し、少なくとも前記切り
    溝内に充填されるように導電性樹脂を塗布してシールド層を形成した後、前記切り溝の先
    端部に沿って前記先端部の幅Ｗ２より大きく前記基端部の幅Ｗ１より小さい幅Ｗ３で切削
    して前記基板を分割することを特徴とする回路モジュールの製造方法。
  2. 前記切り溝が段付溝であることを特徴とする請求項１記載の回路モジュールの製造方法。
  3. 前記段付溝が異なる複数の切削手段で形成されることを特徴とする請求項２に記載の回路モジュールの製造方法。
  4. 前記切り溝がテーパ付溝であることを特徴とする請求項１記載の回路モジュールの製造方法。
JP2006238242A 2006-08-07 2006-08-07 回路モジュールの製造方法及び回路モジュール Active JP5022652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006238242A JP5022652B2 (ja) 2006-08-07 2006-08-07 回路モジュールの製造方法及び回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006238242A JP5022652B2 (ja) 2006-08-07 2006-08-07 回路モジュールの製造方法及び回路モジュール

Publications (2)

Publication Number Publication Date
JP2008042152A JP2008042152A (ja) 2008-02-21
JP5022652B2 true JP5022652B2 (ja) 2012-09-12

Family

ID=39176777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006238242A Active JP5022652B2 (ja) 2006-08-07 2006-08-07 回路モジュールの製造方法及び回路モジュール

Country Status (1)

Country Link
JP (1) JP5022652B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108884358A (zh) * 2016-03-29 2018-11-23 拓自达电线株式会社 导电性涂料及使用了该导电性涂料的屏蔽封装体的制造方法
CN109071993A (zh) * 2016-03-29 2018-12-21 拓自达电线株式会社 导电性涂料以及使用了该导电性涂料的屏蔽封装体的制造方法
US10756026B2 (en) 2016-06-08 2020-08-25 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308468A1 (en) * 2008-03-14 2010-12-09 Noriyuki Yoshikawa Semiconductor device and semiconductor device fabrication method
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
JP5094622B2 (ja) * 2008-08-04 2012-12-12 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
CN102077700B (zh) * 2008-08-19 2014-03-26 株式会社村田制作所 电路模块及其制造方法
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
JP5416458B2 (ja) * 2009-04-02 2014-02-12 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールの製造方法
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
CA2912594A1 (en) 2013-05-16 2015-02-19 National Institute Of Aerospace Associates Radiation hardened microelectronic chip packaging technology
EP2997595B1 (en) * 2013-05-16 2020-11-18 National Institute Of Aerospace Associates Method of forming a radiation hardened microelectronic chip package
KR101725748B1 (ko) 2014-09-30 2017-04-10 다츠다 덴센 가부시키가이샤 전자 부품의 패키지의 쉴드용 도전성 도료 및 이것을 이용한 쉴드 패키지의 제조 방법
US9761538B1 (en) * 2016-03-14 2017-09-12 Stmicroelectronics, Inc. Method for making a shielded integrated circuit (IC) package with an electrically conductive polymer layer
TWI770013B (zh) * 2016-03-29 2022-07-11 日商拓自達電線股份有限公司 導電性塗料及使用其之屏蔽封裝體之製造方法
JP2018009112A (ja) 2016-07-14 2018-01-18 タツタ電線株式会社 導電性塗料及びそれを用いたシールドパッケージの製造方法
CN110651004B (zh) * 2017-07-07 2022-03-25 拓自达电线株式会社 导电性树脂组合物及使用该导电性树脂组合物的屏蔽封装体的制造方法
JP7266023B2 (ja) * 2018-04-10 2023-04-27 タツタ電線株式会社 導電性塗料及び該導電性塗料を用いたシールドパッケージの製造方法
CN111063661A (zh) * 2019-12-16 2020-04-24 东莞记忆存储科技有限公司 倒装芯片封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4903576B2 (ja) * 2004-10-28 2012-03-28 京セラ株式会社 電子部品モジュール及び無線通信機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108884358A (zh) * 2016-03-29 2018-11-23 拓自达电线株式会社 导电性涂料及使用了该导电性涂料的屏蔽封装体的制造方法
CN109071993A (zh) * 2016-03-29 2018-12-21 拓自达电线株式会社 导电性涂料以及使用了该导电性涂料的屏蔽封装体的制造方法
CN108884358B (zh) * 2016-03-29 2021-03-30 拓自达电线株式会社 导电性涂料及使用了该导电性涂料的屏蔽封装体的制造方法
CN109071993B (zh) * 2016-03-29 2021-03-30 拓自达电线株式会社 导电性涂料以及使用了该导电性涂料的屏蔽封装体的制造方法
US10756026B2 (en) 2016-06-08 2020-08-25 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2008042152A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP5022652B2 (ja) 回路モジュールの製造方法及び回路モジュール
JP5195903B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
EP1708258B1 (en) Composite ceramic substrate
US9781828B2 (en) Module substrate and method for manufacturing module substrate
EP2320718A1 (en) Circuit module and method for manufacturing same
CN102548253A (zh) 多层电路板的制作方法
KR20010109149A (ko) 면설치형 전자회로유닛
JP2008288610A (ja) 回路モジュールの製造方法
WO2011052480A1 (ja) 電子部品デバイスおよびパッケージ基板
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2008177461A (ja) 電子装置およびその製造方法
JP2011100649A (ja) 電子部品内蔵基板および電子モジュール。
KR20070111911A (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP4388410B2 (ja) 多数個取り配線基板
JP2004288660A (ja) 配線基板
JP5447180B2 (ja) セラミック多層基板および電子モジュール
JP2008187198A (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP2006173287A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2011176020A (ja) 多数個取り配線基板およびその製造方法
US10872853B2 (en) Module
JP7122939B2 (ja) 配線基板およびその製造方法
CN109950017B (zh) 电子部件以及电子部件的制造方法
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
KR100565501B1 (ko) 수동소자 매립 회로기판 및 그 제조방법
JP2005150652A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5022652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250