DE112009000666T5 - Verfahren zum Herstellen eines Elektronikkomponentenmoduls - Google Patents

Verfahren zum Herstellen eines Elektronikkomponentenmoduls Download PDF

Info

Publication number
DE112009000666T5
DE112009000666T5 DE112009000666T DE112009000666T DE112009000666T5 DE 112009000666 T5 DE112009000666 T5 DE 112009000666T5 DE 112009000666 T DE112009000666 T DE 112009000666T DE 112009000666 T DE112009000666 T DE 112009000666T DE 112009000666 T5 DE112009000666 T5 DE 112009000666T5
Authority
DE
Germany
Prior art keywords
electronic component
conductive paste
component module
resin
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112009000666T
Other languages
English (en)
Inventor
Koichi Kanryo
Akio Katsube
Akira Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE112009000666T5 publication Critical patent/DE112009000666T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls, das folgende Schritte umfasst: chargenweises Abdichten, mit einem Harz, eines kollektiven Substrats mit einer Mehrzahl von Elektronikkomponentenmodulen, die aus einer Mehrzahl von Komponenten gebildet sind; Bilden eines Schnittsegments von einer oberen Oberfläche des abgedichteten Harzes bis zu einer Position, die eine in dem Substrat angeordnete Erdungselektrode erreicht, an einem Grenzsegment des Elektronikkomponentenmoduls; und Aufbringen einer leitfähigen Paste auf Seitenoberflächen und die obere Oberfläche, und anschließend Schneiden der Elektronikkomponentenmodule, wobei der leitfähige Dünnfilm durch Verwendung einer Aufschleuderschicht nach dem Aufbringen der leitfähigen Paste gebildet wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls, bei dem ein Elektronikkomponentenmodul mit einer Erdungselektrode um das untere Ende herum von einem kollektiven Substrat mit einer Mehrzahl von Elektronikkomponentenmodulen, die aus einer Mehrzahl Elektronikkomponenten gebildet sind, geschnitten wird.
  • STAND DER TECHNIK
  • Im Fall einer Herstellung eines Elektronikkomponentenmoduls wird herkömmlicherweise ein kollektives Substrat mit einer Vielzahl platzierter Elektronikkomponenten chargenweise mit einem Harz abgedichtet, und ein Rillensegment (geschnittener Segment) wird von einer oberen Oberfläche des abgedichteten Harzes bis zu einer Position, die eine Erdungselektrode erreicht, an einem Grenzsegment zum Schneiden als Elektronikkomponentenmodule gebildet. Nach einem Füllen des Rillensegments mit einer leitfähigen Paste werden anschließend von dem Grenzsegment einzelne Elektronikkomponentenmoduleinheiten geschnitten, wodurch Elektronikkomponentenmodule hergestellt werden (siehe Patentschrift 1).
  • Wenn bei dem in der Patentschrift 1 offenbarten Herstellungsverfahren jedoch das Rillensegment nicht mit einer relativ großen Menge leitfähiger Paste mit einer relativ geringen Viskosität gefüllt werden soll, um das Rillensegment mit der leitfähigen Paste zu füllen, kann das untere Ende des Rillensegments unvollständig gefüllt werden oder mit der leitfähigen Paste, die Luftblasen enthält, gefüllt werden. Da die leitfähige Paste allgemein ein wärmeaushärtbares Harz ist, entstehen in der Harzschicht inmitten des Härtens wahrscheinlich Leerräume, was zu dem Problem führt, dass die die Elektronikkomponenten möglicherweise unzureichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen geschützt sind.
  • Um das oben erwähnte Problem zu vermeiden, wird außerdem oft eine verdünnte Lösung der leitfähigen Paste verwendet, um die Viskosität der leitfähigen Paste zu verringern. Jedoch kann die verdünnte Lösung in diesem Fall möglicherweise inmitten des Härtens des wärmeaushärtbaren Harzes zu Gas werden, was auf Grund von Gas aus der Verdampfung der verdünnten Lösung zu Leerräumen in der Harzschicht führt. Deshalb geht die Verwendung der verdünnten Lösung nicht so weit, das Problem zu lösen, dass die Elektronikkomponenten möglicherweise unzureichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen geschützt sind.
  • Deshalb wird in der Patentschrift 2 beispielsweise eine Dünnfilm-Schutzschicht einer Nickelplattierungsschicht oder dergleichen statt der leitfähigen Paste gebildet. Die Nickelplattierungsschicht wird ziemlich problemlos in Form eines Dünnfilms hergestellt, der gebildet wird, indem ein Basismaterial in eine Plattierungslösung eingetaucht wird, um eine Metallausfällung auf der Oberfläche zu bewirken. Somit werden anders als im Fall der Pastenaufbringung keine Luftblasen in dem Film eingeschlossen, wodurch ermöglicht wird, ein Auftreten von Leerräumen zu verhindern.
  • Überdies offenbart Patentschrift 3 ein Verfahren zum Bilden einer Schutzschicht mittels Sprühbeschichtens. Da die Sprühbeschichtung die Schutzschicht in Form eines Dünnfilms bilden kann, sind in der Schutzschicht kaum Luftblasen eingeschlossen, wie im Fall der Patentschrift 2, wodurch ermöglicht wird, ein Auftreten von Leerräumen zu verhindern.
    Patentschrift 1: offengelegte japanische Patentanmeldung Nr.2004-172176
    Patentschrift 2: offengelegte japanische Patentanmeldung Nr. 11-163583
    Patentschrift 3: offengelegte japanische Patentanmeldung Nr. 2005-79139
  • OFFENBARUNG DER ERFINDUNG
  • Durch die Erfindung zu lösendes Problem
  • Jedoch erfordert das in der Patentschrift 2 offenbarte Herstellungsverfahren das Eintauchen des Elektronikkomponentengehäuses in eine Plattierungslösung im Fall des Bildens der Schutzschicht aus einer Nickelplattierungsschicht. Deshalb kann das Eintauchen in die Plattierungslösung möglicherweise bewirken, dass die Plattierungslösung in das abgedichtete Harz eindringt, was zu dem Problem einer Beschädigung der Elektronikkomponenten auf Grund der verdünnten Lösung und einer verringerten Zuverlässigkeit auf Grund einer Wasserabsorption durch das abgedichtete Harz führt.
  • Ferner ist es in der Patentschrift 3 im Fall eines chargenweisen Schützens einer Mehrzahl von Modulen schwierig, die Schutzschicht gleichmäßig auf Seitenoberflächen der Gehäuse zu bilden, wenn das Rillensegment zwischen den Gehäusen keine ausreichend große Breite aufweist, was zu dem Problem führt, dass die Elektronikkomponenten möglicherweise unzureichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen geschützt sind. Im Fall einer Sprühbeschichtung werden Einrichtungen usw. explosionssichere Spezifikationen aufweisen müssen, da ein äußerst leicht entflammbares leitfähiges Harz gesprüht wird, was auch zu dem Problem hoher Herstellungskosten führt.
  • Die vorliegende Erfindung wurde in Anbetracht der oben beschriebenen Situation gemacht, und eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls zu liefern, anhand dessen eine Schutzschicht als Dünnfilm gebildet und eine Elektronikkomponente sicherlich geschützt werden kann.
  • Mittel zum Lösen des Problems
  • Um die obige Aufgabe zu lösen, liefert ein erster Aspekt der vorliegenden Erfindung ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls, das Folgendes umfasst: chargenweises Abdichten, mit einem Harz, eines kollektiven Substrats mit einer Mehrzahl von Elektronikkomponentenmodulen, die aus einer Mehrzahl von Komponenten gebildet sind; Bilden eines Schnittsegments von einer oberen Oberfläche des abgedichteten Harzes bis zu einer Position, die eine in dem Substrat angeordnete Erdungselektrode erreicht, an einem Grenzsegment des Elektronikkomponentenmoduls; und Aufbringen einer leitfähigen Paste auf Seitenoberflächen und die obere Oberfläche, und anschließend Schneiden der Elektronikkomponentenmodule, wobei der leitfähige Dünnfilm durch Verwendung einer Aufschleuderschicht nach dem Aufbringen der leitfähigen Paste gebildet wird.
  • Bei dem ersten Aspekt ist das Verfahren zum Herstellen eines Elektronikkomponentenmoduls gemäß einem zweiten Aspekt dadurch gekennzeichnet, dass eine Querschnittsform in einer Richtung, die zu dem Schnittsegment im Wesentlichen orthogonal ist, an dem unteren Ende des Schnittsegments eine gekrümmte Form oder eine Form mit einer vorbestimmten Neigung ist.
  • Bei dem ersten oder zweiten Aspekt ist das Verfahren zum Herstellen eines Elektronikkomponentenmoduls gemäß dem ersten oder zweiten Aspekt dadurch gekennzeichnet, dass die Erdungselektrode des kollektiven Substrats, die durch die Bildung des Schnittsegments freigelegt wird, auf jeder von vier Seitenoberflächen des Elektronikkomponentenmoduls vorgesehen ist.
  • Bei dem ersten Aspekt der Erfindung wird das kollektive Substrat mit der Mehrzahl von Elektronikkomponentenmodulen, die aus der Mehrzahl von Elektronikkomponenten gebildet sind, chargenweise mit einem Harz abgedichtet, und das Schnittsegment wird aus der oberen Oberfläche des abgedichteten Harzes bis zu der Position, die die in dem Substrat angeordnete Erdungselektrode erreicht, an dem Grenzsegment des Elektronikkomponentenmoduls gebildet. Nach Aufbringen der leitfähigen Paste auf die Seitenoberflächen und die obere Oberfläche kann die auf den Seitenoberflächen und der oberen Oberfläche des Elektronikkomponentenmoduls gebildete leitfähige Paste unter Verwendung einer Aufschleuderschicht zu einem Dünnfilm (beispielsweise 5 bis 15 μm) gemacht werden, wobei das geringere Profil des Elektronikkomponentenmoduls auf diese Weise erreicht werden kann. Da außerdem die das Schnittsegment füllende leitfähige Paste ebenfalls zu einem Dünnfilm gemacht werden kann, treten keine Leerräume auf Grund der Verdampfung einer verdünnten Lösung der Paste bei einer Wärmeaushärtbehandlung oder auf Grund von in der Paste verbleibenden Blasen auf. Deshalb ermöglicht die Eliminierung eines Abschnitts ohne eine gebildete Schutzschicht, dass die Elektronikkomponenten ausreichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen geschützt sind. Überdies sind ähnliche Effekte auch in dem Fall zu erwarten, dass Elektronikkomponenten auf einer oberen Oberfläche und einer unteren Oberfläche des Substrats platziert sind.
  • Bei dem zweiten Aspekt der Erfindung ist die Querschnittsform in einer Richtung, die zu dem Schnittsegment im Wesentlichen orthogonal ist, an dem unteren Ende des Schnittsegments eine gekrümmte Form oder eine Form mit einer vorbestimmten Neigung. Somit kann ein Auftreten eines Abschnitts ohne leitfähige Paste verhindert werden, falls das Schnittsegment mit der leitfähigen Paste gefüllt wird, wodurch ermöglicht wird, ein Auftreten von Leerräumen zu verhindern.
  • Bei dem dritten Aspekt der Erfindung ist die Erdungselektrode des kollektiven Substrats, die durch die Bildung des Schnittsegments freigelegt wird, auf jeder von vier Seitenoberflächen des Elektronikkomponentenmoduls vorgesehen, wodurch ermöglicht wird, dass die Elektronikkomponenten ausreichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen geschützt werden. Während außerdem auf Grund der Aufschleuderschicht ein Unterschied in der Dicke des auf die Schnittsegmente aufgebrachten Films zwischen der Richtung hin zu dem Drehzentrum und der Richtung entlang der Peripherie auftritt, sind die Erdungselektroden auf den vier Seitenoberflächen gebildet, wodurch ermöglicht wird, dass die Schutzeigenschaft für die Elektronikkomponenten, die Innenverdrahtungen usw. verbessert wird.
  • Vorteilhafte Auswirkungen der Erfindung
  • Bei der oben beschriebenen Struktur kann nach dem Aufbringen der leitfähigen Paste auf die Seitenoberflächen und die obere Oberfläche die auf den Seitenoberflächen und der oberen Oberfläche des Elektronikkomponentenmoduls gebildete leitfähige Paste durch Verwendung einer Aufschleuderschicht zu einem Dünnfilm (z. B. 5 bis 15 μm) gemacht werden, wodurch das geringere Profil des Elektronikkomponentenmoduls erzielt werden kann. Da die leitfähige Paste, die das Schnittsegment füllt, außerdem ebenfalls zu einem Dünnfilm gemacht werden kann, treten keine Leerräume auf Grund der Verdampfung einer verdünnten Lösung der Paste beim Wärmeaushärten oder auf Grund von in der Paste verbleibenden Luftblasen auf, was ermöglicht, die Elektronikkomponenten ausreichend vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen zu schützen.
  • KURZE ERLÄUTERUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die die Struktur eines Elektronikkomponentenmoduls gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 2 ist eine Querschnittsansicht, die Elektronikkomponentenmodule mit einer gebildeten abgedichteten Harzschicht gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 3 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit gebildeten Schnittsegmenten gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 4 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit einer gebildeten leitfähigen Paste gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 5 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit einer gebildeten Schutzschicht gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 6 ist eine Querschnittsansicht, die die geteilten Elektronikkomponentenmodule gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • 7 ist ein Diagramm, das als Beispiel einen Schleuderbeschichter zum Anwenden einer Schleuderbeschichtungsbehandlung bei Schaltungssubstraten und Elektronikkomponenten mit der darauf aufgebrachten leitfähigen Paste schematisch veranschaulicht.
  • 8 ist eine Querschnittsansicht, die die Struktur eines Elektronikkomponentenmoduls gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht.
  • 9 ist eine Querschnittsansicht, die Beispiele eines Schnittsegments eines Elektronikkomponentenmoduls gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht.
  • 10 ist Querschnittsansichten, die die Struktur eines Elektronikkomponentenmoduls gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulichen.
  • 11 ist eine perspektivische Ansicht, die die Struktur eines Elektronikkomponentenmoduls gemäß einem Ausführungsbeispiel 4 der vorliegenden Erfindung veranschaulicht.
  • Bezugszeichenliste
    • 1
    Elektronikkomponentenmodul
    10
    kollektives Substrat
    11
    Schaltungssubstrat
    12, 13
    Elektronikkomponente
    14
    abgedichtete Harzschicht
    15
    Schutzschicht
    16
    Erdungselektrode
    17
    Schnittsegment
    18
    leitfähige Paste
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die Zeichnungen beschrieben.
  • (Ausführungsbeispiel 1)
  • 1 ist eine Querschnittsansicht, die die Struktur eines Elektronikkomponentenmoduls gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. Das Elektronikkomponentenmodul 1 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung weist beispielsweise eine Form von 10,0 mm × 10,0 mm × 1,2 mm auf und umfasst ein Schaltungssubstrat 11, das Keramik, Glas, ein Epoxidharz oder dergleichen umfasst, und Elektronikkomponenten 12, 12, ..., 13, 13, ... wie z. B. Halbleiterelemente, Kondensatoren, Widerstände, SAW-Filter, die auf einer Oberfläche des Schaltungssubstrats 11 platziert sind.
  • Das Schaltungssubstrat 11 ist beispielsweise ein Harzsubstrat mit einer rechteckigen oberen Oberfläche und einer Dicke von etwa 0,6 mm. Die Oberfläche des Schaltungssubstrats 11 ist mit einer (nicht gezeigten) Signalstruktur versehen, die auch als Verbindungsanschlussstelle mit den Elektronikkomponenten 12, 12, ..., 13, 13, ... dient, und ist mit einer Erdungselektrode 16 versehen, die bezüglich des Schaltungssubstrats 11 lateral ist. Die Signalstruktur des Schaltungssubstrats 11 ist anhand von Bondingdrähten, Lötmittel oder dergleichen mit den Anschlüssen der Elektronikkomponenten 12, 12, ..., 13, 13, ... wie z. B. jedem Halbleiterelement, Kondensator und Widerstand verbunden.
  • Eine abgedichtete Harzschicht 14, die aus einem synthetischen Harz hergestellt ist, ist auf einer oberen Oberfläche des Schaltungssubstrats 11 gebildet, um das Schaltungssubstrat 11 um die Elektronikkomponenten 12, 12, ..., 13, 13, ... abzudecken. Eine Schutzschicht 15 ist auf einer Oberfläche der abgedichteten Harzschicht 14 gebildet, um die Elektronikkomponenten 12, 12, ..., 13, 13, ... vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen zu schützen.
  • 2 mit 6 sind Querschnittsansichten zum Erläutern eines Verfahrens zum Herstellen des Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung. Zuerst wird eine aus einem synthetischen Harz hergestellte abgedichtete Harzschicht 14 gebildet, um einen oberen Abschnitt eines kollektiven Substrats 10 abzudecken, von dem eine Mehrzahl von Schaltungssubstraten 11 mit einer Mehrzahl von platzierten Elektronikkomponenten 12, 12, ..., 13, 13, ... geschnitten werden kann. 2 ist eine Querschnittsansicht, die Elektronikkomponentenmodule 1 mit der gebildeten abgedichteten Harzschicht 14 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • In 2 wird die aus einem synthetischen Harz hergestellte abgedichtete Harzschicht 14 gebildet, um den oberen Abschnitt des kollektiven Substrats 10 abzudecken, von dem die Mehrzahl von Schaltungssubstraten 11 mit der Mehrzahl von platzierten Elektronikkomponenten 12, 12, ..., 13, 13, ... geschnitten werden kann. Für die abgedichtete Harzschicht 14 wird ein flüssiges synthetisches Harz wie beispielsweise ein Epoxidharz mittels einer Abgabevorrichtung aufgebracht, mittels eines Vakuumdruckens aufgebracht oder durch Verwendung eines Spritzpressverfahrens geformt, um ein chargenweises Abdichten mit dem Harz durchzuführen. Das Abdichten für die Schaltungssubstrate 11 und die Elektronikkomponenten 12, 12, ..., 13, 13, ... bildet eine isolierende Schicht.
  • Nachdem nun die abgedichtete Harzschicht 14 gebildet ist, werden als Nächstes rillenartige Schnittsegmente durch Verwendung einer Rakel oder dergleichen an Grenzsegmenten zum Schneiden der Elektronikkomponentenmodule 1 gebildet, um eine Tiefe in der Mitte des Schaltungssubstrats 11, in der die Erdungselektroden 16 freigelegt werden, zu erreichen. 3 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit gebildeten Schnittsegmenten 17 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht.
  • In 3 sind die rillenartigen Schnittsegmente 17 an den Grenzsegmenten der Elektronikkomponentenmodule 1 gebildet, bis die Erdungselektroden 16 freigelegt werden. Die Bildung das Schnittsegmente ermöglicht, dass die Erdungselektroden 16 sicherlich freigelegt und im nächsten Schritt auf leitfähige Weise mit einer leitfähigen Paste verbunden werden.
  • Als Nächstes wird durch Verwendung einer Abgabevorrichtung, einer Düsenabgabevorrichtung, einer Vakuumdruckvorrichtung oder dergleichen eine leitfähige Paste auf die Außenoberfläche, einschließlich das Schnittsegmente 17, aufgebracht. 4 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit einer gebildeten leitfähigen Paste gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. Wie in 4 gezeigt ist, kann die Schutzeigenschaft verbessert werden, indem eine leitfähige Paste 18 derart aufgebracht wird, dass das Innere das Schnittsegmente 17 ausreichend mit der leitfähigen Paste 18 gefüllt wird. Im Einzelnen kann die leitfähige Verbindung der leitfähigen Paste mit den Erdungselektroden 16 die Schutzeigenschaft für Innenverdrahtungen der angebrachten Elektronikkomponenten 12, 12, ..., 13, 13, ... usw. gewährleisten.
  • Die in der leitfähigen Paste 18 enthaltene leitfähige Komponente (Füllstoff) ist beispielsweise Ag, Cu, Ni oder dergleichen, wohingegen das synthetische Harz (Bindemittel), das die leitfähige Komponente enthält, beispielsweise ein Epoxidharz, ein Phenolharz, ein Urethanharz, ein Siliziumharz, ein Polyesterharz, ein Acrylharz, ein Polyimidharz oder dergleichen ist.
  • Als Nächstes wird eine Schutzschicht als Dünnfilm anhand eines Aufschleuderns einer leitfähigen Paste unter Verwendung eines Schleuderbeschichters gebildet. 5 ist eine Querschnittsansicht, die die Elektronikkomponentenmodule mit einer gebildeten Schutzschicht 15 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. In 5 werden die Elektronikkomponentenmodule, bevor die leitfähige Paste 18 einer Wärmeaushärtungsbehandlung unterzogen wird, auf dem Schleuderbeschichter platziert, und die leitfähige Paste 18 wird mittels einer Zentrifugalkraft, die auf die Drehung des Schleuderbeschichters zurückzuführen ist, zu einem Dünnfilm gemacht. Der Dünnfilm wird der Wärmeaushärtungsbehandlung unterzogen, um die Schutzschicht 15 zu bilden.
  • 7 ist ein Diagramm, das als Beispiel einen Schleuderbeschichter zum Anwenden einer Schleuderbeschichtungbehandlung bei den Schaltungssubstraten 11 und den Elektronikkomponenten 12, 12, ..., 13, 13, ... mit der darauf aufgebrachten leitfähigen Paste 18 schematisch veranschaulicht. Ein scheibenartiger Rotor 3 ist mit einem Motor 4 verbunden, was es dem Rotor 3 ermöglicht, sich in einer vorbestimmten Drehrichtung und mit einer vorbestimmten Drehgeschwindigkeit zu drehen. Das kollektive Substrat 10, wie es in 5 gezeigt ist, ist auf dem Rotor 3 platziert.
  • Wenn das kollektive Substrat 10, wie es in 4 gezeigt ist, platziert ist, wird der Rotor 3 durch den Motor 4 gedreht. Die durch die Drehung des Rotors 3 erzeugte Zentrifugalkraft beseitigt die unnötige leitfähige Paste 18, die die Schaltungssubstrate 11 und die Elektronikkomponenten 12, 12, ..., 13, 13, ... füllt, und bildet auf der Außenoberfläche, die die Schnittsegmente 17 umfasst, einen leitfähigen Dünnfilm, was zu dem in 5 gezeigten Zustand führt.
  • Dann wird die Schutzschicht 15 mit einer Filmdicke von 5 bis 15 μm gebildet, indem der leitfähige Dünnfilm unter Verwendung eines Ofens oder dergleichen einem Trocknen und Wärmeaushärten unterzogen wird. Die Filmdicke kann durch Ändern der Anzahl der Drehungen und der Drehungszeit des Motors 4 des Schleuderbeschichters willentlich gesteuert werden. Die Filmdicke kann in dem Fall, dass der Schutzeigenschaft wünschenswerterweise Vorrang gewährt wird, dicker eingestellt werden, wohingegen die Filmdicke in dem Fall, dass dem geringeren Profil wünschenswerterweise Vorgang gegeben wird, dünner eingestellt werden kann.
  • Dann wird das kollektive Substrat 10 schließlich von den Schnittsegmenten 17 in die einzelnen Elektronikkomponentenmodule 1 geteilt. 6 ist eine Querschnittsansicht, die die geteilten Elektronikkomponentenmodule 1 gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung veranschaulicht. In 6 führt die Tatsache, dass die Schnittsegmente 17 immer tiefer reichen, zu einer Teilung in die einzelnen Elektronikkomponentenmodule 1, 1.
  • Wie oben beschrieben wurde, ermöglicht gemäß Ausführungsbeispiel 1 die Verwendung einer Aufschleuderschicht nach der Aufbringung der leitfähigen Paste auf Seitenoberflächen und eine obere Oberfläche, dass die leitfähige Paste, die auf die Seitenoberflächen und die obere Oberfläche der Elektronikkomponentenmodule aufgebracht wurde, zu einem Dünnfilm gemacht wird, was zu einer Verringerung der Erzeugung von Gas aus der Verdampfung einer verdünnten Lösung und von Gas aus einer Härtungsreaktion einer leitfähigen Paste, die beim Wärmeaushärten erzeugt werden, führt. Außerdem ermöglicht die geringere Filmdicke sogar dann, wenn diese Gase erzeugt werden, dass die Gase ohne weiteres daraus entweichen, was somit das Unterdrücken des Auftretens von Leerräumen beim Wärmeaushärten ermöglicht. Ferner erfordert die Aufschleuderschicht einen Zeitraum in der Größenordnung von ungefähr 30 Sek., sie liefert eine hohe Produktivität und benötigt lediglich die Verwendung einer Ausrüstung, die eine einfache Struktur aufweist, beispielsweise eines Schleuderbeschichters, wodurch sie auch eine Verringerung der Produktionskosten ermöglicht.
  • (Ausführungsbeispiel 2)
  • 8 ist eine Querschnittsansicht, die die Struktur eines Elektronikkomponentenmoduls gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht. Das Elektronikkomponentenmodul 1 gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung unterscheidet sich insofern von dem Ausführungsbeispiel 1, als Elektronikkomponenten 12, 12, ..., 13, 13, ... wie z. B. Halbleiterelemente, Kondensatoren, Widerstände, SAW-Filter auf beiden Seiten eines Schaltungssubstrats 11 platziert werden, das Keramik, Glas, ein Epoxidharz oder dergleichen umfasst.
  • Die beiden Seiten des Schaltungssubstrats 11 sind mit einer (nicht gezeigten) Signalstruktur versehen, die auch als Verbindungsanschlussstelle mit den Elektronikkomponenten 12, 12, ..., 13, 13, ... dient, und sind mit einer Erdungselektrode 16 versehen, die lateral zu dem Schaltungssubstrat 11 freiliegt. Die Signalstruktur des Schaltungssubstrats 11 ist mittels Bondingdrähten, Lötmittel oder dergleichen mit den Anschlüssen der Elektronikkomponenten 12, 12, ..., 13, 13, ..., z. B. jedem Halbleiterelement, Kondensator und Widerstand, verbunden.
  • Eine abgedichtete Harzschicht 14, die aus einem synthetischen Harz hergestellt ist, ist auf den beiden Seiten des Schaltungssubstrats 11 gebildet, um das Schaltungssubstrat 11 und die Elektronikkomponenten 12, 12, ..., 13, 13, ... abzudecken. Eine Schutzschicht 15 ist auf einer Oberfläche der abgedichteten Harzschicht 14 gebildet, um die Elektronikkomponenten 12, 12, ..., 13, 13, ... vor Elektrisches-Feld-Rauschen und Elektromagnetische-Welle-Rauschen zu schützen.
  • Das Verfahren zum Herstellen des Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung ist im Wesentlichen dasselbe wie bei dem Ausführungsbeispiel 1. Im Einzelnen ist eine aus einem synthetischen Harz hergestellte abgedichtete Harzschicht 14 gebildet, um beide Oberflächen eines kollektiven Substrats abzudecken, von dem eine Mehrzahl von platzierten Schaltungssubstraten 11 mit einer Mehrzahl von Elektronikkomponenten 12, 12, ..., 13, 13, ... geschnitten werden können, und rillenartige Schnittsegmente 17 werden durch Verwendung einer Rakel oder dergleichen an Grenzsegmenten zum Schneiden der Elektronikkomponentenmodule 1 gebildet, um eine Tiefe in der Mitte des Schaltungssubstrats 11, in der die Erdungselektroden 16 freigelegt werden, zu erreichen.
  • Es ist zu beachten, dass für das synthetische Harz zur Verwendung bei der Bildung der abgedichteten Harzschichten 14 verschiedene Materialien für jede Seite des Schaltungssubstrats 11 verwendet werden können. Ferner können für das Verfahren zum Bilden der abgedichteten Harzschichten 14 verschiedene Verfahren für jede Seite des Schaltungssubstrats 11 verwendet werden. Wenn beispielsweise die Arten oder die Packungsdichte der Elektronikkomponenten 12, 12, ..., 13, 13, ... zwischen den beiden Seiten des Schaltungssubstrats 11 unterschiedlich sind, wird das synthetische Harz auf der Seite mit einer höheren Packungsdichte ausreichend um die Elektronikkomponenten herumgewickelt, indem der Typ des synthetischen Harzes zur Verwendung bei der Harzabdichtung zwischen den beiden Seiten des Schaltungssubstrats 11 geändert wird, um die Strömungsfähigkeit usw. zu regeln, und ferner indem Harzabdichtungsverfahren, die den synthetischen Harzen entsprechen, verwendet werden, wodurch ermöglicht wird, dass die Harzabdichtungseigenschaft auf den beiden Seiten des Schaltungssubstrats 11 verbessert wird.
  • 9 ist eine Querschnittsansicht, die Beispiele eines Schnittsegments für das Elektronikkomponentenmodul 1 gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung veranschaulicht. Bei dem Ausführungsbeispiel 2 der vorliegenden Erfindung sind die Mehrzahl von Elektronikkomponenten 12, 12, ..., 13, 13, ... auf beiden Oberflächen eines Schaltungssubstrats 11 platziert, und die abgedichtete Harzschicht 14 ist auf den beiden Seiten eines Schaltungssubstrats 11 gebildet. Wie in 9(a) gezeigt ist, können die Schnittsegmente 17 somit derart gebildet sein, dass ein Schneiden bei einer der abgedichteten Harzschichten 14 durch das Schaltungssubstrat 11 beginnt, bis die andere abgedichtete Harzschicht 14 erreicht wird, oder, wie in 9(b) gezeigt ist, die Schnittsegmente 17 durch das Schaltungssubstrat 11 hindurch und weiter gebildet werden können, bis die andere Abdichtungsharzschicht 14 teilweise geschnitten wird.
  • Wie in dem Fall des Ausführungsbeispiel 1 wird eine leitfähige Paste auf die Außenoberfläche, einschließlich der gebildeten Schnittsegmente 17, aufgebracht, indem eine Abgabevorrichtung, eine Strahlabgabevorrichtung, eine Vakuumdruckvorrichtung oder dergleichen verwendet wird, und es wird eine Schutzschicht als Dünnfilm gebildet, indem eine leitfähige Paste unter Verwendung eines Schleuderbeschichters aufgeschleudert wird. Dann wird die Struktur schließlich von den Schnittsegmenten 17 in die Elektronikkomponentenmodule 1 unterteilt.
  • Wie oben beschrieben wurde, ermöglicht gemäß Ausführungsbeispiel 2, wie im Fall des Ausführungsbeispiels 1, die Verwendung einer Aufschleuderschicht nach der Aufbringung der leitfähigen Paste auf die Seitenoberflächen und die obere Oberfläche, dass die leitfähige Paste, die auf die Seitenoberflächen und die obere Oberfläche der Elektronikkomponentenmodule aufgebracht wurde, zu einem Dünnfilm gemacht wird, was zu einer Verringerung der Erzeugung von Gas aus der Verdampfung einer verdünnten Lösung und von Gas aus einer Härtungsreaktion einer leitfähigen Paste, die beim Wärmeaushärten erzeugt werden, führt. Außerdem ermöglicht die geringere Filmdicke sogar dann, wenn diese Gase erzeugt werden, dass die Gase ohne weiteres daraus entweichen, was somit das Unterdrücken des Auftretens von Leerräumen beim Wärmeaushärten ermöglicht. Ferner erfordert die Aufschleuderschicht einen Zeitraum in der Größenordnung von ungefähr 30 Sek., sie liefert eine hohe Produktivität und benötigt lediglich die Verwendung einer Ausrüstung, die eine einfache Struktur aufweist, beispielsweise eines Schleuderbeschichters, wodurch sie auch eine Verringerung der Produktionskosten ermöglicht.
  • (Ausführungsbeispiel 3)
  • 10 ist Querschnittsansichten, die die Struktur eines Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulichen. Das Elektronikkomponentenmodul 1 gemäß dem Ausführungsbeispiel 3 der vorliegenden Erfindung unterscheidet sich insofern von den Ausführungsbeispielen 1 und 2, als die Querschnittsform um die leitfähige Verbindung einer Erdungselektrode 16 mit einer Schutzschicht 15 in der Nähe des unteren Endes eines Seitensegments eine gekrümmte Form oder eine Form mit einem vorbestimmten Gradienten ist.
  • 10(a) ist Querschnittsansichten, die die Struktur eines Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulichen. Ein Seitensegment, das in 10(a) gezeigt ist, ist ein Aspekt das Schnittsegmente 17 in den 3 mit 5, was durch die Form eines Randsegments A in der Nähe des unteren Endes gekennzeichnet ist. 10(b) ist eine Querschnittsansicht, die eine Struktur eines Randsegments eines Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulicht, wohingegen 10(c) eine Querschnittsansicht ist, die eine weitere Struktur eines Randsegments eines Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 3 der vorliegenden Erfindung veranschaulicht.
  • In 10(b) ist die Querschnittsform des Randsegments A eine gekrümmte Form, beispielsweise eine Form mit vorbestimmtem R. Ferner ist die Querschnittsform des Randsegments A in 10(c) eine Form mit einer vorbestimmten Neigung, beispielsweise einer so genannten abgeschrägten Form. Diese Formen werden gebildet, indem die Querschnittsform der Spitze einer Schneiderrakel, die im Fall des Bildens das Schnittsegmente 17 verwendet wird, zu einer gekrümmten Form oder einer so genannten abgeschrägten Form gemacht wird.
  • Wenn die Querschnittsform des Randsegments A einen rechten Winkel ohne eine gekrümmte Oberfläche oder vorbestimmte Neigung aufweist, macht es die höhere Viskosität der leitfähigen Paste oder die schlechtere Benetzbarkeit des Schaltungssubstrats 11 schwieriger für die leitfähige Paste, in das Randsegment einzudringen, was dazu führt, dass das Schnittsegment 17 unzureichend mit der leitfähigen Paste gefüllt wird, und was möglicherweise zu Problemen wie z. B. dem Auftreten eines Abschnitts, auf den keine leitfähige Paste aufgebracht ist, führt. Ferner besteht eine Möglichkeit, dass Gas aus der Verdampfung einer verdünnten Lösung oder ein Gas aus einer Härtungsreaktion der leitfähigen Paste, die beim Wärmeaushärten erzeugt werden, in dem Segment, das im Querschnitt einen rechten Winkel aufweist, verbleibt.
  • Wenn im Gegensatz dazu die Querschnittsform des Randsegments A eine Form mit vorbestimmtem R, eine Form mit einer vorbestimmten Neigung usw. ist, nimmt das Eindringen der leitfähigen Paste zu und führt somit dazu, dass das gesamte Schnittsegment 17 ausreichend mit der leitfähigen Paste gefüllt wird, und ermöglicht, dass ein Auftreten eines Abschnitts, auf den keine leitfähige Paste aufgebracht ist, verhindert wird. Ferner entweicht ein Gas aus der Verdampfung einer verdünnten Lösung, ein Gas aus einer Härtungsreaktion der leitfähigen Paste usw. ohne weiteres daraus, ohne sich in dem Randsegment anzusammeln, was folglich ebenfalls ermöglicht, dass ein Auftreten eines Abschnitts, auf den auf Grund dieser Gase keine leitfähige Paste aufgebracht ist, verhindert wird. Es ist zu beachten, dass die nachfolgenden Schritte dieselben sind wie bei den Ausführungsbeispielen 1 und 2.
  • (Ausführungsbeispiel 4)
  • 11 ist eine perspektivische Ansicht, die die Struktur eines Elektronikkomponentenmoduls 1 gemäß dem Ausführungsbeispiel 4 der vorliegenden Erfindung veranschaulicht. Das Elektronikkomponentenmodul 1 gemäß dem Ausführungsbeispiel 4 der vorliegenden Erfindung unterscheidet sich von den Ausführungsbeispielen 1 bis 3 insofern, als auf allen vier Seitenoberflächen eines peripheren Segments Erdungselektroden 16 gebildet sind.
  • 11 zeigt einen Zustand, bei dem eine Schutzschicht weggelassen ist, um die Erdungselektroden 16, 16, ... sichtbar zu machen. Wie in 11 gezeigt ist, sind die Erdungselektroden 16, 16, ... auf jeder der vier Seiten des Schaltungssubstrats 11 gebildet. Die auf jeder der vier Seiten gebildeten Erdungselektroden 16, 16, ... ermöglichen, dass Elektronikkomponenten, Innenverdrahtungen usw., die mit einem Harz abgedichtet sind, sicherlich geschützt werden.
  • Falls Erdungselektroden 16, 16, ... auf der oberen Oberfläche des Schaltungssubstrats (eines Harzsubstrats, eines LTCC-Substrats oder dergleichen) 11 gebildet sind, wird ferner der Bereich einer Region, in dem Elektronikkomponenten platziert werden können, verringert, wodurch es schwierig wird, die Größe des Hauptkörpers des Elektronikkomponentenmoduls 1 zu verringern. Im Gegensatz dazu sind die Erdungselektroden 16, 16, ... auf den vier Seitenoberflächen des Schaltungssubstrats 11 gebildet, was es ermöglicht, die Größe des Hauptkörpers des Elektronikkomponentenmoduls 1 ohne die Region, in der Elektronikkomponenten platziert werden können, zu verringern.
  • Überdies übt dann, wenn die Schutzschicht durch einen Schleuderbeschichter zu einem Dünnfilm gemacht wird, eine auf die Drehung des Rotors 3 zurückzuführende Zentrifugalkraft in einer Richtung, in der die leitfähige Paste abgeschält wird, eine stärkere Kraft auf außerhalb des Schleuderbeschichters liegende Seitenoberflächen unter den Seitenoberflächen des Elektronikkomponentenmoduls 1 aus. Deshalb besteht unter einzelnen Elektronikkomponentenmodulen eine starke Tendenz, eine Schutzschicht derart zu bilden, dass die dem Drehzentrum des Schleuderbeschichters gegenüberliegenden Seitenoberflächen eine größere Filmdicke aufweisen, wohingegen die Seitenoberflächen entlang der Peripherie eine geringere Filmdicke aufweisen.
  • Jedoch sind bei dem Ausführungsbeispiel 4 die Erdungselektroden 16, 16, ... auf allen vier Seitenoberflächen des Elektronikkomponentenmoduls 1 gebildet. Selbst wenn also die Verringerung der Filmdicke der Schutzschicht 15 zu einer Seitenoberfläche führt, die einen unzureichenden Schutz bietet, kann auf (einer) beliebigen der anderen Seitenoberflächen eine Schutzschicht 15 mit einer ausreichenden Filmdicke gebildet werden. Deshalb kann jede der Erdungselektroden 16, 16, ..., die auf den vier Seitenoberflächen gebildet sind, sicherlich geerdet werden, was die Gewährleistung der Schutzeigenschaft ermöglicht.
  • Es ist zu beachten, dass die vorliegende Erfindung nicht als auf die oben beschriebenen Beispiele beschränkt anzusehen ist, innerhalb des Schutzumfangs der vorliegenden Erfindung können eine Vielzahl von Modifikationen, Ersetzungen und dergleichen vorgenommen werden.
  • ZUSAMMENFASSUNG
  • Es ist ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls vorgesehen, anhand dessen eine Schutzschicht als Dünnfilm gebildet werden kann und eine Elektronikkomponente sicherlich geschützt werden kann.
  • Ein kollektives Substrat mit einer Mehrzahl von Elektronikkomponentenmodulen, die aus einer Mehrzahl von Elektronikkomponenten gebildet sind, wird chargenweise mit einem Harz abgedichtet, ein Schnittsegment wird von einer Oberfläche des abgedichteten Harzes bis zu einer Position, die eine in dem Substrat angeordnete Erdungselektrode erreicht, an einem Grenzsegment des Elektronikkomponentenmoduls gebildet, und eine leitfähige Paste wird auf Seitenoberflächen und die obere Oberfläche aufgebracht. Dann wird ein leitfähiger Dünnfilm durch Verwendung einer Aufschleuderschicht gebildet, und das Elektronikkomponentenmodul wird geschnitten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004-172176 [0006]
    • JP 11-163583 [0006]
    • JP 2005-79139 [0006]

Claims (3)

  1. Ein Verfahren zum Herstellen eines Elektronikkomponentenmoduls, das folgende Schritte umfasst: chargenweises Abdichten, mit einem Harz, eines kollektiven Substrats mit einer Mehrzahl von Elektronikkomponentenmodulen, die aus einer Mehrzahl von Komponenten gebildet sind; Bilden eines Schnittsegments von einer oberen Oberfläche des abgedichteten Harzes bis zu einer Position, die eine in dem Substrat angeordnete Erdungselektrode erreicht, an einem Grenzsegment des Elektronikkomponentenmoduls; und Aufbringen einer leitfähigen Paste auf Seitenoberflächen und die obere Oberfläche, und anschließend Schneiden der Elektronikkomponentenmodule, wobei der leitfähige Dünnfilm durch Verwendung einer Aufschleuderschicht nach dem Aufbringen der leitfähigen Paste gebildet wird.
  2. Das Verfahren zum Herstellen eines Elektronikkomponentenmoduls gemäß Anspruch 1, bei dem eine Querschnittsform in einer Richtung, die zu dem Schnittsegment im Wesentlichen orthogonal ist, an dem unteren Ende des Schnittsegments eine gekrümmte Form oder eine Form mit einer vorbestimmten Neigung ist.
  3. Das Verfahren zum Herstellen eines Elektronikkomponentenmoduls gemäß Anspruch 1 oder 2, bei dem die Erdungselektrode des kollektiven Substrats, die durch die Bildung des Schnittsegments freigelegt wird, auf jeder von vier Seitenoberflächen des Elektronikkomponentenmoduls vorgesehen ist.
DE112009000666T 2008-03-24 2009-03-17 Verfahren zum Herstellen eines Elektronikkomponentenmoduls Ceased DE112009000666T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008076539 2008-03-24
JP2008-076539 2008-03-24
JP2009003615 2009-01-09
JP2009-003615 2009-01-09
PCT/JP2009/055092 WO2009119374A1 (ja) 2008-03-24 2009-03-17 電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
DE112009000666T5 true DE112009000666T5 (de) 2011-07-28

Family

ID=41113571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000666T Ceased DE112009000666T5 (de) 2008-03-24 2009-03-17 Verfahren zum Herstellen eines Elektronikkomponentenmoduls

Country Status (6)

Country Link
US (1) US8016184B2 (de)
JP (2) JP4530110B2 (de)
KR (1) KR101152215B1 (de)
CN (1) CN101978492B (de)
DE (1) DE112009000666T5 (de)
WO (1) WO2009119374A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
JP2012147403A (ja) * 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
JP5614566B2 (ja) * 2011-06-03 2014-10-29 株式会社村田製作所 多層基板の製造方法および多層基板
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
CN107222981B (zh) * 2013-05-20 2019-07-02 日月光半导体制造股份有限公司 电子模块的制造方法
JP5549769B1 (ja) 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
WO2016117196A1 (ja) 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US9907179B2 (en) * 2016-04-25 2018-02-27 Tdk Corporation Electronic circuit package
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
JP6753514B2 (ja) * 2017-03-08 2020-09-09 株式会社村田製作所 高周波モジュール
JP6974960B2 (ja) * 2017-04-21 2021-12-01 株式会社ディスコ 半導体パッケージの製造方法
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
KR102616814B1 (ko) * 2018-03-09 2023-12-21 삼성전자주식회사 반도체 패키지 및 반도체 모듈
JP7042129B2 (ja) * 2018-03-27 2022-03-25 ホーチキ株式会社 封止構造、及び火災検出装置
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR20200143372A (ko) * 2018-04-10 2020-12-23 타츠타 전선 주식회사 도전성 도료 및 이 도전성 도료를 사용한 차폐 패키지의 제조 방법
TW202008534A (zh) * 2018-07-24 2020-02-16 日商拓自達電線股份有限公司 屏蔽封裝體及屏蔽封裝體之製造方法
WO2020218273A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218274A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2004172176A (ja) 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005079139A (ja) 2003-08-28 2005-03-24 Sony Corp 電子部品モジュール及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3979241B2 (ja) * 2002-02-25 2007-09-19 ソニー株式会社 電子部品
JP3891028B2 (ja) * 2002-04-23 2007-03-07 松下電器産業株式会社 基板の表面改質方法
JP2003318324A (ja) * 2002-04-26 2003-11-07 Sony Corp 半導体装置
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
US7626247B2 (en) * 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
JP5022652B2 (ja) * 2006-08-07 2012-09-12 太陽誘電株式会社 回路モジュールの製造方法及び回路モジュール
CN100483659C (zh) * 2006-08-25 2009-04-29 日月光半导体制造股份有限公司 封装结构的制造方法
US20090091907A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for electronic components
US20090324906A1 (en) * 2008-06-26 2009-12-31 Marcoux Phil P Semiconductor with top-side wrap-around flange contact
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2004172176A (ja) 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005079139A (ja) 2003-08-28 2005-03-24 Sony Corp 電子部品モジュール及びその製造方法

Also Published As

Publication number Publication date
CN101978492B (zh) 2012-10-03
JP4530110B2 (ja) 2010-08-25
JPWO2009119374A1 (ja) 2011-07-21
US20110006106A1 (en) 2011-01-13
US8016184B2 (en) 2011-09-13
CN101978492A (zh) 2011-02-16
JP2010226137A (ja) 2010-10-07
KR101152215B1 (ko) 2012-06-11
KR20100114069A (ko) 2010-10-22
WO2009119374A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
DE112009000666T5 (de) Verfahren zum Herstellen eines Elektronikkomponentenmoduls
DE102013103570B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE69920407T2 (de) Umhülltes oberflächenwellen-bauelement und massenherstellungsverfahren
DE10217747B4 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterchippakets
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE2538454A1 (de) Verfahren zum herstellen eines mehrschichtigen keramischen substrataufbaus
DE102013204344A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen selbiger
DE112015005566T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10236689A1 (de) Halbleitervorrichtung
DE112009001175T5 (de) Dünnfilmsolarbatteriemodul und Verfahren zur Herstellung desselben
DE2059919A1 (de) Transparenter Isolierungswerkstoff fuer den Siebdruck
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102004001889B4 (de) Verfahren zur Herstellung eines FBAR und einer FBAR-basierten Duplexervorrichtung
DE4340718A1 (de) Elektronikkomponente
WO2012031932A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
WO2009016126A1 (de) Verfahren zur herstellung eines moduls und modul
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE19507124A1 (de) Elektronische Bauteile und Verfahren zu deren Herstellung
DE102013103578B4 (de) Gehäuseanordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final