JP5008046B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP5008046B2
JP5008046B2 JP2005173243A JP2005173243A JP5008046B2 JP 5008046 B2 JP5008046 B2 JP 5008046B2 JP 2005173243 A JP2005173243 A JP 2005173243A JP 2005173243 A JP2005173243 A JP 2005173243A JP 5008046 B2 JP5008046 B2 JP 5008046B2
Authority
JP
Japan
Prior art keywords
region
trench
epitaxial layer
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005173243A
Other languages
English (en)
Other versions
JP2006351652A (ja
Inventor
昌 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005173243A priority Critical patent/JP5008046B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR1020077028959A priority patent/KR20080014855A/ko
Priority to PCT/JP2006/311420 priority patent/WO2006134810A1/ja
Priority to EP06757127A priority patent/EP1909330A4/en
Priority to US11/922,092 priority patent/US7939884B2/en
Priority to CNA200680020893XA priority patent/CN101194366A/zh
Priority to TW095121226A priority patent/TW200731535A/zh
Publication of JP2006351652A publication Critical patent/JP2006351652A/ja
Application granted granted Critical
Publication of JP5008046B2 publication Critical patent/JP5008046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体デバイス、特に、トレンチの側面に沿ってＭＯＳＦＥＴを構成する半導体デバイスに関する。
トレンチの側面に沿ってＭＯＳＦＥＴを構成する半導体デバイス（以下、トレンチ構造の半導体デバイスと称す。）は、エピタキシャル層の上面に沿ってＭＯＳＦＥＴ（プレーナ型のＤＭＯＳＦＥＴ（２重拡散ＭＯＳＦＥＴ））を構成する半導体デバイスに比べ、オン抵抗を低くすることができるため、近年、需要が拡がりつつある。
従来のトレンチ構造の半導体デバイスを図４に示す。この半導体デバイス１０１は、Ｎ型の半導体基板１１０の上面にＮ−型のエピタキシャル層１１１が形成されている。エピタキシャル層１１１の中には、その上面から下方向に複数のトレンチ（溝）１２０が形成されている。そして、トレンチ１２０の両側面に沿ってＭＯＳＦＥＴが構成されている。すなわち、トレンチ１２０の内側にゲート電極１２１が埋め込まれ、トレンチ１２０の両側面に沿い、下に向かって順にＮ＋型のソース領域１１３、Ｐ−型のベース領域１１４が設けられている。エピタキシャル層１１１において、ベース領域１１４よりも下の領域はＮ−型のドレイン領域１１５となっている。また、トレンチ１２０から離隔しソース領域１１３とベース領域１１４に隣接して、エピタキシャル層１１１の上面から下方向に形成されたベース高濃度領域１１６が設けられている。このベース高濃度領域１１６は、ベース領域１１４と同じ導電型であって不純物濃度が高く、ベース領域１１４よりも浅く形成されている。ベース高濃度領域１１６は、後述のソース電極１２５との間でオーミックコンタクトが取れ、また、ベース領域１１４の抵抗成分を小さくしている。
また、トレンチ１２０とゲート電極１２１との間には薄いシリコン酸化膜であるゲート絶縁膜１２２が設けられている。このゲート絶縁膜１２２は、エピタキシャル層１１１の上面まで延在する。さらに、ゲート電極１２１及びゲート絶縁膜１２２の上には、エピタキシャル層１１１の上面の一部を覆うように層間絶縁膜１２３が形成されている。ゲート絶縁膜１２２と層間絶縁膜１２３は、ソース領域１１３の一部及びベース高濃度領域１１６の上面では、エッチングにより取り除かれており、その取り除かれた部分がコンタクトホール１２４となっている。このコンタクトホール１２４により、ソース領域１１３とベース高濃度領域１１６に電気的に接触するようにメタル層のソース電極１２５が設けられている。
この半導体デバイス１０１は、オフ状態では、図５に示すように、エピタキシャル層１１１のドレイン領域１１５において、ベース領域１１４とトレンチ１２０の下面から空乏層１４０、１４１が延びて形成される。ベース領域１１４から延びる空乏層１４０はその幅が比較的大きく、トレンチ１２０の下面から延びる空乏層１４１はその幅が小さい。ゲート電極１２１とドレイン領域１１５との間の容量であるゲート・ドレイン間容量ＣＧＤは、主に、ゲート絶縁膜１２２が有する容量と、トレンチ１２０の下面に形成される空乏層１４１が有する容量と、が直列結合したものとなる。空乏層１４１が有する容量の値はその幅に反比例するので、幅が小さい空乏層１４１の容量の値は大きく、ゲート・ドレイン間の容量ＣＧＤも大きくなる。逆に、幅が大きい空乏層１４１の容量の値は小さく、ゲート・ドレイン間の容量ＣＧＤも小さくなる。
特開平８−２５０７３１号公報
ところで、本願発明者は、先の出願である特願２００５―１１５９５２において、高速のスイッチング能力を達成するために、ターンオン時間を短縮することができるプレーナ型のＤＭＯＳＦＥＴを有する半導体デバイスを提案している。この先の出願によれば、オフ状態の空乏層の方向と幅を制御することにより、ゲート・ドレイン間容量ＣＧＤを小さくすることができ、その結果、ターンオン時間を短縮することができる。
本願発明者は、この先の出願を改良してトレンチ構造の半導体デバイスに適用すれば、短縮したターンオン時間と低いオン抵抗により、さらに高速のスイッチング能力が達成できるのではないかという点に着眼して本発明を案出するに至ったものである。
本発明は、係る事由に鑑みてなされたものであり、その目的は、トレンチ構造の半導体デバイスにおいて、ターンオン時間が短縮できる半導体デバイスを提供することにある。
上記の課題を解決するために、請求項１に係る半導体デバイスは、半導体基板の上に形成され、それより不純物濃度が低い第１のエピタキシャル層と、第１のエピタキシャル層の上面に接して形成され、それより不純物濃度が低い第２のエピタキシャル層と、第２のエピタキシャル層の中に設けられ、その上面から下方向に形成された複数のトレンチと、トレンチの内側に埋め込まれたゲート電極と、トレンチの両側面に沿い、第２のエピタキシャル層の上面から下方向に設けられたソース領域と、トレンチの両側面に沿い、ソース領域の下面から下方向に設けられたベース領域と、トレンチから離隔しソース領域とベース領域に隣接して第２のエピタキシャル層の上面から下方向にベース領域よりも深く形成され、ベース領域と同じ導電型であって不純物濃度が高いベース高濃度領域と、を備えた、ゲート電極に印加する電圧に応じてスイッチのオン状態とオフ状態とを切り換えする半導体デバイスであって、オフ状態において、トレンチ両側に設けられたベース高濃度領域から延びる空乏層をトレンチの下側に位置する部分において互いにつながらせ、該ベース高濃度領域から延びる空乏層を、不純物濃度が低い第２のエピタキシャル層を満たして第１のエピタキシャル層の内部の一部にまで至らせることを特徴とする。
請求項２に係る半導体デバイスは、請求項１に記載の半導体デバイスにおいて、ゲート電極の上であって第２のエピタキシャル層の上面の一部を覆うように層間絶縁膜が形成され、この層間絶縁膜とソース領域の一部とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする。
請求項３に係る半導体デバイスは、請求項１に記載の半導体デバイスにおいて、ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれる埋め込み絶縁膜が形成され、埋め込み絶縁膜とソース領域とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする。
請求項４に係る半導体デバイスは、請求項１に記載の半導体デバイスにおいて、オフ状態において、ベース領域とトレンチの下面から延びる空乏層が、ベース高濃度領域から延びる空乏層に含まれ、一体化していることを特徴とする。
請求項５に係る半導体デバイスは、半導体基板の上に形成され、それより不純物濃度が低い第１のエピタキシャル層と、第１のエピタキシャル層の上面に接して形成され、それより不純物濃度が低い第２のエピタキシャル層と、第２のエピタキシャル層の中に設けられ、その上面から下方向に形成された複数のトレンチと、トレンチの内側に埋め込まれたゲート電極と、トレンチの両側面に沿い、第２のエピタキシャル層の表面に接する位置に設けられたソース領域と、トレンチの両側面に沿い、ソース領域の下面から下方向にトレンチの途中の位置まで設けられたベース領域と、隣合うトレンチ間のトレンチから離隔した位置に、ベース領域に隣接してベース領域よりも深く形成され、ベース領域と同じ導電型であって不純物濃度が高いベース高濃度領域と、を備えた、ゲート電極に印加する電圧に応じてスイッチのオン状態とオフ状態とを切り換えする半導体デバイスであって、オフ状態において、トレンチ両側に設けられたベース高濃度領域から延びる空乏層をトレンチの下側に位置する部分において互いにつながらせ、該ベース高濃度領域から延びる空乏層を、不純物濃度が低い第２のエピタキシャル層を満たして第１のエピタキシャル層の内部の一部にまで至らせることを特徴とする。
請求項６に係る半導体デバイスは、請求項５に記載の半導体デバイスにおいて、ゲート電極の上であって第２のエピタキシャル層の上面の一部を覆うように層間絶縁膜が形成され、この層間絶縁膜とソース領域の一部とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする。
請求項７に係る半導体デバイスは、請求項５に記載の半導体デバイスにおいて、ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれる埋め込み絶縁膜が形成され、埋め込み絶縁膜とソース領域とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする。
請求項８に係る半導体デバイスは、請求項５に記載の半導体デバイスにおいて、オフ状態において、ベース領域とトレンチの下面から延びる空乏層が、ベース高濃度領域から延びる空乏層に含まれ、一体化していることを特徴とする。
本発明の半導体デバイスによれば、オフ状態では、トレンチの両側に設けられたベース高濃度領域から延びる空乏層がトレンチの下側に位置する部分において互いにつながることとなり、その結果、ゲート・ドレイン間容量ＣＧＤが小さくなり、ターンオン時間が短縮できる。
以下、本発明を実施するための最良の形態を図面を参照しながら説明する。図１は、本発明の望ましい実施形態に係る半導体デバイスの断面図である。この半導体デバイス１は、Ｎ型（例えば不純物濃度１０１９／ｃｍ３程度）の半導体基板１０の上に、それと同じ導電型であり不純物濃度がそれより低いＮ−型（例えば不純物濃度１０１６／ｃｍ３程度）である第１のエピタキシャル層１１が形成され、第１のエピタキシャル層１１の上面に接してそれと同じ導電型であり不純物濃度がそれより低いＮ−−型（例えば不純物濃度１０１５／ｃｍ３程度）である第２のエピタキシャル層１２が形成されている。つまり、背景技術において説明した半導体デバイス１０１ではエピタキシャル層はエピタキシャル層１１１の１層であったが、エピタキシャル層１１１に相当する第１のエピタキシャル層１１の上面に第２のエピタキシャル層１２を形成して２層にしているのである。
第２のエピタキシャル層１２の中には、その上面から下方向に複数のトレンチ２０が形成されている。そして、トレンチ２０の両側面に沿ってＭＯＳＦＥＴが構成されている。すなわち、トレンチ２０の内側にゲート電極２１が埋め込まれ、トレンチ２０の両側面に沿い、第２のエピタキシャル層１２の上面から下方向にＮ＋型のソース領域１３、ソース領域１３の下面から下方向にＰ−型のベース領域１４がそれぞれ設けられている。エピタキシャル層１２において、ベース領域１４又は後述のベース高濃度領域１６よりも下の領域はＮ−−型のドレイン領域１５となっている。また、トレンチ２０から離隔しソース領域１３とベース領域１４に隣接して、第２のエピタキシャル層１２の上面から下方向に形成されたベース高濃度領域１６が設けられている。このベース高濃度領域１６は、ベース領域１４と同じ導電型であって不純物濃度が高く、ベース領域１４よりも深く形成されている。ベース高濃度領域１６は、後述のソース電極２５との間でオーミックコンタクトが取れ、また、ベース領域１４の抵抗成分を小さくする。さらに、後述するように、半導体デバイス１のオフ状態では、ゲート・ドレイン間容量ＣＧＤを小さくするうえで重要な作用をする。
従って、第２のエピタキシャル層１２には、ソース領域１３、ベース領域１４、ベース高濃度領域１６が設けられ、その残りの領域はドレイン領域１５となっている。また、第２のエピタキシャル層１２のドレイン領域１５に接してその下に形成されている第１のエピタキシャル層１１も、ドレイン領域の一部となっている。なお、第２のエピタキシャル層１２（ドレイン領域１５）は、後述するように、トレンチ２０の両側に設けられたベース高濃度領域１６からオフ状態時に延びる空乏層４０がトレンチ２０の下側に位置する部分において互いにつながるくらいに、不純物濃度が低い。
また、背景技術において説明した半導体デバイス１０１と実質的に同様に、トレンチ２０とゲート電極２１との間には薄いシリコン酸化膜であるゲート絶縁膜２２が設けられている。このゲート絶縁膜２２は、第２のエピタキシャル層１２の上面まで延在する。さらに、ゲート電極２１及びゲート絶縁膜２２の上には、第２のエピタキシャル層１２の上面の一部を覆うように層間絶縁膜２３が形成されている。ゲート絶縁膜２２と層間絶縁膜２３は、ソース領域１３の一部及びベース高濃度領域１６の上面では、エッチングにより取り除かれており、その取り除かれた部分がコンタクトホール２４となっている。このコンタクトホール２４により、ソース領域１３とベース高濃度領域１６に電気的に接触するようにメタル層のソース電極２５が設けられている。従って、ソース電極２５は、層間絶縁膜２３とソース領域１３の一部とベース高濃度領域１６の上面に（機械的に）接することになる。
この半導体デバイス１の製造方法の詳細な説明は省略するが、製造方法についての特徴的な点は、半導体基板１０の上にエピタキシャル技術により第１のエピタキシャル層１１を形成し、さらにその上にエピタキシャル技術により第２のエピタキシャル層１２を形成することと、ベース高濃度領域１６を不純物拡散技術又は不純物インプラ技術によりベース領域１４よりも深く形成することである。
次に、半導体デバイス１のオン状態及びオフ状態を説明する。半導体デバイス１は、ゲート電極２１とソース電極２５との間の電圧であるゲート・ソース間電圧ＶＧＳが閾値以上のときにオン状態、ゲート・ソース間電圧ＶＧＳが閾値未満のときにオフ状態になる。オン状態では、ベース領域１４にチャネル層が形成され、半導体基板１０から、第１のエピタキシャル層１１、ドレイン領域１５、ベース領域１４、ソース領域１３を通ってソース電極２５へオン電流が流れる。その結果、半導体基板１０とソース電極２５との間の電圧であるドレイン・ソース間電圧ＶＤＳは、通常、低下する。
一方、オフ状態では、ドレイン・ソース間電圧ＶＤＳが高く（例えば２０Ｖ）、図２に示すように、空乏層４０が生じる。ここで注目すべきは、ベース高濃度領域１６はベース領域１４よりも深く形成されしかも不純物濃度が高いので、ベース高濃度領域１６から深さ方向及び横方向に延びる空乏層４０は不純物濃度が非常に低いドレイン領域１５を満たし、第１のエピタキシャル層１１の内側の一部にまで至る。すなわち、トレンチ２０の両側に設けられたベース高濃度領域１６から延びる空乏層４０がトレンチ２０の下側に位置する部分において互いにつながっている。なお、ベース領域１４とトレンチ２０の下面から延びる空乏層は、ベース高濃度領域１６から長く延びる空乏層４０に完全に含まれ、それと一体化している。
従って、トレンチ２０の下面の空乏層４０の幅が大きいので、それが有する容量の値は小さい。よって、ゲート・ドレイン間容量ＣＧＤは、上述のように、主に、ゲート絶縁膜２２が有する容量と、トレンチ２０の下面に形成される空乏層４０が有する容量と、が直列結合したものとなるので、ゲート・ドレイン間の容量ＣＧＤも小さくなる。その結果、半導体デバイス１のターンオン期間を短縮することが可能となり、高速スイッチングが実現できる。
なお、この場合、トレンチ２０の下面から第１のエピタキシャル層１１の上面までの距離が大きい程、トレンチ２０の下面の空乏層４０の幅が大きくなるので、ゲート・ドレイン間容量ＣＧＤは減少する。しかし、ここで注意すべきは、第２のエピタキシャル層１２のドレイン領域１５は抵抗率が高いので、トレンチ２０の下面から第１のエピタキシャル層１１の上面までの距離が大きくなれば、半導体デバイス１がオン状態時のオン抵抗が増加し易いことである。従って、オン抵抗が許容できる範囲で、トレンチ２０の下面から第１のエピタキシャル層１１の上面までの距離を決定する必要がある。
次に、本発明の別の望ましい実施形態に係る半導体デバイスを説明する。図３はこの半導体デバイス２の断面図である。半導体デバイス２は、半導体デバイス１と同様、半導体基板１０と第１のエピタキシャル層１１と第２のエピタキシャル層１２を含み、第２のエピタキシャル層１２には、ソース領域１３、ベース領域１４、ベース高濃度領域１６、ドレイン領域１５が設けられている。第２のエピタキシャル層１２に形成されたトレンチ２０の内側には、ゲート電極２１が埋め込まれている。さらに、ゲート電極２１の上には、ゲート電極２１とソース電極２５との絶縁のために、トレンチ２０の内側の開口縁付近まで埋め込み絶縁膜２６が埋め込まれている。埋め込み絶縁膜２６とソース領域１３とベース高濃度領域１６の上面には、それらに接してソース電極２５が設けられている。
この半導体デバイス２の埋め込み絶縁膜２６は、半導体デバイス１の層間絶縁膜２３のように、第２のエピタキシャル層１２の上面より上に形成されるものではないので、ソース電極２５をソース領域１３及びベース高濃度領域１６と電気的に接触させるためのコンタクトホールを設ける必要がない。その結果、微細化が実現でき、ベース高濃度領域１６をトレンチ２０に近づけることができる。従って、第２のエピタキシャル層１２の不純物濃度が半導体デバイス１に比べて高くても、トレンチ２０の両側に設けられたベース高濃度領域１６から延びる空乏層４０がトレンチ２０の下側に位置する部分において互いにつながるようにできる。そのため、第２のエピタキシャル層１２のドレイン領域１５の抵抗率を比較的低くすることができるので、オン抵抗の増加を抑制することができる。
なお、本発明は、上述した実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのあらゆる設計変更が可能である。例えば、実施形態では、トレンチの側面のＭＯＳＦＥＴはＮ型のものであるが、それぞれの領域の導電型を全て逆にすることによりＰ型のものにできるのは勿論である。
本発明の望ましい実施形態に係る半導体デバイスの断面図である。 同上のオフ状態を表す断面図である。 本発明の別の望ましい実施形態に係る半導体デバイスの断面図である。 従来の半導体デバイスの断面図である。 同上のオフ状態を表す断面図である。
１、２ 半導体デバイス
１０ 半導体基板
１１ 第１のエピタキシャル層
１２ 第２のエピタキシャル層
１３ ソース領域
１４ ベース領域
１５ ドレイン領域
１６ ベース高濃度領域
２０ トレンチ
２１ ゲート電極
２３ 層間絶縁膜
２５ ソース電極
２６ 埋め込み絶縁膜
４０ 空乏層

Claims (8)

  1. 半導体基板の上に形成され、それより不純物濃度が低い第１のエピタキシャル層と、
    第１のエピタキシャル層の上面に接して形成され、それより不純物濃度が低い第２のエピタキシャル層と、
    第２のエピタキシャル層の中に設けられ、その上面から下方向に形成された複数のトレンチと、
    トレンチの内側に埋め込まれたゲート電極と、
    トレンチの両側面に沿い、第２のエピタキシャル層の上面から下方向に設けられたソース領域と、
    トレンチの両側面に沿い、ソース領域の下面から下方向に設けられたベース領域と、
    トレンチから離隔しソース領域とベース領域に隣接して第２のエピタキシャル層の上面から下方向にベース領域よりも深く形成され、ベース領域と同じ導電型であって不純物濃度が高いベース高濃度領域と、
    を備えた、ゲート電極に印加する電圧に応じてスイッチのオン状態とオフ状態とを切り換えする半導体デバイスであって、
    オフ状態において、トレンチ両側に設けられたベース高濃度領域から延びる空乏層をトレンチの下側に位置する部分において互いにつながらせ、該ベース高濃度領域から延びる空乏層を、不純物濃度が低い第２のエピタキシャル層を満たして第１のエピタキシャル層の内部の一部にまで至らせることを特徴とする半導体デバイス。
  2. 請求項１に記載の半導体デバイスにおいて、
    ゲート電極の上であって第２のエピタキシャル層の上面の一部を覆うように層間絶縁膜が形成され、この層間絶縁膜とソース領域の一部とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする半導体デバイス。
  3. 請求項１に記載の半導体デバイスにおいて、
    ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれる埋め込み絶縁膜が形成され、埋め込み絶縁膜とソース領域とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする半導体デバイス。
  4. 請求項１に記載の半導体デバイスにおいて、
    オフ状態において、ベース領域とトレンチの下面から延びる空乏層が、ベース高濃度領域から延びる空乏層に含まれ、一体化していることを特徴とする半導体デバイス。
  5. 半導体基板の上に形成され、それより不純物濃度が低い第１のエピタキシャル層と、
    第１のエピタキシャル層の上面に接して形成され、それより不純物濃度が低い第２のエピタキシャル層と、
    第２のエピタキシャル層の中に設けられ、その上面から下方向に形成された複数のトレンチと、
    トレンチの内側に埋め込まれたゲート電極と、
    トレンチの両側面に沿い、第２のエピタキシャル層の表面に接する位置に設けられたソース領域と、
    トレンチの両側面に沿い、ソース領域の下面から下方向にトレンチの途中の位置まで設けられたベース領域と、
    隣合うトレンチ間のトレンチから離隔した位置に、ベース領域に隣接してベース領域よりも深く形成され、ベース領域と同じ導電型であって不純物濃度が高いベース高濃度領域と、
    を備えた、ゲート電極に印加する電圧に応じてスイッチのオン状態とオフ状態とを切り換えする半導体デバイスであって、
    オフ状態において、トレンチ両側に設けられたベース高濃度領域から延びる空乏層をトレンチの下側に位置する部分において互いにつながらせ、該ベース高濃度領域から延びる空乏層を、不純物濃度が低い第２のエピタキシャル層を満たして第１のエピタキシャル層の内部の一部にまで至らせることを特徴とする半導体デバイス。
  6. 請求項５に記載の半導体デバイスにおいて、
    ゲート電極の上であって第２のエピタキシャル層の上面の一部を覆うように層間絶縁膜が形成され、この層間絶縁膜とソース領域の一部とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする半導体デバイス。
  7. 請求項５に記載の半導体デバイスにおいて、
    ゲート電極の上であってトレンチの内側の開口縁付近まで埋め込まれる埋め込み絶縁膜が形成され、埋め込み絶縁膜とソース領域とベース高濃度領域の上面に接してソース電極が設けられていることを特徴とする半導体デバイス。
  8. 請求項５に記載の半導体デバイスにおいて、
    オフ状態において、ベース領域とトレンチの下面から延びる空乏層が、ベース高濃度領域から延びる空乏層に含まれ、一体化していることを特徴とする半導体デバイス。
JP2005173243A 2005-06-14 2005-06-14 半導体デバイス Active JP5008046B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005173243A JP5008046B2 (ja) 2005-06-14 2005-06-14 半導体デバイス
PCT/JP2006/311420 WO2006134810A1 (ja) 2005-06-14 2006-06-07 半導体デバイス
EP06757127A EP1909330A4 (en) 2005-06-14 2006-06-07 SEMICONDUCTOR COMPONENT
US11/922,092 US7939884B2 (en) 2005-06-14 2006-06-07 Semiconductor device
KR1020077028959A KR20080014855A (ko) 2005-06-14 2006-06-07 반도체 디바이스
CNA200680020893XA CN101194366A (zh) 2005-06-14 2006-06-07 半导体器件
TW095121226A TW200731535A (en) 2005-06-14 2006-06-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005173243A JP5008046B2 (ja) 2005-06-14 2005-06-14 半導体デバイス

Publications (2)

Publication Number Publication Date
JP2006351652A JP2006351652A (ja) 2006-12-28
JP5008046B2 true JP5008046B2 (ja) 2012-08-22

Family

ID=37532173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173243A Active JP5008046B2 (ja) 2005-06-14 2005-06-14 半導体デバイス

Country Status (7)

Country Link
US (1) US7939884B2 (ja)
EP (1) EP1909330A4 (ja)
JP (1) JP5008046B2 (ja)
KR (1) KR20080014855A (ja)
CN (1) CN101194366A (ja)
TW (1) TW200731535A (ja)
WO (1) WO2006134810A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189771B2 (ja) * 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
JP4564514B2 (ja) 2007-05-18 2010-10-20 株式会社東芝 半導体装置
KR100853799B1 (ko) 2007-07-25 2008-08-25 주식회사 동부하이텍 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP2009038318A (ja) * 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
JP2010045123A (ja) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
WO2014061367A1 (ja) * 2012-10-18 2014-04-24 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US20160013300A1 (en) * 2013-02-25 2016-01-14 Hitachi, Ltd. Semiconductor device, drive device for semiconductor circuit, and power conversion device
US10446497B2 (en) * 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE754567A (fr) * 1969-08-09 1971-02-08 Basf Ag Matieres durcissables par irradiation, a base de polymeres a groupements non satures ethyleniquement se repetant
US3999946A (en) * 1976-02-23 1976-12-28 Allied Chemical Corporation Time-temperature history indicators
US4215208A (en) * 1977-10-05 1980-07-29 Allied Chemical Corporation Thermochromic polyacetylenes containing urethane groups
US4238352A (en) * 1978-11-13 1980-12-09 Allied Chemical Corporation Co-polymerized acetylenic compositions
US4242440A (en) * 1979-04-30 1980-12-30 Allied Chemical Corporation Thermochromic polyacetylenes used in laser beam recording method
US4389217A (en) * 1979-05-11 1983-06-21 Allied Corporation Integrated time-temperature or radiation-dosage history recording device
US4708019A (en) * 1984-06-27 1987-11-24 Gte Laboratories Incorporated Measurement of strain employing a piezoresistive blend of a doped acetylene polymer and an elastomer
US4767826A (en) * 1985-07-18 1988-08-30 Polytechnic Institute Of New York Radiation-sensitive polymers
US4721769A (en) * 1985-10-18 1988-01-26 Gte Laboratories Incorporated Diacetylene segmented copolymers
US4916211A (en) * 1986-03-07 1990-04-10 Gte Laboratories Incorporated Thermochromic cross polymerized polyamide-diacetylene compound
US4849500A (en) * 1986-03-07 1989-07-18 Gte Laboratories Incorporated Polyamide from diacetylene dicarboxylic acid compound
JP2941823B2 (ja) * 1988-11-28 1999-08-30 株式会社日立製作所 半導体装置及びその製造方法
US5491097A (en) * 1989-06-15 1996-02-13 Biocircuits Corporation Analyte detection with multilayered bioelectronic conductivity sensors
US5156810A (en) * 1989-06-15 1992-10-20 Biocircuits Corporation Biosensors employing electrical, optical and mechanical signals
US5672465A (en) * 1990-04-09 1997-09-30 Jp Laboratories, Inc. Polyethyleneimine binder complex films
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5910669A (en) 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US6022748A (en) 1997-08-29 2000-02-08 Sandia Corporation - New Mexico Regents Of The University Of California Sol-gel matrices for direct colorimetric detection of analytes
US5554686A (en) * 1993-08-20 1996-09-10 Minnesota Mining And Manufacturing Company Room temperature curable silane-terminated polyurethane dispersions
US6103217A (en) * 1994-08-11 2000-08-15 The Regents Of The University Of California Polymeric assemblies for sensitive colorimetric assays
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
KR19980702179A (ko) 1995-02-13 1998-07-15 포올 알. 마르틴 3차원 비색 검정 어셈블리
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
JPH08316468A (ja) * 1995-05-22 1996-11-29 Hitachi Ltd 半導体ウエハ、半導体装置およびその製造方法
US5616400A (en) * 1995-11-20 1997-04-01 Century International Adhesives & Coating Corporation Cold seal adhesives, cold sealable films and packages formed therewith
US5685641A (en) * 1996-01-16 1997-11-11 Ribi; Hans O. Devices for rapid temperature detection
AU715973B2 (en) 1996-01-26 2000-02-10 Regents Of The University Of California, The Polymeric film, assay and method for direct colorimetric detection of analytes
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
WO1998004743A1 (en) 1996-07-29 1998-02-05 The Regents Of The University Of California Polymeric assemblies for sensitive colorimetric assays
EP1007943A1 (en) 1997-02-14 2000-06-14 The Regents Of The University Of California Protein-coupled colorimetric analyte detectors
AU742885B2 (en) 1997-03-03 2002-01-17 Regents Of The University Of California, The Direct colorimetric detection of biocatalysts
US5929160A (en) * 1997-09-25 1999-07-27 Minnesota Mining And Manufacturing Company Method for reducing water uptake in silyl terminated sulfopoly(ester-urethanes)
EP1112377A4 (en) 1998-06-22 2004-11-10 Univ California COLORIMETRIC DETECTORS OF SUBSTANCES FOR ANALYSIS COUPLED WITH NUCLEIC ACIDS
JP3358611B2 (ja) * 2000-01-19 2002-12-24 日本電気株式会社 半導体装置の製造方法
US6642304B1 (en) * 2000-02-25 2003-11-04 3M Innovative Properties Company Polyurethane-based adhesives, systems for such adhesives, articles therefrom, and methods of making
US6518359B1 (en) * 2000-02-25 2003-02-11 3M Innovative Properties Co. Polyurethane-based pressure-sensitive adhesives, systems for such adhesives, articles therefrom, and methods of making
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6607744B1 (en) 2000-06-23 2003-08-19 Segan Industries Ingestibles possessing intrinsic color change
US6963007B2 (en) * 2002-12-19 2005-11-08 3M Innovative Properties Company Diacetylenic materials for sensing applications
US20040126897A1 (en) * 2002-12-19 2004-07-01 3M Innovative Properties Company Colorimetric sensors constructed of diacetylene materials
JP4618766B2 (ja) * 2003-10-01 2011-01-26 ローム株式会社 半導体デバイス
US20050137375A1 (en) * 2003-12-19 2005-06-23 3M Innovative Properties Company Polyurethane-based pressure sensitive adhesives and methods of manufacture
US7371511B2 (en) * 2004-08-19 2008-05-13 3M Innovative Properties Company Polydiacetylene polymer blends
EP1825268A2 (en) * 2004-12-17 2007-08-29 3M Innovative Properties Company Colorimetric sensors constructed of diacetylene materials

Also Published As

Publication number Publication date
EP1909330A1 (en) 2008-04-09
TW200731535A (en) 2007-08-16
JP2006351652A (ja) 2006-12-28
US20090302379A1 (en) 2009-12-10
CN101194366A (zh) 2008-06-04
KR20080014855A (ko) 2008-02-14
WO2006134810A1 (ja) 2006-12-21
US7939884B2 (en) 2011-05-10
EP1909330A4 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
CN107546268B (zh) 半导体器件及制造其的方法
JP5008046B2 (ja) 半導体デバイス
US7465986B2 (en) Power semiconductor device including insulated source electrodes inside trenches
US7531888B2 (en) Integrated latch-up free insulated gate bipolar transistor
US20120061723A1 (en) Semiconductor device
US20150380545A1 (en) Power semiconductor device
JP2007512699A (ja) トレンチ絶縁ゲート電界効果トランジスタ
JP2012033599A (ja) 半導体装置の製造方法及び半導体装置
JP2013069866A (ja) 半導体装置
US9887286B2 (en) Semiconductor device having low impedance and method of manufacturing the same
US9257517B2 (en) Vertical DMOS-field effect transistor
KR20090092718A (ko) 반도체 장치 및 그 제조 방법
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
CN115715428A (zh) 具有混合栅极结构的功率装置
JP2006294990A (ja) 半導体デバイス
KR20100065152A (ko) 반도체 장치 및 그 제조 방법
US10269945B2 (en) Power transistor device
CN107958936B (zh) 半导体器件以及用于制造半导体器件的方法
US8530942B2 (en) Semiconductor device and method of fabricating the same
US8860129B2 (en) Semiconductor device
JP7487692B2 (ja) 電界効果トランジスタ
US20240170548A1 (en) Semiconductor device and method of manufacturing the same
JP2009259968A (ja) 半導体装置及びその製造方法
JP2009259861A (ja) 半導体装置
KR100763310B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

R150 Certificate of patent or registration of utility model

Ref document number: 5008046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250