JP5000863B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5000863B2
JP5000863B2 JP2005202884A JP2005202884A JP5000863B2 JP 5000863 B2 JP5000863 B2 JP 5000863B2 JP 2005202884 A JP2005202884 A JP 2005202884A JP 2005202884 A JP2005202884 A JP 2005202884A JP 5000863 B2 JP5000863 B2 JP 5000863B2
Authority
JP
Japan
Prior art keywords
oxide film
region
film
pattern
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005202884A
Other languages
English (en)
Other versions
JP2006279010A (ja
Inventor
相敦 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006279010A publication Critical patent/JP2006279010A/ja
Application granted granted Critical
Publication of JP5000863B2 publication Critical patent/JP5000863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B1/00—Packaging fluent solid material, e.g. powders, granular or loose fibrous material, loose masses of small articles, in individual containers or receptacles, e.g. bags, sacks, boxes, cartons, cans, or jars
    • B65B1/30—Devices or methods for controlling or determining the quantity or quality or the material fed or filled
    • B65B1/32—Devices or methods for controlling or determining the quantity or quality or the material fed or filled by weighing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01G—WEIGHING
    • G01G13/00—Weighing apparatus with automatic feed or discharge for weighing-out batches of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61J—CONTAINERS SPECIALLY ADAPTED FOR MEDICAL OR PHARMACEUTICAL PURPOSES; DEVICES OR METHODS SPECIALLY ADAPTED FOR BRINGING PHARMACEUTICAL PRODUCTS INTO PARTICULAR PHYSICAL OR ADMINISTERING FORMS; DEVICES FOR ADMINISTERING FOOD OR MEDICINES ORALLY; BABY COMFORTERS; DEVICES FOR RECEIVING SPITTLE
    • A61J2200/00—General characteristics or adaptations
    • A61J2200/70—Device provided with specific sensor or indicating means
    • A61J2200/74—Device provided with specific sensor or indicating means for weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Quality & Reliability (AREA)
  • Mechanical Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は半導体素子の製造方法に関し、特にフィンゲート構造を有する半導体素子においてセル領域のトランジスタ、ＶＰＰの発生及び経路に用いるトランジスタ、及びＶＤＤが印加されるトランジスタのゲート酸化膜の厚さをそれぞれ異なるよう形成することにより、セルトランジスタのしきい値電圧を望む値まで上昇させると共に周辺回路領域トランジスタの動作速度を向上させ、ショートチャンネル効果を低減させる半導体素子の製造方法に関するものである。
集積回路内には、データ格納のためのセルトランジスタが形成されるセル領域、セルトランジスタに印加される電圧であるＶＰＰの発生及び経路に用いるトランジスタが形成される周辺回路領域（以下、「ＶＰＰ周辺回路領域」と記す）、及びＶＰＰより低い電圧であるＶＤＤ又はＶＣＯＲＥが印加されるトランジスタが形成される周辺回路領域（以下、「ＶＤＤ／ＶＣＯＲＥ周辺回路領域」と記す）などがある。以下では、各領域別に形成される従来の技術に係るトランジスタの構造及び製造方法を説明する。
図１及び図２は、従来の技術に係る半導体素子のセル領域のセルトランジスタを示した断面図等である。図１はワードライン方向と垂直な方向の断面図であり、図２はワードライン方向の断面図である。
図１及び図２に示されているように、半導体基板１０に活性領域を定義するリセスされた素子分離膜６５が備えられており、半導体基板１０とリセスされた素子分離膜６５の界面には側壁酸化膜４０及びライナ窒化膜５０が備えられている。下部ゲート電極１００、上部ゲート電極１１０及びハードマスク層パターン１２０の積層構造でなるワードラインであるゲート構造物１３０と半導体基板１０の界面には、第１のゲート酸化膜８０及び第２のゲート酸化膜９０の積層構造８０＋９０が備えられている。
図３及び図４は、従来の技術に係るＶＰＰ周辺回路領域のトランジスタを示した断面図等である。図３はゲート方向と垂直な方向の断面を示した断面図であり、図４はゲート方向と平行な断面を示した断面図である。
図３及び図４に示されているように、半導体基板１０に活性領域を定義する素子分離膜６０が備えられており、半導体基板１０と素子分離膜６０の界面には側壁酸化膜４０及びライナ窒化膜５０が備えられている。下部ゲート電極１００、上部ゲート電極１１０及びハードマスク層パターン１２０の積層構造でなるゲート構造物１３０と半導体基板１０の界面には、第１のゲート酸化膜８０及び第２のゲート酸化膜９０の積層構造８０＋９０が備えられている。
図５及び図６は、従来の技術に係るＶＤＤ周辺回路領域のトランジスタを示した断面図等である。図５はゲート方向と垂直な方向の断面を示した断面図であり、図６はゲート方向と平行な断面を示した断面図である。
図５及び図６に示されているように、ＶＤＤ周辺回路領域の半導体素子の構造は図３及び図４に示されているＶＰＰ周辺回路領域の半導体素子の構造と類似、下部ゲート電極１００、上部ゲート電極１１０及びハードマスク層パターン１２０の積層構造でなるゲート構造物１３０と半導体基板１０の界面には第２のゲート酸化膜９０が備えられている。即ち、ゲート酸化膜の厚さがセル領域又はＶＰＰ周辺回路領域の半導体素子と異なることが分かる。
ここで、図１及び図２に示されているセル領域の半導体素子と、図３及び図４に示されているＶＰＰ周辺回路領域の半導体素子のゲート酸化膜の厚さは同一であり、ＶＤＤ周辺回路領域の半導体素子のゲート酸化膜の厚さより厚い。
図７〜図１２は、従来の技術に係る半導体素子の製造方法を示した断面図等である。
図７〜図１２の（ａ）及び（ｂ）は、それぞれワードラインと垂直な方向のセルトランジスタ断面、及び平行な方向のセルトランジスタ断面を示した断面図である。図７〜１２の（ｃ）及び（ｄ）は、それぞれＶＰＰ周辺回路領域のゲート電極と垂直な方向のトランジスタ断面、及びＶＤＤ／ＶＣＯＲＥ周辺回路領域のゲート電極と垂直な方向のトランジスタ断面を示した断面図である。
図７に示されているように、セル領域、ＶＰＰ周辺回路領域及びＶＤＤ／ＶＣＯＲＥ周辺回路領域が備えられている半導体基板１０の上部にパッド酸化膜２０及びパッド窒化膜３０を積層し、素子分離領域に予定されている部分のパッド窒化膜３０、パッド酸化膜２０及び所定厚さの半導体基板１０をエッチングして素子分離トレンチ（図示省略）を形成する。その次に、前記素子分離トレンチの上部の半導体基板１０をエッチングしてラウンディングする。次は、全体表面の上部に側壁酸化膜４０及びライナ窒化膜５０を形成したあと、全体表面の上部に前記素子分離トレンチを埋め込む素子分離用酸化膜（図示省略）を形成する。その次に、パッド窒化膜３０が露出するまで平坦化エッチング工程を行ない活性領域１０ａを定義する素子分離膜６０を形成する。
図８に示されているように、素子分離膜６０をエッチングしてその高さを一定量低くしたあと、パッド窒化膜３０をエッチングして取り除く。パッド窒化膜３０のエッチング工程で側壁酸化膜４０及びライナ窒化膜５０が一定量エッチングされるようにする。次は、パッド酸化膜２０をエッチングして取り除き、露出した半導体基板１０の上部にバッファ酸化膜７０を形成する。その次に、半導体基板１０に不純物を選択的に注入して深いｎウェル（図示省略）、セルｐウェル（図示省略）、ｐウェル（図示省略）、ｎウェル（図示省略）などを形成し、しきい値電圧及びパンチスル電圧を調節するためのチャンネルインプラントを実施する。
図９に示されているように、セル領域を露出させる感光膜パターン（図示省略）を形成したあと、露出したセル領域の素子分離膜６０を所定厚さにエッチングしてリセスする。次は、前記感光膜パターンをマスクとしてセル領域の半導体基板１０に硼素系列の不純物を傾斜イオン注入し、チャンネル領域の濃度を適切に調節したあと前記感光膜パターンを取り除く。
図１０に示されているように、露出したライナ窒化膜５０をエッチングして取り除いたあと、露出したバッファ酸化膜７０及び側壁酸化膜４０をエッチングして取り除く。次は、露出した半導体基板１０の表面に第１のゲート酸化膜８０を形成してＶＤＤ／ＶＣＯＲＥ周辺回路領域を露出させる感光膜パターン（図示省略）を形成する。その次に、前記感光膜パターンをマスクとしてＶＤＤ／ＶＣＯＲＥ周辺回路領域にしきい値電圧の調節のための不純物注入工程を行なったあと、露出したＶＤＤ／ＶＣＯＲＥ周辺回路領域の第１のゲート酸化膜８０を取り除く。次は、前記感光膜パターンを取り除く。
図１１に示されているように、第１のゲート酸化膜８０の表面を洗浄したあと、第１のゲート酸化膜８０の表面及びＶＤＤ／ＶＣＯＲＥ周辺回路領域の半導体基板１０の表面に第２のゲート酸化膜９０を形成する。従って、セル領域及びＶＰＰ周辺回路領域のゲート酸化膜の厚さは第１のゲート酸化膜８０及び第２のゲート酸化膜９０の積層構造８０＋９０の厚さとなる。
図１２に示されているように、全体表面の上部に下部ゲート用導電層（図示省略）を形成して平坦化したあと、その上部に上部ゲート導電層（図示省略）及びハードマスク層（図示省略）を順次積層する。次は、ゲートマスクを利用した写真エッチング工程で前記下部ゲート用導電層（図示省略）、上部ゲート導電層（図示省略）及びハードマスク層（図示省略）をパターニングして下部ゲート電極１００、上部ゲート電極１１０及びハードマスク層パターン１２０の積層構造でなるゲート構造物１３０を形成する。次は、前記ゲート構造物１３０の両側の半導体基板１０にソース／ドレーン領域（図示省略）を形成する。
従来の技術に係る半導体素子は、周辺回路及びコア回路のＶＰＰ電圧発生回路及び経路を通じてセル領域の半導体素子にＶＰＰ電圧が印加され、他の回路にはＶＰＰ電圧より低いＶＤＤ又はＶＣＯＲＥ電圧が印加される。従って、ＶＰＰ電圧発生回路及び経路に用いられる半導体素子とセル領域の半導体素子は同一厚さのゲート酸化膜が備えられており、ＶＤＤ又はＶＣＯＲＥ電圧が印加される回路の半導体素子よりはその厚さが厚い。しかし、フィン（ｆｉｎ）構造のセルトランジスタではゲート電極により２面又は３面が囲まれているので、ゲート電圧によりシリコン基板が完全空乏になる場合、平面トランジスタに比べて一側のゲート電極に印加された電圧により空乏になる電荷量ＱＤ,ＭＡＸが半分以下に減少するのでしきい値電圧が低下する。しきい値電圧を上昇させるためにはチャンネルドーピング濃度（ＮＡ）を増加させてＱＤ,ＭＡＸを増加させるか、仕事関数の異なるゲート電極を用いてφＭＳを増加させるか、ゲート酸化膜内に電子トラップを追加して−ＱＯＸを増加させる方法などが利用されてきた。
しかし、チャンネルドーピング濃度を増加させる方法はｐｎ接合部位の電界の増加で接合漏洩電流を増加させ、且つリフレッシュ特性を悪化させるとの問題点があり、仕事関数の異なるゲート電極を用いる方法は工程数の増加、信頼性の低下などの問題点がある。さらに、ゲート酸化膜内に電子トラップを追加する方法は信頼性の低下を誘発するとの問題点がある。
従来の技術のように、セルトランジスタ、ＶＰＰ電圧発生回路及び経路に用いられるトランジスタのゲート酸化膜の厚さ（ＴＯＸ）が同一の場合、フィン構造のセルトランジスタのしきい値電圧を平面トランジスタと同一にすることができない。さらに、セルトランジスタのゲート酸化膜の厚さを増加させる場合、ＶＰＰ電圧発生回路及び経路に用いられる半導体素子の電流及び動作速度を低減させ、ショートチャンネル効果を増加させるとの問題点がある。
「６０ナノ級、それ以上のためのメガサイズワードライン動作を有する新しい本体が繋げられたフィンＦＥＴセルアレイトランジスタＤＲＡＭ（"Novel Body Tied FinFET Cell Array Transistor DRAM with Mega Size Word Line Operation for Sub 60nm Technology and beyond"）」、2004 Symposium on VLSI technology Digest of Technical Papers、１３０〜１３１頁
前記問題点を解決するため、セル領域のトランジスタ、ＶＰＰの発生及び経路に用いるトランジスタ、及びＶＤＤトランジスタのゲート酸化膜の厚さをそれぞれ異なるよう形成することにより、周辺回路領域トランジスタの動作速度を向上させ、ショートチャンネル効果を低減させることができる半導体素子の製造方法を提供する。
上記課題を解決するため、請求項１に記載の発明は、
（ａ）フィン構造のセルトランジスタが形成されるセル領域と、ＶＰＰ電圧生成及び伝達のための平面構造のＶＰＰトランジスタが形成されるＶＰＰ周辺回路領域と、平面構造のＶＤＤトランジスタが形成されるＶＤＤ周辺回路領域を含む半導体基板を提供する段階と、
（ｂ）半導体基板の上部に活性領域を定義する素子分離膜を形成する段階と、
（ｃ）前記セル領域の素子分離膜をエッチングし、少なくともチャンネル領域に予定されている部分の活性領域の側壁を露出させる段階と、
（ｄ）前記露出した側壁を含むセル領域の活性領域の表面に第１のゲート酸化膜パターンを形成する段階と、
（ｅ）前記第１のゲート酸化膜パターン及び前記ＶＰＰ周辺回路領域の半導体基板の表面に第２のゲート酸化膜パターンを形成する段階と、
（ｆ）前記第２のゲート酸化膜パターンの表面及びＶＤＤ周辺回路領域の半導体基板の表面に第３のゲート酸化膜パターンを形成する段階と、
（ｇ）全体表面の上部に下部ゲート用導電層を形成して平坦化する段階と、
（ｈ）前記下部ゲート用導電層の上部に上部ゲート用導電層及びハードマスク層を順次形成する段階と、
（ｉ）前記下部ゲート用導電層、上部ゲート用導電層及びハードマスク層をパターニングして下部ゲート電極、上部ゲート電極及びハードマスクパターンの積層構造でなるゲート構造物を形成する段階と、
（ｊ）前記ゲート構造物の両側の活性領域にソース／ドレーン領域を形成する段階とを含むことを特徴としている。
請求項２に記載の発明は、請求項１に記載の発明において、
前記（ｂ）段階は、
（ｂ−１）前記半導体基板の表面にパッド酸化膜及びパッド窒化膜を形成する段階と、
（ｂ−２）前記パッド窒化膜、パッド酸化膜及び所定厚さの半導体基板をエッチングして素子分離用トレンチを形成する段階と、
（ｂ−３）全体表面の上部に側壁酸化膜及びライナ窒化膜を形成する段階と、
（ｂ−４）全体表面の上部に前記素子分離用トレンチを埋め込む素子分離用酸化膜を形成し、前記パッド窒化膜が露出するまで素子分離用酸化膜を平坦化エッチングして前記活性領域を定義する前記素子分離膜を形成する段階とを含むことを特徴としている。
請求項３に記載の発明は、請求項２に記載の発明において、
前記（ｃ）段階は
（ｃ−１）セル領域の素子分離膜を露出させる感光膜パターンを形成する段階と、
（ｃ−２）前記感光膜パターンをマスクとして前記露出した素子分離膜をエッチングし、前記チャンネル予定領域の側壁の側壁酸化膜及びライナ窒化膜を露出させる段階と、
（ｃ−３）前記パッド窒化膜及びライナ窒化膜を取り除く段階と、
（ｃ−４）前記露出した側壁酸化膜及び所定厚さのパッド酸化膜をエッチングし、少なくとも前記チャンネル予定領域の側壁の半導体基板を露出させる段階と、
（ｃ−５）前記感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項４に記載の発明は、請求項２に記載の発明において、
前記（ｃ）段階は
（ｃ−１）前記チャンネル領域に予定されている活性領域、及びこれに隣接したセル領域の素子分離膜を露出させるアイランド型ウインドーを含む感光膜パターンを形成する段階と、
（ｃ−２）前記感光膜パターンをマスクとして前記露出した素子分離膜をエッチングし、前記チャンネル予定領域の側壁の側壁酸化膜及びライナ窒化膜を露出させる段階と、
（ｃ−３）前記パッド窒化膜及びライナ窒化膜を取り除く段階と、
（ｃ−４）前記露出した側壁酸化膜及び所定厚さのパッド酸化膜を取り除き、少なくとも前記チャンネル予定領域の側壁の半導体基板を露出させる段階と、
（ｃ−５）前記感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項５に記載の発明は、請求項４に記載の発明において、
前記アイランド型ウインドーは、前記ゲート構造物の幅（Ｆｘ）より左右にそれぞれＤほど小さく、前記活性領域の線幅（Ｆｙ）より上下にそれぞれＥほど大きい長方形、多角形又は楕円形であることを特徴としている（但し、０≦Ｄ＜０.５Ｆｘ、０＜Ｅ＜０.７５Ｆｙ）。
請求項６に記載の発明は、請求項４に記載の発明において、
前記（ｃ−２）段階で素子分離膜がエッチングされ形成された領域の幅は、前記ゲート構造物の線幅より小さいことを特徴としている。
請求項７に記載の発明は、請求項３に記載の発明において、
前記（ｄ）段階は
前記パッド酸化膜の表面を含む半導体基板の表面に第１のゲート酸化膜を形成する段階と、
前記周辺回路領域の一部の第１のゲート酸化膜を露出させる第１の感光膜パターンを形成する段階と、
前記第１の感光膜パターンをマスクとして前記露出した一部の第１のゲート酸化膜をエッチングし、前記周辺回路領域の第１のゲート酸化膜を取り除くことで第１のゲート酸化膜パターンを形成する段階と、
前記第１の感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項８に記載の発明は、請求項１に記載の発明において、
前記（ｄ）段階は、前記第１のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴としている。
請求項９に記載の発明は、請求項１に記載の発明において、
前記（ｅ）段階は
（ｅ−１）前記第１のゲート酸化膜パターンを含む半導体基板の表面に第２のゲート酸化膜を形成する段階と、
（ｅ−２）前記ＶＤＤ周辺回路領域の一部の第２のゲート酸化膜を露出させる第２の感光膜パターンを形成する段階と、
（ｅ−３）前記第２の感光膜パターンにより露出した一部の第２のゲート酸化膜をエッチングして取り除くことで第２のゲート酸化膜パターンを形成する段階と、
（ｅ−４）前記第２の感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項１０に記載の発明は、請求項１に記載の発明において、
前記（ｅ）段階は、前記第２のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴としている。
請求項１１に記載の発明は、請求項１に記載の発明において、
前記（ｂ）段階を行なったあと、ウェル及びセルチャンネルイオン注入工程を行なう段階をさらに含むことを特徴としている。
請求項１２に記載の発明は、請求項３に記載の発明において、
前記（ｃ）段階を行なったあと、ウェル及びセルチャンネルイオン注入工程を行なう段階をさらに含むことを特徴としている。
請求項１３に記載の発明は、請求項９に記載の発明において、
前記（ｅ−２）段階を行なったあと、前記露出したＶＤＤ周辺回路領域にしきい値電圧調整用のイオンを注入する段階をさらに含むことを特徴としている。
請求項１４に記載の発明は、請求項２に記載の発明において、
前記（ｂ）段階は、前記素子分離用トレンチの上部コーナーをラウンディングする段階をさらに含むことを特徴としている。
請求項１５に記載の発明は、請求項１４に記載の発明において、
前記（ｂ）段階は、前記セル領域及び周辺回路領域の前記パッド窒化膜及びパッド酸化膜を取り除く段階と、
前記パッド酸化膜が取り除かれて露出した一部の半導体基板に第１の酸化膜を形成する段階とをさらに含むことを特徴としている。
請求項１６に記載の発明は、請求項１５に記載の発明において、
前記（ｃ）段階は
（ｃ−１）前記チャンネル領域に予定されている活性領域と隣接したセル領域の一部の素子分離膜をエッチングし、前記チャンネル予定領域の側壁の一部の側壁酸化膜及び一部のライナ窒化膜を露出させる段階と、
（ｃ−２）前記露出した一部の側壁酸化膜及び一部のライナ窒化膜を取り除いて前記チャンネル予定領域の側壁の半導体基板を露出させる段階とを含むことを特徴としている。
請求項１７に記載の発明は、請求項１６に記載の発明において、
前記（ｃ−１）段階で素子分離膜がエッチングされ形成された領域の幅は、前記ゲート構造物の線幅より小さいことを特徴としている。
請求項１８に記載の発明は、請求項１６に記載の発明において、
前記（ｃ−１）段階は
前記チャンネル領域に予定されている活性領域、及びこれに隣接したセル領域の一部の素子分離膜を露出させる感光膜パターンを形成する段階と、
前記感光膜パターンにより露出した素子分離膜を所定厚さにエッチングする段階と、
前記感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項１９に記載の発明は、請求項１６に記載の発明において、
前記（ｃ−１）段階を行なったあと、セルチャンネル傾斜イオン注入工程を行なう段階をさらに含むことを特徴としている。
請求項２０に記載の発明は、請求項１５に記載の発明において、
前記（ｃ）段階は
（ｃ−１）前記セル領域の素子分離膜を所定厚さにエッチングし、前記セル領域の一部の側壁酸化膜及び一部のライナ窒化膜を露出させる段階と、
（ｃ−２）セルチャンネル傾斜イオン注入工程を行なう段階と、
（ｃ−３）前記露出した一部の側壁酸化膜及び一部のライナ窒化膜を取り除いて前記チャンネル予定領域の側壁の半導体基板を露出させる段階とを含むことを特徴としている。
請求項２１に記載の発明は、請求項１５に記載の発明において、
前記（ｄ）段階は
半導体基板の表面に第１のゲート酸化膜を形成する段階と、
前記周辺回路領域の一部の第１のゲート酸化膜を露出させる第１の感光膜パターンを形成する段階と、
前記第１の感光膜パターンをマスクとして前記露出した一部の第１のゲート酸化膜をエッチングし、前記周辺回路領域の第１のゲート酸化膜を取り除くことで第１のゲート酸化膜パターンを形成する段階と、
前記第１の感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項２２に記載の発明は、請求項１５に記載の発明において、
前記（ｅ）段階は
（ｅ−１）前記第１のゲート酸化膜パターンを含む半導体基板の表面に第２のゲート酸化膜を形成する段階と、
（ｅ−２）前記ＶＤＤ周辺回路領域の一部の第２のゲート酸化膜を露出させる第２の感光膜パターンを形成する段階と、
（ｅ−３）前記第２の感光膜パターンをマスクとして前記露出した一部の第２のゲート酸化膜をエッチングし、前記ＶＤＤ周辺回路領域の第２のゲート酸化膜を取り除くことで第２のゲート酸化膜パターンを形成する段階と、
（ｅ−４）前記第２の感光膜パターンを取り除く段階とを含むことを特徴としている。
請求項２３に記載の発明は、請求項１５に記載の発明において、
前記（ｄ）段階は、前記第１のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴としている。
請求項２４に記載の発明は、請求項１４に記載の発明において、
前記（ｅ）段階は、前記第２のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴としている。
請求項２５に記載の発明は、請求項２２に記載の発明において、
前記（ｅ−２）段階を行なったあと、前記露出したＶＤＤ周辺回路領域にしきい値電圧調節用のイオンを注入する段階をさらに含むことを特徴としている。
本発明に係る半導体素子の製造方法は、セル領域のトランジスタ、ＶＰＰの発生及び経路に用いるトランジスタ及びＶＤＤトランジスタのゲート酸化膜の厚さをそれぞれ異なるよう形成することにより、セルトランジスタのしきい値電圧を望む値まで上昇させると共に周辺回路領域トランジスタの動作速度を向上させ、ショートチャンネル効果を低減させるという効果が得られる。
以下、本発明の実施の形態を図を参照して詳しく説明する。
＜第１の実施の形態＞
図１３〜図１５は、本発明の第１の実施の形態に係る半導体素子を示した断面図等である。図１３の（ａ）及び（ｂ）はそれぞれセル領域のワードラインと垂直な方向の断面図、及び平行な方向の断面を示した断面図である。図１４の（ａ）及び（ｂ）はそれぞれ高電圧ＶＰＰ周辺回路領域のゲート電極と垂直な方向の断面図及び平行な方向の断面を示した断面図である。図１５の（ａ）及び（ｂ）はそれぞれＶＤＤ（又はＶＣＯＲＥ）周辺回路領域のゲート電極と垂直な方向の断面図、及び平行な方向の断面を示した断面図である。
図１３〜図１５に示されているように、半導体基板２００に側壁酸化膜２３０及びライナ窒化膜２４０及び素子分離膜２５０が備えられており、半導体基板２００の上部にはゲート酸化膜２７０＋２８０＋２９０、２８０＋２９０、２９０が備えられており、ゲート酸化膜２７０＋２８０＋２９０、２８０＋２９０、２９０の上部には下部ゲート電極層パターン３００、上部ゲート電極層パターン３１０及びハードマスク層パターン３２０の積層構造でなるゲート構造物３３０が備えられている。ここで、セル領域のゲート酸化膜２７０＋２８０＋２９０の厚さが最も厚く、ＶＰＰ周辺回路領域のゲート酸化膜２８０＋２９０の厚さがＶＤＤ周辺回路領域のゲート酸化膜２９０より厚い。即ち、酸化膜の厚さはゲート酸化膜２７０＋２８０＋２９０＞ゲート酸化膜２８０＋２９０＞ゲート酸化膜２９０である。即ち、ゲート電極に印加される電圧に従いゲート酸化膜の厚さを異にするのである。
図１６〜図２１は、本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図等である。各断面図の（ａ）及び（ｂ）はそれぞれセル領域トランジスタのワードラインと垂直及び平行な断面を示した図であり、（ｃ）及び（ｄ）はそれぞれＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域のトランジスタのゲート電極と垂直な方向の断面を示した図である。
図１６に示されているように、セル領域、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域が備えられている半導体基板２００の上部にパッド酸化膜２１０及びパッド窒化膜２２０を積層し、ＳＴＩ（Shallow Trench Isolation）工程を行ない素子分離膜２５０を形成する。具体的には、素子分離領域に予定されている部分のパッド窒化膜２２０、パッド酸化膜２１０及び所定厚さの半導体基板２００をエッチングして素子分離トレンチ（図示省略）を形成する。その次に、前記素子分離トレンチの上部の半導体基板２００をエッチングしてラウンディングする。次は、全体表面の上部に側壁酸化膜２３０及びライナ窒化膜２４０を形成したあと、全体表面の上部に前記素子分離トレンチを埋め込む素子分離用酸化膜（図示省略）を形成する。その次に、パッド窒化膜２２０が露出するまで平坦化エッチング工程を行い活性領域２００ａを定義する素子分離膜２５０を形成する。
図１７に示されているように、素子分離膜２５０をエッチングしてその高さを一定量低くしたあと、パッド窒化膜２２０をエッチングして取り除く。パッド窒化膜２２０のエッチング工程で側壁酸化膜２３０及びライナ窒化膜２４０が一定量エッチングされるようにする。次は、パッド酸化膜２１０をエッチングして取り除き、露出した半導体基板２００の上部にバッファ酸化膜２６０を形成する。その次に、半導体基板２００に不純物を選択的に注入して深いｎウェル（図示省略）、セルｐウェル（図示省略）、ｐウェル（図示省略）、ｎウェル（図示省略）などを形成し、しきい値電圧及びパンチスルー電圧を調節するためのチャンネルインプラントを行なう。
図１８に示されているように、セル領域を露出させる感光膜パターン（図示省略）を形成したあと、露出したセル領域の素子分離膜２５０を所定厚さにエッチングしてリセスする。次は、前記感光膜パターンをマスクとしてセル領域の半導体基板２００に硼素系列の不純物を傾斜イオン注入し、チャンネル領域の濃度を適切に調節したあと前記感光膜パターンを取り除く。
図１９に示されているように、露出したセル領域のライナ窒化膜２４０を取り除く。次は、露出したセル領域のバッファ酸化膜２６０及び側壁酸化膜２３０を取り除き、セル領域の半導体基板２００の表面及び側面を露出させる。このとき、ＶＰＰ及びＶＤＤ周辺回路領域のバッファ酸化膜２６０も共にエッチングされ半導体基板２００の表面が露出する。次は、露出した半導体基板２００を酸化させその表面に第１のゲート酸化膜（図示省略）を形成したあと、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域を露出させる感光膜パターン（図示省略）を形成し、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の第１のゲート酸化膜を湿式エッチング工程で取り除いてセル領域に第１のゲート酸化膜パターン２７０を形成する。その次に、前記感光膜パターンを取り除く。従って、セル領域の半導体基板２００の表面にのみ第１のゲート酸化膜パターン２７０が残留することになる。
図２０に示されているように、第１のゲート酸化膜パターン２７０を洗浄して、セル領域の第１のゲート酸化膜パターン２７０の表面と、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の半導体基板２００の表面に第２のゲート酸化膜（図示省略）を形成する。次は、ＶＤＤ周辺回路領域の前記第２のゲート酸化膜を露出させる感光膜パターン（図示省略）を形成したあと、露出したトランジスタのしきい値電圧を調節するための不純物をＶＤＤ周辺回路領域に注入する。次は、露出したＶＤＤ周辺回路領域の前記第２のゲート酸化膜を取り除き、セル領域及びＶＰＰ周辺回路領域に第２のゲート酸化膜パターン２８０を形成したあと前記感光膜パターンを取り除く。ここで、セル領域のゲート酸化膜の厚さは第１のゲート酸化膜パターン２７０及び第２のゲート酸化膜パターン２８０の積層構造２７０＋２８０の厚さとなる。
図２１に示されているように、第１のゲート酸化膜パターン２７０及び第２のゲート酸化膜パターン２８０を洗浄したあと、第２のゲート酸化膜パターン２８０の表面と、ＶＤＤ周辺回路領域の半導体基板２００の表面に第３のゲート酸化膜パターン２９０を形成する。ここで、セル領域のゲート酸化膜の厚さは第１のゲート酸化膜パターン２７０、第２のゲート酸化膜パターン２８０及び第３のゲート酸化膜パターン２９０の積層構造２７０＋２８０＋２９０の厚さとなり、ＶＰＰ周辺回路領域のゲート酸化膜の厚さは第２のゲート酸化膜パターン２８０及び第３のゲート酸化膜パターン２９０の積層構造２８０＋２９０の厚さとなる。
次は、全体表面の上部に下部ゲート用導電層（図示省略）を形成して平坦化したあと、その上部に上部ゲート導電層（図示省略）及びハードマスク層（図示省略）を順次積層する。次は、ゲートマスクを利用した写真エッチング工程で前記下部ゲート用導電層（図示省略）、上部ゲート導電層（図示省略）及びハードマスク層（図示省略）をパターニングし、下部ゲート電極３００、上部ゲート電極３１０及びハードマスク層パターン３２０の積層構造でなるゲート構造物３３０を形成する。次は、前記ゲート構造物３３０の両側の半導体基板２００にソース／ドレーン領域（図示省略）を形成する。
＜第２の実施の形態＞
図２２は、本発明の第２の実施の形態に係る半導体素子のセル領域のレイアウトを示した平面図である。
図２２に示されているように、半導体基板の上部に素子分離膜２５０、活性領域２００ａ、及び活性領域２００ａと交差するワードラインであるゲート構造物３３０が形成されている。活性領域２００ａの線幅はＦｙで、ゲート構造物３３０間の間隔はＦｘである。フィンゲート領域（ＦＧ）は長方形のアイランド型（island type）でゲート構造物３３０の下部に備えられ、ゲート構造物３３０の幅（Ｆｘ）より左右にそれぞれＤほど小さく、活性領域２００ａの線幅（Ｆｙ）より上下にそれぞれＥほど大きい（但し、０≦Ｄ＜０．５Ｆｘ、０＜Ｅ＜０．７５Ｆｙ）。ここで、図２２には四角形のフィンゲート領域(ＦＧ)が示されているが、四角形にのみ局限されるものではなく、多角形や楕円形などの多様な形態が可能である。
図２３〜図２８は、本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図等である。各断面図の（ａ）及び（ｂ）はそれぞれセル領域トランジスタのワードラインと垂直及び平行な断面を示した図であり、（ｃ）及び（ｄ）はそれぞれＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域のトランジスタのゲート電極と垂直な方向の断面を示した図である。
図２３に示されているように、セル領域、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域が備えられている半導体基板２００の上部にパッド酸化膜２１０及びパッド窒化膜２２０を積層し、素子分離領域に予定されている部分のパッド窒化膜２２０、パッド酸化膜２１０及び所定厚さの半導体基板２００をエッチングして素子分離トレンチ（図示省略）を形成する。その次に、前記素子分離トレンチの上部の半導体基板２００をエッチングしてラウンディングする。次は、全体表面の上部に側壁酸化膜２３０及びライナ窒化膜２４０を形成したあと、全体表面の上部に前記素子分離トレンチを埋め込む素子分離用酸化膜（図示省略）を形成する。その次に、パッド窒化膜２２０が露出するまで平坦化エッチング工程を行ない活性領域２００ａを定義する素子分離膜２５０を形成する。
図２４に示されているように、素子分離膜２５０をエッチングしてその高さを一定量低くしたあと、パッド窒化膜２２０をエッチングして取り除く。パッド窒化膜２２０のエッチング工程で側壁酸化膜２３０及びライナ窒化膜２４０が一定量エッチングされるようにする。次は、パッド酸化膜２１０をエッチングして取り除き、露出した半導体基板２００の上部にバッファ酸化膜２６０を形成する。その次に、半導体基板２００に不純物を選択的に注入して深いｎウェル（図示省略）、セルｐウェル（図示省略）、ｐウェル（図示省略）、ｎウェル（図示省略）などを形成し、しきい値電圧及びパンチスルー電圧を調節するためのチャンネルインプラントを行なう。
図２５に示されているように、図２２のフィンゲート領域（ＦＧ）を露出させるアイランド型のウインドーを含む感光膜パターン（図示省略）を形成する。具体的には、ゲート構造物３３０の線幅より左右にそれぞれＤほど小さく、活性領域２００ａの短縮の線幅よりそれぞれＥほど大きいフィンゲート領域（ＦＧ）を定義するアイランド型パターンが備えられた露光マスクを利用した露光及び現像工程を行ない、チャンネル領域の一部及びチャンネル領域と隣接した側壁酸化膜２３０、ライナ窒化膜２４０及び素子分離膜２５０を露出させる感光膜パターン（図示省略）を形成する（０≦Ｄ＜０．５Ｆｘ、０＜Ｅ＜０．７５Ｆｙ）。次は、前記感光膜パターンをマスクとして露出したセル領域の素子分離膜２５０を所定厚さにエッチングしてフィンゲート領域（ＦＧ）を形成する。次は、前記感光膜パターンをマスクとしてセル領域の半導体基板２００に硼素系列の不純物を傾斜イオン注入し、チャンネル領域の濃度を適切に調節したあと前記感光膜パターンを取り除く。
図２６に示されているように、露出したセル領域のライナ窒化膜２４０を取り除く。次は、露出したセル領域のバッファ酸化膜２６０及び側壁酸化膜２３０を取り除き、セル領域の半導体基板２００の表面及び側面を露出させる。このとき、ＶＰＰ及びＶＤＤ周辺回路領域のバッファ酸化膜２６０も共にエッチングされて半導体基板２００の表面が露出する。次は、露出した半導体基板２００を酸化させてその表面に第１のゲート酸化膜（図示省略）を形成したあと、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域を露出させる感光膜パターン（図示省略）を形成し、これをマスクとしてＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の前記第１のゲート酸化膜を湿式エッチング工程で取り除き、第１のゲート酸化膜パターン２７０を形成する。その次に、前記感光膜パターンを取り除く。従って、セル領域の半導体基板２００の表面にのみ第１のゲート酸化膜パターン２７０が残留することになる。
図２７に示されているように、第１のゲート酸化膜パターン２７０を洗浄し、セル領域の第１のゲート酸化膜パターン２７０の表面と、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の半導体基板２００の表面に第２のゲート酸化膜（図示省略）を形成する。次は、ＶＤＤ周辺回路領域の前記第２のゲート酸化膜を露出させる感光膜パターン（図示省略）を形成したあと、露出したトランジスタのしきい値電圧を調節するための不純物をＶＤＤ周辺回路領域に注入する。次は、露出したＶＤＤ周辺回路領域の前記第２のゲート酸化膜を取り除き、セル領域及びＶＰＰ周辺回路領域に第２のゲート酸化膜パターン２８０を形成したあと、前記感光膜パターンを取り除く。ここで、セル領域のゲート酸化膜の厚さは第１のゲート酸化膜パターン２７０及び第２のゲート酸化膜パターン２８０の積層構造２７０＋２８０の厚さとなる。
図２８に示されているように、第１のゲート酸化膜パターン２７０及び第２のゲート酸化膜パターン２８０を洗浄したあと、第２のゲート酸化膜パターン２８０の表面と、ＶＤＤ周辺回路領域の半導体基板２００の表面に第３のゲート酸化膜２９０を形成する。ここで、セル領域のゲート酸化膜の厚さは第１のゲート酸化膜パターン２７０、第２のゲート酸化膜パターン２８０及び第３のゲート酸化膜パターン２９０の積層構造２７０＋２８０＋２９０の厚さとなり、ＶＰＰ周辺回路領域のゲート酸化膜の厚さは第２のゲート酸化膜パターン２８０及び第３のゲート酸化膜パターン２９０の積層構造２８０＋２９０の厚さとなる。
次は、全体表面の上部にフィンゲート領域（ＦＧ）を埋め込む下部ゲート用導電層（図示省略）を形成して平坦化したあと、その上部に上部ゲート導電層（図示省略）及びハードマスク層（図示省略）を順次積層する。次は、ゲートマスクを利用した写真エッチング工程で前記下部ゲート用導電層（図示省略）、上部ゲート導電層（図示省略）及びハードマスク層（図示省略）をパターニングし、下部ゲート電極３００、上部ゲート電極３１０及びハードマスク層パターン３２０の積層構造でなるゲート構造物３３０を形成する。次は、前記ゲート構造物３３０の両側の半導体基板２００にソース／ドレーン領域（図示省略）を形成する。
＜第３の実施の形態＞
図２９〜図３４は、本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図等である。各断面図の（ａ）及び（ｂ）はそれぞれセル領域トランジスタのワードラインと垂直及び平行な断面を示した図であり、（ｃ）及び（ｄ）はそれぞれＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域のトランジスタのゲート電極と垂直な方向の断面を示した図である。
図２９に示されているように、セル領域、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域が備えられている半導体基板２００の上部にパッド酸化膜２１０及びパッド窒化膜２２０を積層し、素子分離領域に予定されている部分のパッド窒化膜２２０、パッド酸化膜２１０及び所定厚さの半導体基板２００をエッチングして素子分離トレンチ（図示省略）を形成する。次は、全体表面の上部に側壁酸化膜２３０及びライナ窒化膜２４０を形成したあと、全体表面の上部に前記素子分離トレンチを埋め込む素子分離用酸化膜（図示省略）を形成する。その次に、パッド窒化膜２２０が露出するまで平坦化エッチング工程を行ない活性領域２００ａを定義する素子分離膜２５０を形成する。
図３０に示されているように、ウェル及びチャンネルインプラント工程を行ないセルトランジスタ領域をドーピングする。次は、図２２のフィンゲート領域（ＦＧ）を露出させる感光膜パターンを形成し、セル領域のチャンネル領域と隣接した側壁酸化膜２３０、ライナ窒化膜２４０及び素子分離膜２５０を露出させる。その次に、露出したセル領域の側壁酸化膜２３０及び素子分離膜２５０をエッチングする。側壁酸化膜２３０は露出した面積が素子分離膜２５０に比べて小さいので、素子分離膜２５０のエッチング速度は側壁酸化膜２３０のエッチング速度に比べてさらに速い。従って、側壁酸化膜２３０は初期に所定厚さがエッチングされ、それ以後には殆どエッチングされない反面、素子分離膜２５０は引き続きエッチングされて図３０に示されている形態となる。前記エッチング工程でパッド窒化膜２２０及びライナ窒化膜２４０もエッチング選択比に従い所定厚さエッチングされる。その次に、前記感光膜パターンを取り除く。
図３１に示されているように、エッチング工程を行なってパッド窒化膜２２０と、セル領域の露出したライナ窒化膜２４０及び側壁酸化膜２３０をエッチングする。前記エッチング工程でパッド窒化膜２２０は完全に取り除かれ、セル領域のライナ窒化膜２４０及び側壁酸化膜２３０は図３０のエッチング工程で素子分離膜２５０がエッチングされた深さまでエッチングされる。さらに、パッド酸化膜２１０は所定厚さがエッチングされ半導体基板２００の表面に残留することになる。即ち、セル領域では素子分離膜２５０、パッド窒化膜２２０、ライナ窒化膜２４０及び側壁酸化膜２３０がエッチングされて活性領域２００ａの側壁が露出し、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域ではパッド窒化膜２２０及び所定厚さのパッド酸化膜２１０のみエッチングされる。
図３２に示されているように、パッド酸化膜２１０の表面、及び露出した活性領域２００ａを酸化させて第１のゲート酸化膜（図示省略）を形成する。次は、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域を露出させる感光膜パターン（図示省略）を形成したあと、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の第１のゲート酸化膜パターン２６０と、パッド酸化膜２１０を湿式エッチング工程で取り除き、セル領域に第１のゲート酸化膜パターン２６０を形成する。その次に、前記感光膜パターンを取り除く。従って、セル領域にのみ第１のゲート酸化膜パターン２６０が残留することになる。
図３３に示されているように、第１のゲート酸化膜パターン２６０を洗浄しセル領域の第１のゲート酸化膜パターン２６０の表面と、ＶＰＰ周辺回路領域及びＶＤＤ周辺回路領域の半導体基板２００の表面に第２のゲート酸化膜（図示省略）を形成する。次は、ＶＤＤ周辺回路領域の前記第２のゲート酸化膜を露出させる感光膜パターン（図示省略）を形成したあと、露出したトランジスタのしきい値電圧を調節するための不純物をＶＤＤ周辺回路領域に注入する。次は、露出したＶＤＤ周辺回路領域の第２のゲート酸化膜を取り除き、セル領域及びＶＰＰ周辺回路領域に第２のゲート酸化膜パターン２７０を形成したあと前記感光膜パターンを取り除く。ここで、セル領域の活性領域の上部面のゲート酸化膜の厚さはパッド酸化膜２１０、第１のゲート酸化膜パターン２６０及び第２のゲート酸化膜パターン２７０の積層構造の厚さとなり、活性領域２００ａの側壁のゲート酸化膜の厚さは第１のゲート酸化膜パターン２６０及び第２のゲート酸化膜パターン２７０の積層構造２６０＋２７０の厚さとなる。
図３４に示されているように、第１のゲート酸化膜パターン２６０及び第２のゲート酸化膜パターン２７０を洗浄したあと、第２のゲート酸化膜パターン２７０の表面と、ＶＤＤ周辺回路領域の半導体基板２００の表面に第３のゲート酸化膜パターン２８０を形成する。ここで、セル領域のゲート酸化膜の厚さは第１のゲート酸化膜パターン２６０、第２のゲート酸化膜パターン２７０及び第３のゲート酸化膜パターン２８０の積層構造２６０＋２７０＋２８０の厚さとなり、ＶＰＰ周辺回路領域のゲート酸化膜の厚さは第２のゲート酸化膜パターン２７０及び第３のゲート酸化膜パターン２８０の積層構造２７０＋２８０の厚さとなる。
次は、全体表面の上部にフィンゲート領域（ＦＧ）を埋め込む下部ゲート用導電層（図示省略）を形成して平坦化したあと、その上部に上部ゲート導電層（図示省略）及びハードマスク層（図示省略）を順次積層する。次は、ゲートマスクを利用した写真エッチング工程で前記下部ゲート用導電層（図示省略）、上部ゲート導電層（図示省略）及びハードマスク層（図示省略）をパターニングし、下部ゲート電極３００、上部ゲート電極３１０及びハードマスク層パターン３２０の積層構造でなるゲート構造物３３０を形成する。次は、前記ゲート構造物３３０の両側の半導体基板２００にソース／ドレーン領域（図示省略）を形成する。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係る半導体素子のセル領域のトランジスタを示した断面図である。 従来の技術に係る半導体素子のセル領域のトランジスタを示した断面図である。 従来の技術に係るＶＰＰが印加される周辺回路領域のトランジスタを示した断面図である。 従来の技術に係るＶＰＰが印加される周辺回路領域のトランジスタを示した断面図である。 従来の技術に係るＶＤＤが印加される周辺回路領域のトランジスタを示した断面図である。 従来の技術に係るＶＤＤが印加される周辺回路領域のトランジスタを示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 従来の技術に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子を示した断面図である。 本発明の第１の実施の形態に係る半導体素子を示した断面図である。 本発明の第１の実施の形態に係る半導体素子を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子のレイアウトを示した平面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。 本発明の第３の実施の形態に係る半導体素子の製造方法を示した断面図である。
符号の説明
２００ 半導体基板
２００ａ 活性領域
２１０ パッド酸化膜
２２０ パッド窒化膜
２３０ 側壁酸化膜
２４０ ライナ窒化膜
２５０ 素子分離膜
２６０ バッファ酸化膜
２７０、２８０、２９０ ゲート酸化膜パターン
３００ 下部ゲート電極層パターン
３１０ 上部ゲート電極層パターン
３２０ ハードマスク層パターン
３３０ ゲート構造物

Claims (25)

  1. （ａ）フィン構造のセルトランジスタが形成されるセル領域と、ＶＰＰ電圧生成及び伝達のための平面構造のＶＰＰトランジスタが形成されるＶＰＰ周辺回路領域と、平面構造のＶＤＤトランジスタが形成されるＶＤＤ周辺回路領域を含む半導体基板を提供する段階と、
    （ｂ）半導体基板の上部に活性領域を定義する素子分離膜を形成する段階と、
    （ｃ）前記セル領域の素子分離膜をエッチングし、少なくともチャンネル領域に予定されている部分の活性領域の側壁を露出させる段階と、
    （ｄ）前記露出した側壁を含むセル領域の活性領域の表面に第１のゲート酸化膜パターンを形成する段階と、
    （ｅ）前記第１のゲート酸化膜パターン及び前記ＶＰＰ周辺回路領域の半導体基板の表面に第２のゲート酸化膜パターンを形成する段階と、
    （ｆ）前記第２のゲート酸化膜パターンの表面及びＶＤＤ周辺回路領域の半導体基板の表面に第３のゲート酸化膜パターンを形成する段階と、
    （ｇ）全体表面の上部に下部ゲート用導電層を形成して平坦化する段階と、
    （ｈ）前記下部ゲート用導電層の上部に上部ゲート用導電層及びハードマスク層を順次形成する段階と、
    （ｉ）前記下部ゲート用導電層、上部ゲート用導電層及びハードマスク層をパターニングして下部ゲート電極、上部ゲート電極及びハードマスクパターンの積層構造でなるゲート構造物を形成する段階と、
    （ｊ）前記ゲート構造物の両側の活性領域にソース／ドレーン領域を形成する段階とを含むことを特徴とする半導体素子の製造方法。
  2. 前記（ｂ）段階は、
    （ｂ−１）前記半導体基板の表面にパッド酸化膜及びパッド窒化膜を形成する段階と、
    （ｂ−２）前記パッド窒化膜、パッド酸化膜及び所定厚さの半導体基板をエッチングして素子分離用トレンチを形成する段階と、
    （ｂ−３）全体表面の上部に側壁酸化膜及びライナ窒化膜を形成する段階と、
    （ｂ−４）全体表面の上部に前記素子分離用トレンチを埋め込む素子分離用酸化膜を形成し、前記パッド窒化膜が露出するまで素子分離用酸化膜を平坦化エッチングして前記活性領域を定義する前記素子分離膜を形成する段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記（ｃ）段階は
    （ｃ−１）セル領域の素子分離膜を露出させる感光膜パターンを形成する段階と、
    （ｃ−２）前記感光膜パターンをマスクとして前記露出した素子分離膜をエッチングし、前記チャンネル予定領域の側壁の側壁酸化膜及びライナ窒化膜を露出させる段階と、
    （ｃ−３）前記パッド窒化膜及びライナ窒化膜を取り除く段階と、
    （ｃ−４）前記露出した側壁酸化膜及び所定厚さのパッド酸化膜をエッチングし、少なくとも前記チャンネル予定領域の側壁の半導体基板を露出させる段階と、
    （ｃ−５）前記感光膜パターンを取り除く段階とを含むことを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記（ｃ）段階は
    （ｃ−１）前記チャンネル領域に予定されている活性領域、及びこれに隣接したセル領域の素子分離膜を露出させるアイランド型ウインドーを含む感光膜パターンを形成する段階と、
    （ｃ−２）前記感光膜パターンをマスクとして前記露出した素子分離膜をエッチングし、前記チャンネル予定領域の側壁の側壁酸化膜及びライナ窒化膜を露出させる段階と、
    （ｃ−３）前記パッド窒化膜及びライナ窒化膜を取り除く段階と、
    （ｃ−４）前記露出した側壁酸化膜及び所定厚さのパッド酸化膜を取り除き、少なくとも前記チャンネル予定領域の側壁の半導体基板を露出させる段階と、
    （ｃ−５）前記感光膜パターンを取り除く段階とを含むことを特徴とする請求項２に記載の半導体素子の製造方法。
  5. 前記アイランド型ウインドーは、前記ゲート構造物の幅（Ｆｘ）より左右にそれぞれＤほど小さく、前記活性領域の線幅（Ｆｙ）より上下にそれぞれＥほど大きい長方形、多角形又は楕円形であることを特徴とする請求項４に記載の半導体素子の製造方法（但し、０≦Ｄ＜０．５Ｆｘ、０＜Ｅ＜０．７５Ｆｙ）。
  6. 前記（ｃ−２）段階で素子分離膜がエッチングされ形成された領域の幅は、前記ゲート構造物の線幅より小さいことを特徴とする請求項４に記載の半導体素子の製造方法。
  7. 前記（ｄ）段階は
    前記パッド酸化膜の表面を含む半導体基板の表面に第１のゲート酸化膜を形成する段階と、
    前記周辺回路領域の一部の第１のゲート酸化膜を露出させる第１の感光膜パターンを形成する段階と、
    前記第１の感光膜パターンをマスクとして前記露出した一部の第１のゲート酸化膜をエッチングし、前記周辺回路領域の第１のゲート酸化膜を取り除くことで第１のゲート酸化膜パターンを形成する段階と、
    前記第１の感光膜パターンを取り除く段階とを含むことを特徴とする請求項３に記載の半導体素子の製造方法。
  8. 前記（ｄ）段階は、前記第１のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  9. 前記（ｅ）段階は
    （ｅ−１）前記第１のゲート酸化膜パターンを含む半導体基板の表面に第２のゲート酸化膜を形成する段階と、
    （ｅ−２）前記ＶＤＤ周辺回路領域の一部の第２のゲート酸化膜を露出させる第２の感光膜パターンを形成する段階と、
    （ｅ−３）前記第２の感光膜パターンにより露出した一部の第２のゲート酸化膜をエッチングして取り除くことで第２のゲート酸化膜パターンを形成する段階と、
    （ｅ−４）前記第２の感光膜パターンを取り除く段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  10. 前記（ｅ）段階は、前記第２のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  11. 前記（ｂ）段階を行なったあと、ウェル及びセルチャンネルイオン注入工程を行なう段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  12. 前記（ｃ）段階を行なったあと、ウェル及びセルチャンネルイオン注入工程を行なう段階をさらに含むことを特徴とする請求項３に記載の半導体素子の製造方法。
  13. 前記（ｅ−２）段階を行なったあと、前記露出したＶＤＤ周辺回路領域にしきい値電圧調整用のイオンを注入する段階をさらに含むことを特徴とする請求項９に記載の半導体素子の製造方法。
  14. 前記（ｂ）段階は、前記素子分離用トレンチの上部コーナーをラウンディングする段階をさらに含むことを特徴とする請求項２に記載の半導体素子の製造方法。
  15. 前記（ｂ）段階は、前記セル領域及び周辺回路領域の前記パッド窒化膜及びパッド酸化膜を取り除く段階と、
    前記パッド酸化膜が取り除かれて露出した一部の半導体基板に第１の酸化膜を形成する段階とをさらに含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記（ｃ）段階は
    （ｃ−１）前記チャンネル領域に予定されている活性領域と隣接したセル領域の一部の素子分離膜をエッチングし、前記チャンネル予定領域の側壁の一部の側壁酸化膜及び一部のライナ窒化膜を露出させる段階と、
    （ｃ−２）前記露出した一部の側壁酸化膜及び一部のライナ窒化膜を取り除いて前記チャンネル予定領域の側壁の半導体基板を露出させる段階とを含むことを特徴とする請求項１５に記載に半導体素子の製造方法。
  17. 前記（ｃ−１）段階で素子分離膜がエッチングされ形成された領域の幅は、前記ゲート構造物の線幅より小さいことを特徴とする請求項１６に記載の半導体素子の製造方法。
  18. 前記（ｃ−１）段階は
    前記チャンネル領域に予定されている活性領域、及びこれに隣接したセル領域の一部の素子分離膜を露出させる感光膜パターンを形成する段階と、
    前記感光膜パターンにより露出した素子分離膜を所定厚さにエッチングする段階と、
    前記感光膜パターンを取り除く段階とを含むことを特徴とする請求項１６に記載の半導体素子の製造方法。
  19. 前記（ｃ−１）段階を行なったあと、セルチャンネル傾斜イオン注入工程を行なう段階をさらに含むことを特徴とする請求項１６に記載の半導体素子の製造方法。
  20. 前記（ｃ）段階は
    （ｃ−１）前記セル領域の素子分離膜を所定厚さにエッチングし、前記セル領域の一部の側壁酸化膜及び一部のライナ窒化膜を露出させる段階と、
    （ｃ−２）セルチャンネル傾斜イオン注入工程を行なう段階と、
    （ｃ−３）前記露出した一部の側壁酸化膜及び一部のライナ窒化膜を取り除いて前記チャンネル予定領域の側壁の半導体基板を露出させる段階とを含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
  21. 前記（ｄ）段階は
    半導体基板の表面に第１のゲート酸化膜を形成する段階と、
    前記周辺回路領域の一部の第１のゲート酸化膜を露出させる第１の感光膜パターンを形成する段階と、
    前記第１の感光膜パターンをマスクとして前記露出した一部の第１のゲート酸化膜をエッチングし、前記周辺回路領域の第１のゲート酸化膜を取り除くことで第１のゲート酸化膜パターンを形成する段階と、
    前記第１の感光膜パターンを取り除く段階とを含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
  22. 前記（ｅ）段階は
    （ｅ−１）前記第１のゲート酸化膜パターンを含む半導体基板の表面に第２のゲート酸化膜を形成する段階と、
    （ｅ−２）前記ＶＤＤ周辺回路領域の一部の第２のゲート酸化膜を露出させる第２の感光膜パターンを形成する段階と、
    （ｅ−３）前記第２の感光膜パターンをマスクとして前記露出した一部の第２のゲート酸化膜をエッチングし、前記ＶＤＤ周辺回路領域の第２のゲート酸化膜を取り除くことで第２のゲート酸化膜パターンを形成する段階と、
    （ｅ−４）前記第２の感光膜パターンを取り除く段階とを含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
  23. 前記（ｄ）段階は、前記第１のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
  24. 前記（ｅ）段階は、前記第２のゲート酸化膜パターンを洗浄する段階をさらに含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  25. 前記（ｅ−２）段階を行なったあと、前記露出したＶＤＤ周辺回路領域にしきい値電圧調節用のイオンを注入する段階をさらに含むことを特徴とする請求項２２に記載の半導体素子の製造方法。
JP2005202884A 2005-03-25 2005-07-12 半導体素子の製造方法 Expired - Fee Related JP5000863B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050024930A KR100610421B1 (ko) 2005-03-25 2005-03-25 반도체 소자의 제조 방법
KR2005-024930 2005-03-25

Publications (2)

Publication Number Publication Date
JP2006279010A JP2006279010A (ja) 2006-10-12
JP5000863B2 true JP5000863B2 (ja) 2012-08-15

Family

ID=37035745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005202884A Expired - Fee Related JP5000863B2 (ja) 2005-03-25 2005-07-12 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US7396775B2 (ja)
JP (1) JP5000863B2 (ja)
KR (1) KR100610421B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744137B1 (ko) * 2006-04-06 2007-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100861174B1 (ko) * 2006-10-31 2008-09-30 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
JP2009158813A (ja) * 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法、及び半導体装置
KR101060717B1 (ko) 2008-05-26 2011-08-31 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조 방법
KR101910128B1 (ko) * 2012-05-30 2018-10-23 에스케이하이닉스 주식회사 핀 구조를 갖는 반도체 장치 및 그 제조 방법
JP6255692B2 (ja) * 2013-03-29 2018-01-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US9741721B2 (en) * 2013-09-27 2017-08-22 Intel Corporation Low leakage non-planar access transistor for embedded dynamic random access memory (eDRAM)
US9601626B2 (en) 2015-01-23 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structure with two channel layers and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
US5953599A (en) 1997-06-12 1999-09-14 National Semiconductor Corporation Method for forming low-voltage CMOS transistors with a thin layer of gate oxide and high-voltage CMOS transistors with a thick layer of gate oxide
KR20000044855A (ko) 1998-12-30 2000-07-15 김영환 플래쉬 메모리 소자의 제조 방법
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2002134739A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100414211B1 (ko) 2001-03-17 2004-01-07 삼성전자주식회사 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법
KR100375232B1 (ko) 2001-03-20 2003-03-08 삼성전자주식회사 비휘발성 메모리 소자의 제조방법
US6662350B2 (en) * 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
US6670248B1 (en) * 2002-08-07 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Triple gate oxide process with high-k gate dielectric
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
KR100504691B1 (ko) * 2003-01-10 2005-08-03 삼성전자주식회사 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법
WO2004084292A1 (en) * 2003-03-20 2004-09-30 Matsushita Electric Industrial Co., Ltd. Finfet-type semiconductor device and method for fabricating the same
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
KR100598099B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
JP2006044349A (ja) * 2004-08-02 2006-02-16 Nsk Ltd 電動パワーステアリング装置

Also Published As

Publication number Publication date
JP2006279010A (ja) 2006-10-12
US20060216881A1 (en) 2006-09-28
US7396775B2 (en) 2008-07-08
KR100610421B1 (ko) 2006-08-08

Similar Documents

Publication Publication Date Title
JP4703669B2 (ja) 半導体記憶装置及びその製造方法
JP4936699B2 (ja) 半導体素子の製造方法
US7799641B2 (en) Method for forming a semiconductor device having recess channel
JP4993248B2 (ja) リセスチャネル及び非対称接合構造を有する半導体素子の製造方法
US20060214212A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5000863B2 (ja) 半導体素子の製造方法
JP2007201396A (ja) 半導体素子及びその製造方法
JP5027417B2 (ja) 半導体素子の製造方法
JP2008028357A (ja) 半導体素子及びその製造方法
JP2007201395A (ja) 半導体素子の製造方法
JP2007013080A (ja) 半導体素子の製造方法
US8013388B2 (en) Semiconductor device and method of manufacturing the same
KR100609524B1 (ko) 반도체 소자의 형성방법
KR20090039203A (ko) 반도체 소자의 제조 방법
JP4810060B2 (ja) Ｄｒａｍのセルトランジスタの製造方法
US8956950B2 (en) Method of manufacturing semiconductor devices
KR100720258B1 (ko) 반도체 소자의 형성 방법
US7148112B2 (en) Method for manufacturing semiconductor device including a recess channel
KR100733228B1 (ko) 반도체 소자 및 그의 제조 방법
US20120280309A1 (en) Mos transistor suppressing short channel effect and method of fabricating the same
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100641945B1 (ko) 반도체 소자 및 그의 제조 방법
JP3860408B2 (ja) 半導体装置、及び、半導体装置の製造方法
KR100732755B1 (ko) 반도체 소자의 리세스게이트 형성 방법
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees