JP2007201395A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2007201395A
JP2007201395A JP2006143052A JP2006143052A JP2007201395A JP 2007201395 A JP2007201395 A JP 2007201395A JP 2006143052 A JP2006143052 A JP 2006143052A JP 2006143052 A JP2006143052 A JP 2006143052A JP 2007201395 A JP2007201395 A JP 2007201395A
Authority
JP
Japan
Prior art keywords
oxide film
manufacturing
semiconductor device
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006143052A
Other languages
English (en)
Other versions
JP5113347B2 (ja
Inventor
Song Hyeuk Im
晟▲ヒュク▼ 任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007201395A publication Critical patent/JP2007201395A/ja
Application granted granted Critical
Publication of JP5113347B2 publication Critical patent/JP5113347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B5/00—Compression machines, plants or systems, with several evaporator circuits, e.g. for varying refrigerating capacity
    • F25B5/02—Compression machines, plants or systems, with several evaporator circuits, e.g. for varying refrigerating capacity arranged in parallel
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B39/00—Evaporators; Condensers
    • F25B39/02—Evaporators
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
    • F25B43/003—Filters
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
    • F25B43/02—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat for separating lubricants from the refrigerant
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2400/00—General features or devices for refrigeration machines, plants or systems, combined heating and refrigeration systems or heat-pump systems, i.e. not limited to a particular subgroup of F25B
    • F25B2400/01—Heaters
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2600/00—Control issues
    • F25B2600/25—Control of valves
    • F25B2600/2521—On-off valves controlled by pulse signals
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2700/00—Sensing or detecting of parameters; Sensors therefor
    • F25B2700/21—Temperatures
    • F25B2700/2115—Temperatures of a compressor or the drive means therefor
    • F25B2700/21151—Temperatures of a compressor or the drive means therefor at the suction side of the compressor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ショートチャンネル効果と接合漏洩電流を減少させ素子の性能を改良する。
【解決手段】 本発明は半導体素子の製造方法に関し、特にデザインルールの減少に伴うチャンネル長の縮小にもパンチスルー、電界及びボディ効果を効果的に改良するためゲート下部に絶縁膜を埋め込み、SOIチャンネル領域を形成するよう半導体素子を設計することにより、ショートチャンネル効果と接合漏洩電流を減少させ素子の性能を改良することができる技術である。
【選択図】図２

Description

本発明は半導体素子の製造方法に関し、特にデザインルールの減少によるチャンネル長の縮小にもパンチスルー（Punchthrough）、電界（e-field）及びボディ効果（body effect）を効果的に改良するためゲート下部に絶縁膜を埋め込んでSOI（Silicon-On-Insulator）チャンネル領域を形成するよう半導体素子を設計することにより、ショートチャンネル効果（Short channel effect）と接合漏洩電流（junction leakage current）を減少させ素子の性能を改良することができる半導体素子の製造方法に関する。
図1(a)〜図1(e)は、従来の技術に係る半導体素子の製造方法を示す断面図である。
図1(a)に示されているように、半導体基板10の上部にパッド酸化膜13とパッド窒化膜15を形成した後、素子分離マスク（図示省略）でパッド窒化膜15、パッド酸化膜13及び所定厚さの半導体基板10を食刻してトレンチ20を形成する。
図1(b)及び図1(c)に示されているように、トレンチ20を埋め込む素子分離用絶縁膜（図示省略）を形成する。次に、パッド絶縁膜15を露出するまで素子分離用絶縁膜を平坦化食刻して活性領域を画成する素子分離構造30を形成する。以後、パッド窒化膜15を除去する。
図1(d)及び図1(e)に示されているように、全体表面に不純物イオン注入工程33を行い半導体基板10にウェル及びチャンネルイオン注入領域（図示省略）を形成した後、パッド酸化膜13を除去して半導体基板10を露出する。次に、露出した半導体基板10の上部にゲート絶縁膜60を形成し、全体表面の上部にゲート導電層（図示省略）とハードマスク層（図示省略）を形成する。以後、ゲートマスク（図示省略）を食刻マスクにハードマスク層及びゲート導電層を食刻してゲート電極70とハードマスク層パターン80の積層構造でなるゲート構造物90を形成する。
前述の半導体素子の製造方法によれば、デザインルールが減少するに伴いチャンネル長が減少し、しきい値電圧が低くなる問題点が深化された。さらに、ゲート幅の減少によりショートチャンネル効果が増加された。特に、ドレイン領域の電圧が増加すれば、このようなドレイン領域がソース領域と相互作用してソース領域側の電位障壁を低くしDIBL（Drain Induced Barrier Lowering）効果が増加する。従って、ゲート電圧はドレイン電圧を制御できず、極端的状態に至ると二つの空乏層が出会う。結局、ソース領域とドレイン領域との間に高電界により電子はドレイン領域に駆動されるという問題点がある。そして、ゲート幅の減少によるしきい値電圧を維持するためチャンネルイオン注入濃度を増加させ、パンチスルー現象を制御するためイオンを注入することになり相対的に電界が増加する。従って、これにより素子のリフレッシュ特性が劣化するという問題点がある。
本発明は前記のような問題点を解決するためのものであり、特にデザインルールの減少によるチャンネル長の減少にもパンチスルー、電界及びボディ効果を効果的に改良するためゲート下部に絶縁膜を埋め込んでSOIチャンネル領域を形成するよう半導体素子を設計することにより、ショートチャンネル効果と接合漏洩電流を減少させ素子の性能を改良することができる半導体素子の製造方法を提供することにその目的がある。
本発明に係る半導体素子の製造方法は、
（a）パッド絶縁膜が備えられた半導体基板に格納電極コンタクト領域を画成する素子分離構造を形成し、素子分離構造は第1の酸化膜/窒化膜/第2の酸化膜の積層構造でなる段階と、（b）ビットラインコンタクト領域の素子分離構造を除去して半導体基板を露出する段階と、（c）ビットラインコンタクト領域で露出した窒化膜を除去してビットラインコンタクト領域に隣接した素子分離構造の間にチャンネル空間を形成する段階と、（d）露出した半導体基板をシード層にしてビットラインコンタクト領域とチャンネル空間を埋め込むSEG（Selective Epitaxial Growth）層を形成する段階と、（e）ゲート領域で第2の酸化膜を除去してリセスを画成する段階と、（f）リセスの表面にゲート絶縁膜を形成する段階と、（g）前記ゲート絶縁膜の上部にリセスを埋め込む平坦化されたゲート導電層を形成した後、ゲート導電層の上部にハードマスク層を形成する段階と、（h）ゲートマスクにハードマスク層及びゲート導電層をパターニングしてゲート構造物を形成する段階とを含むことを特徴とする。
ここで、前記（a）段階は
（a-1）格納電極コンタクトマスクを利用して前記パッド絶縁膜を備えた前記半導体基板の所定厚さを食刻して格納電極コンタクト領域を画成し、前記半導体基板から第1の深さを有するトレンチを形成する段階と、
（a-2）前記トレンチ側壁と上部に前記第1の酸化膜を形成する段階と、
（a-3）前記第1の酸化膜を食刻し、前記第1の酸化膜の上部表面が前記半導体基板の上部表面から前記第1の深さより小さい第2の深さまで整合される段階と、
（a-4）前記第1の酸化膜上部と前記トレンチ内部に前記窒化膜を形成する段階と、
（a-5）前記窒化膜を食刻し、前記窒化膜の上部表面が前記半導体基板の上部表面から前記第2の深さより小さい第3の深さまで整合される段階と、
（a-6）前記窒化膜の上部に少なくとも前記トレンチを埋め込む前記第2の酸化膜を形成する段階と、
（a-7）前記トレンチ外部に残存する前記第2の酸化膜を除去して前記素子分離構造を形成する段階と
をさらに含むことが好ましい。
また、前記トレンチの深さは2500〜3500Åであることが好ましい。
また、前記第1の酸化膜に対する食刻工程は等方性乾式または湿式方法で行われることが好ましい。
また、前記窒化膜に対する食刻工程は等方性食刻方法またはエッチバック方法で行われることが好ましい。
また、前記第1の酸化膜と前記第2の酸化膜の厚さは各々1000〜2000Åであることが好ましい。
また、前記窒化膜はPE-nitrideであり、その厚さは50〜150Åであることが好ましい。
また、前記ビットラインコンタクト領域内の前記素子分離構造に対する食刻工程は乾式食刻方法で行われることが好ましい。
また、前記パッド絶縁膜及び前記窒化膜に対する食刻工程は燐酸（H3PO4）を利用した湿式食刻方法で行われることが好ましい。
また、フッ酸（HF）を利用して前記チャンネル空間を洗浄する段階をさらに含むことが好ましい。
また、前記素子分離構造の上部を露出するまで前記SEG層を平坦化食刻する段階をさらに含むことが好ましい。
また、前記第2の酸化膜に対する除去工程は湿式食刻方法で行われることが好ましい。
本発明に係る半導体素子の製造方法は、ゲート下部に絶縁膜を埋め込んでSOIチャンネル領域を形成するよう半導体素子を設計することにより、空乏層幅の増加に伴うDIBL効果を抑制し、しきい値電圧の抵抗による漏洩を遮断してパンチスルー現象を効果的に除去することができる。
さらに、SOI構造によりパンチスルーのようなショートチャンネル効果を遮断することができるので、パンチスルー防止用イオン注入工程を省略することができ、それによるリフレッシュ特性の低下を防止することができる。そしてボディ効果を改良し、薄い接合（Shallow junction）領域を形成することができる。
以下では、本発明の実施の形態を図を参照して詳しく説明する。
図2(a)〜図2(h)は、本発明の一つの実施の形態に係る半導体素子の製造方法を示す断面図である。
図2(a)に示されているように、半導体基板110の上部にパッド酸化膜113とパッド窒化膜115を形成した後、パッド窒化膜115の上部に感光膜（図示省略）を形成する。次に、格納電極コンタクトマスク（図示省略）で感光膜を露光及び現象して格納電極コンタクト領域を画成する感光膜パターン（図示省略）を形成する。以後、感光膜パターンを食刻マスクにパッド窒化膜115、パッド酸化膜113及び所定厚さの半導体基板110を所定厚さに食刻してトレンチ120を形成した後、感光膜パターンを除去する。その次、トレンチ120の一部（側壁及び上部）を埋め込む素子分離用の第1の酸化膜123を形成した後、第1の酸化膜123を食刻してトレンチ120の側壁に第1の酸化膜123を除去する。ここで、食刻されたトレンチ120の深さは2500〜3500Åであるのが好ましい。さらに、第1の酸化膜123に対する食刻工程は等方性乾式または湿式食刻方法で行われるのが好ましい。そして、残りの第1の酸化膜123の厚さは1000〜2000Åであるのが好ましい。
図2(b)及び図2(c)に示されているように、全体表面の上部に窒化膜125を形成した後、窒化膜125を食刻してトレンチ120の側壁に窒化膜125を除去する。次に、残ったトレンチ120を埋め込む素子分離用の第2の酸化膜127を形成した後、パッド窒化膜115を露出するまで第2の酸化膜127を平坦化食刻し、第1の酸化膜123/窒化膜125/第2の酸化膜127の積層構造でなる素子分離構造130を形成する。ここで、窒化膜125は側壁より平面にさらに厚く形成されるステップカバレッジ（Step coverage）が不良なPE-nitrideで形成するのが好ましい。さらに、窒化膜125に対する食刻工程は等方性食刻またはエッチバック（etch-back）方法で行われ、トレンチ120内の窒化膜125の厚さは50〜150Åであり、第2の酸化膜127の厚さは1000〜2000Åであるのが好ましい。そして、素子分離構造130の形成のための平坦化食刻はパッド窒化膜115の厚さが半分になるまで行われるのが好ましい。
図2(d)に示されているように、全体表面の上部に感光膜（図示省略）を形成した後、ビットラインコンタクトマスクで感光膜を露光及び現象してビットラインコンタクト領域135を露出する感光膜パターン140を形成する。次に、感光膜パターン140を食刻マスクにビットラインコンタクト領域135の素子分離構造130を除去して下部の半導体基板110を露出する。ここで、ビットラインコンタクト領域135の素子分離構造130除去工程は乾式食刻方法で行われるのが好ましい。
図2(e)に示されているように、感光膜パターン140を除去した後、残りのパッド窒化膜115とビットラインコンタクト領域で露出した窒化膜125を除去し、ビットラインコンタクト領域に隣接した素子分離構造130の間にアンダーカット形態のチャンネル空間145を形成する。ここで、パッド窒化膜115と露出した窒化膜125の除去工程は燐酸（H3PO4）を利用した湿式食刻方法で行われるのが好ましい。
図2(f)に示されているように、パッド酸化膜113を除去した後、アンダーカット形態のチャンネル空間145とビットラインコンタクト領域をフッ酸（HF)を利用した洗浄工程を行って露出した第1の酸化膜123と第2の酸化膜127のエッジ部分を円くする。次に、ビットラインコンタクト領域135とチャンネル空間145に露出した半導体基板110からSEG層150を形成する。このとき、SEG層150は露出した半導体基板110をシード（seed）層にして形成される。以後、素子分離構造130の上部を露出するまでSEG層150を平坦化食刻する。
図2(g)に示されているように、全体表面の上部に感光膜（図示省略）を形成した後、ビットラインコンタクト領域とその両側に隣接したゲート領域を露出する感光膜パターン153を形成する。次に、感光膜パターン153を食刻マスクに露出した第2の酸化膜127を除去してリセスゲート領域155を形成する。ここで、第2の酸化膜127の除去工程は湿式食刻方法で行われるのが好ましい。
図2(h)に示されているように、感光膜パターン153を除去した後、リセスゲート領域155の表面にゲート絶縁膜160を形成する。次に、リセスゲート領域155を埋め込む平坦化されたゲート導電層(図示省略)を形成した後、ゲート導電層の上部にハードマスク層（図示省略）を形成する。以後、ゲートマスク（図示省略）を食刻マスクにハードマスク層とゲート導電層をパターニングし、ゲート電極170とハードマスク層パターン180の積層構造でなるゲート構造物190を形成する。このとき、ビットラインコンタクト領域と隣接するゲート構造物190は埋め込まれた第1の酸化膜123の上部にSEG層150を形成したSOIチャンネルの上部に形成される。
本発明の他の実施の形態によれば、埋め込まれた酸化膜の上部にシリコン層でなるSOIチャンネルの上部にリセスゲートの代わりに平面ゲートを形成することもできる。
以後の工程はゲート側壁絶縁膜の形成、S/D領域の形成、コンタクトプラグの形成、ビットラインコンタクト及びビットラインの形成、キャパシタコンタクト及びキャパシタの形成、金属配線コンタクト及び金属配線の形成のような一般的なトランジスタの製造工程を行って半導体素子を完成する。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係る半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係る半導体素子の製造方法を示す断面図である。
符号の説明
110 半導体基板
113 パッド酸化膜
115 パッド窒化膜
120 トレンチ
123 第1の酸化膜
125 窒化膜
127 第2の酸化膜
130 素子分離構造
135 ビットラインコンタクト領域
140、153 感光膜パターン
145 チャンネル空間
150 SEG層
155 ゲート領域
160 ゲート絶縁膜
170 ゲート電極
180 ハードマスク層パターン
190 ゲート構造物

Claims (12)

  1. （a）パッド絶縁膜が備えられた半導体基板に格納電極コンタクト領域を画成する素子分離構造を形成し、前記素子分離構造は第1の酸化膜/窒化膜/第2の酸化膜の積層構造でなる段階と、
    （b）ビットラインコンタクト領域の前記素子分離構造を除去して前記半導体基板を露出する段階と、
    （c）前記ビットラインコンタクト領域で露出した窒化膜を除去し、前記ビットラインコンタクト領域に隣接した前記素子分離構造の間にチャンネル空間を形成する段階と、
    （d）前記露出した半導体基板をシード層にして前記ビットラインコンタクト領域と前記チャンネル空間を埋め込むSEG層を形成する段階と、
    （e）ゲート領域で前記第2の酸化膜を除去してリセスを画成する段階と、
    （f）前記リセスの表面にゲート絶縁膜を形成する段階と、
    （g）前記ゲート絶縁膜の上部に前記リセスを埋め込む平坦化されたゲート導電層を形成した後、前記ゲート導電層の上部にハードマスク層を形成する段階と、
    （h）ゲートマスクに前記ハードマスク層及び前記ゲート導電層をパターニングしてゲート構造物を形成する段階とを含むことを特徴とする半導体素子の製造方法。
  2. 前記（a）段階は
    （a-1）格納電極コンタクトマスクを利用して前記パッド絶縁膜を備えた前記半導体基板の所定厚さを食刻して格納電極コンタクト領域を画成し、前記半導体基板から第1の深さを有するトレンチを形成する段階と、
    （a-2）前記トレンチ側壁と上部に前記第1の酸化膜を形成する段階と、
    （a-3）前記第1の酸化膜を食刻し、前記第1の酸化膜の上部表面が前記半導体基板の上部表面から前記第1の深さより小さい第2の深さまで整合される段階と、
    （a-4）前記第1の酸化膜上部と前記トレンチ内部に前記窒化膜を形成する段階と、
    （a-5）前記窒化膜を食刻し、前記窒化膜の上部表面が前記半導体基板の上部表面から前記第2の深さより小さい第3の深さまで整合される段階と、
    （a-6）前記窒化膜の上部に少なくとも前記トレンチを埋め込む前記第2の酸化膜を形成する段階と、
    （a-7）前記トレンチ外部に残存する前記第2の酸化膜を除去して前記素子分離構造を形成する段階と
    をさらに含むことを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記トレンチの深さは2500〜3500Åであることを特徴とする請求項2に記載の半導体素子の製造方法。
  4. 前記第1の酸化膜に対する食刻工程は等方性乾式または湿式方法で行われることを特徴とする請求項2に記載の半導体素子の製造方法。
  5. 前記窒化膜に対する食刻工程は等方性食刻方法またはエッチバック方法で行われることを特徴とする請求項2に記載の半導体素子の製造方法。
  6. 前記第1の酸化膜と前記第2の酸化膜の厚さは各々1000〜2000Åであることを特徴とする請求項1に記載の半導体素子の製造方法。
  7. 前記窒化膜はPE-nitrideであり、その厚さは50〜150Åであることを特徴とする請求項1に記載の半導体素子の製造方法。
  8. 前記ビットラインコンタクト領域内の前記素子分離構造に対する食刻工程は乾式食刻方法で行われることを特徴とする請求項1に記載の半導体素子の製造方法。
  9. 前記パッド絶縁膜及び前記窒化膜に対する食刻工程は燐酸（H3PO4）を利用した湿式食刻方法で行われることを特徴とする請求項1に記載の半導体素子の製造方法。
  10. フッ酸（HF）を利用して前記チャンネル空間を洗浄する段階をさらに含むことを特徴とする請求項1に記載の半導体素子の製造方法。
  11. 前記素子分離構造の上部を露出するまで前記SEG層を平坦化食刻する段階をさらに含むことを特徴とする請求項1に記載の半導体素子の製造方法。
  12. 前記第2の酸化膜に対する除去工程は湿式食刻方法で行われることを特徴とする請求項1に記載の半導体素子の製造方法。
JP2006143052A 2006-01-23 2006-05-23 半導体素子の製造方法 Expired - Fee Related JP5113347B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0006969 2006-01-23
KR1020060006969A KR100745917B1 (ko) 2006-01-23 2006-01-23 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2007201395A true JP2007201395A (ja) 2007-08-09
JP5113347B2 JP5113347B2 (ja) 2013-01-09

Family

ID=38286064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143052A Expired - Fee Related JP5113347B2 (ja) 2006-01-23 2006-05-23 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7358144B2 (ja)
JP (1) JP5113347B2 (ja)
KR (1) KR100745917B1 (ja)
CN (1) CN100517647C (ja)
TW (1) TWI301655B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605500B1 (ko) * 2005-03-03 2006-07-28 삼성전자주식회사 라인형 활성영역을 갖는 반도체소자들 및 그 제조방법들
EP1927633A1 (en) * 2006-11-30 2008-06-04 Seiko Epson Corporation Ink composition, two-pack curing ink composition set, and recording method and recorded matter using these
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR101035393B1 (ko) * 2008-11-06 2011-05-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7767526B1 (en) * 2009-01-29 2010-08-03 Alpha & Omega Semiconductor Incorporated High density trench MOSFET with single mask pre-defined gate and contact trenches
KR101061264B1 (ko) 2009-02-27 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8232179B2 (en) 2009-10-01 2012-07-31 International Business Machines Corporation Method to improve wet etch budget in FEOL integration
KR101827549B1 (ko) * 2011-01-03 2018-03-23 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US8877582B2 (en) 2013-02-20 2014-11-04 Globalfoundries Inc. Methods of inducing a desired stress in the channel region of a transistor by performing ion implantation/anneal processes on the gate electrode
KR102270361B1 (ko) 2014-08-04 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET
CN107068683B (zh) * 2017-03-07 2018-07-20 睿力集成电路有限公司 存储器及其制备方法
KR102552464B1 (ko) 2018-11-19 2023-07-06 삼성전자 주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252268A (ja) * 2004-03-05 2005-09-15 Samsung Electronics Co Ltd ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834242B2 (ja) * 1988-12-08 1996-03-29 日本電気株式会社 半導体装置およびその製造方法
US6150219A (en) * 1998-11-19 2000-11-21 United Microelectronics Corp. Method for fabricating a high bias device
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US7081398B2 (en) * 2001-10-12 2006-07-25 Micron Technology, Inc. Methods of forming a conductive line
US6696349B2 (en) * 2001-11-13 2004-02-24 Infineon Technologies Richmond Lp STI leakage reduction
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
KR100673104B1 (ko) * 2004-06-30 2007-01-22 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252268A (ja) * 2004-03-05 2005-09-15 Samsung Electronics Co Ltd ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置

Also Published As

Publication number Publication date
TWI301655B (en) 2008-10-01
CN101009242A (zh) 2007-08-01
KR100745917B1 (ko) 2007-08-02
JP5113347B2 (ja) 2013-01-09
TW200729409A (en) 2007-08-01
CN100517647C (zh) 2009-07-22
US20070173015A1 (en) 2007-07-26
KR20070077386A (ko) 2007-07-26
US7358144B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
JP5113347B2 (ja) 半導体素子の製造方法
US7141456B2 (en) Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers
KR100673133B1 (ko) 반도체 소자의 제조 방법
JP2005252268A (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
KR100610421B1 (ko) 반도체 소자의 제조 방법
KR100701701B1 (ko) 반도체 소자 및 그의 제조방법
KR100702315B1 (ko) 반도체 소자의 형성 방법
KR100541054B1 (ko) 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법
KR100680429B1 (ko) 반도체 소자의 제조 방법
JP2008294392A (ja) 半導体素子及びその製造方法
KR101024771B1 (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
JP4634877B2 (ja) 半導体素子の製造方法
KR20080089016A (ko) 반도체 소자의 제조 방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100670748B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR101088818B1 (ko) 반도체 소자의 제조방법
KR100626908B1 (ko) 반도체소자의 소자분리막 형성방법
KR20070077385A (ko) 반도체 소자 및 그의 제조 방법
KR100744654B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
JP4726612B2 (ja) チャネル長の長い半導体素子の製造方法
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR100876833B1 (ko) 반도체 소자 및 그의 형성 방법
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법
KR100649836B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees