JP2004327624A - 部品内蔵多層回路基板 - Google Patents
部品内蔵多層回路基板 Download PDFInfo
- Publication number
- JP2004327624A JP2004327624A JP2003118871A JP2003118871A JP2004327624A JP 2004327624 A JP2004327624 A JP 2004327624A JP 2003118871 A JP2003118871 A JP 2003118871A JP 2003118871 A JP2003118871 A JP 2003118871A JP 2004327624 A JP2004327624 A JP 2004327624A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- heat transfer
- semiconductor chip
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】内蔵された半導体チップで発生する熱を外部へ効率的に放熱できる構造を備えた部品内蔵多層回路基板を提供する。
【解決手段】コア基板上に複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して順方向である上向きにして配置されており、（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造のうちの少なくともいずれか１つの構造を備えている。
【選択図】 図１
【解決手段】コア基板上に複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して順方向である上向きにして配置されており、（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造のうちの少なくともいずれか１つの構造を備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の配線層と絶縁層とを交互に積層して成り、半導体チップ他の回路部品を内蔵する部品内蔵多層回路基板に関する。
【０００２】
【従来の技術】
近年、電子機器の軽薄短小化や高性能化、多機能化に伴い、半導体チップ等の回路部品を内蔵した多層回路基板が種々提案されている（例えば、特許文献１、２および非特許文献１を参照）。
【０００３】
このように部品を内蔵した構造では、特に半導体チップからの大きな発熱が基板内に蓄積され易く、製品寿命が短縮する恐れがある。
【０００４】
【特許文献１】
特開２０００−３２３６４５号公報（特許請求の範囲）
【特許文献２】
特開２００１−１７７０４５号公報（特許請求の範囲）
【非特許文献１】
「エレクトロニクス実装技術」２００３年１月号（ｖｏｌ．１９、Ｎｏ．１、ｐ１２〜１９）
【０００５】
【発明が解決しようとする課題】
本発明は、内蔵された半導体チップで発生する熱を外部へ効率的に放熱できる構造を備えた部品内蔵多層回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、第１発明によれば、複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して順方向である上向きにして配置されており、下記（１）〜（３）：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、
（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、
のうちの少なくともいずれか１つの構造を備えていることを特徴とする部品内蔵多層回路基板が提供される。
【０００７】
前記構造（１）における伝熱層として、導電粒子を含有する導電性ペースト、金属柱を含有する接着フィルム、金属層のうちのいずれかを用いることができる。導電粒子および金属柱は、典型的にはそれぞれＮｉ、Ａｇ、Ｃｕ、Ａｕのいずれか１種から成る。また、金属層は典型的には、前記直下の層上に形成された金属めっき層と、前記半導体チップの裏面上に形成された金属スパッタ層とが合体されて成る。
【０００８】
更に、前記構造（２）および（３）における放熱板として金属板を用いることができる。
【０００９】
上記の目的を達成するために、第２発明によれば、複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して逆方向である下向きにして配置されており、下記（１）〜（２）：
（１）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（２）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、のうち少なくとも１つの構造を備えていることを特徴とする部品内蔵多層回路基板が提供される。
【００１０】
典型的には、上記伝熱層は、半導体チップの裏面上にバリア層を介して形成された金属層から成る。また、前記放熱板として金属板を用いることができる。
【００１１】
【発明の実施の形態】
〔実施形態１〕
図１に、半導体チップの回路面を上向き（フェイスアップ）にして埋め込んだ第１発明の一実施形態による部品内蔵多層回路基板の一例を示す。
【００１２】
本実施形態は、第１発明の特徴である構造（１）〜（３）のうち、下記：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、および
（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、
の２つを併せ備えた形態である。
【００１３】
図示した部品内蔵多層回路基板１０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２／１０４間の絶縁膜１０８、１１０、上面および下面の表面絶縁膜１１２および１１４を備え、層間絶縁膜１０８内に半導体チップ１１６が回路面１１６Ａを上向き（積層方向）にして埋め込まれている。半導体チップ１１６の裏面１１６Ｂ（図中の下面）は伝熱層１１８によって直下の配線層１０２に接合されている。半導体チップ１１６の回路面１１６Ａから層間絶縁膜１１０を貫通して上方へ延びる伝熱ビア１２０が、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ａに接合している。伝熱層１０４Ａはその上面の２層の金属めっき層１２２、１２４から成る接続パッド１２３を介して、その上に導電性ペースト１２６で接合された放熱板１２８と熱的に接続されている。導電性ペースト層１２６は接着層としても機能している。
【００１４】
層間絶縁膜１１０のみを貫通する結線ビア１３０は、半導体チップ１１６の回路面１１６Ａの電極パッド（図示せず）と配線層１０４とを電気的に接続しており、層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０４と１０６とが電気的に接続されている。スルーホール１３４は、コア基板を貫通する素孔の内壁を被覆する導電層から成る筒の形をしており、筒状スルーホール１３４の内部は樹脂１３７で充填されている。基板下面側の配線層１０６には２層の金属めっき層１３５Ａ、１３５Ｂを介して外部接続端子１３６が形成されており、基板下面はその部分を除く全体が表面絶縁膜１１４で覆われている。
【００１５】
図１の部品内蔵多層回路基板１０は、半導体チップ１１６の裏面１１６Ｂ側は伝熱層１１８を介してコア基板１００へ放熱され、回路面１１６Ａ側は伝熱ビア１２０を介して伝熱層１０４Ａ／接続パッド１２３／導電性ペースト１２６／放熱板１２８の伝熱経路で放熱される。これにより、半導体チップ１１６内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００１６】
図１の部品内蔵多層回路基板１０を製造する手順の一例を説明する。
【００１７】
先ず、内蔵する半導体チップ１１６を作製する手順を説明する。
【００１８】
図２に示したように、多数の半導体素子を形成した半導体ウェハ（シリコンウェハ）１１６’を用意する。図中の上面１１６’Ａが半導体素子形成面であり、１１６’Ｂがウェハ裏面である。
【００１９】
図３に示すように、上面１１６’Ａに表面保護テープ１４０を貼り付ける。これは、ラミネーターにより常温でロール加圧することにより行なう。
【００２０】
図４に示すように、裏面１１６’Ｂの研削によりウェハ厚さを２０〜１００μｍまで薄くする。これは、バックグラインダーを用い、回転速度４０００ｒｐｍ、研削速度１μｍ／ｓｅｃで行ない、裏面１１６’Ｂを粗さ（Ｒａ）０．０１μｍに仕上げる。
【００２１】
図５に示すように、裏面１１６’ＢにスパッタリングによりＡｕ等の金属から成る伝熱層１１８Ａを形成する。これは、１０−４Ｐａの減圧下で出力５００Ｗ、基板温度７０℃で行なう。Ａｕ伝熱層１１８Ａの厚さは０．１〜０．３μｍ程度にする。
【００２２】
図６に示すように、Ａｕ伝熱層１１８の上からダイシングテープ１４２を貼り付ける。これは、ラミネータ―により常温でロール加圧することにより行なう。
【００２３】
図７に示すように、表面保護テープ１４０を剥離する。これは、テープリムーバーによりピール方式で行なう。これにより、ウェハ１１６’の上面（素子形成面）１１６’Ａが再び露出する。
【００２４】
図８に示すように、ウェハ１１６’をダイシングラインＤに沿ってダイシングして個々の半導体チップに分割する。これは、ダイサーを用い、ダイシングブレード回転速度４００００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃで行なう。
【００２５】
図９に示すように、上記のダイシングにより個々の半導体チップ１１６が得られる。各半導体チップ１１６は裏面１１６ＢにＡｕの伝熱層１１８Ａを備えている。
【００２６】
次に、上記半導体チップ１１６を埋め込んだ部品内蔵多層回路基板１０を製造する手順の一例を説明する。
【００２７】
図１０に示すように、ガラスクロス基板（厚さ５００μｍ）等から成るコア基板１００を用意する。
【００２８】
図１１に示すように、コア基板１００の所定箇所にドリルにより径φ１５０〜３００μｍのスルーホール素孔１３４’を開口する。
【００２９】
図１２に示すように、無電解めっきおよび電解めっきにより、コア基板１００の上面、下面およびスルーホール素孔内壁にＣｕめっき層１０３を形成する。
【００３０】
図１３に示すように、スルーホール素孔１３４’内をエポキシ樹脂１３７で充填する。Ｃｕめっき層１０３は、図１に示した上下両面の配線層１０２、１０６およびスルーホール１３４を構成する。
【００３１】
図１４に示すように、上面全体にエポキシ系の感光性レジスト層１０８’を形成する。これは、真空ラミネータ―を用い、基板温度１００〜１５０℃、加圧力１ＭＰａで感光性エポキシ樹脂フィルムを貼り付けることにより行なう。レジスト層１０８’の厚さは内蔵する半導体チップ１１６の厚さと同等とする。
【００３２】
図１５に示すように、レジスト層１０８’に通常の露光・現像処理により内蔵半導体チップの収容口１４４を開口する。その後、１５０〜１７０℃、２時間の加熱処理によりレジスト層１０８’を完全に硬化させて、層間絶縁膜１０８（図１）とする。
【００３３】
図１６に示すように、チップ収容口１４４内に露出した配線層１０２上に、無電解めっきによりＡｕの伝熱層１１８Ｂを形成する。これは、シアン系Ａｕめっき液を用い、液温８０℃で４０分間処理することにより行なう。Ａｕ伝熱層１１８Ｂは厚さ０．３μｍとする。
【００３４】
図１７に示すように、チップ収容口１４４内に、前述のように作製した半導体チップ１１６を挿入する。その際、半導体チップ１１６の回路面１１６Ａを上向き（フェイスアップ）にして、裏面１１６Ｂに形成したあるＡｕ伝熱面１１８Ａを下向きにする。
【００３５】
図１８に示すように、超音波を用いたダイボンディングにより、コア基板１００側のＡｕ伝熱層１１８Ｂと、半導体チップ１１６側のＡｕ伝熱層１１８Ａとを接合する。これは、超音波振幅３μｍ、周波数５０Ｈｚ、荷重１０Ｎ、時間１０ｓｅｃ、温度１００℃にて行なう。これにより２つのＡｕ伝熱層１１８Ａと１１８Ｂとが合体して一体のＡｕ伝熱層１１８となり、半導体チップ１１６の裏面１１６Ｂからコア基板１００側への放熱経路が確保される。
【００３６】
図１９に示すように、上面を覆う層間絶縁膜１１０を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付けた後、オーブンにて１７０℃、２時間で硬化させることにより行なう。
【００３７】
図２０（１）に示すように、層間絶縁膜１１０を貫通して半導体チップ１１６の回路面１１６Ａに達する伝熱ビア穴１２０’および結線ビア穴１３０’と、層間絶縁膜１１０および１０８を貫通して上面側配線層１０２に達する結線ビア穴１３２’とを開口する。これは、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により同時に開口する。ビア穴は頂部径６０μｍ、底部径５０μｍである。図２０（２）に上から見た平面配置を示すように、伝熱ビア穴１２０’は回路面１１６Ａの中央部に、結線ビア穴１３０’は回路面１１６Ａの周縁部に形成する。
【００３８】
図２１に示すように、上面全体に無電解Ｃｕめっき層１４６を形成する。すなわち、触媒作用を有するパラジウムコロイド溶液に浸漬する前処理を行なった後に、硫酸銅めっき液中で、４５℃、３０分の条件にてめっき処理を行なう。
【００３９】
図２２（１）に示すように、無電解Ｃｕめっき層１４６の上にレジストパターン１４８を形成する。これは、厚さ２０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。図２２（２）に上から見た平面配置を示すように、このレジストパターン１４８は、周縁部は結線ビア穴１３０’、１３２’を含む領域に対応していて、個々の接続パッドおよび配線同士を離間して画定する多数の開口からなる周縁部パターン１４８Ｐであり、中央部は複数の伝熱ビア穴１２０’全てを一括して露出させる単一の開口としての中央部パターン１４８Ｃである。
【００４０】
図２３（１）に示すように、無電解Ｃｕめっき層１４６を給電層とする電解Ｃｕめっきにより、レジストパターン１４８の各開口内をＣｕで充填して、伝熱ビア１２０、結線ビア１３０、１３２、配線層１０４、伝熱層１０４Ａを形成する。配線層１０４、伝熱層１０４Ａは共に厚さ１５μｍで同じ積層階に形成される。図２３（２）に上から見た平面配置を示すように、図２２（２）に示したレジスト周縁部パターン１４８Ｐで画定された領域に配線層１０４が形成されており、これにより最外部の結線ビア１３２と内側の結線ビア１３０とが電気的に接続されている。図中、１０４（１３２）および１０４（１３０）と記した箇所が配線１０４と結線ビア１３２および結線ビア１３０との接続パッドである。図２３（２）において、中央に形成されている伝熱層１０４Ａは、図２２（２）に示したレジスト中央部パターン１４８Ｃの開口内に一体として形成されており、その下層にある伝熱ビア１２０の全てと一括接合している。
【００４１】
図２４に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ａとが互いに分離されて完成する。
【００４２】
図２５に示すように、伝熱層１０４Ａを除く上面全体を覆うソルダレジスト層１１２を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付け、オーブンにて１７０℃、２時間で硬化させた後に、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により伝熱層１０４Ａの部位のみ開口する。また、同様の方法により、下面にも外部接続端子用のパッド形成予定部１３６’を除いた全面にソルダレジスト層１１４を形成する。
【００４３】
図２６に示すように、上面の開口部内に露出した伝熱層１０４Ａと、下面のパッド形成予定部１３６’にそれぞれ接続パッド１２３と１３５を形成する。これは、無電解めっきによりそれぞれの箇所にＮｉめっき層１２２、１３５ＡとＡｕめっき層１２４、１３５Ｂとを順次形成することにより行なう。すなわち、伝熱層１０４Ａ上の接続パッド１２３は、下地Ｎｉめっき層１２２とＡｕめっき層１２４とから成る２層構造であり、同様に下面の外部接続端子用の接続パッド１３５は下地Ｎｉめっき層１３５ＡとＡｕめっき層１３５Ｂとから成る２層構造である。
【００４４】
図２７に示すように、上面全体に導電性ペーストとしてＡｇペースト層１２６を形成する。
【００４５】
図２８に示すように、Ａｇペースト層１２６上の全面に放熱板として厚さ０．３〜０．７ｍｍのＡｌプレート１２８を接合する。これは、Ａｌプレート１２８をＡｇペースト層１２６上に載置して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１２６を硬化させることにより行なう。これにより、半導体チップ１１６の回路面１１６Ａは伝熱ビア１２０、伝熱層１０４Ａ、接続パッド１２３、Ａｇペースト層１２６を介して、最表面のＡｌ放熱板１２８と熱的に接続され、半導体チップ１１６から基板上方への放熱経路が確保される。
【００４６】
最後に、図１に示したように、下面の接続パッド１３５にはんだボールから成る外部接続端子１３６を接合すると、部品内蔵多層回路基板１０が完成する。
【００４７】
〔実施形態２〕
図２９に、半導体チップの回路面を上向き（フェイスアップ）にして埋め込んだ第１発明の他の実施形態による部品内蔵多層回路基板の一例を示す。
【００４８】
本実施形態は、第１発明の特徴である構造（１）〜（３）のうち、下記：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、および
（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、
の２つを併せ備えた形態である。
【００４９】
このように回路基板の側面に放熱板を設ける形態は、回路基板の上面に半導体チップなどの部品がフリップチップにより搭載される場合のように、回路基板の上面に放熱板を設けることができないか困難な場合に特に有用である。ただし、その場合のみに限定する必要はなく、上面と側面の両方に放熱板を設ける形態も本発明の範囲内である。
【００５０】
図２９（１）に示すように、部品内蔵多層回路基板２０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２、１０４間の絶縁膜１０８、１１０、上面および下面の表面絶縁膜１１２および１１４を備え、層間絶縁膜１０８内に半導体チップ１１６が回路面１１６Ａを上向き（積層方向）（フェイスアップ）にして埋め込まれている。
【００５１】
半導体チップ１１６の裏面１１６Ｂ（図中の下面）は伝熱層１１８によって直下の配線層１０２に接合されている。半導体チップ１１６の回路面１１６Ａから層間絶縁膜１１０を貫通して上方へ延びる伝熱ビア１２０が、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ｂに接合している。
【００５２】
図２９（２）に示すように、伝熱層１０４Ｂから四方へ延びている伝熱ライン１０４ＢＬが、配線層１０４と平面的に交差しない位置取りで回路基板２０の側面にある導電性ペースト層１５０に達し、この導電性ペースト層１５０で基板側面に接合された放熱板１５２と熱的に接続されている。導電性ペースト層１５０は接着層としても機能している。なお、図２９（２）は、各部位の相対的な位置関係を明示するために、図２９（１）に示した最上層（表面絶縁膜１１２および外部接続端子用の接続パッド１５４（下記に説明））を剥ぎ取った状態を示している。
【００５３】
ここで、図２９（１）に示すように、コア基板１００の両面に直接形成されている上下両面の各配線層１０２および１０６は、基板側面寄りの端部（同図中左右両端）を実施形態１（図１）の場合より短くして導電性ペースト層１５０との間に間隔をあけてあり、導電性ペースト層１５０との接触で短絡しないようしてある。
【００５４】
層間絶縁膜１１０のみを貫通する結線ビア１３０は、半導体チップ１１６の回路面１１６Ａの電極パッド（図示せず）と配線層１０４とを電気的に接続しており、層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０４と１０６とが電気的に接続されている。
【００５５】
基板上面側の上層階の配線層１０４には、結線ビア１３２に対応した部位の上面に、２層の金属めっき層１５４Ａ、１５４Ｂから成る外部接続端子用の接続パッド１５４が形成されている。
【００５６】
基板下面側の配線層１０６の所定箇所には２層の金属めっき層１３５Ａ、１３５Ｂから成る外部接続端子用の接続パッド１３５が形成されている。図１に示した実施形態１の場合と同様に、接続パッド１３５上に外部接続端子１３６を形成することができる。基板下面は接続パッド３５の部分を除く全体が表面絶縁膜１１４で覆われている。
【００５７】
図２９の部品内蔵多層回路基板２０は、半導体チップ１１６の裏面１１６Ｂ側は伝熱層１１８を介してコア基板１００へ放熱され、回路面１１６Ａ側は伝熱ビア１２０を介して伝熱層１０４Ｂ／伝熱ライン１０４ＢＬ／導電性ペースト１５０／放熱板１５２の伝熱経路で放熱される。これにより、半導体チップ１１６内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００５８】
次に、部品内蔵多層回路基板２０を製造する手順の一例を説明する。
【００５９】
本実施形態による製造工程は、実施形態１による製造工程と共通点が多いので、図示は異なる点のみについて行なった。
【００６０】
実施形態１において説明した図１０〜図２１の工程を行なう。ただし、コア基板１００の上下両面に設ける配線層１０２および１０６は、前述したようにコア基板側面での導電性ペースト層１５０との接触を避けるため、コア基板側面寄り端部を短かくして形成する。
【００６１】
そのため、実施形態１で図１２〜図１３で説明したＣｕめっき層１０３を形成する工程において、本実施形態では、図３０に示すようにコア基板１００の側縁部にドライフィルムレジスト層１５６を設けてこの部分のめっきを防止し、めっきが完了したら、図３１に示すようにアルカリ系レジスト剥離液によりレジスト層１５６を除去する。その後、実施形態１と同様にスルーホール素孔１３４’内をエポキシ系樹脂１３７で充填する。以上の処理により、めっき層１０３からそれぞれ構成される上下両面の配線層１０２、１０６とスルーホール１３４とが得られ、配線層１０２、１０６はコア基板側面寄り端部Ｘが欠けた形態となり、導電性ペースト層１５０との接触による短絡の発生が回避される。
【００６２】
その後は、実施形態１の図１４〜図２１に示した工程と同様に処理する。
【００６３】
次いで、以降の各工程では、実施形態１と対応する処理内容により、実施形態１とは部分的に異なる構造を得る。
【００６４】
図３２に示すように、実施形態１の図２２の工程で説明したのと同様の処理により、無電解Ｃｕめっき層１４６の上にレジストパターン１４８を形成する。これは、厚さ２０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。図３２（２）に上から見た平面配置を示すように、このレジストパターン１４８は、周縁部は結線ビア穴１３０’、１３２’を含む領域に対応していて、個々の接続パッドおよび配線同士を離間して画定する多数の開口からなる周縁部パターン１４８Ｐであり、中央部は個々の伝熱ビア穴１２０’を露出させる開口１４８ＣＶと伝熱ビア穴１２０間を連結する連結部を露出させる開口１４８ＣＬとを含む中央部パターン１４８Ｃである。中央部パターン１４８Ｃから四方へ延びて外縁に達するパターン１４８ＢＬは、図２９（２）に示した伝熱ライン１０４ＢＬを画定するパターンである。
【００６５】
図３３（１）に示すように、無電解Ｃｕめっき層１４６を給電層とする電解Ｃｕめっきにより、レジストパターン１４８の各開口内をＣｕで充填して、伝熱ビア１２０、結線ビア１３０、１３２、配線層１０４、伝熱層１０４Ｂを形成する。配線層１０４、伝熱層１０４Ｂは共に厚さ１５μｍで同じ積層階に形成される。図３３（２）に上から見た平面配置を示すように、図３２（２）に示したレジスト周縁部パターン１４８Ｐで画定された領域に配線層１０４が形成されており、これにより最外部の結線ビア１３２と内側の結線ビア１３０とが電気的に接続されている。図中、１０４（１３２）および１０４（１３０）と記した箇所が配線１０４と結線ビア１３２および結線ビア１３０との接続パッドである。図３３（２）において、中央に形成されている伝熱層１０４Ｂは、図３２（２）に示したレジスト中央部パターン１４８Ｃを構成する開口１４８ＣＶ内に伝熱層１０４Ｂと伝熱ビア１２０との接続パッドが形成されており、各接続パッド間は伝熱層１０４Ｂ自体により連結されている。結局、伝熱層１０４Ｂが全体としてその下層にある伝熱ビア１２０の全てと連結している。
【００６６】
更に、本実施形態の特徴的な構造として、中央部にある伝熱層１０４Ｂから四方へ伝熱ライン１０４ＢＬが延びており、その先端は基板側面に達している。これにより、最終的に基板側面に設ける放熱板１５２（図２９）への伝熱経路が確保される。
【００６７】
図３４に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ｂ（伝熱ライン１０４ＢＬを含む）とが互いに分離されて完成する。
【００６８】
図３５に示すように、外部接続端子用の接続パッド形成予定部１５４’を除く上面全体を覆うソルダレジスト層１１２を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付け、オーブンにて１７０℃、２時間で硬化させた後に、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により接続パッド形成予定部１５４’の部位のみ開口する。また、同様の方法により、下面にも外部接続端子用の接続パッド形成予定部１３６’を除いた全面にソルダレジスト層１１４を形成する。
【００６９】
図３６に示すように、上面および下面の接続パッド形成予定部１５４’、１３６’にそれぞれ接続パッド１５４と１３５を形成する。これは、無電解めっきによりそれぞれの箇所にＮｉめっき層１５４Ａ、１３５ＡとＡｕめっき層１５４Ｂ、１３５Ｂとを順次形成することにより行なう。すなわち、上面の接続パッド１５４は下地Ｎｉめっき層１５４ＡとＡｕめっき層１５４Ｂとから成る２層構造であり、同様に下面の外部接続端子用の接続パッド１３５は下地Ｎｉめっき層１３５ＡとＡｕめっき層１３５Ｂとから成る２層構造である。
【００７０】
図３７に示すように、側面全体に導電性ペーストとしてＡｇペースト層１５０を形成する。これにより、基板中央部の伝熱層１０４Ｂから四方に延びた伝熱ライン１０４ＢＬの先端がＡｇペースト層１５０に接続される。
【００７１】
最後に、前出の図２９に示したように、Ａｇペースト層１５０の外周全面に放熱板として厚さ０．３〜０．７ｍｍのＡｌプレート１５２を接合する。これは、Ａｌプレート１５２をＡｇペースト層１５０外周に保持して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１５０を硬化させることにより行なう。これにより、半導体チップ１１６の回路面１１６Ａは伝熱ビア１２０、伝熱層１０４Ｂ、伝熱ライン１０４ＢＬ、Ａｇペースト層１５０を介して、最表面のＡｌ放熱板１５２と熱的に接続され、半導体チップ１１６から基板側方への放熱経路が確保される。
【００７２】
なお、実施形態１の図１に示したように、下面の接続パッド１３５にはんだボールから成る外部接続端子１３６を接合することができる。
【００７３】
〔実施形態３〕
図３８に、半導体チップの回路面を下向きにして埋め込んだ第２発明の一実施形態による部品内蔵多層回路基板の一例を示す。
【００７４】
本実施形態は、第２発明の特徴である構造（１）〜（２）のうち、下記：
（１）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造を備えた形態である。
【００７５】
図示した部品内蔵多層回路基板３０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２／１０４間の絶縁膜１０８、１１０、上面の表面絶縁膜１１２を備え、層間絶縁膜１０８の開口１０８Ａ内に半導体チップ１１７が回路面１１７Ａを下向き（積層方向とは逆方向）にして埋め込まれている。半導体チップ１１７の回路面１１７Ａに設けたＡｕ電極バンプ１１７Ｅと、コア基板１００上面側の配線層１０２に形成したＡｕめっき層１０２Ｆとがフリップチップ接合されている。開口１０８Ａ内の空隙はアンダーフィル１０９で充填されている。半導体チップ１１７の裏面１１７Ｂ（図中の上面）に形成されたチップ伝熱層１１８から、伝熱ビア１２０が層間絶縁膜１１０を貫通して上方へ延び、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ａに接合している。伝熱層１０４Ａは、導電性フィルムまたは導電性ペーストから成る導電性接着層１２６で接合された放熱板１２８と熱的に接続されている。
【００７６】
層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０２と１０６とが電気的に接続されている。スルーホール１３４は、コア基板を貫通する素孔の内壁を被覆する導電層から成る筒の形をしており、筒状スルーホール１３４の内部は樹脂１３７で充填されている。なお、図１に示した実施形態１の場合のように、基板下面側の配線層１０６に２層の金属めっき層１３５Ａ、１３５Ｂを介して外部接続端子１３６を形成し、基板下面のその部分を除く全体を表面絶縁膜１１４で覆ってもよい。
【００７７】
図３８の部品内蔵多層回路基板３０は、半導体チップ１１７の裏面１１７Ｂのチップ伝熱層１１８から伝熱ビア１２０を介して伝熱層１０４Ａ／導電性ペースト（または導電性フィルム）１２６／放熱板１２８の伝熱経路で放熱される。これにより、半導体チップ１１７内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００７８】
図３８の部品内蔵多層回路基板３０を製造する手順の一例を説明する。
【００７９】
先ず、内蔵する半導体チップ１１７を作製する手順を説明する。
【００８０】
図３９に示すように、多数の半導体素子を形成した半導体ウェハ（シリコンウェハ）１１７’を用意する。図中の上面１１７’Ａが半導体素子形成面であり、１１７’Ｂがウェハ裏面である。上面１１７’Ａには各半導体素子のＡｕ電極バンプ１１７Ｅが設けられている。
【００８１】
図４０に示すように、上面１１７’Ａに表面保護テープ１４０を貼り付ける。これは、ラミネーターにより常温でロール加圧することにより行なう。
【００８２】
図４１に示すように、裏面１１７’Ｂの研削によりウェハ厚さを２０〜１００μｍまで薄くする。これは、バックグラインダーを用い、回転速度４０００ｒｐｍ、研削速度１μｍ／ｓｅｃで行ない、裏面１１７’Ｂを粗さ（Ｒａ）０．０１μｍに仕上げる。
【００８３】
図４２に示すように、裏面１１７’ＢにスパッタリングによりＴａＮ層１１８ＢとＣｕ層１１８Ａとから成る伝熱層１１８を形成する。これは、１０−４Ｐａの減圧下で出力５００Ｗ、基板温度７０℃で行ない、先ず裏面１１７’Ｂ上に厚さ０．０５μｍのＴａＮ層１１８Ｂを形成し、その上に厚さ０．５μｍのＣｕ層１１８Ａを形成する。伝熱層１１８の主体はＣｕ層１１８Ａであり、ＴａＮ層１１８Ｂは、Ｃｕをシリコンウェハ１１７’側へ拡散させないためのバリア層である。
【００８４】
図４３に示すように、Ｃｕ／ＴａＮ伝熱層１１８の上からダイシングテープ１４２を貼り付ける。これは、ラミネータ―により常温でロール加圧することにより行なう。
【００８５】
図４４に示すように、表面保護テープ１４０を剥離する。これは、テープリムーバーによりピール方式で行なう。これにより、ウェハ１１７’の上面（素子形成面）１１７’Ａおよび電極バンプ１１７Ｅが再び露出する。
【００８６】
図４５に示すように、ウェハ１１７’をダイシングラインＤに沿ってダイシングして個々の半導体チップに分割する。これは、ダイサーを用い、ダイシングブレード回転速度４００００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃで行なう。
【００８７】
図４６に示すように、上記のダイシングにより個々の半導体チップ１１７が得られる。各半導体チップ１１７は裏面１１７ＢにＴａＮ層１１８ＢとＣｕ層１１８Ａとから成る伝熱層１１８を備えている。
【００８８】
次に、上記半導体チップ１１７を埋め込んだ部品内蔵多層回路基板３０を製造する手順の一例を説明する。
【００８９】
先ず、実施形態１の説明で参照した図１０に示すように、ガラスクロス基板（厚さ５００μｍ）等から成るコア基板１００を用意し、同じく図１１に示すように、コア基板１００の所定箇所にドリルにより径φ１５０〜３００μｍのスルーホール素孔１３４’を開口する。
【００９０】
次いで、本実施形態においては、図４７に示すように、コア基板１００の上面のうちで半導体チップ１１７を搭載する部位およびこれと対応する下面側部位に、それぞれレジストパターン１６０、１６２を形成する。これは、厚さ４０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。
【００９１】
図４８に示すように、無電解めっきおよび電解めっきにより、コア基板１００の上面、下面の上記レジストパターン以外の部位およびスルーホール素孔１３４内壁にＣｕめっき層１０３を形成する。すなわち、先ず無電解Ｃｕめっき層を厚さ０．１〜０．３μｍに形成し、次いでこれを給電層として電解Ｃｕめっき層を厚さ１５〜２５μｍに形成する。
【００９２】
図４９に示すように、アルカリ系剥離液によりレジストパターン１６０、１６２を剥離した後、その下から露出した無電解Ｃｕめっき層を硫酸＋過酸化水素水の希釈液により除去する。
【００９３】
図５０に示すように、スルーホール素孔１３４’内をエポキシ樹脂１３７で充填する。Ｃｕめっき層１０３は、コア基板１００の上面の配線層１０２および下面の配線層１０６とスルーホール１３４とを構成する。
【００９４】
図５１に示すように、上面全体にエポキシ系の感光性レジスト層１０８’を形成する。これは、真空ラミネータ―を用い、基板温度１００〜１５０℃、加圧力１ＭＰａで感光性エポキシ樹脂フィルムを貼り付けることにより行なう。レジスト層１０８’の厚さは内蔵する半導体チップ１１７（図４６）の厚さと同等とする。
【００９５】
図５２に示すように、レジスト層１０８’に通常の露光・現像処理により内蔵半導体チップの収容口１０８Ａを開口する。その後、１５０〜１７０℃、２時間の加熱処理によりレジスト層１０８’を完全に硬化させて、層間絶縁膜１０８（図３８）とする。
【００９６】
図５３に示すように、チップ収容口１０８Ａ内に露出した配線層１０２上に、無電解Ａｕめっき層１０２Ｆを形成する。これは、シアン系Ａｕめっき液を用い、液温８０℃で４０分間処理することにより行なう。Ａｕめっき層１０２Ｆは厚さ０．３〜０．５μｍとする。
【００９７】
図５４に示すように、チップ収容口１０８Ａ内に、前述のように作製した半導体チップ１１７を回路面１１７Ａを下向き（フェイスダウン）に（チップ伝熱層１１８を上向きに）して挿入し、超音波フリップチップ接合により、半導体チップ１１７の電極バンプ１１７Ｅと配線層１０２のＡｕめっき層１０２Ｆとを接合する。これは、超音波振幅３μｍ、周波数５０Ｈｚ、荷重１０Ｎ、時間１０ｓｅｃ、温度１００℃にて行なう。これにより半導体チップ１１７は配線層１０２と電気的に接続されて搭載される。
【００９８】
図５５に示すように、半導体チップ１１７の側方および下方の間隙にエポキシ樹脂系アンダーフィルを充填する。これは、ディスペンサで半導体チップ１１７の４辺をなぞるようにして行なう。
【００９９】
図５６に示すように、上面を覆う層間絶縁膜１１０を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付けた後、オーブンにて１７０℃、２時間で硬化させることにより行なう。
【０１００】
図５７に示すように、層間絶縁膜１１０を貫通して半導体チップ１１７の裏面１１７Ｂの伝熱層１１８（Ｃｕ層１１８Ａ）に達する伝熱ビア穴１２０’と、層間絶縁膜１１０および１０８を貫通して上面側配線層１０２に達する結線ビア穴１３２’とを開口する。これは、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により同時に開口する。ビア穴は頂部径６０μｍ、底部径５０μｍである。
【０１０１】
図５８に示すように、上面全体に無電解Ｃｕめっき層１４６を形成する。すなわち、触媒作用を有するパラジウムコロイド溶液に浸漬する前処理を行なった後に、硫酸銅めっき液中で、４５℃、３０分の条件にてめっき処理を行なう。
【０１０２】
図５９に示すように、無電解Ｃｕめっき層１４６上にドライフィルムレジストによるレジストパターン１４８を形成（実施形態１における図２２を参照）した後に、無電解Ｃｕめっき層１４６を給電層として電解Ｃｕめっき層１０４を形成する。電解Ｃｕめっき層１０４は、伝熱ビア１２０、結線ビア１３２、伝熱層１０４Ａ、配線層１０４を構成する。
【０１０３】
図６０に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ａとが互いに分離されて完成する。上層の配線層１０４は結線ビア１３２により下層の配線層１０２と電気的に接続され、伝熱層１０４Ａは伝熱ビア１２０により半導体チップ１１７裏面のチップ伝熱層１１８と熱的に接続される。
【０１０４】
図６１に示すように、伝熱層１０４Ａを除く上面全体を覆うレジスト層１１２を形成する。これは、感光性エポキシ樹脂の塗布・露光・現像・硬化により行なう。これにより、上面を覆うレジスト層１１２の開口内に伝熱層１１８Ａの上面が露出した状態になる。
【０１０５】
図６２に示すように、上面に導電性接着層１２６を形成する。これは、ＡｇやＮｉ等の導電粒子を含有させたエポキシ樹脂フィルムまたは導電性ペーストを上面の放熱板配置予定領域に供給することにより行なう。
【０１０６】
最後に、前出の図３８に示したように、導電性接着層１２６上に放熱板として圧さ０．３〜０．７ｍｍのＡｌプレート１２８を接合する。これは、Ａｌプレート１２８をＡｇペースト層１２６上に載置して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１２６を硬化させることにより行なう。これにより、半導体チップ１１７の裏面１１７Ｂはチップ伝熱層１１８、伝熱ビア１２０、伝熱層１０４Ａ、導電性接着層１２６を介して、最表面のＡｌ放熱板１２８と熱的に接続され、半導体チップ１１６から基板上方への放熱経路が確保される。
【０１０７】
【発明の効果】
本発明によれば、内蔵された半導体チップで発生する熱を外部へ効率的に放熱できる構造を備えた部品内蔵多層回路基板が提供される。これにより、半導体チップで発生した熱の内部蓄積が大幅に軽減され、装置寿命が著しく向上する。
【図面の簡単な説明】
【図１】図１は、第１発明の実施形態１による部品内蔵多層回路基板を示す断面図である。
【図２】図２は、図１の部品内蔵多層回路基板に内蔵させる半導体チップの製造プロセスにおける第１工程を示す断面図である。
【図３】図３は、図２の工程の次工程を示す断面図である。
【図４】図４は、図３の工程の次工程を示す断面図である。
【図５】図５は、図４の工程の次工程を示す断面図である。
【図６】図６は、図５の工程の次工程を示す断面図である。
【図７】図７は、図６の工程の次工程を示す断面図である。
【図８】図８は、図７の工程の次工程を示す断面図である。
【図９】図９は、図８の工程の次工程を示す断面図である。
【図１０】図１０は、図１の部品内蔵多層回路基板を製造する第１工程を示す断面図である。
【図１１】図１１は、図１０の工程の次工程を示す断面図である。
【図１２】図１２は、図１１の工程の次工程を示す断面図である。
【図１３】図１３は、図１２の工程の次工程を示す断面図である。
【図１４】図１４は、図１３の工程の次工程を示す断面図である。
【図１５】図１５は、図１４の工程の次工程を示す断面図である。
【図１６】図１６は、図１５の工程の次工程を示す断面図である。
【図１７】図１７は、図１６の工程の次工程を示す断面図である。
【図１８】図１８は、図１７の工程の次工程を示す断面図である。
【図１９】図１９は、図１８の工程の次工程を示す断面図である。
【図２０】図２０は、図１９の工程の次工程を示す（１）断面図および（２）平面図である。
【図２１】図２１は、図２０の工程の次工程を示す断面図である。
【図２２】図２２は、図２１の工程の次工程を示す（１）断面図および（２）平面図である。
【図２３】図２３は、図２２の工程の次工程を示す（１）断面図および（２）平面図である。
【図２４】図２４は、図２３の工程の次工程を示す断面図である。
【図２５】図２５は、図２４の工程の次工程を示す断面図である。
【図２６】図２６は、図２５の工程の次工程を示す断面図である。
【図２７】図２７は、図２６の工程の次工程を示す断面図である。
【図２８】図２８は、図２７の工程の次工程を示す断面図である。
【図２９】図２９は、第１発明の実施形態２による部品内蔵多層回路基板を示す（１）断面図および（２）平面図である。
【図３０】図３０は、図２９の部品内蔵多層回路基板を製造する第１工程を示す断面図である。
【図３１】図３１は、図３０の工程の次工程を示す断面図である。
【図３２】図３２は、図３１の工程の次工程を示す（１）断面図および（２）平面図である。
【図３３】図３３は、図３２の工程の次工程を示す（１）断面図および（２）平面図である。
【図３４】図３４は、図３３の工程の次工程を示す（１）断面図および（２）平面図である。
【図３５】図３５は、図３４の工程の次工程を示す断面図である。
【図３６】図３６は、図３５の工程の次工程を示す断面図である。
【図３７】図３７は、図３６の工程の次工程を示す（１）断面図および（２）平面図である。
【図３８】図３８は、第２発明の実施形態３による部品内蔵多層回路基板を示す断面図である。
【図３９】図３９は、図３８の部品内蔵多層回路基板に内蔵させる半導体チップの製造プロセスにおける第１工程を示す断面図である。
【図４０】図４０は、図３９の工程の次工程を示す断面図である。
【図４１】図４１は、図４０の工程の次工程を示す断面図である。
【図４２】図４２は、図４１の工程の次工程を示す断面図である。
【図４３】図４３は、図４２の工程の次工程を示す断面図である。
【図４４】図４４は、図４３の工程の次工程を示す断面図である。
【図４５】図４５は、図４４の工程の次工程を示す断面図である。
【図４６】図４６は、図４５の工程の次工程を示す断面図である。
【図４７】図４７は、図３８の部品内蔵多層回路基板を製造する初期段階の工程を示す断面図である。
【図４８】図４８は、図４７の工程の次工程を示す断面図である。
【図４９】図４９は、図４８の工程の次工程を示す断面図である。
【図５０】図５０は、図４９の工程の次工程を示す断面図である。
【図５１】図５１は、図５０の工程の次工程を示す断面図である。
【図５２】図５２は、図５１の工程の次工程を示す断面図である。
【図５３】図５３は、図５２の工程の次工程を示す断面図である。
【図５４】図５４は、図５３の工程の次工程を示す断面図である。
【図５５】図５５は、図５４の工程の次工程を示す断面図である。
【図５６】図５６は、図５５の工程の次工程を示す断面図である。
【図５７】図５７は、図５６の工程の次工程を示す断面図である。
【図５８】図５８は、図５７の工程の次工程を示す断面図である。
【図５９】図５９は、図５８の工程の次工程を示す断面図である。
【図６０】図６０は、図５９の工程の次工程を示す断面図である。
【図６１】図６１は、図６０の工程の次工程を示す断面図である。
【図６２】図６２は、図６１の工程の次工程を示す断面図である。
【符号の説明】
１０、２０、３０…部品内蔵多層回路基板
１００…コア基板
１０２、１０４…上面側の配線層
１０４Ａ、１０４Ｂ…伝熱層
１０４ＢＬ…伝熱ライン
１０６…下面側の配線層
１０８、１１０…配線層間絶縁膜
１０８Ａ、１４４…チップ収容口
１１２…上面の表面絶縁膜
１１４…下面の表面絶縁膜
１１６、１１７…半導体チップ
１１６Ａ、１１７Ａ…半導体チップの回路面
１１６Ｂ、１１７Ｂ…半導体チップの裏面
１１８…伝熱層
１１８Ａ…チップ側伝熱層
１１８Ｂ…基板側伝熱層
１２０…伝熱ビア
１２２、１２４…金属めっき層
１２６、１５０…導電性接着層
１２８、１５２…放熱板
１３０、１３２…結線ビア
１３４…スルーホール
１３５、１５４…接続パッド
１３６…外部接続端子
１３７…素孔充填樹脂
【発明の属する技術分野】
本発明は、複数の配線層と絶縁層とを交互に積層して成り、半導体チップ他の回路部品を内蔵する部品内蔵多層回路基板に関する。
【０００２】
【従来の技術】
近年、電子機器の軽薄短小化や高性能化、多機能化に伴い、半導体チップ等の回路部品を内蔵した多層回路基板が種々提案されている（例えば、特許文献１、２および非特許文献１を参照）。
【０００３】
このように部品を内蔵した構造では、特に半導体チップからの大きな発熱が基板内に蓄積され易く、製品寿命が短縮する恐れがある。
【０００４】
【特許文献１】
特開２０００−３２３６４５号公報（特許請求の範囲）
【特許文献２】
特開２００１−１７７０４５号公報（特許請求の範囲）
【非特許文献１】
「エレクトロニクス実装技術」２００３年１月号（ｖｏｌ．１９、Ｎｏ．１、ｐ１２〜１９）
【０００５】
【発明が解決しようとする課題】
本発明は、内蔵された半導体チップで発生する熱を外部へ効率的に放熱できる構造を備えた部品内蔵多層回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、第１発明によれば、複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して順方向である上向きにして配置されており、下記（１）〜（３）：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、
（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、
のうちの少なくともいずれか１つの構造を備えていることを特徴とする部品内蔵多層回路基板が提供される。
【０００７】
前記構造（１）における伝熱層として、導電粒子を含有する導電性ペースト、金属柱を含有する接着フィルム、金属層のうちのいずれかを用いることができる。導電粒子および金属柱は、典型的にはそれぞれＮｉ、Ａｇ、Ｃｕ、Ａｕのいずれか１種から成る。また、金属層は典型的には、前記直下の層上に形成された金属めっき層と、前記半導体チップの裏面上に形成された金属スパッタ層とが合体されて成る。
【０００８】
更に、前記構造（２）および（３）における放熱板として金属板を用いることができる。
【０００９】
上記の目的を達成するために、第２発明によれば、複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して逆方向である下向きにして配置されており、下記（１）〜（２）：
（１）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（２）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、のうち少なくとも１つの構造を備えていることを特徴とする部品内蔵多層回路基板が提供される。
【００１０】
典型的には、上記伝熱層は、半導体チップの裏面上にバリア層を介して形成された金属層から成る。また、前記放熱板として金属板を用いることができる。
【００１１】
【発明の実施の形態】
〔実施形態１〕
図１に、半導体チップの回路面を上向き（フェイスアップ）にして埋め込んだ第１発明の一実施形態による部品内蔵多層回路基板の一例を示す。
【００１２】
本実施形態は、第１発明の特徴である構造（１）〜（３）のうち、下記：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、および
（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、
の２つを併せ備えた形態である。
【００１３】
図示した部品内蔵多層回路基板１０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２／１０４間の絶縁膜１０８、１１０、上面および下面の表面絶縁膜１１２および１１４を備え、層間絶縁膜１０８内に半導体チップ１１６が回路面１１６Ａを上向き（積層方向）にして埋め込まれている。半導体チップ１１６の裏面１１６Ｂ（図中の下面）は伝熱層１１８によって直下の配線層１０２に接合されている。半導体チップ１１６の回路面１１６Ａから層間絶縁膜１１０を貫通して上方へ延びる伝熱ビア１２０が、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ａに接合している。伝熱層１０４Ａはその上面の２層の金属めっき層１２２、１２４から成る接続パッド１２３を介して、その上に導電性ペースト１２６で接合された放熱板１２８と熱的に接続されている。導電性ペースト層１２６は接着層としても機能している。
【００１４】
層間絶縁膜１１０のみを貫通する結線ビア１３０は、半導体チップ１１６の回路面１１６Ａの電極パッド（図示せず）と配線層１０４とを電気的に接続しており、層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０４と１０６とが電気的に接続されている。スルーホール１３４は、コア基板を貫通する素孔の内壁を被覆する導電層から成る筒の形をしており、筒状スルーホール１３４の内部は樹脂１３７で充填されている。基板下面側の配線層１０６には２層の金属めっき層１３５Ａ、１３５Ｂを介して外部接続端子１３６が形成されており、基板下面はその部分を除く全体が表面絶縁膜１１４で覆われている。
【００１５】
図１の部品内蔵多層回路基板１０は、半導体チップ１１６の裏面１１６Ｂ側は伝熱層１１８を介してコア基板１００へ放熱され、回路面１１６Ａ側は伝熱ビア１２０を介して伝熱層１０４Ａ／接続パッド１２３／導電性ペースト１２６／放熱板１２８の伝熱経路で放熱される。これにより、半導体チップ１１６内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００１６】
図１の部品内蔵多層回路基板１０を製造する手順の一例を説明する。
【００１７】
先ず、内蔵する半導体チップ１１６を作製する手順を説明する。
【００１８】
図２に示したように、多数の半導体素子を形成した半導体ウェハ（シリコンウェハ）１１６’を用意する。図中の上面１１６’Ａが半導体素子形成面であり、１１６’Ｂがウェハ裏面である。
【００１９】
図３に示すように、上面１１６’Ａに表面保護テープ１４０を貼り付ける。これは、ラミネーターにより常温でロール加圧することにより行なう。
【００２０】
図４に示すように、裏面１１６’Ｂの研削によりウェハ厚さを２０〜１００μｍまで薄くする。これは、バックグラインダーを用い、回転速度４０００ｒｐｍ、研削速度１μｍ／ｓｅｃで行ない、裏面１１６’Ｂを粗さ（Ｒａ）０．０１μｍに仕上げる。
【００２１】
図５に示すように、裏面１１６’ＢにスパッタリングによりＡｕ等の金属から成る伝熱層１１８Ａを形成する。これは、１０−４Ｐａの減圧下で出力５００Ｗ、基板温度７０℃で行なう。Ａｕ伝熱層１１８Ａの厚さは０．１〜０．３μｍ程度にする。
【００２２】
図６に示すように、Ａｕ伝熱層１１８の上からダイシングテープ１４２を貼り付ける。これは、ラミネータ―により常温でロール加圧することにより行なう。
【００２３】
図７に示すように、表面保護テープ１４０を剥離する。これは、テープリムーバーによりピール方式で行なう。これにより、ウェハ１１６’の上面（素子形成面）１１６’Ａが再び露出する。
【００２４】
図８に示すように、ウェハ１１６’をダイシングラインＤに沿ってダイシングして個々の半導体チップに分割する。これは、ダイサーを用い、ダイシングブレード回転速度４００００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃで行なう。
【００２５】
図９に示すように、上記のダイシングにより個々の半導体チップ１１６が得られる。各半導体チップ１１６は裏面１１６ＢにＡｕの伝熱層１１８Ａを備えている。
【００２６】
次に、上記半導体チップ１１６を埋め込んだ部品内蔵多層回路基板１０を製造する手順の一例を説明する。
【００２７】
図１０に示すように、ガラスクロス基板（厚さ５００μｍ）等から成るコア基板１００を用意する。
【００２８】
図１１に示すように、コア基板１００の所定箇所にドリルにより径φ１５０〜３００μｍのスルーホール素孔１３４’を開口する。
【００２９】
図１２に示すように、無電解めっきおよび電解めっきにより、コア基板１００の上面、下面およびスルーホール素孔内壁にＣｕめっき層１０３を形成する。
【００３０】
図１３に示すように、スルーホール素孔１３４’内をエポキシ樹脂１３７で充填する。Ｃｕめっき層１０３は、図１に示した上下両面の配線層１０２、１０６およびスルーホール１３４を構成する。
【００３１】
図１４に示すように、上面全体にエポキシ系の感光性レジスト層１０８’を形成する。これは、真空ラミネータ―を用い、基板温度１００〜１５０℃、加圧力１ＭＰａで感光性エポキシ樹脂フィルムを貼り付けることにより行なう。レジスト層１０８’の厚さは内蔵する半導体チップ１１６の厚さと同等とする。
【００３２】
図１５に示すように、レジスト層１０８’に通常の露光・現像処理により内蔵半導体チップの収容口１４４を開口する。その後、１５０〜１７０℃、２時間の加熱処理によりレジスト層１０８’を完全に硬化させて、層間絶縁膜１０８（図１）とする。
【００３３】
図１６に示すように、チップ収容口１４４内に露出した配線層１０２上に、無電解めっきによりＡｕの伝熱層１１８Ｂを形成する。これは、シアン系Ａｕめっき液を用い、液温８０℃で４０分間処理することにより行なう。Ａｕ伝熱層１１８Ｂは厚さ０．３μｍとする。
【００３４】
図１７に示すように、チップ収容口１４４内に、前述のように作製した半導体チップ１１６を挿入する。その際、半導体チップ１１６の回路面１１６Ａを上向き（フェイスアップ）にして、裏面１１６Ｂに形成したあるＡｕ伝熱面１１８Ａを下向きにする。
【００３５】
図１８に示すように、超音波を用いたダイボンディングにより、コア基板１００側のＡｕ伝熱層１１８Ｂと、半導体チップ１１６側のＡｕ伝熱層１１８Ａとを接合する。これは、超音波振幅３μｍ、周波数５０Ｈｚ、荷重１０Ｎ、時間１０ｓｅｃ、温度１００℃にて行なう。これにより２つのＡｕ伝熱層１１８Ａと１１８Ｂとが合体して一体のＡｕ伝熱層１１８となり、半導体チップ１１６の裏面１１６Ｂからコア基板１００側への放熱経路が確保される。
【００３６】
図１９に示すように、上面を覆う層間絶縁膜１１０を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付けた後、オーブンにて１７０℃、２時間で硬化させることにより行なう。
【００３７】
図２０（１）に示すように、層間絶縁膜１１０を貫通して半導体チップ１１６の回路面１１６Ａに達する伝熱ビア穴１２０’および結線ビア穴１３０’と、層間絶縁膜１１０および１０８を貫通して上面側配線層１０２に達する結線ビア穴１３２’とを開口する。これは、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により同時に開口する。ビア穴は頂部径６０μｍ、底部径５０μｍである。図２０（２）に上から見た平面配置を示すように、伝熱ビア穴１２０’は回路面１１６Ａの中央部に、結線ビア穴１３０’は回路面１１６Ａの周縁部に形成する。
【００３８】
図２１に示すように、上面全体に無電解Ｃｕめっき層１４６を形成する。すなわち、触媒作用を有するパラジウムコロイド溶液に浸漬する前処理を行なった後に、硫酸銅めっき液中で、４５℃、３０分の条件にてめっき処理を行なう。
【００３９】
図２２（１）に示すように、無電解Ｃｕめっき層１４６の上にレジストパターン１４８を形成する。これは、厚さ２０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。図２２（２）に上から見た平面配置を示すように、このレジストパターン１４８は、周縁部は結線ビア穴１３０’、１３２’を含む領域に対応していて、個々の接続パッドおよび配線同士を離間して画定する多数の開口からなる周縁部パターン１４８Ｐであり、中央部は複数の伝熱ビア穴１２０’全てを一括して露出させる単一の開口としての中央部パターン１４８Ｃである。
【００４０】
図２３（１）に示すように、無電解Ｃｕめっき層１４６を給電層とする電解Ｃｕめっきにより、レジストパターン１４８の各開口内をＣｕで充填して、伝熱ビア１２０、結線ビア１３０、１３２、配線層１０４、伝熱層１０４Ａを形成する。配線層１０４、伝熱層１０４Ａは共に厚さ１５μｍで同じ積層階に形成される。図２３（２）に上から見た平面配置を示すように、図２２（２）に示したレジスト周縁部パターン１４８Ｐで画定された領域に配線層１０４が形成されており、これにより最外部の結線ビア１３２と内側の結線ビア１３０とが電気的に接続されている。図中、１０４（１３２）および１０４（１３０）と記した箇所が配線１０４と結線ビア１３２および結線ビア１３０との接続パッドである。図２３（２）において、中央に形成されている伝熱層１０４Ａは、図２２（２）に示したレジスト中央部パターン１４８Ｃの開口内に一体として形成されており、その下層にある伝熱ビア１２０の全てと一括接合している。
【００４１】
図２４に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ａとが互いに分離されて完成する。
【００４２】
図２５に示すように、伝熱層１０４Ａを除く上面全体を覆うソルダレジスト層１１２を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付け、オーブンにて１７０℃、２時間で硬化させた後に、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により伝熱層１０４Ａの部位のみ開口する。また、同様の方法により、下面にも外部接続端子用のパッド形成予定部１３６’を除いた全面にソルダレジスト層１１４を形成する。
【００４３】
図２６に示すように、上面の開口部内に露出した伝熱層１０４Ａと、下面のパッド形成予定部１３６’にそれぞれ接続パッド１２３と１３５を形成する。これは、無電解めっきによりそれぞれの箇所にＮｉめっき層１２２、１３５ＡとＡｕめっき層１２４、１３５Ｂとを順次形成することにより行なう。すなわち、伝熱層１０４Ａ上の接続パッド１２３は、下地Ｎｉめっき層１２２とＡｕめっき層１２４とから成る２層構造であり、同様に下面の外部接続端子用の接続パッド１３５は下地Ｎｉめっき層１３５ＡとＡｕめっき層１３５Ｂとから成る２層構造である。
【００４４】
図２７に示すように、上面全体に導電性ペーストとしてＡｇペースト層１２６を形成する。
【００４５】
図２８に示すように、Ａｇペースト層１２６上の全面に放熱板として厚さ０．３〜０．７ｍｍのＡｌプレート１２８を接合する。これは、Ａｌプレート１２８をＡｇペースト層１２６上に載置して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１２６を硬化させることにより行なう。これにより、半導体チップ１１６の回路面１１６Ａは伝熱ビア１２０、伝熱層１０４Ａ、接続パッド１２３、Ａｇペースト層１２６を介して、最表面のＡｌ放熱板１２８と熱的に接続され、半導体チップ１１６から基板上方への放熱経路が確保される。
【００４６】
最後に、図１に示したように、下面の接続パッド１３５にはんだボールから成る外部接続端子１３６を接合すると、部品内蔵多層回路基板１０が完成する。
【００４７】
〔実施形態２〕
図２９に、半導体チップの回路面を上向き（フェイスアップ）にして埋め込んだ第１発明の他の実施形態による部品内蔵多層回路基板の一例を示す。
【００４８】
本実施形態は、第１発明の特徴である構造（１）〜（３）のうち、下記：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、および
（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、
の２つを併せ備えた形態である。
【００４９】
このように回路基板の側面に放熱板を設ける形態は、回路基板の上面に半導体チップなどの部品がフリップチップにより搭載される場合のように、回路基板の上面に放熱板を設けることができないか困難な場合に特に有用である。ただし、その場合のみに限定する必要はなく、上面と側面の両方に放熱板を設ける形態も本発明の範囲内である。
【００５０】
図２９（１）に示すように、部品内蔵多層回路基板２０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２、１０４間の絶縁膜１０８、１１０、上面および下面の表面絶縁膜１１２および１１４を備え、層間絶縁膜１０８内に半導体チップ１１６が回路面１１６Ａを上向き（積層方向）（フェイスアップ）にして埋め込まれている。
【００５１】
半導体チップ１１６の裏面１１６Ｂ（図中の下面）は伝熱層１１８によって直下の配線層１０２に接合されている。半導体チップ１１６の回路面１１６Ａから層間絶縁膜１１０を貫通して上方へ延びる伝熱ビア１２０が、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ｂに接合している。
【００５２】
図２９（２）に示すように、伝熱層１０４Ｂから四方へ延びている伝熱ライン１０４ＢＬが、配線層１０４と平面的に交差しない位置取りで回路基板２０の側面にある導電性ペースト層１５０に達し、この導電性ペースト層１５０で基板側面に接合された放熱板１５２と熱的に接続されている。導電性ペースト層１５０は接着層としても機能している。なお、図２９（２）は、各部位の相対的な位置関係を明示するために、図２９（１）に示した最上層（表面絶縁膜１１２および外部接続端子用の接続パッド１５４（下記に説明））を剥ぎ取った状態を示している。
【００５３】
ここで、図２９（１）に示すように、コア基板１００の両面に直接形成されている上下両面の各配線層１０２および１０６は、基板側面寄りの端部（同図中左右両端）を実施形態１（図１）の場合より短くして導電性ペースト層１５０との間に間隔をあけてあり、導電性ペースト層１５０との接触で短絡しないようしてある。
【００５４】
層間絶縁膜１１０のみを貫通する結線ビア１３０は、半導体チップ１１６の回路面１１６Ａの電極パッド（図示せず）と配線層１０４とを電気的に接続しており、層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０４と１０６とが電気的に接続されている。
【００５５】
基板上面側の上層階の配線層１０４には、結線ビア１３２に対応した部位の上面に、２層の金属めっき層１５４Ａ、１５４Ｂから成る外部接続端子用の接続パッド１５４が形成されている。
【００５６】
基板下面側の配線層１０６の所定箇所には２層の金属めっき層１３５Ａ、１３５Ｂから成る外部接続端子用の接続パッド１３５が形成されている。図１に示した実施形態１の場合と同様に、接続パッド１３５上に外部接続端子１３６を形成することができる。基板下面は接続パッド３５の部分を除く全体が表面絶縁膜１１４で覆われている。
【００５７】
図２９の部品内蔵多層回路基板２０は、半導体チップ１１６の裏面１１６Ｂ側は伝熱層１１８を介してコア基板１００へ放熱され、回路面１１６Ａ側は伝熱ビア１２０を介して伝熱層１０４Ｂ／伝熱ライン１０４ＢＬ／導電性ペースト１５０／放熱板１５２の伝熱経路で放熱される。これにより、半導体チップ１１６内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００５８】
次に、部品内蔵多層回路基板２０を製造する手順の一例を説明する。
【００５９】
本実施形態による製造工程は、実施形態１による製造工程と共通点が多いので、図示は異なる点のみについて行なった。
【００６０】
実施形態１において説明した図１０〜図２１の工程を行なう。ただし、コア基板１００の上下両面に設ける配線層１０２および１０６は、前述したようにコア基板側面での導電性ペースト層１５０との接触を避けるため、コア基板側面寄り端部を短かくして形成する。
【００６１】
そのため、実施形態１で図１２〜図１３で説明したＣｕめっき層１０３を形成する工程において、本実施形態では、図３０に示すようにコア基板１００の側縁部にドライフィルムレジスト層１５６を設けてこの部分のめっきを防止し、めっきが完了したら、図３１に示すようにアルカリ系レジスト剥離液によりレジスト層１５６を除去する。その後、実施形態１と同様にスルーホール素孔１３４’内をエポキシ系樹脂１３７で充填する。以上の処理により、めっき層１０３からそれぞれ構成される上下両面の配線層１０２、１０６とスルーホール１３４とが得られ、配線層１０２、１０６はコア基板側面寄り端部Ｘが欠けた形態となり、導電性ペースト層１５０との接触による短絡の発生が回避される。
【００６２】
その後は、実施形態１の図１４〜図２１に示した工程と同様に処理する。
【００６３】
次いで、以降の各工程では、実施形態１と対応する処理内容により、実施形態１とは部分的に異なる構造を得る。
【００６４】
図３２に示すように、実施形態１の図２２の工程で説明したのと同様の処理により、無電解Ｃｕめっき層１４６の上にレジストパターン１４８を形成する。これは、厚さ２０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。図３２（２）に上から見た平面配置を示すように、このレジストパターン１４８は、周縁部は結線ビア穴１３０’、１３２’を含む領域に対応していて、個々の接続パッドおよび配線同士を離間して画定する多数の開口からなる周縁部パターン１４８Ｐであり、中央部は個々の伝熱ビア穴１２０’を露出させる開口１４８ＣＶと伝熱ビア穴１２０間を連結する連結部を露出させる開口１４８ＣＬとを含む中央部パターン１４８Ｃである。中央部パターン１４８Ｃから四方へ延びて外縁に達するパターン１４８ＢＬは、図２９（２）に示した伝熱ライン１０４ＢＬを画定するパターンである。
【００６５】
図３３（１）に示すように、無電解Ｃｕめっき層１４６を給電層とする電解Ｃｕめっきにより、レジストパターン１４８の各開口内をＣｕで充填して、伝熱ビア１２０、結線ビア１３０、１３２、配線層１０４、伝熱層１０４Ｂを形成する。配線層１０４、伝熱層１０４Ｂは共に厚さ１５μｍで同じ積層階に形成される。図３３（２）に上から見た平面配置を示すように、図３２（２）に示したレジスト周縁部パターン１４８Ｐで画定された領域に配線層１０４が形成されており、これにより最外部の結線ビア１３２と内側の結線ビア１３０とが電気的に接続されている。図中、１０４（１３２）および１０４（１３０）と記した箇所が配線１０４と結線ビア１３２および結線ビア１３０との接続パッドである。図３３（２）において、中央に形成されている伝熱層１０４Ｂは、図３２（２）に示したレジスト中央部パターン１４８Ｃを構成する開口１４８ＣＶ内に伝熱層１０４Ｂと伝熱ビア１２０との接続パッドが形成されており、各接続パッド間は伝熱層１０４Ｂ自体により連結されている。結局、伝熱層１０４Ｂが全体としてその下層にある伝熱ビア１２０の全てと連結している。
【００６６】
更に、本実施形態の特徴的な構造として、中央部にある伝熱層１０４Ｂから四方へ伝熱ライン１０４ＢＬが延びており、その先端は基板側面に達している。これにより、最終的に基板側面に設ける放熱板１５２（図２９）への伝熱経路が確保される。
【００６７】
図３４に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ｂ（伝熱ライン１０４ＢＬを含む）とが互いに分離されて完成する。
【００６８】
図３５に示すように、外部接続端子用の接続パッド形成予定部１５４’を除く上面全体を覆うソルダレジスト層１１２を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付け、オーブンにて１７０℃、２時間で硬化させた後に、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により接続パッド形成予定部１５４’の部位のみ開口する。また、同様の方法により、下面にも外部接続端子用の接続パッド形成予定部１３６’を除いた全面にソルダレジスト層１１４を形成する。
【００６９】
図３６に示すように、上面および下面の接続パッド形成予定部１５４’、１３６’にそれぞれ接続パッド１５４と１３５を形成する。これは、無電解めっきによりそれぞれの箇所にＮｉめっき層１５４Ａ、１３５ＡとＡｕめっき層１５４Ｂ、１３５Ｂとを順次形成することにより行なう。すなわち、上面の接続パッド１５４は下地Ｎｉめっき層１５４ＡとＡｕめっき層１５４Ｂとから成る２層構造であり、同様に下面の外部接続端子用の接続パッド１３５は下地Ｎｉめっき層１３５ＡとＡｕめっき層１３５Ｂとから成る２層構造である。
【００７０】
図３７に示すように、側面全体に導電性ペーストとしてＡｇペースト層１５０を形成する。これにより、基板中央部の伝熱層１０４Ｂから四方に延びた伝熱ライン１０４ＢＬの先端がＡｇペースト層１５０に接続される。
【００７１】
最後に、前出の図２９に示したように、Ａｇペースト層１５０の外周全面に放熱板として厚さ０．３〜０．７ｍｍのＡｌプレート１５２を接合する。これは、Ａｌプレート１５２をＡｇペースト層１５０外周に保持して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１５０を硬化させることにより行なう。これにより、半導体チップ１１６の回路面１１６Ａは伝熱ビア１２０、伝熱層１０４Ｂ、伝熱ライン１０４ＢＬ、Ａｇペースト層１５０を介して、最表面のＡｌ放熱板１５２と熱的に接続され、半導体チップ１１６から基板側方への放熱経路が確保される。
【００７２】
なお、実施形態１の図１に示したように、下面の接続パッド１３５にはんだボールから成る外部接続端子１３６を接合することができる。
【００７３】
〔実施形態３〕
図３８に、半導体チップの回路面を下向きにして埋め込んだ第２発明の一実施形態による部品内蔵多層回路基板の一例を示す。
【００７４】
本実施形態は、第２発明の特徴である構造（１）〜（２）のうち、下記：
（１）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造を備えた形態である。
【００７５】
図示した部品内蔵多層回路基板３０は、ガラスクロス基板から成るコア基板１００上に、上面側の配線層１０２および１０４、下面側の配線層１０６、配線層１０２／１０４間の絶縁膜１０８、１１０、上面の表面絶縁膜１１２を備え、層間絶縁膜１０８の開口１０８Ａ内に半導体チップ１１７が回路面１１７Ａを下向き（積層方向とは逆方向）にして埋め込まれている。半導体チップ１１７の回路面１１７Ａに設けたＡｕ電極バンプ１１７Ｅと、コア基板１００上面側の配線層１０２に形成したＡｕめっき層１０２Ｆとがフリップチップ接合されている。開口１０８Ａ内の空隙はアンダーフィル１０９で充填されている。半導体チップ１１７の裏面１１７Ｂ（図中の上面）に形成されたチップ伝熱層１１８から、伝熱ビア１２０が層間絶縁膜１１０を貫通して上方へ延び、層間絶縁膜１１０上の配線層１０４と同じ積層階にある伝熱層１０４Ａに接合している。伝熱層１０４Ａは、導電性フィルムまたは導電性ペーストから成る導電性接着層１２６で接合された放熱板１２８と熱的に接続されている。
【００７６】
層間絶縁膜１０８および１１０を貫通する結線ビア１３２は、上層階の配線層１０４と下層階の配線層１０２とを電気的に接続している。コア基板１００を貫通するスルーホール１３４により、基板上下面の配線層１０２と１０６とが電気的に接続されている。スルーホール１３４は、コア基板を貫通する素孔の内壁を被覆する導電層から成る筒の形をしており、筒状スルーホール１３４の内部は樹脂１３７で充填されている。なお、図１に示した実施形態１の場合のように、基板下面側の配線層１０６に２層の金属めっき層１３５Ａ、１３５Ｂを介して外部接続端子１３６を形成し、基板下面のその部分を除く全体を表面絶縁膜１１４で覆ってもよい。
【００７７】
図３８の部品内蔵多層回路基板３０は、半導体チップ１１７の裏面１１７Ｂのチップ伝熱層１１８から伝熱ビア１２０を介して伝熱層１０４Ａ／導電性ペースト（または導電性フィルム）１２６／放熱板１２８の伝熱経路で放熱される。これにより、半導体チップ１１７内で発生した熱の内部蓄積が大幅に低減され、製品寿命が顕著に向上する。
【００７８】
図３８の部品内蔵多層回路基板３０を製造する手順の一例を説明する。
【００７９】
先ず、内蔵する半導体チップ１１７を作製する手順を説明する。
【００８０】
図３９に示すように、多数の半導体素子を形成した半導体ウェハ（シリコンウェハ）１１７’を用意する。図中の上面１１７’Ａが半導体素子形成面であり、１１７’Ｂがウェハ裏面である。上面１１７’Ａには各半導体素子のＡｕ電極バンプ１１７Ｅが設けられている。
【００８１】
図４０に示すように、上面１１７’Ａに表面保護テープ１４０を貼り付ける。これは、ラミネーターにより常温でロール加圧することにより行なう。
【００８２】
図４１に示すように、裏面１１７’Ｂの研削によりウェハ厚さを２０〜１００μｍまで薄くする。これは、バックグラインダーを用い、回転速度４０００ｒｐｍ、研削速度１μｍ／ｓｅｃで行ない、裏面１１７’Ｂを粗さ（Ｒａ）０．０１μｍに仕上げる。
【００８３】
図４２に示すように、裏面１１７’ＢにスパッタリングによりＴａＮ層１１８ＢとＣｕ層１１８Ａとから成る伝熱層１１８を形成する。これは、１０−４Ｐａの減圧下で出力５００Ｗ、基板温度７０℃で行ない、先ず裏面１１７’Ｂ上に厚さ０．０５μｍのＴａＮ層１１８Ｂを形成し、その上に厚さ０．５μｍのＣｕ層１１８Ａを形成する。伝熱層１１８の主体はＣｕ層１１８Ａであり、ＴａＮ層１１８Ｂは、Ｃｕをシリコンウェハ１１７’側へ拡散させないためのバリア層である。
【００８４】
図４３に示すように、Ｃｕ／ＴａＮ伝熱層１１８の上からダイシングテープ１４２を貼り付ける。これは、ラミネータ―により常温でロール加圧することにより行なう。
【００８５】
図４４に示すように、表面保護テープ１４０を剥離する。これは、テープリムーバーによりピール方式で行なう。これにより、ウェハ１１７’の上面（素子形成面）１１７’Ａおよび電極バンプ１１７Ｅが再び露出する。
【００８６】
図４５に示すように、ウェハ１１７’をダイシングラインＤに沿ってダイシングして個々の半導体チップに分割する。これは、ダイサーを用い、ダイシングブレード回転速度４００００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃで行なう。
【００８７】
図４６に示すように、上記のダイシングにより個々の半導体チップ１１７が得られる。各半導体チップ１１７は裏面１１７ＢにＴａＮ層１１８ＢとＣｕ層１１８Ａとから成る伝熱層１１８を備えている。
【００８８】
次に、上記半導体チップ１１７を埋め込んだ部品内蔵多層回路基板３０を製造する手順の一例を説明する。
【００８９】
先ず、実施形態１の説明で参照した図１０に示すように、ガラスクロス基板（厚さ５００μｍ）等から成るコア基板１００を用意し、同じく図１１に示すように、コア基板１００の所定箇所にドリルにより径φ１５０〜３００μｍのスルーホール素孔１３４’を開口する。
【００９０】
次いで、本実施形態においては、図４７に示すように、コア基板１００の上面のうちで半導体チップ１１７を搭載する部位およびこれと対応する下面側部位に、それぞれレジストパターン１６０、１６２を形成する。これは、厚さ４０μｍのドライフィルムレジストを貼り付けた後に、露光・現像処理することにより行なう。
【００９１】
図４８に示すように、無電解めっきおよび電解めっきにより、コア基板１００の上面、下面の上記レジストパターン以外の部位およびスルーホール素孔１３４内壁にＣｕめっき層１０３を形成する。すなわち、先ず無電解Ｃｕめっき層を厚さ０．１〜０．３μｍに形成し、次いでこれを給電層として電解Ｃｕめっき層を厚さ１５〜２５μｍに形成する。
【００９２】
図４９に示すように、アルカリ系剥離液によりレジストパターン１６０、１６２を剥離した後、その下から露出した無電解Ｃｕめっき層を硫酸＋過酸化水素水の希釈液により除去する。
【００９３】
図５０に示すように、スルーホール素孔１３４’内をエポキシ樹脂１３７で充填する。Ｃｕめっき層１０３は、コア基板１００の上面の配線層１０２および下面の配線層１０６とスルーホール１３４とを構成する。
【００９４】
図５１に示すように、上面全体にエポキシ系の感光性レジスト層１０８’を形成する。これは、真空ラミネータ―を用い、基板温度１００〜１５０℃、加圧力１ＭＰａで感光性エポキシ樹脂フィルムを貼り付けることにより行なう。レジスト層１０８’の厚さは内蔵する半導体チップ１１７（図４６）の厚さと同等とする。
【００９５】
図５２に示すように、レジスト層１０８’に通常の露光・現像処理により内蔵半導体チップの収容口１０８Ａを開口する。その後、１５０〜１７０℃、２時間の加熱処理によりレジスト層１０８’を完全に硬化させて、層間絶縁膜１０８（図３８）とする。
【００９６】
図５３に示すように、チップ収容口１０８Ａ内に露出した配線層１０２上に、無電解Ａｕめっき層１０２Ｆを形成する。これは、シアン系Ａｕめっき液を用い、液温８０℃で４０分間処理することにより行なう。Ａｕめっき層１０２Ｆは厚さ０．３〜０．５μｍとする。
【００９７】
図５４に示すように、チップ収容口１０８Ａ内に、前述のように作製した半導体チップ１１７を回路面１１７Ａを下向き（フェイスダウン）に（チップ伝熱層１１８を上向きに）して挿入し、超音波フリップチップ接合により、半導体チップ１１７の電極バンプ１１７Ｅと配線層１０２のＡｕめっき層１０２Ｆとを接合する。これは、超音波振幅３μｍ、周波数５０Ｈｚ、荷重１０Ｎ、時間１０ｓｅｃ、温度１００℃にて行なう。これにより半導体チップ１１７は配線層１０２と電気的に接続されて搭載される。
【００９８】
図５５に示すように、半導体チップ１１７の側方および下方の間隙にエポキシ樹脂系アンダーフィルを充填する。これは、ディスペンサで半導体チップ１１７の４辺をなぞるようにして行なう。
【００９９】
図５６に示すように、上面を覆う層間絶縁膜１１０を形成する。これは、真空ラミネータ―により熱硬化性エポキシ樹脂フィルム（非感光性、厚さ３０〜５０μｍ）を温度１００〜１５０℃、加圧力１ＭＰａにて貼り付けた後、オーブンにて１７０℃、２時間で硬化させることにより行なう。
【０１００】
図５７に示すように、層間絶縁膜１１０を貫通して半導体チップ１１７の裏面１１７Ｂの伝熱層１１８（Ｃｕ層１１８Ａ）に達する伝熱ビア穴１２０’と、層間絶縁膜１１０および１０８を貫通して上面側配線層１０２に達する結線ビア穴１３２’とを開口する。これは、ＹＡＧレーザ（波長３５５ｎｍ）を用いたレーザ加工により同時に開口する。ビア穴は頂部径６０μｍ、底部径５０μｍである。
【０１０１】
図５８に示すように、上面全体に無電解Ｃｕめっき層１４６を形成する。すなわち、触媒作用を有するパラジウムコロイド溶液に浸漬する前処理を行なった後に、硫酸銅めっき液中で、４５℃、３０分の条件にてめっき処理を行なう。
【０１０２】
図５９に示すように、無電解Ｃｕめっき層１４６上にドライフィルムレジストによるレジストパターン１４８を形成（実施形態１における図２２を参照）した後に、無電解Ｃｕめっき層１４６を給電層として電解Ｃｕめっき層１０４を形成する。電解Ｃｕめっき層１０４は、伝熱ビア１２０、結線ビア１３２、伝熱層１０４Ａ、配線層１０４を構成する。
【０１０３】
図６０に示すように、レジスト層１４８を剥離除去した後、その下に露出した無電解Ｃｕめっき層１４６を除去する。これにより、配線層１０４と伝熱層１０４Ａとが互いに分離されて完成する。上層の配線層１０４は結線ビア１３２により下層の配線層１０２と電気的に接続され、伝熱層１０４Ａは伝熱ビア１２０により半導体チップ１１７裏面のチップ伝熱層１１８と熱的に接続される。
【０１０４】
図６１に示すように、伝熱層１０４Ａを除く上面全体を覆うレジスト層１１２を形成する。これは、感光性エポキシ樹脂の塗布・露光・現像・硬化により行なう。これにより、上面を覆うレジスト層１１２の開口内に伝熱層１１８Ａの上面が露出した状態になる。
【０１０５】
図６２に示すように、上面に導電性接着層１２６を形成する。これは、ＡｇやＮｉ等の導電粒子を含有させたエポキシ樹脂フィルムまたは導電性ペーストを上面の放熱板配置予定領域に供給することにより行なう。
【０１０６】
最後に、前出の図３８に示したように、導電性接着層１２６上に放熱板として圧さ０．３〜０．７ｍｍのＡｌプレート１２８を接合する。これは、Ａｌプレート１２８をＡｇペースト層１２６上に載置して、１５０〜１７０℃、２時間の熱処理によりＡｇペースト層１２６を硬化させることにより行なう。これにより、半導体チップ１１７の裏面１１７Ｂはチップ伝熱層１１８、伝熱ビア１２０、伝熱層１０４Ａ、導電性接着層１２６を介して、最表面のＡｌ放熱板１２８と熱的に接続され、半導体チップ１１６から基板上方への放熱経路が確保される。
【０１０７】
【発明の効果】
本発明によれば、内蔵された半導体チップで発生する熱を外部へ効率的に放熱できる構造を備えた部品内蔵多層回路基板が提供される。これにより、半導体チップで発生した熱の内部蓄積が大幅に軽減され、装置寿命が著しく向上する。
【図面の簡単な説明】
【図１】図１は、第１発明の実施形態１による部品内蔵多層回路基板を示す断面図である。
【図２】図２は、図１の部品内蔵多層回路基板に内蔵させる半導体チップの製造プロセスにおける第１工程を示す断面図である。
【図３】図３は、図２の工程の次工程を示す断面図である。
【図４】図４は、図３の工程の次工程を示す断面図である。
【図５】図５は、図４の工程の次工程を示す断面図である。
【図６】図６は、図５の工程の次工程を示す断面図である。
【図７】図７は、図６の工程の次工程を示す断面図である。
【図８】図８は、図７の工程の次工程を示す断面図である。
【図９】図９は、図８の工程の次工程を示す断面図である。
【図１０】図１０は、図１の部品内蔵多層回路基板を製造する第１工程を示す断面図である。
【図１１】図１１は、図１０の工程の次工程を示す断面図である。
【図１２】図１２は、図１１の工程の次工程を示す断面図である。
【図１３】図１３は、図１２の工程の次工程を示す断面図である。
【図１４】図１４は、図１３の工程の次工程を示す断面図である。
【図１５】図１５は、図１４の工程の次工程を示す断面図である。
【図１６】図１６は、図１５の工程の次工程を示す断面図である。
【図１７】図１７は、図１６の工程の次工程を示す断面図である。
【図１８】図１８は、図１７の工程の次工程を示す断面図である。
【図１９】図１９は、図１８の工程の次工程を示す断面図である。
【図２０】図２０は、図１９の工程の次工程を示す（１）断面図および（２）平面図である。
【図２１】図２１は、図２０の工程の次工程を示す断面図である。
【図２２】図２２は、図２１の工程の次工程を示す（１）断面図および（２）平面図である。
【図２３】図２３は、図２２の工程の次工程を示す（１）断面図および（２）平面図である。
【図２４】図２４は、図２３の工程の次工程を示す断面図である。
【図２５】図２５は、図２４の工程の次工程を示す断面図である。
【図２６】図２６は、図２５の工程の次工程を示す断面図である。
【図２７】図２７は、図２６の工程の次工程を示す断面図である。
【図２８】図２８は、図２７の工程の次工程を示す断面図である。
【図２９】図２９は、第１発明の実施形態２による部品内蔵多層回路基板を示す（１）断面図および（２）平面図である。
【図３０】図３０は、図２９の部品内蔵多層回路基板を製造する第１工程を示す断面図である。
【図３１】図３１は、図３０の工程の次工程を示す断面図である。
【図３２】図３２は、図３１の工程の次工程を示す（１）断面図および（２）平面図である。
【図３３】図３３は、図３２の工程の次工程を示す（１）断面図および（２）平面図である。
【図３４】図３４は、図３３の工程の次工程を示す（１）断面図および（２）平面図である。
【図３５】図３５は、図３４の工程の次工程を示す断面図である。
【図３６】図３６は、図３５の工程の次工程を示す断面図である。
【図３７】図３７は、図３６の工程の次工程を示す（１）断面図および（２）平面図である。
【図３８】図３８は、第２発明の実施形態３による部品内蔵多層回路基板を示す断面図である。
【図３９】図３９は、図３８の部品内蔵多層回路基板に内蔵させる半導体チップの製造プロセスにおける第１工程を示す断面図である。
【図４０】図４０は、図３９の工程の次工程を示す断面図である。
【図４１】図４１は、図４０の工程の次工程を示す断面図である。
【図４２】図４２は、図４１の工程の次工程を示す断面図である。
【図４３】図４３は、図４２の工程の次工程を示す断面図である。
【図４４】図４４は、図４３の工程の次工程を示す断面図である。
【図４５】図４５は、図４４の工程の次工程を示す断面図である。
【図４６】図４６は、図４５の工程の次工程を示す断面図である。
【図４７】図４７は、図３８の部品内蔵多層回路基板を製造する初期段階の工程を示す断面図である。
【図４８】図４８は、図４７の工程の次工程を示す断面図である。
【図４９】図４９は、図４８の工程の次工程を示す断面図である。
【図５０】図５０は、図４９の工程の次工程を示す断面図である。
【図５１】図５１は、図５０の工程の次工程を示す断面図である。
【図５２】図５２は、図５１の工程の次工程を示す断面図である。
【図５３】図５３は、図５２の工程の次工程を示す断面図である。
【図５４】図５４は、図５３の工程の次工程を示す断面図である。
【図５５】図５５は、図５４の工程の次工程を示す断面図である。
【図５６】図５６は、図５５の工程の次工程を示す断面図である。
【図５７】図５７は、図５６の工程の次工程を示す断面図である。
【図５８】図５８は、図５７の工程の次工程を示す断面図である。
【図５９】図５９は、図５８の工程の次工程を示す断面図である。
【図６０】図６０は、図５９の工程の次工程を示す断面図である。
【図６１】図６１は、図６０の工程の次工程を示す断面図である。
【図６２】図６２は、図６１の工程の次工程を示す断面図である。
【符号の説明】
１０、２０、３０…部品内蔵多層回路基板
１００…コア基板
１０２、１０４…上面側の配線層
１０４Ａ、１０４Ｂ…伝熱層
１０４ＢＬ…伝熱ライン
１０６…下面側の配線層
１０８、１１０…配線層間絶縁膜
１０８Ａ、１４４…チップ収容口
１１２…上面の表面絶縁膜
１１４…下面の表面絶縁膜
１１６、１１７…半導体チップ
１１６Ａ、１１７Ａ…半導体チップの回路面
１１６Ｂ、１１７Ｂ…半導体チップの裏面
１１８…伝熱層
１１８Ａ…チップ側伝熱層
１１８Ｂ…基板側伝熱層
１２０…伝熱ビア
１２２、１２４…金属めっき層
１２６、１５０…導電性接着層
１２８、１５２…放熱板
１３０、１３２…結線ビア
１３４…スルーホール
１３５、１５４…接続パッド
１３６…外部接続端子
１３７…素孔充填樹脂
Claims (8)
- 複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して順方向である上向きにして配置されており、下記（１）〜（３）：
（１）半導体チップの裏面が伝熱層により直下の層に接合されている構造、
（２）半導体チップの回路面上に形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（３）半導体チップの回路面上に形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、
のうちの少なくともいずれか１つの構造を備えていることを特徴とする部品内蔵多層回路基板。 - 請求項１記載の回路基板において、前記構造（１）における伝熱層が、導電粒子を含有する導電性ペースト、金属柱を含有する接着フィルム、金属層のうちのいずれかであることを特徴とする回路基板。
- 請求項２記載の回路基板において、前記導電粒子および前記金属柱がそれぞれＮｉ、Ａｇ、Ｃｕ、Ａｕのいずれか１種から成ることを特徴とする回路基板。
- 請求項２記載の回路基板において、前記金属層が、前記直下の層上に形成された金属めっき層と、前記半導体チップの裏面上に形成された金属スパッタ層とが合体されて成ることを特徴とする回路基板。
- 請求項１記載の回路基板において、前記構造（２）および（３）における放熱板が金属板であることを特徴とする回路基板。
- 複数の配線層と絶縁層とを交互に積層して成り、回路部品として少なくとも半導体チップを内蔵する部品内蔵多層回路基板において、
半導体チップはその回路面を積層方向に対して逆方向である下向きにして配置されており、下記（１）〜（２）：
（１）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の上面に露出して設けられた放熱板と熱的に接続されている構造、および
（２）半導体チップの裏面上に直接または伝熱層を介して形成された伝熱ビアが、回路基板の側面に露出して設けられた放熱板と熱的に接続されている構造、のうち少なくとも１つの構造を備えていることを特徴とする部品内蔵多層回路基板。 - 請求項６記載の回路基板において、前記伝熱層が、半導体チップの裏面上にバリア層を介して形成された金属層から成ることを特徴とする回路基板。
- 請求項６または７記載の回路基板において、前記放熱板が金属板であることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118871A JP2004327624A (ja) | 2003-04-23 | 2003-04-23 | 部品内蔵多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118871A JP2004327624A (ja) | 2003-04-23 | 2003-04-23 | 部品内蔵多層回路基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008135711A Division JP4901809B2 (ja) | 2008-05-23 | 2008-05-23 | 部品内蔵多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004327624A true JP2004327624A (ja) | 2004-11-18 |
Family
ID=33498289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118871A Withdrawn JP2004327624A (ja) | 2003-04-23 | 2003-04-23 | 部品内蔵多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004327624A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP2006269594A (ja) * | 2005-03-23 | 2006-10-05 | Cmk Corp | 半導体装置及びその製造方法 |
| EP1729552A2 (en) | 2005-06-03 | 2006-12-06 | Ngk Spark Plug Co., Ltd. | Wiring board and manufacturing method of wiring board |
| JP2006339354A (ja) * | 2005-06-01 | 2006-12-14 | Tdk Corp | 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法 |
| WO2008075629A1 (ja) * | 2006-12-18 | 2008-06-26 | Dai Nippon Printing Co., Ltd. | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
| JP2008177552A (ja) * | 2006-12-18 | 2008-07-31 | Dainippon Printing Co Ltd | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
| EP1758438A3 (en) * | 2005-08-26 | 2009-02-25 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a wiring board |
| EP1740025A3 (en) * | 2005-06-02 | 2009-04-08 | Shinko Electric Industries Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2009170802A (ja) * | 2008-01-18 | 2009-07-30 | Oki Semiconductor Co Ltd | 半導体装置 |
| JP2009277784A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 部品内蔵プリント配線板、同配線板の製造方法および電子機器 |
| JP2010103517A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ |
| JP2012074497A (ja) * | 2010-09-28 | 2012-04-12 | Denso Corp | 回路基板 |
| JP2012169501A (ja) * | 2011-02-15 | 2012-09-06 | Tdk Corp | 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 |
| JP5456970B2 (ja) * | 2005-02-02 | 2014-04-02 | 日本電気株式会社 | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 |
| JP2016122727A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| US11101191B2 (en) | 2019-11-22 | 2021-08-24 | International Business Machines Corporation | Laminated circuitry cooling for inter-chip bridges |
| WO2022145203A1 (ja) * | 2021-01-04 | 2022-07-07 | 株式会社村田製作所 | 電子デバイス |
| WO2022145202A1 (ja) * | 2021-01-04 | 2022-07-07 | 株式会社村田製作所 | 電子デバイス |
-
2003
- 2003-04-23 JP JP2003118871A patent/JP2004327624A/ja not_active Withdrawn
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
| JP5456970B2 (ja) * | 2005-02-02 | 2014-04-02 | 日本電気株式会社 | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 |
| JP2006269594A (ja) * | 2005-03-23 | 2006-10-05 | Cmk Corp | 半導体装置及びその製造方法 |
| JP2006339354A (ja) * | 2005-06-01 | 2006-12-14 | Tdk Corp | 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法 |
| US7732712B2 (en) | 2005-06-02 | 2010-06-08 | Shinko Electric Industries Co., Ltd. | Wiring board and method for manufacturing the same |
| EP1740025A3 (en) * | 2005-06-02 | 2009-04-08 | Shinko Electric Industries Co., Ltd. | Wiring board and method for manufacturing the same |
| EP1729552A2 (en) | 2005-06-03 | 2006-12-06 | Ngk Spark Plug Co., Ltd. | Wiring board and manufacturing method of wiring board |
| US7937828B2 (en) | 2005-08-26 | 2011-05-10 | Shinko Electric Industries Co., Ltd. | Method of manufacturing wiring board |
| EP1758438A3 (en) * | 2005-08-26 | 2009-02-25 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a wiring board |
| WO2008075629A1 (ja) * | 2006-12-18 | 2008-06-26 | Dai Nippon Printing Co., Ltd. | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
| KR101411194B1 (ko) * | 2006-12-18 | 2014-06-23 | 다이니폰 인사츠 가부시키가이샤 | 전자 부품 내장 배선판, 및 전자 부품 내장 배선판의 방열 방법 |
| JP2008177552A (ja) * | 2006-12-18 | 2008-07-31 | Dainippon Printing Co Ltd | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
| US8198541B2 (en) | 2006-12-18 | 2012-06-12 | Dai Nippon Printing Co., Ltd. | Electronic component built-in wiring board and method for radiating heat generated at the same |
| JP2009170802A (ja) * | 2008-01-18 | 2009-07-30 | Oki Semiconductor Co Ltd | 半導体装置 |
| JP4571679B2 (ja) * | 2008-01-18 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2009277784A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 部品内蔵プリント配線板、同配線板の製造方法および電子機器 |
| JP2010103517A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ |
| JP2012074497A (ja) * | 2010-09-28 | 2012-04-12 | Denso Corp | 回路基板 |
| JP2012169501A (ja) * | 2011-02-15 | 2012-09-06 | Tdk Corp | 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 |
| JP2016122727A (ja) * | 2014-12-25 | 2016-07-07 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| US11101191B2 (en) | 2019-11-22 | 2021-08-24 | International Business Machines Corporation | Laminated circuitry cooling for inter-chip bridges |
| WO2022145203A1 (ja) * | 2021-01-04 | 2022-07-07 | 株式会社村田製作所 | 電子デバイス |
| WO2022145202A1 (ja) * | 2021-01-04 | 2022-07-07 | 株式会社村田製作所 | 電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
| JP4298559B2 (ja) | 電子部品実装構造及びその製造方法 | |
| JP4251421B2 (ja) | 半導体装置の製造方法 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US8174109B2 (en) | Electronic device and method of manufacturing same | |
| US10276526B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
| JP5249173B2 (ja) | 半導体素子実装配線基板及びその製造方法 | |
| JP5231340B2 (ja) | 配線基板の製造方法 | |
| JP5535494B2 (ja) | 半導体装置 | |
| JP2004327624A (ja) | 部品内蔵多層回路基板 | |
| JP2006173232A (ja) | 半導体装置およびその製造方法 | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2005216936A (ja) | 半導体装置およびその製造方法 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2006041438A (ja) | 半導体チップ内蔵基板及びその製造方法 | |
| TW200529338A (en) | Semiconductor device and its manufacturing method | |
| JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4901809B2 (ja) | 部品内蔵多層回路基板 | |
| JP2004165277A (ja) | 電子部品実装構造及びその製造方法 | |
| JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
| JP4321758B2 (ja) | 半導体装置 | |
| JP4528018B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080903 |