JP5783236B2 - センサ素子モジュール - Google Patents

センサ素子モジュール Download PDF

Info

Publication number
JP5783236B2
JP5783236B2 JP2013260119A JP2013260119A JP5783236B2 JP 5783236 B2 JP5783236 B2 JP 5783236B2 JP 2013260119 A JP2013260119 A JP 2013260119A JP 2013260119 A JP2013260119 A JP 2013260119A JP 5783236 B2 JP5783236 B2 JP 5783236B2
Authority
JP
Japan
Prior art keywords
sensor element
insulating layer
element chip
chip
element module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013260119A
Other languages
English (en)
Other versions
JP2014103401A (ja
Inventor
笹岡 賢司
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013260119A priority Critical patent/JP5783236B2/ja
Publication of JP2014103401A publication Critical patent/JP2014103401A/ja
Application granted granted Critical
Publication of JP5783236B2 publication Critical patent/JP5783236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、センサ素子チップを搭載したセンサ素子モジュールに係り、特に、その小型化に好適なセンサ素子モジュールに関する。
携帯電話や携帯型PCなどの携帯型電子機器は近年、撮像入力部を備えたものが多い。撮像入力部は、センサ素子チップの代表的ひとつである固体撮像素子チップと、その周辺部品を実装した配線板およびレンズユニットとで主に構成される。このような携帯型電子機器の撮像入力部では、一般に、さらに小型のスペースに収まり、なおかつさらに多画素による撮像に対応することが要求されている。固体撮像素子チップは、近年、500万画素や800万画素のものが市場投入されている。配線板としては、その多層化や、パターンの高密度レイアウト化、部品の内蔵化などによりその小型化対応が図られている。
撮像入力部として機能するモジュール部品の公知例として、特開2004−120615公報に開示のものがある。この開示のモジュール部品は、配線板と、その上にフリップ接続された、固体撮像素子チップの周辺部品である半導体チップと、この半導体チップの上にスタックされフェースアップで設けられた固体撮像素子チップと、これらの周縁外側の上記配線板上に設けられた受動素子部品とで構成されている。
特開2004−120615号公報
本発明は、上記した事情を考慮してなされたもので、センサ素子チップを搭載したセンサ素子モジュールにおいて、その厚さ方向を小型化することが可能なセンサ素子モジュールを提供することを目的とする。
上記の課題を解決するため、本発明の一態様であるセンサ素子モジュールは、開口部を有した絶縁層である第1の絶縁層と、前記第1の絶縁層の前記開口部上を含むように該第1の絶縁層に対して積層状に位置した絶縁層である第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に挟設された導電体パターンと、機能面を有し、該機能面が前記第1の絶縁層の前記開口部からのぞくようにかつ該機能面を除き前記第2の絶縁層に空隙なく覆われるように前記第2の絶縁層中に埋め込まれて位置する、前記導電体パターン上に突起電極を介してフリップ接続されたセンサ素子チップと、前記突起電極を内部に含むように、前記センサ素子チップと前記第1の絶縁層との間に設けられた接着樹脂と、を具備し、前記第2の絶縁層が、前記センサ素子チップの前記機能面とは反対の側の面に対向して補強材を含有する絶縁層であることを特徴とする。
すなわち、このセンサ素子モジュールは、センサ素子チップが第2の絶縁層に埋め込まれることで、厚さ方向の全体の大きさを抑制する構成になっている。ここで、センサ素子チップがもつ機能の発揮のため、センサ素子チップの機能面は、第1の絶縁層の開口部を通して外の空間に面している。そして、センサ素子チップを埋設している第2の絶縁層が、センサ素子チップの機能面とは反対の面に対向して補強材を含有している。この補強材により、センサ素子チップに加わる曲げの力に対抗することができ、厚さ方向の全体の大きさを抑制しているにもかかわらず、モジュールとして剛性を確保し実用性を高めている。
本発明によれば、センサ素子チップを搭載したセンサ素子モジュールにおいて、その厚さ方向を小型化することが可能なセンサ素子モジュールを提供することができる。
本発明の一実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。 図1に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図。 図1に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図。 図1に示したセンサ素子モジュールの製造過程のさらに別の一部を模式的に断面で示す工程図。 本発明の別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。 図5に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図。 図5に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図。 本発明のさらに別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図。
本発明の実施態様として、前記第2の絶縁層が、前記センサ素子チップが位置する水準の平面図における位置として、前記センサ素子チップが埋め込まれた領域を除き該領域以外の領域に第2の補強材を含有する、とすることができる。第2の絶縁層がこのように第2の補強材を含有することで、センサ素子モジュールとしてさらに高い剛性を持たせることができる。この第2の補強材は、換言すると、センサ素子チップの上に配された補強材とは異なる積層方向水準の位置に設けられたものであり、互いに干渉しない配置になっている。第2の補強材がセンサ素子チップの埋設された領域で除かれているのは、製造の積層工程時に第2の補強材がセンサ素子チップにぶつかりダメージを与え信頼性を劣化させるのを防止するためである。
ここで、前記第2の絶縁層の前記補強材と前記第2の補強材との間には、配線層が設けられていない、とすることができる。センサ素子モジュールとしてより薄型化を図るための構成である。
また、実施態様として、前記第2の絶縁層の、前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の導電体パターンと、前記第2の絶縁層を貫通して前記導電体パターンの面と前記第2の導電体パターンの面との間に挟設され、かつ導電性組成物からなり、かつ貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、とすることができる。この態様は、埋設のセンサ素子チップとしてできるだけ薄いものを利用した場合に、適当である。すなわち、このセンサ素子チップより背の高い寸法の層間接続体で、センサ素子チップの上下にある導電体パターン間を電気的導通させている。換言すると、通常的に上下に隣り合い位置する導電体パターンの間にセンサ素子チップが位置しており、センサ素子チップ埋設でもモジュールとして厚みが薄い。
ここで、前記層間接続体が、前記導電体パターンの側より前記第2の導電体パターンの側でより太い、とすることができる。導電性組成物からなり、貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体は、例えば、ペースト状の導電性組成物を被印刷面上にスクリーン印刷して円錐状に形成したものを由来とする。この場合、被印刷面として、センサ素子チップが位置しない第2の導電体パターン面上を選択するほうが干渉要因がなく印刷が円滑になる。したがって、これにより層間接続体として、第1の導電体パターンの側より第2の導電体パターンの側でより太い形状になる。
また、実施態様として、前記第2の絶縁層の前記補強材と前記第2の補強材との間に設けられた配線層をさらに具備する、とすることができる。この場合、配線層をさらに設けて多層化することで、より複雑な導電路を有するモジュールとし付加価値を高められる。
また、実施態様として、前記センサ素子チップが、固体撮像素子チップであり、該センサ素子チップの前記機能面に受光部が設けられている、とすることができる。センサ素子モジュールのアプリケーションとしての具体的態様である。ここで、前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備する、とすることができる。レンズユニットを備えることで付加価値を高めることができる。また、レンズを固体撮像素子チップの受光部に対して適切な位置に配置するように組み立てたモジュールとして、市場供給できる。
また、実施態様として、前記センサ素子チップが、圧電変換素子チップまたはMEMSチップである、とすることができる。これも、センサ素子モジュールのアプリケーションとしての具体的態様である。圧電変換素子チップやMEMSチップを組み込むことで、例えば、気圧検出器、マイクロフォン、音(超音波)受発信器などのモジュールとして使用することが可能である。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。図1に示すように、このセンサ素子モジュールは、絶縁層11、同12、同13、同14、配線層(配線パターン、導電体パターン)21、同22、同23、同24(=合計4層)、層間接続体31、同32、同33、センサ素子チップ41、突起電極51、接着樹脂52、はんだレジスト61、62を有する。
概略すると、このセンサ素子モジュールは、センサ素子チップ41が絶縁層12に埋め込まれることで、厚さ方向の全体の大きさを抑制する構成になっている。ここで、センサ素子チップ41がもつ機能の発揮のため、センサ素子チップ41の機能面は、絶縁層11の開口部11oを通して外の空間に面している。
センサ素子チップ41は、例えば、固体撮像素子チップであるが、外の空間に面するべき機能面を有するチップの別の例としては、圧電変換素子チップやMEMSチップもあり得る。これらの場合、例えば、気圧検出器、マイクロフォン、音(超音波)受発信器などのモジュールとすることができる。これらのモジュールである場合も、以下説明の場合と同様の利点を享有できる。以下では、センサ素子チップ41として、固体撮像素子チップを用いたもの(撮像素子モジュール)として説明する。
センサ素子チップ41の機能面には、光電変換素子がアレー状に集積形成された受光部41aが設けられている。機能面にはさらに、受光部41aの各素子を制御、駆動するための回路が集積形成された領域(非受光部)も確保されている。受光部41aは機能面のほぼ中央に位置し、非受光部は平面的に見て受光部41aを取り囲む枠状に位置している。
非受光部の外側端部近傍には、センサ素子チップ41の端子であるパッド(不図示)が設けられている。このパッド上に突起電極51が形設され、この突起電極51を介してセンサ素子チップ41は、配線層22によるランド上にフリップ接続されている。このフリップ接続を補強するため、突起電極51を内部に含むように、センサ素子チップ41と絶縁層11との間に接着樹脂52が設けられている。なお、センサ素子チップ41は、モジュールとしてさらに薄型化するための一環として、例えばバックグラインドの手法によりその厚さが低減されている(例えば50μm〜80μm程度)。
配線層21、24は、モジュールの両面上に設けられた配線パターンであり、その上にモジュールとして必要な各種の電気/電子部品(不図示)が実装され得、またはこのモジュールを他のボード上に実装するためのはんだボール(不図示)が取り付けられ得る。配線層21、24の、はんだ(不図示)が載るべきランド部分を除いて両面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62の層が形成されている(厚さは例えば20μm程度)。そのランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
配線層22、23は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12、同13が、配線層23と配線層24との間に絶縁層14が、それぞれ位置しこれらの配線層21〜24を隔てている。各配線層21〜24は、例えばそれぞれ9μm〜18μm程度の厚さの金属(銅)箔からなっている。配線層22によるランド上には、上記のように、センサ素子チップ41が突起電極51を介してフリップ接続されている。
各絶縁層11〜14は、図示するように、それぞれリジッドな絶縁樹脂(例えばエポキシ樹脂)とこれを補強する補強材(例えばガラスクロス)とからなっている。ただし、絶縁層12の補強材12aは、センサ素子チップ41が埋設された領域には存在しない。これは、埋設されたセンサ素子チップ41に相当する位置部分がもともとは絶縁層12の開口部になっており、センサ素子チップ41を埋設するための空間を提供しているためである。その後、絶縁層12、13(の前駆体)は、センサ素子チップ41のための上記開口部を埋めるように変形または進入し内部に空隙となる空間は存在しなくなる。
各絶縁層11〜14に補強材を設けることにより、センサ素子モジュールとして薄型化しているものの十分な剛性を得ることができる。特に、センサ素子チップ41の裏面(機能面の反対側の面)側の絶縁層13が有する補強材13aにより、センサ素子チップ41に加わる曲げの力に直に対抗することができ、厚さ方向の全体の大きさを抑制しているにもかかわらず、モジュールとして剛性を確保し実用性を高めている。
各絶縁層11〜14の厚さは、絶縁層11が例えば30μm〜70μm程度、絶縁層12が例えば70μm〜100μm程度、絶縁層13が例えば40μm〜50μm程度、絶縁層14が例えば30μm〜70μm程度とし得る。このような各絶縁層11〜14の厚さにより、センサ素子チップ41を搭載したモジュールの総厚として250μm程度を実現することができる。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12、同13を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体33により導通し得る。
層間接続体31、32、33は、それぞれ、導電性組成物のスクリーン印刷により形成されるバンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は太い側で、層間接続体31、33で例えば150μm、層間接続体32で例えば220μmである。これらの層間接続体31、32、33は、小さな領域に高密度に設けることができ、ファイン化に資することができる。
この実施形態は、ひとつの見方として、埋設のセンサ素子チップ41として厚さの薄いものを利用して、この薄いチップ41より多少背の高い寸法の層間接続体32で、チップ41の上下にある配線パターン22、23間を電気的導通させた構成と言える。換言すると、上下方向に小さな間隔をもって重畳的に位置する配線パターン22、23の間にチップ41が位置しており、チップ41を埋設させてもモジュールとして厚みが薄いことを示している。
層間接続体32は、配線パターン22の側より配線パターン23の側でより太い。層間接続体32は、上記のように、例えば、ペースト状の導電性組成物を被印刷面上にスクリーン印刷して円錐状に形成したものを由来とする。ここで、被印刷面として、チップ41が位置しない配線パターン23の面上を選択するほうが干渉要因がなく印刷が容易であるため、層間接続体32は、配線パターン22の側より配線パターン23の側でより太くなっている。
また、絶縁層12が、平面図位置として、チップ41が埋設された領域を除き補強材12aを含有することで、チップ41周りの位置に補強材13aのみ有する場合より、モジュールとしてさらに高い剛性を持たせることができる。この補強材12aは、チップ41の上に配された補強材13aとは異なる積層方向水準の位置に設けられたものであり、互いに干渉しない配置である。なお、すでに述べたが、絶縁層11、14に含まれる補強材もモジュールとして剛性向上に寄与している点は言うまでもない。
次に、図1に示したセンサ素子モジュールの製造工程を図2ないし図4を参照して説明する。図2ないし図4は、それぞれ、図1に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図2から説明する。図2は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図2(a)に示すように、厚さ例えば9μm(〜18μm)の金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば150μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図2(b)に示すように、金属箔22A上に厚さ例えば公称70μm(〜30μm)のFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図2(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図2(d)に示すように、両側の金属箔21A、22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これらを、配線パターン21、およびセンサ素子チップ41接続用のランドを含む配線パターン22にそれぞれ加工する。続いて、絶縁層11に、センサ素子チップ41の機能面(受光部41a)を外部に露出するための開口部11o(大きさは、例えば1mm角ないし2mm角)を例えばドリル加工やルータ加工を用いて形成する。
次に、図2(e)に示すように、絶縁層11上の所定の位置(開口部11oの縁に沿う位置)に、例えばディスペンサを用いて硬化前の接着樹脂52Aを適用する。以上の間、センサ素子チップ41の側では、その有する端子パッド(不図示)上に、あらかじめ突起電極51(材質は例えば金)をスタッド状に形設しておく。そして、突起電極51を伴ったセンサ素子チップ41を例えばフリップチップボンダを用いて、配線層22によるランドに位置合わせし圧接する(図2(f))。ここで、センサ素子チップ41の大きさは、例えば、開口部11oの大きさより各辺が0.2mm程度長い大きさである。圧接の後、その接続強度の向上のため、および接着樹脂52Aを硬化するため、加熱工程を行う。
以上により、図2(f)に示すように、センサ素子チップ41の受光部41aがのぞく開口部11oが絶縁層11に形成され、突起電極51によりセンサ素子チップ41が配線層22によるランド上に接続された状態の積層素材1が得られる。この積層素材1を用いる後の工程については図4で述べる。
次に、図3を参照して説明する。図3は、図1中に示した各構成のうち絶縁層12、13、14を中心とした部分の製造工程を示している。まず図3(a)に図示のものは、図2(a)から図2(d)に示した工程と同様の工程により得られる素材である(ただし、図示のように、開口部の形成はない)。すなわち、配線層24、絶縁層14、層間接続体33、配線層23は、それぞれ、図2中における配線層21、絶縁層11、層間接続体31、配線層22に相当する。
次に、図3(b)に示すように、配線層23上の所定位置に例えばスクリーン印刷により、層間接続体32となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば220μm、高さ例えば200μm)に形成する。この導電性組成物は、層間接続体31で使用のものと同一のものでよい。層間接続体32の印刷後これを乾燥させて硬化させる。なお、層間接続体32の配線層23に対する形成位置精度については、この時点での配線層23上への印刷により、その劣化要因がこの後にはほぼない。
次に、図3(c)に示すように、配線層23上に厚さ例えば公称40μm(〜50μm)のFR−4のプリプレグ13Aおよび公称70μm(〜100μm)のFR−4のプリプレグ12Aを積層して層間接続体32を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体32の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。以上により得られた素材を積層素材2とする。
なお、図3(c)に示すプリプレグ13A、12Aの積層前に、プリプレグ12Aについては、センサ素子チップ41を収めるべき大きさの開口部12oをあらかじめ形成しておく。開口部12oの形成によりプリプレグ12Aが有する補強材12aも、図示するように、その開口部12oの部分で除去される。このような補強材12aの除去は、埋設されるセンサ素子チップ41への積層時の当たりを回避し破壊に至るような応力発生を防止する上で好ましい。
次に、図4を参照して説明する。図4は、上記で得られた積層素材1、2を積層する配置関係を示す図である。図4に示すような配置で積層素材1、2を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、13Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、13Aの流動性により、センサ素子チップ41周りの空間にはプリプレグ12A、13Aが変形または進入し空隙は発生しない。また、層間接続体32は、配線層22に電気的に接続される。
図4に示す積層工程の後、上下両面上に所定パターンのはんだレジスト61、62の層を形成することにより、図1に示したようなセンサ素子モジュールを得ることができる。
変形例として、層間接続体31、32、33について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。あるいは、スルーホール形成およびその内壁に導電層をめっき形成することによる周知の層間接続体を設けることもできる。
また、外側の配線層21、24については、図4に示す最後の積層工程のあとで金属箔をパターニングして得るようにしてもよい。また、補強材12a、13a等としては、ガラスクロスのほかに、アラミドクロスやガラス不織布、アラミド不織布などとすることもできる。
さらに、図1に示したモジュールの変形例として、絶縁層および配線層をそれぞれ1層ずつ減じた構成も考えられる。具体的には、絶縁層14、配線層24を省略した構成である。このような構成のモジュールを形成するには、図3(a)に示す工程において、図示するような両面板に代えて金属箔を用意し、次に、図3(b)に示す工程において、この金属箔上に層間接続体32を印刷、形成するようし、その後は説明したようにプロセスを進めれば、可能である。
次に、本発明の別の実施形態に係るセンサ素子モジュールについて図5を参照して説明する。図5は、別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。
この実施形態のセンサ素子モジュールは、図1に示したものが有する構成要素に加え、絶縁層15(補強材15aを含有する)、配線層(配線パターン)25、26、スルーホール導電体323を有する。さらに、図1中に示した層間接続体32は、これに代えて、層間接続体321、同322に変更になっている。
この実施形態の、図1に示した実施形態との違いを概説すると以下のとおりである。このセンサ素子モジュールでは、図1中のセンサ素子チップ41より厚さの厚いセンサ素子チップ41A(受光部41Aaを有する)を埋設している。このセンサ素子チップ41Aが厚いのは、平面としての面積が比較的大きく(例えば7mm角ないし8mm角)、数十μmの厚さではそれ自体、強度が確保できないためである。したがって、それ自体で強度が確保できる、例えば数百μmの厚さになっている。これにより、センサ素子チップ41Aを搭載するモジュールとして、これを埋設するに十分な厚さ領域を確保するように構成を変化させている。副次的には、モジュールとして配線層数が増加しており、より複雑な回路構成に対応できる。
図6は、図5に示したセンサ素子モジュールの製造過程の一部を模式的に断面で示す工程図であり、絶縁層15、同12を中心とした部分の製造工程を示している。図6において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。
まず、図6(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)25A、26Aが積層された例えば厚さ300μmのFR−4の絶縁層15(補強材15aを含む)を用意し、その所定位置にスルーホール導電体を形成するための貫通孔72をあける。
次に、無電解めっきおよび電解めっきを行い、図6(b)に示すように、貫通孔72の内壁にスルーホール導電体323を形成する。続いて、図6(c)に示すように、金属箔25A、26Aを周知のフォトリソグラフィを利用して所定にパターニングし、配線層25、26を形成する。
次に、図6(d)に示すように、配線層25上の所定の位置に層間接続体322となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物(すでに説明したもの)のスクリーン印刷により形成する。続いて、図6(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層25側にプレス機を用い積層する。
この積層工程では、層間接続体322の頭部をプリプレグ12Aに貫通させる。なお、図6(e)における層間接続体322の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層25はプリプレグ12A側に沈み込んで位置する。
絶縁層15上にプリプレグ12Aを積層後、図6(e)に示すように、絶縁層15およびプリプレグ12Aの所定位置にセンサ素子チップ41A用の開口部71を例えばドリル加工やルータ加工により形成する。以上により得られた素材を積層素材3とする。
図7は、図5に示したセンサ素子モジュールの製造過程の別の一部を模式的に断面で示す工程図であり、上記で得られた積層素材3などを積層する配置関係を示す図である。図7において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。
図7中に示す、図示上側の積層素材2Aは、図4に示した積層素材2を多少変形したものである。すなわち、層間接続体32の代わりにこれより多少背の低い層間接続体321を形成し、層間接続体321はプリプレグ13Aに貫通させている。プリプレグ13A上にプリプレグ12Aを積層しない。また、図示下側の積層素材1Aは、図1に示した積層素材1に対して、実装されたセンサ素子チップ41Aとして厚いものに代えた構成のものである。ここで絶縁層11の開口部11oは、例えば、センサ素子チップ41Aの大きさより辺長で1mm〜2mm程度短い大きさである。そのほかの構成については、すでに説明した図中の参照符号の対応により自明である。
図7に示すような配置で各積層素材1A、3、2Aを積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、13Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、13Aの流動性により、センサ素子チップ41Aの周りの空間およびスルーホール導電体323内部の空間にはプリプレグ12A、13Aが変形進入し空隙は発生しない。また、配線層22、26は、層間接続体322、321にそれぞれ電気的に接続される。
図7に示す積層工程の後、外側の両面上にソルダーレジスト61、62の層を形成することにより、図5に示したようなセンサ素子モジュールを得ることができる。
なお、変形例として、中間の絶縁層15に設けられたスルーホール導電体323については、層間接続体331や同332と同様なものとするもできる。また、外側の配線層21、24については、図7に示す最後の積層工程のあとで金属箔をパターニングして得るようにしてもよい。
次に、本発明のさらに別の実施形態について図8を参照して説明する。図8は、さらに別の実施形態に係るセンサ素子モジュールの構成を模式的に示す断面図である。図6において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。
この実施形態は、図5に示したセンサ素子モジュールに対してさらにレンズユニット80を設けたものである。レンズユニット80を備えることで付加価値を高めることができる。また、レンズユニット80のレンズをセンサ素子チップ41Aの受光部41Aaに対して適切な位置に配置するように組み立てたモジュールとして、市場供給できる。
レンズユニット80は、レンズ保持部とレンズとを有し、レンズ保持部は、レンズの位置がセンサ素子チップ41Aの受光部41Aaから所望の間隔になるように保持する。レンズは、その光軸がセンサ素子チップ41Aの受光部41Aaの面に直交するように設けられていて、センサ素子チップ41Aが位置する側とは反対側からの光を導いて受光部41Aa上に像を結像させる。
1,1A…積層素材、2,2A…積層素材、3…積層素材、11…絶縁層、11A…プリプレグ、11o…開口部、12…絶縁層、12a…補強材、12A…プリプレグ、12o…埋設領域用開口部、13…絶縁層、13a…補強材、13A…プリプレグ、14…絶縁層、15…絶縁層、15a…補強材、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン、導電体パターン)、22A…金属箔(銅箔)、23…配線層(配線パターン)、24…配線層(配線パターン)、25,26…配線層(配線パターン)、25A,26A…金属箔(銅箔)、31,32,33…層間接続体(導電性組成物のスクリーン印刷によるバンプを由来とする)、41,41A…センサ素子チップ(固体撮像素子チップ)、41a,41Aa…受光部、51…突起電極(金スタッドバンプ)、52…接着樹脂、52A…接着樹脂(硬化前)、61,62…はんだレジスト、71…埋設領域用開口部、72…貫通孔、80…レンズユニット、321,322…層間接続体(導電性組成物のスクリーン印刷によるバンプを由来とする)、323…スルーホール導電体。

Claims (9)

  1. 開口部を有した絶縁層である第1の絶縁層と、
    前記第1の絶縁層の前記開口部上を含むように該第1の絶縁層に対して積層状に位置した絶縁層である第2の絶縁層と、
    前記第1の絶縁層と前記第2の絶縁層との間に挟設された導電体パターンと、
    機能面を有し、該機能面が前記第1の絶縁層の前記開口部からのぞくようにかつ該機能面を除き前記第2の絶縁層に空隙なく覆われるように前記第2の絶縁層中に埋め込まれて位置する、前記導電体パターン上に突起電極を介してフリップ接続されたセンサ素子チップと、
    前記突起電極を内部に含むように、前記センサ素子チップと前記第1の絶縁層との間に設けられた接着樹脂と、を具備し、
    前記第2の絶縁層が、前記センサ素子チップの前記機能面とは反対の側の面に対向して補強材を含有する絶縁層であること
    を特徴とするセンサ素子モジュール。
  2. 前記第2の絶縁層が、前記センサ素子チップが位置する水準の平面図における位置として、前記センサ素子チップが埋め込まれた領域を除き該領域以外の領域に第2の補強材を含有することを特徴とする請求項1記載のセンサ素子モジュール。
  3. 前記第2の絶縁層の前記補強材と前記第2の補強材との間には、配線層が設けられていないことを特徴とする請求項2記載のセンサ素子モジュール。
  4. 前記第2の絶縁層の、前記第1の絶縁層に対向する側とは反対の側の面上に設けられた第2の導電体パターンと、
    前記第2の絶縁層を貫通して前記導電体パターンの面と前記第2の導電体パターンの面との間に挟設され、かつ導電性組成物からなり、かつ貫通方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
    をさらに具備することを特徴とする請求項1記載のセンサ素子モジュール。
  5. 前記層間接続体が、前記導電体パターンの側より前記第2の導電体パターンの側でより太いことを特徴とする請求項4記載のセンサ素子モジュール。
  6. 前記第2の絶縁層の前記補強材と前記第2の補強材との間に設けられた配線層をさらに具備することを特徴とする請求項2記載のセンサ素子モジュール。
  7. 前記センサ素子チップが、固体撮像素子チップであり、該センサ素子チップの前記機能面に受光部が設けられていることを特徴とする請求項1記載のセンサ素子モジュール。
  8. 前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備することを特徴とする請求項4記載のセンサ素子モジュール。
  9. 前記センサ素子チップが、圧電変換素子チップまたはMEMSチップであることを特徴とする請求項1記載のセンサ素子モジュール。
JP2013260119A 2013-12-17 2013-12-17 センサ素子モジュール Expired - Fee Related JP5783236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013260119A JP5783236B2 (ja) 2013-12-17 2013-12-17 センサ素子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013260119A JP5783236B2 (ja) 2013-12-17 2013-12-17 センサ素子モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009205872A Division JP5446623B2 (ja) 2009-09-07 2009-09-07 センサ素子モジュール

Publications (2)

Publication Number Publication Date
JP2014103401A JP2014103401A (ja) 2014-06-05
JP5783236B2 true JP5783236B2 (ja) 2015-09-24

Family

ID=51025596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013260119A Expired - Fee Related JP5783236B2 (ja) 2013-12-17 2013-12-17 センサ素子モジュール

Country Status (1)

Country Link
JP (1) JP5783236B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157089A (ja) 2017-03-17 2018-10-04 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024188B2 (ja) * 2003-07-16 2007-12-19 大日本印刷株式会社 半導体チップ内蔵配線板の製造方法
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
JP2006156669A (ja) * 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2014103401A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP5168838B2 (ja) 多層プリント配線板及びその製造方法
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP2008226945A (ja) 半導体装置およびその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP5009576B2 (ja) 半導体装置の製造方法
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP2019040901A (ja) 回路基板
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5619372B2 (ja) 撮像素子モジュール
JP5446623B2 (ja) センサ素子モジュール
JP5298936B2 (ja) 撮像素子モジュール
US20140174805A1 (en) Printed circuit board and method of manufacturing the same
JP2007123774A (ja) プリント回路板、電子機器、およびプリント回路板の製造方法
JP2012142376A (ja) 素子搭載用基板、携帯機器、および素子搭載用基板の製造方法
JP5375292B2 (ja) 撮像素子モジュール、撮像素子モジュールの製造方法
JP5783236B2 (ja) センサ素子モジュール
JP5108253B2 (ja) 部品実装モジュール
JP5299106B2 (ja) 撮像素子モジュール
WO2011043102A1 (ja) 回路基板
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
JP5332834B2 (ja) 撮像素子モジュール
KR101603931B1 (ko) 캐리어 부재를 이용한 임베디드 타입 인쇄회로기판 제조 방법
JP5087302B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5783236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees