JP4961163B2

JP4961163B2 - 直流結合増幅回路

Info

Publication number: JP4961163B2
Application number: JP2006129048A
Authority: JP
Inventors: 信行清水
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2006-05-08
Filing date: 2006-05-08
Publication date: 2012-06-27
Anticipated expiration: 2026-05-08
Also published as: JP2007300583A

Description

本発明は、オーディオ向け半導体集積回路（例えば、大規模半導体集積回路、以下「ＬＳＩ」という。）等に用いられ、異なる電源電圧で動作する直流結合された２つの増幅回路を有する直流結合増幅回路、特に、その２つの増幅回路の動作点調整の技術に関するものである。

直流増幅回路は種々の回路等に使用され、この一例が下記の特許文献に記載されている。

特開平６−３１８８２５号公報

この特許文献１では、電源電圧や温度の変動に影響されない平衡出力を有する直流増幅回路の技術が記載されている。この直流増幅回路は、例えば、変調器の前段に設けられ、入力信号を増幅し、第１の出力電圧及び第２の出力電圧の電圧差として出力信号を変調器へ出力する直流増幅回路であって、前記入力信号の電圧レベルを電源電圧との間で分圧することにより基準電圧と実質的に等しい電圧レベルにする第１の分圧手段と、前記第１の分圧手段によって分圧された入力信号と前記第２の出力電圧とを入力し、前記第１の出力電圧として出力する第１の演算増幅器（以下「オペアンプ」という。）と、前記第１の分圧手段と実質的に等しい温度特性を有し、前記電源電圧を分圧して前記基準電圧を生成する第２の分圧手段と、前記基準電圧を入力し、前記第２の出力電圧として出力するボルテージホロア構成の第２のオペアンプとにより構成されている。

又、第１の電源系で動作する前置増幅回路（以下「プリアンプ」という。）と、第２の電源系で動作する電力増幅回路（以下「パワーアンプ」という。）系とにより構成される増幅器も知られている。この種の増幅器では、通常、両アンプの直流動作点が異なっているため、オーディオ用増幅器等、直流成分を増幅する必要がない場合は、交流結合を用いることが多い。

しかし、オーディオ帯域のような低周波では、交流結合のためのカップリング容量の値が大きくなるため、ＬＳＩに内蔵することはできない。従って、オーディオ向けＬＳＩでは、パッケージの端子数削減や外付け部品数削減のため、直流結合を用いている。

図２は、プリアンプとパワーアンプを直流結合した従来の直流結合増幅回路の構成例を示す回路図である。

この直流結合増幅回路は、第１の電源電圧Vdd1により動作し、入力電圧Vinを増幅して２つの出力電圧Vim,Vipを出力するプリアンプ１０と、第２の電源電圧Vdd2により動作し、その出力電圧Vim,Vipを増幅してスピーカ３１に与える２つの出力電圧Vop,Vomを出力するパワーアンプ２０とを有している。

プリアンプ１０は、抵抗１１及びオペアンプ（OP）１２により入力電圧Vinを増幅して出力電圧Vimを出力する回路と、抵抗１３，１５及びオペアンプ１４により出力電圧Vimを増幅して出力電圧Vipを出力する回路とにより構成されている。各オペアンプ１２，１４の＋側入力端子には、基準電圧Vcomが印加されている。

パワーアンプ２０は、特許文献１に記載された直流増幅回路と類似する回路構成であり、抵抗２１，２４、可変抵抗２２及びオペアンプ２３により出力電圧Vimを増幅して出力電圧Vopを出力する回路と、抵抗２５，２８、可変抵抗２６及びオペアンプ２７により出力電圧Vipを増幅して出力電圧Vcomを出力する回路とにより構成されている。各オペアンプ２３，２７の＋側入力端子には、基準電圧Vcomが印加されている。可変抵抗２２，２６の抵抗値Ｒ２２，Ｒ２６は、制御レジスタ３０の出力信号により変えられる。

図３は、図２の直流結合増幅回路の動作を示す信号波形図である。
プリアンプ１０の直流動作点の基準電圧Vcomと、パワーアンプ２０の直流動作点の基準電圧Vodcとしては、信号振幅を大きくとったほうが信号対雑音比（Ｓ／Ｎ比）やパワーの点で有利なので、通常、電源電圧Vdd1,Vdd2の１／２付近に設定される。従って、両電源電圧Vdd1,Vdd2が異なる場合、動作レベルをシフトする必要がある。そこで、図２のパワーアンプ２０では、オペアンプ２３，２７を２入力の反転加算回路構成とし、一方の入力端子に信号を入力し、他方の入力端子はグランドに接続することにより、負の基準電圧−Vcomを加算して出力レベルをシフトさせている。シフト量は、可変抵抗２２，２６の抵抗値Ｒ２２，Ｒ２６を変化させることにより調整される。

しかしながら、従来の図２の直流結合増幅回路では、次の（ａ）、（ｂ）のような課題があった。

（ａ）図２の回路構成では、パワーアンプ２０の直流動作点がプリアンプ１０の直流動作点の基準電圧Vcomに依存している。そのため、２つの電源電圧Vdd1,Vdd2に合わせてレベルシフト用の抵抗値Ｒ２２，Ｒ２６を変える必要があり、異なる電源電圧Vdd1,Vdd2に対応させる場合は、例えば制御レジスタ３０を設け、使用電圧に応じて抵抗切り替えの情報を外部より制御レジスタ３０に書き込む必要があり、不利不便であった。

（ｂ）パワーアンプ２０の電源として電池を使う場合、放電と共に電池電圧が低下してパワーアンプ２０の電源電圧Vdd2も変化する。そのため、電池電圧に応じてそのときの最大パワーを得られるようにするためには、レベルシフト用抵抗値Ｒ２２，Ｒ２６を電源電圧Vdd2によって変化させる制御（即ち、電源電圧Vdd2を測定して抵抗切り替えを行うという制御）が必要であり、回路構成が複雑化するという課題があった。

請求項１に係る発明の直流結合増幅回路は、第１の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、第２の電源電圧及び前記直流動作レベルが入力され、前記第２の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第２の電源電圧で動作し、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第２の増幅回路とを備え、前記第２の電源電圧により、前記第１の入力端子から入力される電圧のレベルシフト量を変化させるようにしている。

請求項２、３に係る発明の直流結合増幅回路は、第１の電源電圧で動作し、第１の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、第２の直流動作レベルと第２の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、シフト電流を選択して出力するシフト電流選択回路と、前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第１の直流動作レベルに基づき、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第２の直流動作レベルに対応した電圧を出力する第２の増幅回路とを備え、前記第２の増幅回路の前記第２の直流動作レベルが前記基準レベルを超えるまで、前記シフト電流選択回路から出力される前記シフト電流を単調に変化させるようにしている。

請求項１に係る発明によれば、シフト電流発生回路を設け、第２の電源電圧によりレベルシフト量を変化させるようにしたので、第１の増幅回路の直流動作レベルに対して、第２の増幅回路の直流動作レベルの依存性が少なくなり、第２の電源電圧に対応した最大パワーが出力可能となる。更に、抵抗素子を少なくしてトランジスタにより第２の増幅回路を構成できるので、直流結合増幅回路の形成面積を小さくできる。

請求項２、３に係る発明によれば、第２の増幅回路の直流動作レベルが基準レベルを超えるまでシフト電流選択回路から出力されるシフト電流を単調に変化させるようにしたので、第１の増幅回路の直流動作レベルに対して、第２の増幅回路の直流動作レベルの依存性が少なくなり、第２の電源電圧に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、制御信号によりシフト電流選択回路を非動作状態にすれば、消費電流の増加を短時間の調整時のみに抑えることが可能となる。

本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。

（実施例１の構成）
図１は、本発明の実施例１を示す直流結合増幅回路の回路図である。

この直流結合増幅回路は、例えば、従来の図２と同様に、オーディオ向けＬＳＩに搭載されてスピーカ７１を駆動する回路であり、第１の増幅回路（例えば、プリアンプ）４０と、このプリアンプ４０に直流結合された第２の増幅回路（例えば、パワーアンプ）５０と、このパワーアンプ５０に入力するためのシフト電圧Vsftを発生するシフト電圧発生回路６０とを有している。

プリアンプ４０は、従来の図２と同様に、第１の電源電圧Vdd1により動作し、入力電圧Vinを増幅して２つの出力電圧Vim,Vipを出力する回路であり、入力電圧Vinを入力する入力及び帰還用の抵抗４１と、この抵抗４１による分圧電圧を−側入力端子に入力するオペアンプ（OP)４２とを有している。オペアンプ４２は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗４１の一部を介して−側入力端子に帰還接続され、その出力端子から増幅された出力電圧Vimをパワーアンプ５０へ出力する回路である。

オペアンプ４２の出力端子には、入力抵抗４３を介して後段のオペアンプ４４の−側入力端子が接続されている。オペアンプ４２は、＋側入力端子に基準電圧Vcomが印加され、出力端子が帰還抵抗４５を介して−側入力端子に帰還接続され、前段の出力電圧Vimを増幅してその出力端子から増幅された出力電圧Vipをパワーアンプ５０へ出力する回路である。

パワーアンプ５０は、２つの電圧入力端子を持つと共に、新たに追加されたシフト電圧発生回路６０から与えられるシフト電圧Vsftを加算して、スピーカ７１を駆動するための２つの出力電圧Vop,Vomを出力する回路である。

このパワーアンプ５０は、出力電圧Vimを入力する抵抗値Ｒ５１の入力抵抗５１と、シフト電圧Vsftを入力する抵抗値Ｒ５２（＝ＲＢ）の入力抵抗５２とを有し、この入力抵抗５１，５２に、オペアンプ５３の−側入力端子が接続されている。オペアンプ５３は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値Ｒ５４（＝ＲＢ）の帰還抵抗５４を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vopをスピーカ７１へ出力する回路である。

更に、このパワーアンプ５０には、出力電圧Vipを入力する抵抗値Ｒ５５の入力抵抗５５と、シフト電圧Vsftを入力する抵抗値Ｒ５６（＝ＲＢ）の入力抵抗５６とを有し、この入力抵抗５５，５６に、後段のオペアンプ５７の−側入力端子が接続されている。オペアンプ５７は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値Ｒ５８（＝ＲＢ）の帰還抵抗５８を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vomをスピーカ７１へ出力する回路である。

シフト電圧発生回路６０は、２入力の反転加算回路として動作し、その加算入力端子の一方にパワーアンプ５０の第２の電源電圧Vdd2が印加され、他方がグランドに接続され、加算したシフト電圧Vsftをパワーアンプ５０へ出力する回路である。このシフト電圧発生回路６０は、第２の電源電圧Vdd2を分圧する抵抗値Ｒ６１（＝２＊ＲＢ）の分圧抵抗６１及び抵抗値Ｒ６２（＝２＊ＲＢ）の分圧抵抗６２からなる抵抗分圧回路と、その分圧電圧が−側入力端子に入力されるオペアンプ６３と、このオペアンプ６３の−側入力端子及び出力端子に接続された抵抗値Ｒ６４（＝ＲＢ）の帰還抵抗６４とにより構成され、そのオペアンプ６３の＋側入力端子に基準電圧Vcomが印加されている。

（実施例１の動作）
図１の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電圧発生回路６０から出力されるシフト電圧Vsftにより、パワーアンプ５０でシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。

次に、パワーアンプ５０及びシフト電圧発生回路６０の動作を数式を用いて説明する。先ず、シフト電圧発生回路６０から出力されるシフト電圧Vsftは、式（１）で表せる。
Vsft＝−R64＊｛（Vdd2−Vcom）／R61＋（−Vcom／R62）｝＋Vcom （１）
抵抗値の比をＲ６１：Ｒ６２：Ｒ６４＝２：２：１と設定すると、式（１）は式（２）のようになる。
Vsft＝（−１／２）＊Vdd2＋２＊Vcom （２）
一方、パワーアンプ５０の出力直流レベルは、Vip＝Vim＝Vcomより、式（３）で表せる。
Vop＝Vcom−（Vsft−Vcom）＊（R54／R52）（３）
ここで、抵抗値をＲ５４＝Ｒ５２＝ＲＢと設定し、シフト電圧Vsftを式（３）に代入すると、出力電圧Vopは式（４）のようになり、基準電圧Vcomによらず、電源電圧Vdd2の半分になる。同様に、パワーアンプ５０の出力電圧Vomも同じ値となる。
Vop＝（１／２）＊Vdd2 （４）

（実施例１の効果）
本実施例１によれば、シフト電圧発生回路６０を設けたことにより、プリアンプ４０おける基準電圧Vcomの直流レベルによらず、パワーアンプ５０は電源電圧Vdd2の１／２の点が直流動作点になるため、自動的にパワーアンプ５０の電源電圧Vdd2に対応した最大パワーが出力可能となる。

（実施例２の構成）
図４は、本発明の実施例２を示す直流結合増幅回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の直流結合増幅回路では、実施例１のパワーアンプ５０及びシフト電圧発生回路６０に代えて、これとは構成の異なるパワーアンプ５０Ａと、このパワーアンプ５０Ａの入力側にシフト電流Id2,Id3を流すシフト電流発生回路８０とが設けられている。

パワーアンプ５０Ａは、実施例１のパワーアンプ５０において、オペアンプ（OP)５３，５７の入力抵抗５２，５６を削除し、これに代えて、シフト電流発生回路８０により発生されるシフト電流Id3,Id2をオペアンプ５３，５８の−側入力端子に流す構成になっている。つまり、パワーアンプ５０Ａの入力は、電圧入力と電流入力となっており、電圧入力としてプリアンプ４０の出力電圧Vim,Vipが入力され、電流入力としてシフト電流発生回路６０のシフト電流Id3,Id2が入力される構成になっている。

シフト電流発生回路８０は、第２の電源電圧Vdd2を分圧する抵抗値Ｒ８１（＝Ｒ０）の分圧抵抗８１及び抵抗値Ｒ８２（＝Ｒ０）の分圧抵抗８２からなる抵抗分圧回路と、その分圧電圧が＋側入力端子に入力されるオペアンプ（OP)８３とを有している。オペアンプ８３の−側入力端子には、基準電圧Vcomが印加され、このオペアンプ８３の出力端子に、２出力のカレントミラーとして動作する３つのMOSFET８４〜８６のゲートが接続されている。

３つのMOSFET８４〜８６のうち、MOSFET８４は、トランジスタサイズ（ｍ）が２であり、電流Id1が流れ込むドレインがオペアンプ８３の出力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。MOSFET８５は、トランジスタサイズ（ｍ）が１であり、シフト電流Id2が流れ込むドレインがオペアンプ５７の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。更に、MOSFET８６は、トランジスタサイズ（ｍ）が１であり、シフト電流Id3が流れ込むドレインがオペアンプ５３の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。

（実施例２の動作）
図４の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流発生回路８０により発生されるシフト電流Id3,Id2により、パワーアンプ５０Ａでシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。

次に、パワーアンプ５０Ａ及びシフト電流発生回路８０の動作を数式を用いて説明する。

シフト電流発生回路８０のMOSFET８４に流れる電流Id1は、オペアンプ８３の＋側入力端子の電圧が基準電圧Vcomに等しくなるように帰還がかかっているため、式（５）のようになる。
Id1＝（Vdd2−Vcom）／R81＋（−Vcom ）／R82 （５）
ここで、抵抗８１，８２の抵抗値をＲ８１＝Ｒ８２＝Ｒ０と設定すると、電流Id1は式（６）で表せる。
Id1＝（１／R0）＊（Vdd2−２＊Vcom ）（６）
２つのMOSFET８５，８６を流れるシフト電流Id2,Id3 は、電流Id1の１／２となるよう、MOSFET８５と８６は同サイズｍ＝１であり、このMOSFET８５と８６を２つ並列に接続してあるので、シフト電流Id2,Id3は式（７）のようになる。
Id2＝Id3＝（１／R0）＊（Vdd2／２−Vcom ）（７）
このシフト電流Id3,Id2がパワーアンプ５０を構成するオペアンプ５３，５７の−側入力端子に流れ込むようになっているため、パワーアンプ５０から出力される出力電圧Vopの直流出力レベルは、式（８）のようになる。
Vop ＝ R54＊Id3＋Vcom （８）
抵抗５４の抵抗値をＲ５４＝Ｒ０と設定し、シフト電流Id3の式を式（８）に代入すると、出力電圧Vopは式（９）のようになり、出力電圧Vopは基準電圧Vomによらず、電源電圧Vdd2の半分になる。同様に、出力電圧Vomも同じ値となる。
Vop＝Vdd2／２（９）

（実施例２の効果）
本実施例２によれば、シフト電流発生回路８０を設けたことにより、プリアンプ４０における基準電圧Vcomの直流レベルによらず、パワーアンプ５０Ａは電源電圧Vdd2の１／２の点が直流動作点になる。そのため、自動的にパワーアンプ５０Ａの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、構成素子としてMOSFET８４〜８６を利用し、実施例１に比べて抵抗素子が少なくなるので、多くの製造プロセスではレイアウト面積を小さくできるという利点がある。

（実施例３の構成）
図５は、本発明の実施例３を示す直流結合増幅回路の回路図であり、実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。

本実施例３の直流結合増幅回路では、実施例２のシフト電圧発生回路６０に代えて、これとは構成の異なるシフト電流選択回路９０を設けている。即ち、パワーアンプ５０Ａの入力は、実施例２と同様に、電圧入力と電流入力となっており、電圧入力としてプリアンプ４０の出力電圧Vim,Vipが入力され、電流入力としてシフト電流選択回路９０により選択されるシフト電流Ip,Imが入力される構成になっている。

シフト電流選択回路９０は、パワーアンプ５０Ａのバッテリ（BTL）出力の平均電圧Vocを求める分圧抵抗９１，９２からなる抵抗分圧回路と、活性化信号actによりオン状態になるスイッチ９３を介して第２の電源電圧Vdd2より比較用の基準電圧Vrefを生成する分圧抵抗９４，９５からなる抵抗分圧回路と、活性化信号actにより動作して平均電圧Vocと基準電圧Vrefを比較する比較回路であるコンパレータ（COMP)９６と、イネーブル信号enにより動作し、所定のタイミングで制御信号である活性化信号actを出力すると共にコンパレータ９６の比較結果に基づき選択信号rselを出力する制御ロジック回路９７と、選択信号rselにより抵抗値Ｒ９８，Ｒ９９が切り替えられてシフト電流Im,Ipを変化させる可変抵抗９８，９９とにより構成されている。

制御ロジック回路９７及び可変抵抗９８，９９により、制御手段が構成されている。可変抵抗９８，９９は、例えば、複数の抵抗をスイッチ素子により選択することにより、抵抗値Ｒ９８，Ｒ９９を変えるような構成になっている。

（実施例３の動作）
図５の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流選択回路９０により選択されるシフト電流Ip,Imにより、パワーアンプ５０Ａでシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。

図６は、図５のシフト電流選択回路９０の動作を示す波形図である。
制御ロジック回路９７に与えられるイネーブル信号enは、パワーアンプ５０Ａの動作／非動作を指定する信号であり、例えば、“Ｈ”の時にパワーアンプ５０Ａが動作するものとする。

イネーブル信号enが“Ｈ”になると、制御ロジック回路９７からの活性化信号actにより、スイッチ９３がオン状態になって基準電圧生成用の分圧抵抗９４，９５が動作状態になると共に、コンパレータ９６が動作状態になる。又、制御ロジック回路９７から出力される選択信号rselにより、初期値として抵抗９８，９９の抵抗値Ｒ９８，Ｒ９９の最大を選択するようになっているものとする。

パワーアンプ５０Ａでのレベルシフト量ΔＶは、出力電圧Vop側を例にとると、式（１０）で与えられ、抵抗９９の抵抗値Ｒ９９に反比例する。
ΔＶ＝R54＊Ip＝R54＊（Vcom／R99）（１０）
但し、R54；抵抗５４の抵抗値

パワーアンプ５０Ａ及びコンパレータ９６の動作が安定する時間を待った後、制御ロジック回路９７はコンパレータ９６の比較結果を調べ、（平均電圧Voc＜基準電圧Vref）であれば、選択信号rselを変化させて抵抗値Ｒ９９を下げることにより、レベルシフト量ΔＶを増やす。この動作を（平均電圧Voc＞基準電圧Vref）となるまで繰り返す。

（平均電圧Voc＞基準電圧Vref）になれば、制御ロジック回路９７による調整動作が終了し、選択信号rselはその値を保持し、活性化信号actが“Ｌ”となってコンパレータ９６が非動作状態になると共に、スイッチ９３のオフ状態により基準電圧発生用の分圧抵抗９４，９５が非動作状態になる。

（実施例３の効果）
本実施例３によれば、シフト電流選択回路９０を設けたことにより、プリアンプ４０における基準電圧Vcomの直流レベルによらず、パワーアンプ５０Ａは比較用基準電圧Vref付近が直流動作点になるため、基準電圧VrefをVdd2／２近くに設定しておくことにより、自動的にパワーアンプ５０Ａの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、活性化信号actによりスイッチ９３をオフ状態にして、コンパレータ９６及び分圧抵抗９４，９５を非動作状態にすることにより、消費電流の増加を短時間の調整時のみに抑えることが可能となる。

（変形例）
本発明は、図示の実施例１〜３の構成に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。

（ａ）実施例３において、コンパレータ９６による比較動作は、パワーアンプ５０Ａを動作状態とした時に行うようになっているが、これに限定されない。例えば、動作中でも平均電圧Vocは直流レベルであるので、ある時間間隔で調整動作させることにより、長時間、パワーアンプ５０Ａが継続動作をする場合でも、最適動作点を保持させることが可能である。

（ｂ）本発明の直流結合増幅回路は、オーディオ向けＬＳＩの用途に限定されず、種々の回路等に適用できる。

本発明の実施例１を示す直流結合増幅回路の回路図である。従来の直流結合増幅回路の構成例を示す回路図である。図２の直流結合増幅回路の動作を示す信号波形図である。本発明の実施例２を示す直流結合増幅回路の回路図である。本発明の実施例３を示す直流結合増幅回路の回路図である。図５のシフト電流選択回路の動作を示す波形図である。

符号の説明

４０プリアンプ
５０，５０Ａパワーアンプ
６０シフト電圧発生回路
８０シフト電流発生回路
９０シフト電流選択回路

Claims

第１の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、
第２の電源電圧及び前記直流動作レベルが入力され、前記第２の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、
前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第２の電源電圧で動作し、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第２の増幅回路と、
を有することを特徴とする直流結合増幅回路。
第１の電源電圧で動作し、第１の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、
第２の直流動作レベルと第２の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、前記第２の直流動作レベルが前記基準レベルを超えるまで単調に変化するシフト電流を選択して出力するシフト電流選択回路と、
前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第１の直流動作レベルに基づき、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第２の直流動作レベルに対応した電圧を出力する第２の増幅回路と、
を有することを特徴とする直流結合増幅回路。
前記シフト電流選択回路は、
前記第２の直流動作レベルを検出する第１の抵抗分圧回路と、
前記第２の電源電圧から前記基準レベルの電圧を生成する第２の抵抗分圧回路と、
前記第２の直流動作レベルと前記基準レベルとを比較して前記比較結果を出力する比較回路と、
前記比較結果に基づき、前記第２の直流動作レベルが前記基準レベルを超えるまで単調に変化する前記シフト電流を選択して出力する制御手段と、
を有することを特徴とする請求項２記載の直流結合増幅回路。