JP4307157B2

JP4307157B2 - Ｂｔｌアンプシステム

Info

Publication number: JP4307157B2
Application number: JP2003180629A
Authority: JP
Inventors: 勝己宮崎
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-06-25
Filing date: 2003-06-25
Publication date: 2009-08-05
Anticipated expiration: 2023-06-25
Also published as: US20040263243A1; KR20050001317A; CN1578126A; CN1578126B; US7095275B2; TWI287351B; JP2005020232A; TW200501560A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＢＴＬ（Balanced Transformer Less）アンプに関するものであり、特に、そのオフセット電圧の補正に関するものである。
【０００２】
【従来の技術】
２つの増幅回路を互いに逆相で駆動してそれぞれの出力端子間から単独使用時の倍の振幅の出力を得ようとする増幅方式はＢＴＬ（Balanced Transformer Less）と呼ばれ、その方式を用いた増幅器はＢＴＬアンプと呼ばれる（例えば特許文献１）。
【０００３】
【特許文献１】
特開平５−３３５８５０号公報（第２−３頁、第１−３図）
【０００４】
【発明が解決しようとする課題】
通常、ＢＴＬアンプを構成するオペアンプは、差動対回路やカレントミラー回路などのトランジスタ対を含んでおり、その動作特性はトランジスタ対の電気的特性のマッチングに大きく依存する。オペアンプの入力電圧をゼロにしたとき、出力電圧もゼロになるのが理想的であるが、例えばオペアンプを構成するトランジスタ対が特性のミスマッチを有していると出力電圧はゼロにならない。つまり、出力オフセット電圧（入力電圧をゼロにしたときに出力に現れる電圧）が発生してしまう。
【０００５】
一方、ＩＣの低コスト化を図るために半導体装置構造のＭＯＳデバイス化が進んでいる。しかしＭＯＳトランジスタは、バイポーラトランジスタに比べて電気的特性のばらつきが大きく、ＭＯＳトランジスタ対を使用したオペアンプは出力オフセット電圧および入力オフセット電圧（出力電圧がゼロになるときの入力電圧）が生じやすい。そのため、ＢＴＬアンプを構成するオペアンプとして、低コスト化を図る目的でＭＯＳトランジスタ対を使用したオペアンプを採用した場合、当該ＢＴＬアンプがオフセット電圧を発生することが懸念される。オフセット電圧が発生すると、その影響によるＢＴＬアンプの次段回路へ悪影響や、無信号入力時に不可に意図しない電流が流れてしまうという問題が生じる場合がある。
【０００６】
ＭＯＳトランジスタのオフセット電圧の発生を抑制する手法としては、出荷テスト時のザッピングの実行、キャパシタを用いたオフセットキャンセラの使用、ＭＯＳデバイスを含むシステム全体でのオフセット電圧を補正するためのキャリブレーションの実行等が挙げられる。出荷テスト時のザッピングによる手法は、テストコストおよびチップサイズの増大を伴うため、ＭＯＳデバイスの利点である低コスト化の妨げとなる。また、キャパシタを用いたオフセットキャンセラを使用する場合、トリミング量の安定した保持が困難であり、厳しい使用条件（高温、大電流、負電圧）で使用されるＭＯＳデバイスには不向きである。よって、低コスト化を実現し、且つ、安定したオフセット電圧の補正を実現するためには、システム全体としてのキャリブレーションが有効である。
【０００７】
本発明は以上のような課題を解決するためになされたものであり、安定したオフセット電圧の補正を低コストで実現するＢＴＬアンプシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るＢＴＬアンプシステムは、第１入力端子と第２入力端子間の電圧差を増幅し第１出力電圧として出力する差動増幅器、並びに、前記第１出力電圧を反転し第２出力電圧として出力する反転増幅器を有するＢＴＬアンプと、前記第１および第２入力端子に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路と、前記第１および第２入力端子に前記補正用入力電圧が印加されたときの前記第１出力電圧および前記第２出力電圧の各々である第１補正用出力電圧と第２補正用出力電圧とを比較するコンパレータと、前記コンパレータの出力信号に基づき、前記第１補正用出力電圧と前記第２補正用出力電圧との差が最小になるように、前記反転増幅器の出力基準電圧を調整することでオフセット調整を行う基準電圧調整回路とを備える。
【０００９】
【発明の実施の形態】
本発明の説明に先立ち、まず、マスタスレーブ型ＢＴＬアンプについてより詳細に説明する。図４は、従来のマスタスレーブ型ＢＴＬアンプの回路図である。ＢＴＬアンプ１００は、マスタ側の差動増幅器１１、スレーブ側の反転増幅器１２、出力基準電圧生成回路１３とから構成される。差動増幅器１１および反転増幅器１２それぞれの出力基準電圧入力端子Ｔ５，Ｔ６には、出力基準電圧生成回路１３が生成する出力基準電圧Ｖ_rが入力される。
【００１０】
差動増幅器１１は、第１入力端子Ｔ１および第２入力端子Ｔ２のそれぞれに印加される第１外部入力電圧Ｖ_I1と第２外部入力電圧Ｖ_I2との電圧差を増幅する。そして増幅した電圧を、出力基準電圧Ｖ_rを基準に第１出力端子Ｔ３へ第１出力電圧Ｖ_O1として出力する。反転増幅器１２は第１出力電圧Ｖ_O1を、出力基準電圧Ｖ_rを基準に反転し、第２出力端子Ｔ４へ第２出力電圧Ｖ_O2として出力する。その結果、第１出力端子Ｔ３と第２出力端子Ｔ４との間に、差動増幅器１１単独使用時の倍の振幅の出力が得られる。
【００１１】
図４に示すように差動増幅器１１は、オペアンプ（演算増幅器）Ａ１およびＡ２によるボルテージフォロア、オペアンプＡ３および抵抗素子Ｒ１〜Ｒ４による差動増幅回路、並びに、オペアンプＡ４および抵抗素子Ｒ５，Ｒ６による反転増幅回路から成る。反転増幅器１２は、オペアンプＡ５および抵抗素子Ｒ７，Ｒ８から成る。出力基準電圧生成回路１３は、電源−グラウンド間の電圧を所定の分圧比（例えば１／２）で分圧する抵抗素子Ｒ９，Ｒ１０とオペアンプＡ６によるボルテージフォロアとから成る。
【００１２】
ＢＴＬアンプ１００の出力オフセット電圧ΔＶ_Oは、抵抗Ｒ７，Ｒ８の抵抗値Ｒ₇，Ｒ₈、出力基準電圧Ｖ_rを用いて、次の式で与えられる。
【００１３】
【数１】

【００１４】
この式において、Ｖ_OF1は入力電圧がゼロ（Ｖ_I1＝Ｖ_I2）のときの第１出力電圧Ｖ_O1であり、εはオペアンプＡ５の入力オフセット電圧である。つまり、Ｖ_OF1−Ｖ_r＋ε＝０とならない場合に出力オフセット電圧が発生する。なお、理想的なＢＴＬアンプ１００の場合は、Ｖ_OF1＝Ｖ_r且つε＝０であるので、このときΔＶ_O＝０となってオフセット電圧は生じない。
【００１５】
＜実施の形態１＞
図１は、本発明に係るＢＴＬアンプシステムの構成を示す図である。本システムは、マスタスレーブ型ＢＴＬアンプ１０、入力切替回路２０、内部基準電圧源３０、コンパレータ３１、可変電流源制御部３２、可変電流源３３、起動管理回路３４を備えている。図１のＢＴＬアンプ１０において、図４のＢＴＬアンプ１００が有するものと同様の要素には同一符号を付してある。
【００１６】
ＢＴＬアンプ１０は、反転増幅器１２の出力基準電圧入力端子Ｔ６と出力基準電圧生成回路１３との間に接続した抵抗素子Ｒ１１を有しており、そのことを除いて図４に示したＢＴＬアンプ１００と同様の構成を有している。マスタ側の差動増幅器１１、スレーブ側の反転増幅器１２、出力基準電圧生成回路１３の回路構成は上述したとおりであるので、ここではそれらについての詳細な説明は省略する。当該ＢＴＬアンプシステムは、ＢＴＬアンプ１０のオフセット電圧の補正（以下「オフセット補正」と称する）を行う機能を有するものである。
【００１７】
入力切替回路２０は、スイッチ回路２１〜２４およびインバータ２５により構成され、可変電流源制御部３２によって制御される。第１入力端子Ｔ１は、スイッチ回路２１を介して第１外部入力電圧Ｖ_I1が入力される第１外部入力端子Ｔ７に接続する。第２入力端子Ｔ２は、スイッチ回路２２を介して第２外部入力電圧ＶＩ２が入力される第２外部入力端子Ｔ８に接続する。また、第１入力端子Ｔ１および第２入力端子Ｔ２は、それぞれスイッチ回路２３およびスイッチ回路２４を介して、共に内部基準電圧源３０に接続する。
【００１８】
スイッチ回路２１，２２には、スイッチ回路２３，２４に入力される制御信号をインバータ２５で反転したものが入力される。従って、スイッチ回路２１，２２がオンのときスイッチ回路２３，２４はオフになり、スイッチ回路２１，２２がオフのときスイッチ回路２３，２４がオンになる。つまり、入力切替回路２０は、第１入力端子Ｔ１および第２入力端子Ｔ２にそれぞれ第１外部入力電圧Ｖ_I1および第２外部入力電圧Ｖ_I2を印加するか、あるいは内部基準電圧源３０が発生する補正用入力電圧を印加するかを切り替える。即ち、入力切替回路２０および内部基準電圧源３０は、第１入力端子Ｔ１および第２入力端子Ｔ２に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路として機能する。可変電流源制御部３２は、ＢＴＬアンプ１０のオフセット補正を実行するときに、第１入力端子Ｔ１および第２入力端子Ｔ２に内部基準電圧源３０からの補正用入力電圧を印加するよう、入力切替回路２０を制御する。なお、補正用基準電圧は安定した直流電圧であれば任意の値でよいが、その値は、当該ＢＴＬアンプ１０が組み込まれる機器のシステム電圧に応じて適当な値に定めることが望ましい。
【００１９】
コンパレータ３１は、第１入力端子Ｔ１および第２入力端子Ｔ２のそれぞれに補正用入力電圧が印加されている間（即ちオフセット補正が実行されている間）の、第１出力端子Ｔ３の電圧（第１出力電圧Ｖ_O1）および第２出力端子Ｔ４の電圧（第２出力電圧Ｖ_O2）とを比較し、その比較結果を示す比較結果信号を可変電流源制御部３２に出力する。ここで、本明細書においては、第１入力端子Ｔ１および第２入力端子Ｔ２のそれぞれに補正用入力電圧が印加されたときの、第１出力電圧Ｖ_O1を「第１補正用出力電圧」と称し、同じく第２出力電圧Ｖ_O2を「第２補正用出力電圧」と称する。また本実施の形態においては、コンパレータ３１が出力する比較結果信号は、第２補正用出力電圧が第１補正用出力電圧よりも大きいときはＬ（Ｌｏｗ）レベルになり、第１補正用出力電圧が第２補正用出力電圧よりも大きいときはＨ（Ｈｉｇｈ）レベルになるとする。
【００２０】
当該ＢＴＬアンプシステムがオフセット補正を実行するタイミングは、起動管理回路３４によって管理される。本実施の形態では、起動管理回路３４は電源電圧をモニタしており、電源の投入を検出したときに、オフセット補正の実行を許可する。起動管理回路３４は、オフセット補正の実行の許可にあたり、可変電流源制御部３２へ補正許可信号を送信する。
【００２１】
可変電流源制御部３２には、コンパレータ３１からの比較結果信号、起動管理回路３４からの起動許可信号および所定のクロック信号が入力される（クロック信号は可変電流源制御部３２が内蔵する分周器３２ａにより分周されて入力される）。可変電流源制御部３２は、起動許可信号が入力されると、比較結果信号およびクロック信号に基づいて、入力切替回路２０および可変電流源３３を制御し、ＢＴＬアンプ１０のオフセット補正を実行する。
【００２２】
可変電流源３３は、２^N，２^N-1，・・・，２，１と重み付けされた２組の定電流源群を有している。Ｎは可変電流源制御部３２が可変電流源３３を制御するために出力するディジタル信号（以下「ディジタル制御信号」）の分解能（ビット数）である。可変電流源３３は、可変電流源制御部３２からのＮビットのディジタル制御信号に応じてＮ個の定電流源それぞれをオン／オフすることにより抵抗素子Ｒ１１に流す電流の大きさおよび方向を制御し、反転増幅器１２の出力基準電圧入力端子Ｔ６の電圧を変化させる。反転増幅器１２の出力基準電圧は、出力基準電圧入力端子Ｔ６の電圧により定められる。よって、可変電流源制御部３２が可変電流源３３を制御することにより第２出力電圧Ｖ_O2（第２補正用出力電圧を含む）の制御が可能である。
【００２３】
可変電流源制御部３２は、コンパレータ３１の比較結果信号に基づき、第１補正用出力電圧と第２補正用出力電圧との差が最小になるように、可変電流源３３を制御して抵抗素子Ｒ１１に流す電流を調整して、出力基準電圧入力端子Ｔ６の電圧を調整する。その結果、ＢＴＬアンプ１０のオフセット電圧は補正される。即ち、抵抗素子Ｒ１１、可変電流源制御部３２および可変電流源３３は、基準電圧調整回路として機能する。
【００２４】
ここで、本実施の形態のオフセット補正の理論を説明する。図１に示したＢＴＬアンプ１０の出力オフセット電圧ΔＶ_Oは、抵抗Ｒ７，Ｒ８の抵抗値Ｒ₇，Ｒ₈、出力基準電圧Ｖ_r、抵抗素子Ｒ１１の降下電圧Ｖ_R11を用いて次の式で与えられる。
【００２５】
【数２】

【００２６】
Ｖ_OF1はＢＴＬアンプ１０の入力電圧がゼロ（Ｖ_I1＝Ｖ_I2）のときの第１出力電圧Ｖ_O1であり、εはオペアンプＡ５の入力オフセット電圧である。つまり、Ｖ_OF ₁−Ｖ_r＋Ｖ_R11＋ε＝０のとき、ＢＴＬアンプ１０のオフセット電圧は生じない。本実施の形態では、可変電流源制御部３２が、コンパレータ３１の比較結果信号に基づき可変電流源３３を制御して、出力オフセット電圧ΔＶ_Oの大きさが最小になるようにＶ_R11を調整する。それによって、Ｖ_OF1−Ｖ_r＋Ｖ_R11＋εの絶対値が最小になるように、Ｖ_R11の値が調整される。
【００２７】
以下、本実施の形態に係るＢＴＬアンプシステムのオフセット補正動作を説明する。図２は、当該オフセット補正動作を説明するためのタイミング図である。まず、タイミングｔ₀で電源が投入され、続くタイミングｔ₁で電源電圧が所定のレベルに達すると起動管理回路３４は当該電源投入を検出する。電源投入を検出した起動管理回路３４は、オフセット補正の実行を許可し、可変電流源制御部３２へ補正許可信号を送信する。
【００２８】
可変電流源制御部３２は補正許可信号を受け取ると、入力切替回路２０を制御してスイッチ回路２１，２２をオフ、スイッチ回路２３，２４をオンにし、第１入力端子Ｔ１および第２入力端子Ｔ２に内部基準電圧源３０が出力する補正用入力電圧を印加する。それによりＢＴＬアンプ１０の第１外部入力電圧Ｖ_I1と第２外部入力電圧Ｖ_I2が等しくなる。ＢＴＬアンプ１０が出力オフセット電圧を発生しない理想的なものであるならば、このときの第１出力電圧Ｖ_O1と第２出力電圧Ｖ_O2（第１補正用出力電圧と第２補正用出力電圧）は等しくなる。ここでは図２の如く、第２補正用出力電圧が第１補正用出力電圧よりも大きく、ＢＴＬアンプ１０が出力オフセット電圧ΔＶ_Oを有していると仮定して説明を行う。
【００２９】
コンパレータ３１は、第１補正用出力電圧と第２補正用出力電圧との大きさを比較して、その比較結果を示す比較結果信号を出力する。可変電流源制御部３２は、第１補正用出力電圧と第２補正用出力電圧が安定するよう所定の待機時間だけ待機し、その後、コンパレータ３１から入力される比較結果信号を参照する。この時点では、図２の如く第２補正用出力電圧が第１補正用出力電圧よりも大きく、出力オフセット電圧が発生しているので、比較結果信号はＬレベルである。
【００３０】
可変電流源制御部３２は、分周器３２ａにより分周されたクロック信号をカウントしてそのカウント値をＮビットのディジタル制御信号に変換することにより、可変電流源３３を制御して抵抗素子Ｒ１１に流す電流を変化させる。即ち可変電流源３３が抵抗素子Ｒ１１に流す電流は、クロック信号がカウントされる毎に徐々に変化する。このとき、比較結果信号がＬレベルである場合には、出力基準電圧入力端子Ｔ６の電圧が徐々に低くなるように変化させて第２補正用出力電圧を徐々に下げる。逆に比較結果信号がＨレベルである場合には、出力基準電圧入力端子Ｔ６の電圧が徐々に高くなるように変化させ、第２補正用出力電圧を徐々に上げる。
【００３１】
ここでは、比較結果信号はＬレベルであるので、可変電流源制御部３２は第２補正用出力電圧を徐々に下げる。その間、可変電流源制御部３２は比較結果信号を参照しながら、比較結果信号のレベルが変化するまでその動作を繰り返す。そして図２の如くタイミングｔ₂で比較結果信号がＬレベルからＨレベルに変化すると、可変電流源制御部３２はそのときのディジタル制御信号を保持することで、そのときの第２補正用出力電圧を保持する。即ち、図２に示すように、タイミングｔ₂以降は、第１補正用出力電圧と第２補正用出力電圧との差は最小に保たれ、オフセット補正が完了する。それと共に、可変電流源制御部３２は、入力切替回路２０を制御してスイッチ回路２１，２２をオン、スイッチ回路２３，２４をオフにし、第１入力端子Ｔ１および第２入力端子Ｔ２にそれぞれ第１外部入力端子Ｔ７および第２外部入力端子Ｔ８を接続して、ＢＴＬアンプ１０に第１外部入力電圧Ｖ_I1、第２外部入力電圧Ｖ_I2を入力可能な状態にする。
【００３２】
その後、図示は省略するが、第１外部入力端子Ｔ７および第２外部入力端子Ｔ８を介して、ＢＴＬアンプ１０に第１外部入力電圧Ｖ_I1および第２外部入力電圧Ｖ_I2が入力され、当該ＢＴＬアンプ１０は通常の信号増幅動作を行う。なお、可変電流源制御部３２は、ＢＴＬアンプ１０が外部入力電圧（第１外部入力電圧Ｖ_I1と第２外部入力電圧Ｖ_I2の差）の増幅を行っている間も、オフセット補正後のディジタル制御信号を保持して出力基準電圧入力端子Ｔ６の電圧をオフセット補正後の値に保つ。その結果、第１出力端子Ｔ３と第２出力端子Ｔ４との間で、オフセット電圧を含まない出力電圧が得られる。よって、オフセットの影響によるＢＴＬアンプ１０の次段回路へ悪影響や、無信号入力時に負荷に意図しない電流が流れる問題などの不具合を抑えることができる。
【００３３】
本実施の形態によれば、オフセット調整後のＢＴＬアンプ１０の出力オフセット電圧は次の式で得られる。
【００３４】
【数３】

【００３５】
Ｖ_ranはオフセット調整での反転増幅器１２の出力電圧の調整可能な範囲の幅、ΔＶ_comはコンパレータ３１の入力オフセット電圧、Ｎは可変電流源制御部３２の分解能（ビット数）である。従来のＢＴＬアンプでは、出力オフセット電圧はＢＴＬアンプのゲインに比例して大きくなるが、本実施の形態によれば上式のように出力オフセット電圧のゲインの依存性はない。つまり、本発明におけるオフセット電圧低減の効果は、ゲインの大きいＢＴＬアンプに対して特に大きくなる。
【００３６】
＜実施の形態２＞
実施の形態１では、ＢＴＬアンプシステムにおいてオフセット補正を電源投入時に実行するものとして説明した。しかし本発明に係るオフセット補正を実行するタイミングは、電源投入時に限られるものではなく、ＢＴＬアンプ１０が外部入力電圧の増幅動作を開始する前の任意のタイミングであってもよい。
【００３７】
本実施の形態では、ＢＴＬアンプシステムは信号の増幅動作を行わない待機状態（スタンバイ状態）から、動作状態に復帰するタイミングでオフセット補正を実行する。ＢＴＬアンプシステムがスタンバイ状態である場合としては、例えば、当該ＢＴＬアンプシステムが組み込まれる機器の動作モードが、いわゆる“スリープモード”や“低消費電力モード”であるときが考えられる。本実施の形態では、ＢＴＬアンプシステムのスタンバイ状態として、上記“スリープモード”を例に挙げて説明する。
【００３８】
本実施の形態に係るＢＴＬアンプシステムの構成は、図１と同様である。但し、起動管理回路３４は、電源電圧をモニタすると共に、当該ＢＴＬアンプシステムが組み込まれた機器のスリープモードの解除を指示するスリープ解除信号をモニタする機能を有している。起動管理回路３４は、電源が投入され、且つ、スリープモードが解除されたときに、オフセット補正の実行を許可して可変電流源制御部３２へ補正許可信号を送信する。ここでは、スリープ解除信号がＬレベルの間はスリープモードになり、Ｈレベルになるとスリープモードが解除されるものとする。
【００３９】
図３は、本実施の形態に係るＢＴＬアンプシステムのオフセット補正動作を説明するためのタイミング図である。まず、タイミングｔ₁₀で電源が投入され、続くタイミングｔ₁₁で電源電圧が所定のレベルに達すると起動管理回路３４は当該電源投入を検出する。ここでは説明の簡単のため、当該ＢＴＬアンプシステムが組み込まれた機器は、電源投入後直ちにスリープモードになったものとする。
【００４０】
そして電源投入の後、タイミングｔ₁₂でスリープ解除信号がＨレベルになりスリープモードが解除されたとき、起動管理回路３４はオフセット補正の実行の許可し、可変電流源制御部３２へ補正許可信号を送信する。言い換えれば、本実施の形態で可変電流源制御部３２が出力する補正許可信号は、電源電圧とスリープ解除信号との論理積である。
【００４１】
その後は、図１のタイミングｔ１以降と同様の動作でオフセット補正を行う。当該オフセット補正動作は実施の形態１で説明したとおりであるので、ここでの説明は省略する。
【００４２】
そしてタイミングｔ１３でオフセット補正動作が完了すると、可変電流源制御部３２は、入力切替回路２０を制御して、第１入力端子Ｔ１および第２入力端子Ｔ２にそれぞれ第１外部入力端子Ｔ７および第２外部入力端子Ｔ８を接続し、ＢＴＬアンプ１０に第１外部入力電圧Ｖ_I1、第２外部入力電圧Ｖ_I2を入力可能な状態にする。
【００４３】
その後は、第１外部入力端子Ｔ７および第２外部入力端子Ｔ８を介して、ＢＴＬアンプ１０に第１外部入力電圧Ｖ_I1および第２外部入力電圧Ｖ_I2が入力され、当該ＢＴＬアンプ１０は外部入力電圧（第１外部入力電圧Ｖ_I1と第２外部入力電圧Ｖ_I2との差）の増幅動作を始める。可変電流源制御部３２は、ＢＴＬアンプ１０が外部入力電圧の増幅動作を行っている間も、オフセット補正後のディジタル制御信号を保持する。その結果、実施の形態１と同様に、第１出力端子Ｔ３と第２出力端子Ｔ４との間で、オフセット電圧を殆ど含まない出力電圧が得られる。
【００４４】
このように、ＢＴＬアンプシステムがスタンバイ状態（スリープモード）から復帰するタイミングでオフセット補正を実行することによっても、実施の形態１と同様の効果を得ることができる。また、スリープ解除信号のような既存の信号をオフセット補正動作開始のトリガとして利用しているので、実施の形態１に比較してのコスト上昇は殆どない。
【００４５】
本実施の形態では、電源投入後のスリープ解除信号をトリガとしてオフセット補正が実行されるものとして説明したが、トリガとなる信号はそれに限られない。ＢＴＬアンプシステムがスタンバイ状態から復帰することを示す信号であれば、例えば低消費電力モードの解除信号など他のものであってもよい。
【００４６】
【発明の効果】
以上説明したように、本発明に係るＢＴＬアンプシステムによれば、オフセット補正を行うことによって、第１出力端子と第２出力端子との間で、オフセット電圧を含まない出力電圧が得られる。よって、オフセットの影響によるＢＴＬアンプの次段回路へ悪影響や、無信号入力時に負荷に意図しない電流が流れる問題などの不具合を抑えることができる。また、その効果は、ゲインの大きいＢＴＬアンプに対して特に大きくなる。
【図面の簡単な説明】
【図１】本発明に係るＢＴＬアンプシステムの構成を示す図である。
【図２】実施の形態１に係るＢＴＬアンプシステムのオフセット補正動作を説明するためのタイミング図である。
【図３】実施の形態２に係るＢＴＬアンプシステムのオフセット補正動作を説明するためのタイミング図である。
【図４】従来のマスタスレーブ型ＢＴＬアンプの回路図である。
【符号の説明】
１０ＢＴＬアンプ、１１差動増幅器、１２反転増幅器、１３出力基準電圧生成回路、２０入力切替回路、３０内部基準電圧源、３１コンパレータ、３２可変電流源制御部、３３可変電流源、３４起動管理回路、Ｔ１第１入力端子、Ｔ２第２入力端子、Ｔ３第１出力端子、Ｔ４第２出力端子、Ｔ５，Ｔ６出力基準電圧入力端子、Ｔ７第１外部入力端子、Ｔ８第２外部入力端子。

Claims

第１入力端子と第２入力端子間の電圧差を増幅し第１出力電圧として出力する差動増幅器、並びに、前記第１出力電圧を反転し第２出力電圧として出力する反転増幅器を有するＢＴＬ（Balanced Transformer Less）アンプと、
前記第１および第２入力端子に互いに等しい補正用入力電圧を印加可能な補正用入力電圧印加回路と、
前記第１および第２入力端子に前記補正用入力電圧が印加されたときの前記第１出力電圧および前記第２出力電圧の各々である第１補正用出力電圧と第２補正用出力電圧とを比較するコンパレータと、
前記コンパレータの出力信号に基づき、前記第１補正用出力電圧と前記第２補正用出力電圧との差が最小になるように、前記反転増幅器の出力基準電圧を調整することでオフセット調整を行う基準電圧調整回路とを備え、
前記ＢＴＬアンプの前記反転増幅器は、前記出力基準電圧を入力するための基準電圧入力端子を有し、
前記基準電圧調整回路は、
前記基準電圧入力端子に接続した抵抗素子と、
前記抵抗素子に流す電流を変化させることにより前記基準電圧入力端子の電圧を変化させる可変電流源と、
前記可変電流源を制御する可変電流源制御部とを備える
ことを特徴とするＢＴＬアンプシステム。
請求項１に記載のＢＴＬアンプシステムであって、
前記オフセット調整は、
前記可変電流源制御部が、前記可変電流源を制御して、前記抵抗素子に流す電流を徐々に変化させると共に、前記コンパレータの前記出力信号が反転したときの電流値を保持させることにより実行される
ことを特徴とするＢＴＬアンプシステム。
請求項１または請求項２記載のＢＴＬアンプシステムであって、
電源投入時に、前記補正用入力電圧印加回路が前記第１および第２入力端子に補正用入力電圧を印加して、前記基準電圧調整回路が前記オフセット調整を行う
ことを特徴とするＢＴＬアンプシステム。
請求項１または請求項２記載のＢＴＬアンプシステムであって、
スタンバイ状態から動作状態に移行する際に、前記補正用入力電圧印加回路が前記第１および第２入力端子に補正用入力電圧を印加して、前記基準電圧調整回路が前記オフセット調整を行う
ことを特徴とするＢＴＬアンプシステム。