JP2003273154A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003273154A JP2003273154A JP2002071369A JP2002071369A JP2003273154A JP 2003273154 A JP2003273154 A JP 2003273154A JP 2002071369 A JP2002071369 A JP 2002071369A JP 2002071369 A JP2002071369 A JP 2002071369A JP 2003273154 A JP2003273154 A JP 2003273154A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring layer
- pad
- wire bonding
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 コストを上昇させず、かつ半導体装置のサイ
ズを増大させることなくリード端子付きパッケージにも
ＣＳＰにも対応させる。 【解決手段】 ウエハ１を構成する半導体基板３の能動
素子面上に絶縁層５を介してメタル配線層７が形成され
ている。メタル配線層７はワイヤーボンディング用パッ
ド領域１１と再配線用パッド領域１３の両方を含む半導
体チップ領域９内の四隅付近にそれぞれ配置されてい
る。絶縁層３上及びメタル配線層７上にパッシベーショ
ン膜１５が形成されている。リード端子付きパッケージ
に適用する場合はワイヤーボンディング用パッド領域１
１のパッシベーション膜１５を選択的に除去してパッド
開口部を形成する。ＣＳＰに適用する場合は再配線用パ
ッド領域１３のパッシベーション膜１５を選択的に除去
してパッド開口部を形成する。
ズを増大させることなくリード端子付きパッケージにも
ＣＳＰにも対応させる。 【解決手段】 ウエハ１を構成する半導体基板３の能動
素子面上に絶縁層５を介してメタル配線層７が形成され
ている。メタル配線層７はワイヤーボンディング用パッ
ド領域１１と再配線用パッド領域１３の両方を含む半導
体チップ領域９内の四隅付近にそれぞれ配置されてい
る。絶縁層３上及びメタル配線層７上にパッシベーショ
ン膜１５が形成されている。リード端子付きパッケージ
に適用する場合はワイヤーボンディング用パッド領域１
１のパッシベーション膜１５を選択的に除去してパッド
開口部を形成する。ＣＳＰに適用する場合は再配線用パ
ッド領域１３のパッシベーション膜１５を選択的に除去
してパッド開口部を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の能動
素子面上に絶縁層を介して形成されたメタル配線層と、
メタル配線層を覆う保護膜を備えた半導体装置及びその
製造方法に関するものである。本発明の半導体装置及び
その製造方法は、従来からあるワイヤーボンディングに
対応する半導体装置と、再配線及びメタルポストを利用
したＣＳＰ（chip size package）等の半導体装置の両
方の半導体装置及びその製造方法に適用される。
素子面上に絶縁層を介して形成されたメタル配線層と、
メタル配線層を覆う保護膜を備えた半導体装置及びその
製造方法に関するものである。本発明の半導体装置及び
その製造方法は、従来からあるワイヤーボンディングに
対応する半導体装置と、再配線及びメタルポストを利用
したＣＳＰ（chip size package）等の半導体装置の両
方の半導体装置及びその製造方法に適用される。
【０００２】
【従来の技術】近年、携帯電話などの携帯電子機器の普
及に伴い、機器の小型化の要求が益々強くなってきてい
る。その影響は半導体装置にも及び、ＣＳＰ又はＷＬＣ
ＳＰ（Wafer Level CSP）と呼ばれる半導体チップとほ
ぼ同じ大きさのパッケージが開発され使用されるように
なってきた。ＣＳＰは例えば特開２００１−１６８１２
６号公報に開示されている。
及に伴い、機器の小型化の要求が益々強くなってきてい
る。その影響は半導体装置にも及び、ＣＳＰ又はＷＬＣ
ＳＰ（Wafer Level CSP）と呼ばれる半導体チップとほ
ぼ同じ大きさのパッケージが開発され使用されるように
なってきた。ＣＳＰは例えば特開２００１−１６８１２
６号公報に開示されている。
【０００３】図７は従来のＣＳＰを示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＧ−Ｇ位置での
断面図である。ＣＳＰ５５において、半導体基板３の能
動素子面上に絶縁層５を介してメタル配線層５７が形成
されている。メタル配線層５７は再配線用パッド領域１
３を含む領域に形成されている。再配線用パッド領域１
３は、メタルポストをＣＳＰ５５の四隅付近に設けるべ
く、ＣＳＰ５５の四隅付近とは異なる領域に設けられて
いる。絶縁層５上及びメタル配線層５７上にパッシベー
ション膜１５が形成されている。パッシベーション膜１
５には、再配線用パッド領域１３のメタル配線層５７上
にパッド開口部２５が形成されている。
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＧ−Ｇ位置での
断面図である。ＣＳＰ５５において、半導体基板３の能
動素子面上に絶縁層５を介してメタル配線層５７が形成
されている。メタル配線層５７は再配線用パッド領域１
３を含む領域に形成されている。再配線用パッド領域１
３は、メタルポストをＣＳＰ５５の四隅付近に設けるべ
く、ＣＳＰ５５の四隅付近とは異なる領域に設けられて
いる。絶縁層５上及びメタル配線層５７上にパッシベー
ション膜１５が形成されている。パッシベーション膜１
５には、再配線用パッド領域１３のメタル配線層５７上
にパッド開口部２５が形成されている。
【０００４】パッシベーション膜１５上及びパッド開口
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に再配
線３１が形成されている。再配線３１は接続孔２９内か
らＣＳＰ５５の四隅付近に延びて形成されている。
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に再配
線３１が形成されている。再配線３１は接続孔２９内か
らＣＳＰ５５の四隅付近に延びて形成されている。
【０００５】ＣＳＰ５５の四隅付近において、再配線３
１上にメタルポスト３３が形成されている。ポリイミド
樹脂層２７上、再配線３１及びメタルポスト３３の側面
に、メタルポスト３３の端面が露出するように封止樹脂
３５（（Ａ）での図示は省略）が形成されている。メタ
ルポスト３３の端面に半田バンプ３７が機械的に固着さ
れている。
１上にメタルポスト３３が形成されている。ポリイミド
樹脂層２７上、再配線３１及びメタルポスト３３の側面
に、メタルポスト３３の端面が露出するように封止樹脂
３５（（Ａ）での図示は省略）が形成されている。メタ
ルポスト３３の端面に半田バンプ３７が機械的に固着さ
れている。
【０００６】ＣＳＰ５５は、ウエハ状態で封止樹脂３５
の形成及び半田バンプ３７の形成が行なわれた後に、個
片に切り出されたものである。ＣＳＰ５５の製造工程に
おいてウエハ状態で封止樹脂３５の形成及び半田バンプ
３７の形成を行なうことができるので、ＣＳＰ５５のサ
イズを小さくすることができる。
の形成及び半田バンプ３７の形成が行なわれた後に、個
片に切り出されたものである。ＣＳＰ５５の製造工程に
おいてウエハ状態で封止樹脂３５の形成及び半田バンプ
３７の形成を行なうことができるので、ＣＳＰ５５のサ
イズを小さくすることができる。
【０００７】また、ＣＳＰは余りに小型のため、扱いに
くい等の問題があり、リード端子付きパッケージも依然
多く使われている。図８は従来のリード端子付きパッケ
ージを示す概略構成図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）のＨ−Ｈ位置での断面図である。図７と同じ機
能を果たす部分には同じ符号を付し、それらの部分の詳
細な説明は省略する。
くい等の問題があり、リード端子付きパッケージも依然
多く使われている。図８は従来のリード端子付きパッケ
ージを示す概略構成図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）のＨ−Ｈ位置での断面図である。図７と同じ機
能を果たす部分には同じ符号を付し、それらの部分の詳
細な説明は省略する。
【０００８】半導体チップ５９において、半導体基板３
の能動素子面上に絶縁層５を介してメタル配線層６１が
形成されている。メタル配線層６１はワイヤーボンディ
ング用パッド領域１１を含む領域に形成されている。ワ
イヤーボンディング用パッド領域１１は、ボンディング
ワイヤーの長さをできるだけ短くすべく、半導体チップ
５９の四隅付近にそれぞれ設けられている。絶縁層５上
及びメタル配線層６１上にパッシベーション膜１５が形
成されている。パッシベーション膜１５には、ワイヤー
ボンディング用パッド領域１１のメタル配線層５７上に
パッド開口部１７が形成されている。
の能動素子面上に絶縁層５を介してメタル配線層６１が
形成されている。メタル配線層６１はワイヤーボンディ
ング用パッド領域１１を含む領域に形成されている。ワ
イヤーボンディング用パッド領域１１は、ボンディング
ワイヤーの長さをできるだけ短くすべく、半導体チップ
５９の四隅付近にそれぞれ設けられている。絶縁層５上
及びメタル配線層６１上にパッシベーション膜１５が形
成されている。パッシベーション膜１５には、ワイヤー
ボンディング用パッド領域１１のメタル配線層５７上に
パッド開口部１７が形成されている。
【０００９】半導体チップ５９の周辺に、半導体チップ
５９の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層６１と
リード端子１９の一端がボンディングワイヤー２１によ
り電気的に接続されている。半導体チップ５９、リード
端子１９及びボンディングワイヤー２１は、リード端子
１９のボンディングワイヤー２１が接続された端部とは
反対側の端部（図示は省略）が露出するようにして封止
樹脂（図示は省略）により封止されている。
５９の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層６１と
リード端子１９の一端がボンディングワイヤー２１によ
り電気的に接続されている。半導体チップ５９、リード
端子１９及びボンディングワイヤー２１は、リード端子
１９のボンディングワイヤー２１が接続された端部とは
反対側の端部（図示は省略）が露出するようにして封止
樹脂（図示は省略）により封止されている。
【００１０】半導体チップにおいて、最終製品としてリ
ード端子付きパッケージに格納するのか、又はＣＳＰの
ように半導体チップ上にメタルポストを立て、その上に
半田バンプを形成した形状にするのかによって、半導体
チップの電極を外部に引き出すためのメタル配線層及び
パッド開口部の配置や大きさが異なる。
ード端子付きパッケージに格納するのか、又はＣＳＰの
ように半導体チップ上にメタルポストを立て、その上に
半田バンプを形成した形状にするのかによって、半導体
チップの電極を外部に引き出すためのメタル配線層及び
パッド開口部の配置や大きさが異なる。
【００１１】例えばリード端子付きパッケージの場合、
半導体チップのパッド開口部内に配置されたメタル配線
層（電極パッドとも称される）と半導体チップの周辺に
配置されたリード端子をワイヤーボンディングにより電
気的に接続するのが一般的である。ワイヤーボンディン
グを行なう場合は、信頼性を確保するためにワイヤーの
長さをできるだけ短くする必要から、半導体チップのパ
ッド開口部をできるだけチップの周辺部に寄せて配置す
るのが好ましい。
半導体チップのパッド開口部内に配置されたメタル配線
層（電極パッドとも称される）と半導体チップの周辺に
配置されたリード端子をワイヤーボンディングにより電
気的に接続するのが一般的である。ワイヤーボンディン
グを行なう場合は、信頼性を確保するためにワイヤーの
長さをできるだけ短くする必要から、半導体チップのパ
ッド開口部をできるだけチップの周辺部に寄せて配置す
るのが好ましい。
【００１２】また、ＣＳＰの場合は、機械的強度の問題
によりパッド開口部にメタルポストを立てることができ
ないため、パッド開口部はメタルポストを立てる位置を
避けて配置する。このため、パッド開口部は半導体チッ
プの周辺部には配置しない場合が多い。また、ＣＳＰに
おけるパッド開口部の大きさは、メタルポストに再配線
するための大きさがあればよいので、通常、ワイヤーボ
ンディング用のパッド開口部に比べて小さく形成されて
いる。
によりパッド開口部にメタルポストを立てることができ
ないため、パッド開口部はメタルポストを立てる位置を
避けて配置する。このため、パッド開口部は半導体チッ
プの周辺部には配置しない場合が多い。また、ＣＳＰに
おけるパッド開口部の大きさは、メタルポストに再配線
するための大きさがあればよいので、通常、ワイヤーボ
ンディング用のパッド開口部に比べて小さく形成されて
いる。
【００１３】このように、半導体チップは最終製品とし
てのパッケージに合わせてメタル配線層及びパッド開口
部の配置及び大きさを設計しているので、ワイヤーボン
ディングを前提に設計した半導体チップは基本的にはＣ
ＳＰに適用することはできないし、逆にＣＳＰを前提に
設計した半導体チップはワイヤーボンディングができ
ず、リード端子付きパッケージには適用することはでき
ないので、同じ機能をもつ半導体チップであっても、異
なるパッケージを使用する場合は２種類の半導体チップ
を設計する必要があった。そのため、同じ半導体製品を
他のパッケージに実装して製品化するには、少なくとも
製造工程のメタル配線層工程まで遡って露光マスクを別
々に用意する必要があり、余分なマスク費用が発生する
という問題があった。
てのパッケージに合わせてメタル配線層及びパッド開口
部の配置及び大きさを設計しているので、ワイヤーボン
ディングを前提に設計した半導体チップは基本的にはＣ
ＳＰに適用することはできないし、逆にＣＳＰを前提に
設計した半導体チップはワイヤーボンディングができ
ず、リード端子付きパッケージには適用することはでき
ないので、同じ機能をもつ半導体チップであっても、異
なるパッケージを使用する場合は２種類の半導体チップ
を設計する必要があった。そのため、同じ半導体製品を
他のパッケージに実装して製品化するには、少なくとも
製造工程のメタル配線層工程まで遡って露光マスクを別
々に用意する必要があり、余分なマスク費用が発生する
という問題があった。
【００１４】また、製品のパッケージとしてリード端子
付きのパッケージ又はＣＳＰのいずれを用いるのかが確
定するまでは、半導体チップの製造工程をメタル配線層
工程の手前で停止させておく必要があり、発注が確定し
てから製品納入までの工期が長くなるという問題があっ
た。
付きのパッケージ又はＣＳＰのいずれを用いるのかが確
定するまでは、半導体チップの製造工程をメタル配線層
工程の手前で停止させておく必要があり、発注が確定し
てから製品納入までの工期が長くなるという問題があっ
た。
【００１５】このような問題を解決するため、特開２０
０１−５３１８６号公報や、特表平６−５０４４０８号
公報のように、ワイヤーボンディングを前提に設計した
半導体チップにインターポーザを用いたり、半導体チッ
プ上に絶縁層を介して電極を含む配線層をさらに形成し
たりし、さらにワイヤーボンディングパッドとインター
ポーザ又は絶縁層上に設けた電極とのワイヤーボンディ
ング接続を行なってパッドの位置を変換し、ＣＳＰを可
能にする技術が知られている。
０１−５３１８６号公報や、特表平６−５０４４０８号
公報のように、ワイヤーボンディングを前提に設計した
半導体チップにインターポーザを用いたり、半導体チッ
プ上に絶縁層を介して電極を含む配線層をさらに形成し
たりし、さらにワイヤーボンディングパッドとインター
ポーザ又は絶縁層上に設けた電極とのワイヤーボンディ
ング接続を行なってパッドの位置を変換し、ＣＳＰを可
能にする技術が知られている。
【００１６】
【発明が解決しようとする課題】しかし、上記の方法で
は、半導体チップの他に、インターポーザや絶縁層及び
配線層のさらなる形成などが必要であり、製造コストが
増加するという問題があった。さらに、半導体チップ上
のワイヤーボンディング用パッドとインターポーザ又は
絶縁層上に設けた電極とのワイヤーボンディング接続を
行なうため、製造コストが増加し、さらにＣＳＰが大型
になってしまうという問題があった。
は、半導体チップの他に、インターポーザや絶縁層及び
配線層のさらなる形成などが必要であり、製造コストが
増加するという問題があった。さらに、半導体チップ上
のワイヤーボンディング用パッドとインターポーザ又は
絶縁層上に設けた電極とのワイヤーボンディング接続を
行なうため、製造コストが増加し、さらにＣＳＰが大型
になってしまうという問題があった。
【００１７】本発明は、製造コストを上昇させず、かつ
半導体装置のサイズを増大させることなくリード端子付
きパッケージにもＣＳＰにも対応することができる半導
体装置及びその製造方法を提供することを目的とするも
のである。
半導体装置のサイズを増大させることなくリード端子付
きパッケージにもＣＳＰにも対応することができる半導
体装置及びその製造方法を提供することを目的とするも
のである。
【００１８】
【課題を解決するための手段】本発明にかかる半導体装
置は、半導体基板の能動素子面上に絶縁層を介して形成
されたメタル配線層と、メタル配線層を覆う保護膜を備
えた半導体装置であって、上記メタル配線層は、ワイヤ
ーボンディング用パッド領域と、上記ワイヤーボンディ
ング用パッド領域とは異なる領域の再配線用パッド領域
の両方に形成されているものである。
置は、半導体基板の能動素子面上に絶縁層を介して形成
されたメタル配線層と、メタル配線層を覆う保護膜を備
えた半導体装置であって、上記メタル配線層は、ワイヤ
ーボンディング用パッド領域と、上記ワイヤーボンディ
ング用パッド領域とは異なる領域の再配線用パッド領域
の両方に形成されているものである。
【００１９】本発明にかかる半導体装置の製造方法は、
半導体基板の能動素子面上に絶縁層を介してワイヤーボ
ンディング用パッド領域と、上記ワイヤーボンディング
用パッド領域とは異なる領域の再配線用パッド領域の両
方を含むメタル配線層を形成する工程と、上記メタル配
線層を覆う保護膜を形成する工程と、上記保護膜に、上
記ワイヤーボンディング用パッド領域又は上記再配線用
パッド領域のいずれか一方にのみパッド開口部を形成す
る工程を含む。
半導体基板の能動素子面上に絶縁層を介してワイヤーボ
ンディング用パッド領域と、上記ワイヤーボンディング
用パッド領域とは異なる領域の再配線用パッド領域の両
方を含むメタル配線層を形成する工程と、上記メタル配
線層を覆う保護膜を形成する工程と、上記保護膜に、上
記ワイヤーボンディング用パッド領域又は上記再配線用
パッド領域のいずれか一方にのみパッド開口部を形成す
る工程を含む。
【００２０】メタル配線層は、ワイヤーボンディング用
パッド領域と再配線用パッド領域の両方に形成されてい
るので、保護膜に形成するパッド開口部の配置を変更す
るだけで、リード端子付きパッケージにもＣＳＰにも対
応することができる。これにより、メタル配線層を形成
するための露光マスクは１枚で済み、さらにインターポ
ーザなどを使用する必要はないので、コストを上昇させ
ず、かつ半導体装置のサイズを増大させることなく、リ
ード端子付きパッケージにもＣＳＰにも対応することが
できる。
パッド領域と再配線用パッド領域の両方に形成されてい
るので、保護膜に形成するパッド開口部の配置を変更す
るだけで、リード端子付きパッケージにもＣＳＰにも対
応することができる。これにより、メタル配線層を形成
するための露光マスクは１枚で済み、さらにインターポ
ーザなどを使用する必要はないので、コストを上昇させ
ず、かつ半導体装置のサイズを増大させることなく、リ
ード端子付きパッケージにもＣＳＰにも対応することが
できる。
【００２１】
【発明の実施の形態】本発明の半導体装置において、上
記保護膜は、上記ワイヤーボンディング用パッド領域又
は上記再配線用パッド領域のいずれか一方にのみパッド
開口部を備えていることが好ましい。その結果、上記ワ
イヤーボンディング用パッド領域及び上記再配線用パッ
ド領域の両領域にパッド開口部を備えている場合に比べ
てパッド開口部の総面積を小さくすることができ、パッ
ド開口部からの水分の浸入などを低減することができ、
信頼性を向上させることができる。
記保護膜は、上記ワイヤーボンディング用パッド領域又
は上記再配線用パッド領域のいずれか一方にのみパッド
開口部を備えていることが好ましい。その結果、上記ワ
イヤーボンディング用パッド領域及び上記再配線用パッ
ド領域の両領域にパッド開口部を備えている場合に比べ
てパッド開口部の総面積を小さくすることができ、パッ
ド開口部からの水分の浸入などを低減することができ、
信頼性を向上させることができる。
【００２２】本発明の半導体装置において、上記再配線
用パッド領域は上記ワイヤーボンディング用パッド領域
よりも小さい面積であることが好ましい。その結果、再
配線用パッド領域にパッド開口部を設けてＣＳＰに適用
する場合に、メタルポスト配置場所の自由度を向上させ
ることができる。特に、再配線用パッド領域にのみパッ
ド開口部を備えているときは、パッド開口部の総面積を
さらに小さくすることができ、さらに信頼性を向上させ
ることができる。
用パッド領域は上記ワイヤーボンディング用パッド領域
よりも小さい面積であることが好ましい。その結果、再
配線用パッド領域にパッド開口部を設けてＣＳＰに適用
する場合に、メタルポスト配置場所の自由度を向上させ
ることができる。特に、再配線用パッド領域にのみパッ
ド開口部を備えているときは、パッド開口部の総面積を
さらに小さくすることができ、さらに信頼性を向上させ
ることができる。
【００２３】本発明の半導体装置において、メタル配線
層の構成例として、上記ワイヤーボンディング用パッド
領域に形成された上記メタル配線層と上記再配線用パッ
ド領域に形成された上記メタル配線層は、上記絶縁層上
の両パッド領域とは異なる領域に形成されたメタル配線
層を介して電気的に接続されているものと、上記メタル
配線層よりも下層に形成された配線を介して電気的に接
続されているものを挙げることができる。上記メタル配
線層よりも下層に形成された配線としては、メタル膜か
らなる配線、ポリシリコン膜からなる配線、拡散層から
なる配線などを挙げることができる。
層の構成例として、上記ワイヤーボンディング用パッド
領域に形成された上記メタル配線層と上記再配線用パッ
ド領域に形成された上記メタル配線層は、上記絶縁層上
の両パッド領域とは異なる領域に形成されたメタル配線
層を介して電気的に接続されているものと、上記メタル
配線層よりも下層に形成された配線を介して電気的に接
続されているものを挙げることができる。上記メタル配
線層よりも下層に形成された配線としては、メタル膜か
らなる配線、ポリシリコン膜からなる配線、拡散層から
なる配線などを挙げることができる。
【００２４】本発明の半導体装置の製造方法において、
上記保護膜形成までを完了した半製品を予め用意してお
き、製品仕様決定後に上記パッド開口部を形成すること
が好ましい。その結果、製品のパッケージとしてリード
端子付きのパッケージ又はＣＳＰのいずれを用いるのか
が確定していない場合でも、メタル配線層及び保護膜を
形成した状態の半製品を保管しておくことにより、発注
を受けてから製品納入までの工期を短縮することができ
る。
上記保護膜形成までを完了した半製品を予め用意してお
き、製品仕様決定後に上記パッド開口部を形成すること
が好ましい。その結果、製品のパッケージとしてリード
端子付きのパッケージ又はＣＳＰのいずれを用いるのか
が確定していない場合でも、メタル配線層及び保護膜を
形成した状態の半製品を保管しておくことにより、発注
を受けてから製品納入までの工期を短縮することができ
る。
【００２５】
【実施例】図１は半導体装置の一実施例を示す概略構成
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位
置での断面図である。図１を参照してこの実施例を説明
する。ウエハ１を構成する半導体基板３の能動素子面上
に、例えばシリコン酸化膜からなる絶縁層５を介して、
Ａｌ（アルミニウム）からなるメタル配線層７が形成さ
れている。ここでは、メタル配線層７よりも下層の配線
及びその配線とメタル配線層７を電気的に接続するため
の接続孔の図示は省略されている。
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位
置での断面図である。図１を参照してこの実施例を説明
する。ウエハ１を構成する半導体基板３の能動素子面上
に、例えばシリコン酸化膜からなる絶縁層５を介して、
Ａｌ（アルミニウム）からなるメタル配線層７が形成さ
れている。ここでは、メタル配線層７よりも下層の配線
及びその配線とメタル配線層７を電気的に接続するため
の接続孔の図示は省略されている。
【００２６】メタル配線層７は半導体チップ領域９内の
四隅付近にそれぞれ配置されている。各メタル配線層７
は、ワイヤーボンディング用パッド領域１１と再配線用
パッド領域１３の両方に連続して形成されている。ワイ
ヤーボンディング用パッド領域１１は、ボンディングワ
イヤーの長さをできるだけ短くすべく、半導体チップ領
域９の四隅付近に設けられている。再配線用パッド領域
１３は、メタルポストを半導体チップの四隅付近に設け
るべく、半導体チップ領域９の四隅付近とは異なる半導
体チップ領域９内のワイヤーボンディング用パッド領域
１１の付近に設けられている。
四隅付近にそれぞれ配置されている。各メタル配線層７
は、ワイヤーボンディング用パッド領域１１と再配線用
パッド領域１３の両方に連続して形成されている。ワイ
ヤーボンディング用パッド領域１１は、ボンディングワ
イヤーの長さをできるだけ短くすべく、半導体チップ領
域９の四隅付近に設けられている。再配線用パッド領域
１３は、メタルポストを半導体チップの四隅付近に設け
るべく、半導体チップ領域９の四隅付近とは異なる半導
体チップ領域９内のワイヤーボンディング用パッド領域
１１の付近に設けられている。
【００２７】例えばメタル配線層７の寸法は１８０×９
０μｍであり、ワイヤーボンディング用パッド領域１１
の寸法は８５×８５μｍであり、再配線用パッド領域１
３の寸法は５０×５０μｍである。再配線用パッド領域
１３の面積はワイヤーボンディング用パッド領域１１の
面積よりも小さい。
０μｍであり、ワイヤーボンディング用パッド領域１１
の寸法は８５×８５μｍであり、再配線用パッド領域１
３の寸法は５０×５０μｍである。再配線用パッド領域
１３の面積はワイヤーボンディング用パッド領域１１の
面積よりも小さい。
【００２８】絶縁層３上及びメタル配線層７上にパッシ
ベーション膜（保護膜）１５が形成されている。パッシ
ベーション膜１５としては、例えば下層がシリコン酸化
膜、上層がシリコン窒化膜からなる積層膜を用いること
ができる。図１に示した状態では、メタル配線層７のす
べての領域がパッシベーション膜１５で覆われている。
ベーション膜（保護膜）１５が形成されている。パッシ
ベーション膜１５としては、例えば下層がシリコン酸化
膜、上層がシリコン窒化膜からなる積層膜を用いること
ができる。図１に示した状態では、メタル配線層７のす
べての領域がパッシベーション膜１５で覆われている。
【００２９】図１を参照して、製造方法の一実施例を説
明する。ウエハ状態の半導体基板３上に半導体素子を形
成した後、絶縁層５を形成する。ここで、半導体基板３
と絶縁層５の間に絶縁層及びメタル配線層を形成する工
程を含んでもよい。絶縁層５の所定の領域に接続孔を形
成した後、接続孔内及び絶縁層５上に、ワイヤーボンデ
ィング用パッド領域１１及び再配線用パッド領域１３の
両方を含む領域にメタル配線層７を形成する。絶縁層５
上及びメタル配線層７上にシリコン酸化膜及びシリコン
窒化膜を順に堆積してパッシベーション膜１５を形成す
る。
明する。ウエハ状態の半導体基板３上に半導体素子を形
成した後、絶縁層５を形成する。ここで、半導体基板３
と絶縁層５の間に絶縁層及びメタル配線層を形成する工
程を含んでもよい。絶縁層５の所定の領域に接続孔を形
成した後、接続孔内及び絶縁層５上に、ワイヤーボンデ
ィング用パッド領域１１及び再配線用パッド領域１３の
両方を含む領域にメタル配線層７を形成する。絶縁層５
上及びメタル配線層７上にシリコン酸化膜及びシリコン
窒化膜を順に堆積してパッシベーション膜１５を形成す
る。
【００３０】図１に示した実施例では、メタル配線層７
がワイヤーボンディング用パッド領域１１及び再配線用
パッド領域１３の両方に形成されている。パッシベーシ
ョン膜１５にパッド開口部を形成する領域を選択するこ
とにより、ワイヤーボンディングを用いるリード端子付
きパッケージ及び再配線を形成するＣＳＰの両方に適用
することができる。まず、この実施例をリード端子付き
パッケージに適用した実施例を図２を参照して説明す
る。
がワイヤーボンディング用パッド領域１１及び再配線用
パッド領域１３の両方に形成されている。パッシベーシ
ョン膜１５にパッド開口部を形成する領域を選択するこ
とにより、ワイヤーボンディングを用いるリード端子付
きパッケージ及び再配線を形成するＣＳＰの両方に適用
することができる。まず、この実施例をリード端子付き
パッケージに適用した実施例を図２を参照して説明す
る。
【００３１】図２は図１に示した実施例を適用したリー
ド端子付きパッケージの一実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での
断面図である。図１と同じ機能を果たす部分には同じ符
号を付し、それらの部分の詳細な説明は省略する。図２
を参照してこの実施例を説明する。
ド端子付きパッケージの一実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での
断面図である。図１と同じ機能を果たす部分には同じ符
号を付し、それらの部分の詳細な説明は省略する。図２
を参照してこの実施例を説明する。
【００３２】半導体チップ１６において、半導体基板３
の能動素子面上に絶縁層５を介してメタル配線層７が形
成されており、さらにその上にパッシベーション膜１５
が形成されている。パッシベーション膜１５には、ワイ
ヤーボンディング用パッド領域１１のメタル配線層７上
にパッド開口部１７が形成されている。再配線用パッド
領域１３のメタル配線層７上はパッシベーション膜１５
で覆われている。半導体チップ１６は、図１に示したウ
エハ状態から、パッド開口部１７が形成された後に、個
片に切り出されたものである。
の能動素子面上に絶縁層５を介してメタル配線層７が形
成されており、さらにその上にパッシベーション膜１５
が形成されている。パッシベーション膜１５には、ワイ
ヤーボンディング用パッド領域１１のメタル配線層７上
にパッド開口部１７が形成されている。再配線用パッド
領域１３のメタル配線層７上はパッシベーション膜１５
で覆われている。半導体チップ１６は、図１に示したウ
エハ状態から、パッド開口部１７が形成された後に、個
片に切り出されたものである。
【００３３】半導体チップ１６の周辺に、半導体チップ
１６の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層７とリ
ード端子１９の一端がボンディングワイヤー２１により
電気的に接続されている。半導体チップ１６、リード端
子１９及びボンディングワイヤー２１は、リード端子１
９のボンディングワイヤー２１が接続された端部とは反
対側の端部（図示は省略）が露出するようにして封止樹
脂（図示は省略）により封止されている。
１６の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層７とリ
ード端子１９の一端がボンディングワイヤー２１により
電気的に接続されている。半導体チップ１６、リード端
子１９及びボンディングワイヤー２１は、リード端子１
９のボンディングワイヤー２１が接続された端部とは反
対側の端部（図示は省略）が露出するようにして封止樹
脂（図示は省略）により封止されている。
【００３４】図１及び図２を参照して、リード端子付き
パッケージの製造方法の一実施例を説明する。図１を参
照して説明した製造方法の実施例と同様にして、ウエハ
状態の半導体基板３上、半導体素子、絶縁層５、メタル
配線層７及びパッシベーション膜１５を順次形成する。
パッケージの製造方法の一実施例を説明する。図１を参
照して説明した製造方法の実施例と同様にして、ウエハ
状態の半導体基板３上、半導体素子、絶縁層５、メタル
配線層７及びパッシベーション膜１５を順次形成する。
【００３５】フォトリソグラフィ技術及びエッチング技
術を用いて、ワイヤーボンディング用パッド領域１１の
メタル配線層７上のパッシベーション膜１５を選択的に
除去してパッド開口部１７を形成する。その後、半導体
チップ１６をウエハから切り出す。
術を用いて、ワイヤーボンディング用パッド領域１１の
メタル配線層７上のパッシベーション膜１５を選択的に
除去してパッド開口部１７を形成する。その後、半導体
チップ１６をウエハから切り出す。
【００３６】リード端子１９を備えたリードフレーム
（図示は省略）に半導体チップ１６を搭載した後、ボン
ディングワイヤー２１を用いてパッド開口部１７内のメ
タル配線層７とリード端子１９のワイヤーボンディング
を行なう。ワイヤーボンディング後、封止樹脂を用いて
樹脂封止処理を行なう。その後、不必要なリードフレー
ムを切断してリード端子付きパッケージを取り出す。
（図示は省略）に半導体チップ１６を搭載した後、ボン
ディングワイヤー２１を用いてパッド開口部１７内のメ
タル配線層７とリード端子１９のワイヤーボンディング
を行なう。ワイヤーボンディング後、封止樹脂を用いて
樹脂封止処理を行なう。その後、不必要なリードフレー
ムを切断してリード端子付きパッケージを取り出す。
【００３７】図２に示したように、ワイヤーボンディン
グ用パッド領域１１のメタル配線層７上に対応してパッ
シベーション膜１５にパッド開口部１７を設けることに
より、図１に示した実施例をリード端子付きパッケージ
に適用することができる。また、図１に示した実施例は
ＣＳＰに適用することもできる。図１に示した実施例を
ＣＳＰに適用した実施例を図３を参照して説明する。
グ用パッド領域１１のメタル配線層７上に対応してパッ
シベーション膜１５にパッド開口部１７を設けることに
より、図１に示した実施例をリード端子付きパッケージ
に適用することができる。また、図１に示した実施例は
ＣＳＰに適用することもできる。図１に示した実施例を
ＣＳＰに適用した実施例を図３を参照して説明する。
【００３８】図３は図１に示した実施例を適用したＣＳ
Ｐの一実施例を示す概略構成図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。図
１及び図２と同じ機能を果たす部分には同じ符号を付
し、それらの部分の詳細な説明は省略する。図３を参照
してこの実施例を説明する。
Ｐの一実施例を示す概略構成図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。図
１及び図２と同じ機能を果たす部分には同じ符号を付
し、それらの部分の詳細な説明は省略する。図３を参照
してこの実施例を説明する。
【００３９】ＣＳＰ２３において、半導体基板３の能動
素子面上に絶縁層５を介してメタル配線層７が形成され
ており、さらにその上にパッシベーション膜１５が形成
されている。パッシベーション膜１５には再配線用パッ
ド領域１３のメタル配線層７上にパッド開口部２５が形
成されている。ワイヤーボンディング用パッド領域１１
のメタル配線層７上はパッシベーション膜１５で覆われ
ている。
素子面上に絶縁層５を介してメタル配線層７が形成され
ており、さらにその上にパッシベーション膜１５が形成
されている。パッシベーション膜１５には再配線用パッ
ド領域１３のメタル配線層７上にパッド開口部２５が形
成されている。ワイヤーボンディング用パッド領域１１
のメタル配線層７上はパッシベーション膜１５で覆われ
ている。
【００４０】パッシベーション膜１５上及びパッド開口
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に例え
ばＣｕ（銅）からなる再配線３１が形成されている。再
配線３１は接続孔２９内からＣＳＰ２３の四隅付近に延
びて形成されている。
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に例え
ばＣｕ（銅）からなる再配線３１が形成されている。再
配線３１は接続孔２９内からＣＳＰ２３の四隅付近に延
びて形成されている。
【００４１】ＣＳＰ２３の四隅付近において、再配線３
１上に例えばＣｕからなるメタルポスト３３が形成され
ている。ポリイミド樹脂層２７上、再配線３１及びメタ
ルポスト３３の側面に、メタルポスト３３の端面が露出
するように封止樹脂３５（（Ａ）での図示は省略）が形
成されている。メタルポスト３３の端面に半田バンプ３
７が機械的に固着されている。
１上に例えばＣｕからなるメタルポスト３３が形成され
ている。ポリイミド樹脂層２７上、再配線３１及びメタ
ルポスト３３の側面に、メタルポスト３３の端面が露出
するように封止樹脂３５（（Ａ）での図示は省略）が形
成されている。メタルポスト３３の端面に半田バンプ３
７が機械的に固着されている。
【００４２】ＣＳＰ２３は、図１に示したウエハ状態か
ら、パッド開口部２５が形成され、さらにポリイミド樹
脂層２７、接続孔２９、再配線３１、メタルポスト３
３、封止樹脂３５及び半田バンプ３７が形成された後
に、個片に切り出されたものである。
ら、パッド開口部２５が形成され、さらにポリイミド樹
脂層２７、接続孔２９、再配線３１、メタルポスト３
３、封止樹脂３５及び半田バンプ３７が形成された後
に、個片に切り出されたものである。
【００４３】図１及び図３を参照して、ＣＳＰの製造方
法の一実施例を説明する。図１を参照して説明した製造
方法の実施例と同様にして、ウエハ状態の半導体基板３
上に、絶縁層５、メタル配線層７及びパッシベーション
膜１５を順次形成する。
法の一実施例を説明する。図１を参照して説明した製造
方法の実施例と同様にして、ウエハ状態の半導体基板３
上に、絶縁層５、メタル配線層７及びパッシベーション
膜１５を順次形成する。
【００４４】フォトリソグラフィ技術及びエッチング技
術を用いて、再配線用パッド領域１３のメタル配線層７
上のパッシベーション膜１５を選択的に除去してパッド
開口部２５を形成する。パッシベーション膜１５上及び
パッド開口部２５内に、パッド開口部２５に対応して接
続孔２９をもつポリイミド樹脂層２７を形成する。接続
孔２９内及びポリイミド樹脂層２７上の所定の領域に再
配線３１を形成する。再配線３１上の所定の領域にメタ
ルポスト３３を形成した後、ウエハ状態のままで封止樹
脂３５を形成する。メタルポスト３３の端面に半田バン
プ３７を機械的に固着させた後、ＣＳＰ２３をウエハか
ら切り出す。
術を用いて、再配線用パッド領域１３のメタル配線層７
上のパッシベーション膜１５を選択的に除去してパッド
開口部２５を形成する。パッシベーション膜１５上及び
パッド開口部２５内に、パッド開口部２５に対応して接
続孔２９をもつポリイミド樹脂層２７を形成する。接続
孔２９内及びポリイミド樹脂層２７上の所定の領域に再
配線３１を形成する。再配線３１上の所定の領域にメタ
ルポスト３３を形成した後、ウエハ状態のままで封止樹
脂３５を形成する。メタルポスト３３の端面に半田バン
プ３７を機械的に固着させた後、ＣＳＰ２３をウエハか
ら切り出す。
【００４５】図３に示したように、再配線用パッド領域
１３のメタル配線層７上に対応してパッシベーション膜
１５にパッド開口部２５を設けることにより、図１に示
した実施例をＣＳＰに適用することができる。パッド開
口部２５の面積、すなわち再配線用パッド領域１３の面
積は、再配線３１を形成するのに必要な面積があればよ
いので、ワイヤーボンディングを行なうためのパッド開
口部１７の面積、すなわちワイヤーボンディング用パッ
ド領域１１の面積に比べて小さくすることができる。こ
れにより、パッド開口部２５の総面積を小さくすること
ができ、パッド開口部２５からの水分の浸入などを低減
させて信頼性を向上させることができる。また、メタル
ポスト３３の配置場所の自由度を向上させることができ
る。
１３のメタル配線層７上に対応してパッシベーション膜
１５にパッド開口部２５を設けることにより、図１に示
した実施例をＣＳＰに適用することができる。パッド開
口部２５の面積、すなわち再配線用パッド領域１３の面
積は、再配線３１を形成するのに必要な面積があればよ
いので、ワイヤーボンディングを行なうためのパッド開
口部１７の面積、すなわちワイヤーボンディング用パッ
ド領域１１の面積に比べて小さくすることができる。こ
れにより、パッド開口部２５の総面積を小さくすること
ができ、パッド開口部２５からの水分の浸入などを低減
させて信頼性を向上させることができる。また、メタル
ポスト３３の配置場所の自由度を向上させることができ
る。
【００４６】図１から図３に示したように、ワイヤーボ
ンディング用パッド領域１１と、ワイヤーボンディング
用パッド領域１１とは異なる領域の再配線用パッド領域
１３の両方にメタル配線層７を形成することにより、イ
ンターポーザなどを介することなく、パッシベーション
膜に形成するパッド開口部の位置を変更するだけで、リ
ード端子付きパッケージにもＣＳＰにも対応することが
できる。
ンディング用パッド領域１１と、ワイヤーボンディング
用パッド領域１１とは異なる領域の再配線用パッド領域
１３の両方にメタル配線層７を形成することにより、イ
ンターポーザなどを介することなく、パッシベーション
膜に形成するパッド開口部の位置を変更するだけで、リ
ード端子付きパッケージにもＣＳＰにも対応することが
できる。
【００４７】図１から図３を参照して説明した半導体装
置及びその製造方法の実施例では、パッシベーション膜
１５に形成するパッド開口部の位置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができるので、発注を受けてから製品納入までの工期が
短縮できる。さらに、メタル配線層７を形成するための
露光マスクは１枚で済むので、製造コストを上昇させる
ことはない。さらに、インターポーザなどを使用するこ
となく、リード端子付きパッケージにもＣＳＰにも対応
することができるため、製造コストを上昇させることは
なく、さらに半導体装置のサイズを増大させることもな
い。
置及びその製造方法の実施例では、パッシベーション膜
１５に形成するパッド開口部の位置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができるので、発注を受けてから製品納入までの工期が
短縮できる。さらに、メタル配線層７を形成するための
露光マスクは１枚で済むので、製造コストを上昇させる
ことはない。さらに、インターポーザなどを使用するこ
となく、リード端子付きパッケージにもＣＳＰにも対応
することができるため、製造コストを上昇させることは
なく、さらに半導体装置のサイズを増大させることもな
い。
【００４８】図１から図３に示した実施例では、ワイヤ
ーボンディング用パッド領域１１に形成されたメタル配
線層７と再配線用パッド領域１３に形成されたメタル配
線層７は、絶縁層５上の両パッド領域とは異なる領域に
形成されたメタル配線層７を介して電気的に接続されて
いるが、本発明はこれに限定されるものではなく、ワイ
ヤーボンディング用パッド領域１１に形成されたメタル
配線層７と再配線用パッド領域１３に形成されたメタル
配線層７は、絶縁層５上では分離して形成され、メタル
配線層７よりも下層に形成された配線を介して電気的に
接続されているようにしてもよい。この実施例について
図４から図６を参照して説明する。
ーボンディング用パッド領域１１に形成されたメタル配
線層７と再配線用パッド領域１３に形成されたメタル配
線層７は、絶縁層５上の両パッド領域とは異なる領域に
形成されたメタル配線層７を介して電気的に接続されて
いるが、本発明はこれに限定されるものではなく、ワイ
ヤーボンディング用パッド領域１１に形成されたメタル
配線層７と再配線用パッド領域１３に形成されたメタル
配線層７は、絶縁層５上では分離して形成され、メタル
配線層７よりも下層に形成された配線を介して電気的に
接続されているようにしてもよい。この実施例について
図４から図６を参照して説明する。
【００４９】図４は半導体装置の他の実施例を示す概略
構成図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−
Ｄ位置での断面図である。図１と同じ機能を果たす部分
には同じ符号を付し、それらの部分の詳細な説明は省略
する。図４を参照してこの実施例を説明する。
構成図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−
Ｄ位置での断面図である。図１と同じ機能を果たす部分
には同じ符号を付し、それらの部分の詳細な説明は省略
する。図４を参照してこの実施例を説明する。
【００５０】ウエハ１を構成する半導体基板３の能動素
子面上に、例えばシリコン酸化膜からなる絶縁層３９を
介して、例えばＡｌからなる下層メタル配線層４１が形
成されている。ここでは、下層メタル配線層４１よりも
下層の配線及びその配線と下層メタル配線層４１を電気
的に接続するための接続孔の図示は省略されている。絶
縁層３９上及び下層メタル配線層４１上に、例えばシリ
コン酸化膜からなる絶縁層４３が形成されている。
子面上に、例えばシリコン酸化膜からなる絶縁層３９を
介して、例えばＡｌからなる下層メタル配線層４１が形
成されている。ここでは、下層メタル配線層４１よりも
下層の配線及びその配線と下層メタル配線層４１を電気
的に接続するための接続孔の図示は省略されている。絶
縁層３９上及び下層メタル配線層４１上に、例えばシリ
コン酸化膜からなる絶縁層４３が形成されている。
【００５１】絶縁層４３上にメタル配線層４５，４７が
形成されている。メタル配線層４５は、ワイヤーボンデ
ィング用パッド領域１１を含む半導体チップ領域９内の
四隅付近にそれぞれ配置されている。メタル配線層４７
は、半導体チップ領域９の四隅付近とは異なる半導体チ
ップ領域９内の領域に設けられた再配線用パッド領域１
３を含む領域に配置されている。メタル配線層４５と４
７は互いに分離して形成されている。
形成されている。メタル配線層４５は、ワイヤーボンデ
ィング用パッド領域１１を含む半導体チップ領域９内の
四隅付近にそれぞれ配置されている。メタル配線層４７
は、半導体チップ領域９の四隅付近とは異なる半導体チ
ップ領域９内の領域に設けられた再配線用パッド領域１
３を含む領域に配置されている。メタル配線層４５と４
７は互いに分離して形成されている。
【００５２】絶縁層４３に、メタル配線層４５，４７と
下層メタル配線層４１を電気的に接続するための接続孔
４９が形成されている。接続孔４９内にメタル配線層４
５，４７の一部分が形成されている。メタル配線層４５
と４７は、接続孔４９、下層メタル配線層４１及び接続
孔４９を介して電気的に接続されている。
下層メタル配線層４１を電気的に接続するための接続孔
４９が形成されている。接続孔４９内にメタル配線層４
５，４７の一部分が形成されている。メタル配線層４５
と４７は、接続孔４９、下層メタル配線層４１及び接続
孔４９を介して電気的に接続されている。
【００５３】絶縁層４３上及びメタル配線層４５，４７
上にパッシベーション膜１５が形成されている。図４に
示した状態では、メタル配線層４５，４７のすべての領
域がパッシベーション膜１５で覆われている。
上にパッシベーション膜１５が形成されている。図４に
示した状態では、メタル配線層４５，４７のすべての領
域がパッシベーション膜１５で覆われている。
【００５４】この実施例では、２層メタル配線層構造の
例について説明しているが、本発明はこれに限定される
ものではなく、単層メタル配線層構造であってもよい
し、３層以上のメタル配線層構造であってもよい。ま
た、接続孔４９内にメタル配線層４５，４７の一部分が
形成されているが、本発明はこれに限定されるものでは
なく、接続孔４９内には、例えばタングステンなど、メ
タル配線層４５，４７の材料とは異なる導電材料が埋め
込まれているようにしてもよい。
例について説明しているが、本発明はこれに限定される
ものではなく、単層メタル配線層構造であってもよい
し、３層以上のメタル配線層構造であってもよい。ま
た、接続孔４９内にメタル配線層４５，４７の一部分が
形成されているが、本発明はこれに限定されるものでは
なく、接続孔４９内には、例えばタングステンなど、メ
タル配線層４５，４７の材料とは異なる導電材料が埋め
込まれているようにしてもよい。
【００５５】図４を参照して、製造方法の他の実施例を
説明する。ウエハ状態の半導体基板３上に半導体素子を
形成した後、絶縁層３９を形成する。絶縁層３９の所定
の領域に接続孔を形成した後、絶縁層３９上の所定の領
域及び接続孔内に下層メタル配線層４１を形成する。絶
縁層３９上及び下層メタル配線層４１上に絶縁層４３を
形成する。絶縁層４３に接続孔４９を形成した後、絶縁
層４１上の所定の領域及び接続孔４９内にメタル配線層
４５，４７を形成する。絶縁層４３上及びメタル配線層
４５，４７上にシリコン酸化膜及びシリコン窒化膜を順
に堆積してパッシベーション膜１５を形成する。
説明する。ウエハ状態の半導体基板３上に半導体素子を
形成した後、絶縁層３９を形成する。絶縁層３９の所定
の領域に接続孔を形成した後、絶縁層３９上の所定の領
域及び接続孔内に下層メタル配線層４１を形成する。絶
縁層３９上及び下層メタル配線層４１上に絶縁層４３を
形成する。絶縁層４３に接続孔４９を形成した後、絶縁
層４１上の所定の領域及び接続孔４９内にメタル配線層
４５，４７を形成する。絶縁層４３上及びメタル配線層
４５，４７上にシリコン酸化膜及びシリコン窒化膜を順
に堆積してパッシベーション膜１５を形成する。
【００５６】図４に示した実施例では、メタル配線層４
５がワイヤーボンディング用パッド領域１１を含む領域
に形成され、メタル配線層４７が再配線用パッド領域１
３を含む領域に形成されている。パッシベーション膜１
５にパッド開口部を形成する領域を選択することによ
り、ワイヤーボンディングを用いるリード端子付きパッ
ケージ及び再配線を形成するＣＳＰの両方に適用するこ
とができる。まず、この実施例をリード端子付きパッケ
ージに適用した実施例を図５を参照して説明する。
５がワイヤーボンディング用パッド領域１１を含む領域
に形成され、メタル配線層４７が再配線用パッド領域１
３を含む領域に形成されている。パッシベーション膜１
５にパッド開口部を形成する領域を選択することによ
り、ワイヤーボンディングを用いるリード端子付きパッ
ケージ及び再配線を形成するＣＳＰの両方に適用するこ
とができる。まず、この実施例をリード端子付きパッケ
ージに適用した実施例を図５を参照して説明する。
【００５７】図５は図４に示した実施例を適用したリー
ド端子付きパッケージの一実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での
断面図である。図４と同じ機能を果たす部分には同じ符
号を付し、それらの部分の詳細な説明は省略する。図５
を参照してこの実施例を説明する。
ド端子付きパッケージの一実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での
断面図である。図４と同じ機能を果たす部分には同じ符
号を付し、それらの部分の詳細な説明は省略する。図５
を参照してこの実施例を説明する。
【００５８】半導体チップ５１において、半導体基板３
の能動素子面上に、絶縁層３９を介して下層メタル配線
層４１が形成されており、さらにその上に絶縁層４３が
形成されている。絶縁層４３には接続孔４９が形成され
ている。絶縁層４３上及び接続孔４９内にメタル配線層
４５，４７が形成されている。絶縁層４３上及びメタル
配線層４５，４７上にパッシベーション膜１５が形成さ
れている。パッシベーション膜１５にはワイヤーボンデ
ィング用パッド領域１１のメタル配線層４５上にパッド
開口部１７が形成されている。再配線用パッド領域１３
のメタル配線層４７上はパッシベーション膜１５で覆わ
れている。半導体チップ５１は、図４に示したウエハ状
態から、パッド開口部１７が形成された後に、個片に切
り出されたものである。
の能動素子面上に、絶縁層３９を介して下層メタル配線
層４１が形成されており、さらにその上に絶縁層４３が
形成されている。絶縁層４３には接続孔４９が形成され
ている。絶縁層４３上及び接続孔４９内にメタル配線層
４５，４７が形成されている。絶縁層４３上及びメタル
配線層４５，４７上にパッシベーション膜１５が形成さ
れている。パッシベーション膜１５にはワイヤーボンデ
ィング用パッド領域１１のメタル配線層４５上にパッド
開口部１７が形成されている。再配線用パッド領域１３
のメタル配線層４７上はパッシベーション膜１５で覆わ
れている。半導体チップ５１は、図４に示したウエハ状
態から、パッド開口部１７が形成された後に、個片に切
り出されたものである。
【００５９】半導体チップ５１の周辺に、半導体チップ
５１の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層４５と
リード端子１９の一端がボンディングワイヤー２１によ
り電気的に接続されている。半導体チップ５１、リード
端子１９及びボンディングワイヤー２１は、リード端子
１９のボンディングワイヤー２１が接続された端部とは
反対側の端部（図示は省略）が露出するようにして封止
樹脂（図示は省略）により封止されている。
５１の四隅のそれぞれに対応してリード端子１９が配置
されている。パッド開口部１７内のメタル配線層４５と
リード端子１９の一端がボンディングワイヤー２１によ
り電気的に接続されている。半導体チップ５１、リード
端子１９及びボンディングワイヤー２１は、リード端子
１９のボンディングワイヤー２１が接続された端部とは
反対側の端部（図示は省略）が露出するようにして封止
樹脂（図示は省略）により封止されている。
【００６０】図４及び図５を参照して、リード端子付き
パッケージの製造方法の他の実施例を説明する。図４を
参照して説明した製造方法の実施例と同様にして、ウエ
ハ状態の半導体基板３上に、半導体素子、絶縁層３９、
接続孔、下層メタル配線層４１、絶縁層４３、接続孔４
９及びメタル配線層４５，４７及びパッシベーション膜
１５を順次形成する。
パッケージの製造方法の他の実施例を説明する。図４を
参照して説明した製造方法の実施例と同様にして、ウエ
ハ状態の半導体基板３上に、半導体素子、絶縁層３９、
接続孔、下層メタル配線層４１、絶縁層４３、接続孔４
９及びメタル配線層４５，４７及びパッシベーション膜
１５を順次形成する。
【００６１】フォトリソグラフィ技術及びエッチング技
術を用いて、ワイヤーボンディング用パッド領域１１の
メタル配線層４５上のパッシベーション膜１５を選択的
に除去してパッド開口部１７を形成する。その後、半導
体チップ５１をウエハから切り出す。リード端子１９を
備えたリードフレーム（図示は省略）に半導体チップ５
１を搭載した後、ボンディングワイヤー２１を用いてパ
ッド開口部１７内のメタル配線層４５とリード端子１９
のワイヤーボンディングを行なう。ワイヤーボンディン
グ後、封止樹脂を用いて樹脂封止処理を行なう。その
後、不必要なリードフレームを切断してリード端子付き
パッケージを取り出す。
術を用いて、ワイヤーボンディング用パッド領域１１の
メタル配線層４５上のパッシベーション膜１５を選択的
に除去してパッド開口部１７を形成する。その後、半導
体チップ５１をウエハから切り出す。リード端子１９を
備えたリードフレーム（図示は省略）に半導体チップ５
１を搭載した後、ボンディングワイヤー２１を用いてパ
ッド開口部１７内のメタル配線層４５とリード端子１９
のワイヤーボンディングを行なう。ワイヤーボンディン
グ後、封止樹脂を用いて樹脂封止処理を行なう。その
後、不必要なリードフレームを切断してリード端子付き
パッケージを取り出す。
【００６２】図５に示したように、ワイヤーボンディン
グ用パッド領域１１のメタル配線層４５上のパッシベー
ション膜１５にパッド開口部１７を設けることにより、
図４に示した実施例をリード端子付きパッケージに適用
することができる。また、図４に示した実施例はＣＳＰ
に適用することもできる。図４に示した実施例をＣＳＰ
に適用した実施例を図６を参照して説明する。
グ用パッド領域１１のメタル配線層４５上のパッシベー
ション膜１５にパッド開口部１７を設けることにより、
図４に示した実施例をリード端子付きパッケージに適用
することができる。また、図４に示した実施例はＣＳＰ
に適用することもできる。図４に示した実施例をＣＳＰ
に適用した実施例を図６を参照して説明する。
【００６３】図６は図４に示した実施例を適用したＣＳ
Ｐの一実施例を示す概略構成図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＦ−Ｆ位置での断面図である。図
４及び図５と同じ機能を果たす部分には同じ符号を付
し、それらの部分の詳細な説明は省略する。図６を参照
してこの実施例を説明する。
Ｐの一実施例を示す概略構成図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＦ−Ｆ位置での断面図である。図
４及び図５と同じ機能を果たす部分には同じ符号を付
し、それらの部分の詳細な説明は省略する。図６を参照
してこの実施例を説明する。
【００６４】ＣＳＰ５３において、半導体基板３の能動
素子面上に、絶縁層３９を介して下層メタル配線層４１
が形成されており、さらにその上に絶縁層４３が形成さ
れている。絶縁層４３には接続孔４９が形成されてい
る。絶縁層４３上及び接続孔４９内にメタル配線層４
５，４７が形成されている。絶縁層４３上及びメタル配
線層４５，４７上にパッシベーション膜１５が形成され
ている。パッシベーション膜１５には再配線用パッド領
域１３のメタル配線層４７上にパッド開口部２５が形成
されている。ワイヤーボンディング用パッド領域１１の
メタル配線層４５上はパッシベーション膜１５で覆われ
ている。
素子面上に、絶縁層３９を介して下層メタル配線層４１
が形成されており、さらにその上に絶縁層４３が形成さ
れている。絶縁層４３には接続孔４９が形成されてい
る。絶縁層４３上及び接続孔４９内にメタル配線層４
５，４７が形成されている。絶縁層４３上及びメタル配
線層４５，４７上にパッシベーション膜１５が形成され
ている。パッシベーション膜１５には再配線用パッド領
域１３のメタル配線層４７上にパッド開口部２５が形成
されている。ワイヤーボンディング用パッド領域１１の
メタル配線層４５上はパッシベーション膜１５で覆われ
ている。
【００６５】パッシベーション膜１５上及びパッド開口
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に例え
ばＣｕからなる再配線３１が形成されている。再配線３
１は接続孔２９内からＣＳＰ５３の四隅付近に延びて形
成されている。
部２５内にポリイミド樹脂層２７（（Ａ）での図示は省
略）が形成されている。ポリイミド樹脂層２７にはパッ
ド開口部２５に対応する位置に接続孔２９が形成されて
いる。ポリイミド樹脂層２７上及び接続孔２９内に例え
ばＣｕからなる再配線３１が形成されている。再配線３
１は接続孔２９内からＣＳＰ５３の四隅付近に延びて形
成されている。
【００６６】ＣＳＰ５３の四隅付近において、再配線３
１上に例えばＣｕからなるメタルポスト３３が形成され
ている。ポリイミド樹脂層２７上、再配線３１及びメタ
ルポスト３３の側面に、メタルポスト３３の端面が露出
するように封止樹脂３５（（Ａ）での図示は省略）が形
成されている。メタルポスト３３の端面に半田バンプ３
７が機械的に固着されている。
１上に例えばＣｕからなるメタルポスト３３が形成され
ている。ポリイミド樹脂層２７上、再配線３１及びメタ
ルポスト３３の側面に、メタルポスト３３の端面が露出
するように封止樹脂３５（（Ａ）での図示は省略）が形
成されている。メタルポスト３３の端面に半田バンプ３
７が機械的に固着されている。
【００６７】ＣＳＰ５３は、図４に示したウエハ状態か
ら、パッド開口部２５が形成され、さらにポリイミド樹
脂層２７、接続孔２９、再配線３１、メタルポスト３
３、封止樹脂３５及び半田バンプ３７が形成された後
に、個片に切り出されたものである。
ら、パッド開口部２５が形成され、さらにポリイミド樹
脂層２７、接続孔２９、再配線３１、メタルポスト３
３、封止樹脂３５及び半田バンプ３７が形成された後
に、個片に切り出されたものである。
【００６８】図４及び図６を参照して、ＣＳＰの製造方
法の他の実施例を説明する。図４を参照して説明した製
造方法の実施例と同様にして、ウエハ状態の半導体基板
３上に、半導体素子、絶縁層３９、接続孔、下層メタル
配線層４１、絶縁層４３、接続孔４９及びメタル配線層
４５，４７及びパッシベーション膜１５を順次形成す
る。
法の他の実施例を説明する。図４を参照して説明した製
造方法の実施例と同様にして、ウエハ状態の半導体基板
３上に、半導体素子、絶縁層３９、接続孔、下層メタル
配線層４１、絶縁層４３、接続孔４９及びメタル配線層
４５，４７及びパッシベーション膜１５を順次形成す
る。
【００６９】フォトリソグラフィ技術及びエッチング技
術を用いて、再配線用パッド領域１３のメタル配線層４
７上のパッシベーション膜１５を選択的に除去してパッ
ド開口部２５を形成する。パッシベーション膜１５上及
びパッド開口部２５内に、パッド開口部２５に対応して
接続孔２９をもつポリイミド樹脂層２７を形成する。接
続孔２９内及びポリイミド樹脂層２７上の所定の領域に
再配線３１を形成する。再配線３１上の所定の領域にメ
タルポスト３３を形成した後、ウエハ状態のままで封止
樹脂３５を形成する。メタルポスト３３の端面に半田バ
ンプ３７を機械的に固着させる。その後、ＣＳＰ５３を
ウエハから切り出す。
術を用いて、再配線用パッド領域１３のメタル配線層４
７上のパッシベーション膜１５を選択的に除去してパッ
ド開口部２５を形成する。パッシベーション膜１５上及
びパッド開口部２５内に、パッド開口部２５に対応して
接続孔２９をもつポリイミド樹脂層２７を形成する。接
続孔２９内及びポリイミド樹脂層２７上の所定の領域に
再配線３１を形成する。再配線３１上の所定の領域にメ
タルポスト３３を形成した後、ウエハ状態のままで封止
樹脂３５を形成する。メタルポスト３３の端面に半田バ
ンプ３７を機械的に固着させる。その後、ＣＳＰ５３を
ウエハから切り出す。
【００７０】図６に示したように、再配線用パッド領域
１３のメタル配線層４７上に対応してパッシベーション
膜１５にパッド開口部２５を設けることにより、図４に
示した実施例をＣＳＰに適用することができる。パッド
開口部２５の面積、すなわち再配線用パッド領域１３の
面積は、再配線３１を形成するのに必要な面積があれば
よいので、ワイヤーボンディングを行なうためのパッド
開口部１７の面積、すなわちワイヤーボンディング用パ
ッド領域１１の面積に比べて小さくすることができる。
これにより、パッド開口部２５の総面積を小さくするこ
とができ、パッド開口部２５からの水分の浸入などを低
減させて信頼性を向上させることができる。また、メタ
ルポスト３３の配置場所の自由度を向上させることがで
きる。
１３のメタル配線層４７上に対応してパッシベーション
膜１５にパッド開口部２５を設けることにより、図４に
示した実施例をＣＳＰに適用することができる。パッド
開口部２５の面積、すなわち再配線用パッド領域１３の
面積は、再配線３１を形成するのに必要な面積があれば
よいので、ワイヤーボンディングを行なうためのパッド
開口部１７の面積、すなわちワイヤーボンディング用パ
ッド領域１１の面積に比べて小さくすることができる。
これにより、パッド開口部２５の総面積を小さくするこ
とができ、パッド開口部２５からの水分の浸入などを低
減させて信頼性を向上させることができる。また、メタ
ルポスト３３の配置場所の自由度を向上させることがで
きる。
【００７１】図４から図６に示したように、ワイヤーボ
ンディング用パッド領域１１を含む領域にメタル配線層
４５を形成し、ワイヤーボンディング用パッド領域１１
とは異なる領域の再配線用パッド領域１３を含む領域に
メタル配線層４７を形成することにより、インターポー
ザなどを介することなく、パッシベーション膜に形成す
るパッド開口部の位置を変更するだけで、リード端子付
きパッケージにもＣＳＰにも対応することができる。
ンディング用パッド領域１１を含む領域にメタル配線層
４５を形成し、ワイヤーボンディング用パッド領域１１
とは異なる領域の再配線用パッド領域１３を含む領域に
メタル配線層４７を形成することにより、インターポー
ザなどを介することなく、パッシベーション膜に形成す
るパッド開口部の位置を変更するだけで、リード端子付
きパッケージにもＣＳＰにも対応することができる。
【００７２】図４から図６に示した実施例では、メタル
配線層４５と４７を分離して形成することにより、図１
から図３に示した実施例におけるメタル配線層７の面積
に比べて、メタル配線層４５，４７を形成する領域の面
積を小さくすることができる。これにより、回路レイア
ウトの領域を広く確保することができ、設計の自由度を
向上させることができる。
配線層４５と４７を分離して形成することにより、図１
から図３に示した実施例におけるメタル配線層７の面積
に比べて、メタル配線層４５，４７を形成する領域の面
積を小さくすることができる。これにより、回路レイア
ウトの領域を広く確保することができ、設計の自由度を
向上させることができる。
【００７３】図４から図６を参照して説明した半導体装
置及びその製造方法の実施例では、パッシベーション膜
１５に形成するパッド開口部の位置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができるので、発注を受けてから製品納入までの工期が
短縮できる。さらに、メタル配線層４５，４７を形成す
るための露光マスクは１枚で済むので、製造コストを上
昇させることはない。さらに、インターポーザなどを使
用することなく、リード端子付きパッケージにもＣＳＰ
にも対応することができるため、製造コストを上昇させ
ることはなく、さらに半導体装置のサイズを増大させる
こともない。
置及びその製造方法の実施例では、パッシベーション膜
１５に形成するパッド開口部の位置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができるので、発注を受けてから製品納入までの工期が
短縮できる。さらに、メタル配線層４５，４７を形成す
るための露光マスクは１枚で済むので、製造コストを上
昇させることはない。さらに、インターポーザなどを使
用することなく、リード端子付きパッケージにもＣＳＰ
にも対応することができるため、製造コストを上昇させ
ることはなく、さらに半導体装置のサイズを増大させる
こともない。
【００７４】図１から図６を参照して説明した実施例で
は、パッド開口部が４つの場合を例に説明したが、本発
明はこれに限定されるものではなく、パッド開口部が４
つ以下又はパッド開口部が５つ以上であっても本発明を
適用できることは言うまでもない。以上、本発明の実施
例を説明したが、本発明はこれに限定されるものではな
く、特許請求の範囲に記載された本発明の範囲内で種々
の変更が可能である。
は、パッド開口部が４つの場合を例に説明したが、本発
明はこれに限定されるものではなく、パッド開口部が４
つ以下又はパッド開口部が５つ以上であっても本発明を
適用できることは言うまでもない。以上、本発明の実施
例を説明したが、本発明はこれに限定されるものではな
く、特許請求の範囲に記載された本発明の範囲内で種々
の変更が可能である。
【００７５】
【発明の効果】本発明の半導体装置では、半導体基板の
能動素子面上に絶縁層を介して形成されたメタル配線層
と、メタル配線層を覆う保護膜を備えた半導体装置にお
いて、メタル配線層は、ワイヤーボンディング用パッド
領域と、ワイヤーボンディング用パッド領域とは異なる
領域の再配線用パッド領域の両方に形成されているよう
にし、本発明の半導体装置の製造方法では、半導体基板
の能動素子面上に絶縁層を介してワイヤーボンディング
用パッド領域と、ワイヤーボンディング用パッド領域と
は異なる領域の再配線用パッド領域の両方を含むメタル
配線層を形成する工程と、メタル配線層を覆う保護膜を
形成する工程と、保護膜に、ワイヤーボンディング用パ
ッド領域又は再配線用パッド領域のいずれか一方にのみ
パッド開口部を形成する工程を含むようにしたので、保
護膜に形成するパッド開口部の配置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができる。これにより、メタル配線層を形成するための
露光マスクは１枚で済み、さらにインターポーザなどを
使用する必要はないので、コストを上昇させず、かつ半
導体装置のサイズを増大させることなく、リード端子付
きパッケージにもＣＳＰにも対応することができる。
能動素子面上に絶縁層を介して形成されたメタル配線層
と、メタル配線層を覆う保護膜を備えた半導体装置にお
いて、メタル配線層は、ワイヤーボンディング用パッド
領域と、ワイヤーボンディング用パッド領域とは異なる
領域の再配線用パッド領域の両方に形成されているよう
にし、本発明の半導体装置の製造方法では、半導体基板
の能動素子面上に絶縁層を介してワイヤーボンディング
用パッド領域と、ワイヤーボンディング用パッド領域と
は異なる領域の再配線用パッド領域の両方を含むメタル
配線層を形成する工程と、メタル配線層を覆う保護膜を
形成する工程と、保護膜に、ワイヤーボンディング用パ
ッド領域又は再配線用パッド領域のいずれか一方にのみ
パッド開口部を形成する工程を含むようにしたので、保
護膜に形成するパッド開口部の配置を変更するだけで、
リード端子付きパッケージにもＣＳＰにも対応すること
ができる。これにより、メタル配線層を形成するための
露光マスクは１枚で済み、さらにインターポーザなどを
使用する必要はないので、コストを上昇させず、かつ半
導体装置のサイズを増大させることなく、リード端子付
きパッケージにもＣＳＰにも対応することができる。
【００７６】本発明の半導体装置において、保護膜は、
ワイヤーボンディング用パッド領域又は再配線用パッド
領域のいずれか一方にのみパッド開口部を備えているよ
うにすれば、上記ワイヤーボンディング用パッド領域及
び上記再配線用パッド領域の両領域にパッド開口部を備
えている場合に比べてパッド開口部の総面積を小さくす
ることができ、パッド開口部からの水分の浸入などを低
減することができ、信頼性を向上させることができる。
ワイヤーボンディング用パッド領域又は再配線用パッド
領域のいずれか一方にのみパッド開口部を備えているよ
うにすれば、上記ワイヤーボンディング用パッド領域及
び上記再配線用パッド領域の両領域にパッド開口部を備
えている場合に比べてパッド開口部の総面積を小さくす
ることができ、パッド開口部からの水分の浸入などを低
減することができ、信頼性を向上させることができる。
【００７７】本発明の半導体装置において、再配線用パ
ッド領域はワイヤーボンディング用パッド領域よりも小
さい面積であるようにすれば、再配線用パッド領域にパ
ッド開口部を設けてＣＳＰに適用する場合に、メタルポ
スト配置場所の自由度を向上させることができる。特
に、再配線用パッド領域にのみパッド開口部を備えてい
るときは、パッド開口部の総面積をさらに小さくするこ
とができ、さらに信頼性を向上させることができる。
ッド領域はワイヤーボンディング用パッド領域よりも小
さい面積であるようにすれば、再配線用パッド領域にパ
ッド開口部を設けてＣＳＰに適用する場合に、メタルポ
スト配置場所の自由度を向上させることができる。特
に、再配線用パッド領域にのみパッド開口部を備えてい
るときは、パッド開口部の総面積をさらに小さくするこ
とができ、さらに信頼性を向上させることができる。
【００７８】本発明の半導体装置において、メタル配線
層の構成として、ワイヤーボンディング用パッド領域に
形成されたメタル配線層と再配線用パッド領域に形成さ
れたメタル配線層は、絶縁層上の両パッド領域とは異な
る領域に形成されたメタル配線層を介して電気的に接続
されているようにし、又はメタル配線層よりも下層に形
成された配線を介して電気的に接続されているようにす
れば、ワイヤーボンディング用パッド領域に形成された
メタル配線層と再配線用パッド領域に形成されたメタル
配線層を同電位にすることができる。
層の構成として、ワイヤーボンディング用パッド領域に
形成されたメタル配線層と再配線用パッド領域に形成さ
れたメタル配線層は、絶縁層上の両パッド領域とは異な
る領域に形成されたメタル配線層を介して電気的に接続
されているようにし、又はメタル配線層よりも下層に形
成された配線を介して電気的に接続されているようにす
れば、ワイヤーボンディング用パッド領域に形成された
メタル配線層と再配線用パッド領域に形成されたメタル
配線層を同電位にすることができる。
【００７９】本発明の半導体装置の製造方法において、
保護膜形成までを完了した半製品を予め用意しておき、
製品仕様決定後にパッド開口部を形成するようにすれ
ば、製品のパッケージとしてリード端子付きのパッケー
ジ又はＣＳＰのいずれを用いるのかが確定していない場
合でも、メタル配線層及び保護膜を形成した状態の半製
品を保管しておくことにより、発注を受けてから製品納
入までの工期を短縮することができる。
保護膜形成までを完了した半製品を予め用意しておき、
製品仕様決定後にパッド開口部を形成するようにすれ
ば、製品のパッケージとしてリード端子付きのパッケー
ジ又はＣＳＰのいずれを用いるのかが確定していない場
合でも、メタル配線層及び保護膜を形成した状態の半製
品を保管しておくことにより、発注を受けてから製品納
入までの工期を短縮することができる。
【図１】半導体装置の一実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での
断面図である。
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での
断面図である。
【図２】図１に示した実施例を適用したリード端子付き
パッケージの一実施例を示す概略構成図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図であ
る。
パッケージの一実施例を示す概略構成図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図であ
る。
【図３】図１に示した実施例を適用したＣＳＰの一実施
例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＣ−Ｃ位置での断面図である。
例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＣ−Ｃ位置での断面図である。
【図４】半導体装置の他の実施例を示す概略構成図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での
断面図である。
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での
断面図である。
【図５】図５は図４に示した実施例を適用したリード端
子付きパッケージの一実施例を示す概略構成図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での断面
図である。
子付きパッケージの一実施例を示す概略構成図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での断面
図である。
【図６】図４に示した実施例を適用したＣＳＰの一実施
例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＦ−Ｆ位置での断面図である。
例を示す概略構成図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＦ−Ｆ位置での断面図である。
【図７】従来のＣＳＰを示す概略構成図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＧ−Ｇ位置での断面図であ
る。
は平面図、（Ｂ）は（Ａ）のＧ−Ｇ位置での断面図であ
る。
【図８】従来のリード端子付きパッケージを示す概略構
成図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＨ−Ｈ
位置での断面図である。
成図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＨ−Ｈ
位置での断面図である。
１ ウエハ
３ 半導体基板
５ 絶縁層
７ メタル配線層
９ 半導体チップ領域
１１ ワイヤーボンディング用パッド領域
１３ 再配線用パッド領域
１５ パッシベーション膜
Claims (6)
- 【請求項１】 半導体基板の能動素子面上に絶縁層を介
して形成されたメタル配線層と、メタル配線層を覆う保
護膜を備えた半導体装置において、 前記メタル配線層は、ワイヤーボンディング用パッド領
域と、前記ワイヤーボンディング用パッド領域とは異な
る領域の再配線用パッド領域の両方に形成されているこ
とを特徴とする半導体装置。 - 【請求項２】 前記保護膜は、前記ワイヤーボンディン
グ用パッド領域又は前記再配線用パッド領域のいずれか
一方にのみパッド開口部を備えている請求項１に記載の
半導体装置。 - 【請求項３】 前記再配線用パッド領域は前記ワイヤー
ボンディング用パッド領域よりも小さい面積である請求
項１又は２に記載の半導体装置。 - 【請求項４】 前記ワイヤーボンディング用パッド領域
に形成された前記メタル配線層と前記再配線用パッド領
域に形成された前記メタル配線層は、前記絶縁層上の両
パッド領域とは異なる領域に形成されたメタル配線層を
介して電気的に接続されており、又は前記メタル配線層
よりも下層に形成された配線を介して電気的に接続され
ている請求項１、２又は３のいずれかに記載の半導体装
置。 - 【請求項５】 半導体基板の能動素子面上に絶縁層を介
してワイヤーボンディング用パッド領域と、前記ワイヤ
ーボンディング用パッド領域とは異なる領域の再配線用
パッド領域の両方を含むメタル配線層を形成する工程
と、 前記メタル配線層を覆う保護膜を形成する工程と、 前記保護膜に、前記ワイヤーボンディング用パッド領域
又は前記再配線用パッド領域のいずれか一方にのみパッ
ド開口部を形成する工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項６】 前記保護膜形成までを完了した半製品を
予め用意しておき、製品仕様決定後に前記パッド開口部
を形成する請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071369A JP3734453B2 (ja) | 2002-03-15 | 2002-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071369A JP3734453B2 (ja) | 2002-03-15 | 2002-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273154A true JP2003273154A (ja) | 2003-09-26 |
| JP3734453B2 JP3734453B2 (ja) | 2006-01-11 |
Family
ID=29201665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002071369A Expired - Fee Related JP3734453B2 (ja) | 2002-03-15 | 2002-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3734453B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230326B2 (en) | 2004-09-03 | 2007-06-12 | Yamaha Corporation | Semiconductor device and wire bonding chip size package therefor |
| JP2009076899A (ja) * | 2007-09-18 | 2009-04-09 | Samsung Electro-Mechanics Co Ltd | 半導体チップパッケージ及びこれを用いた印刷回路基板 |
| JP2009200394A (ja) * | 2008-02-25 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
| US8415811B2 (en) | 2010-11-02 | 2013-04-09 | Ricoh Company, Ltd. | Semiconductor package and electronic component package |
-
2002
- 2002-03-15 JP JP2002071369A patent/JP3734453B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
| US7230326B2 (en) | 2004-09-03 | 2007-06-12 | Yamaha Corporation | Semiconductor device and wire bonding chip size package therefor |
| JP2009076899A (ja) * | 2007-09-18 | 2009-04-09 | Samsung Electro-Mechanics Co Ltd | 半導体チップパッケージ及びこれを用いた印刷回路基板 |
| JP2009200394A (ja) * | 2008-02-25 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US8222082B2 (en) | 2008-02-25 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US8384185B2 (en) | 2008-02-25 | 2013-02-26 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| CN101521169B (zh) * | 2008-02-25 | 2013-06-19 | 瑞萨电子株式会社 | 半导体装置的制造方法及半导体装置 |
| US8415811B2 (en) | 2010-11-02 | 2013-04-09 | Ricoh Company, Ltd. | Semiconductor package and electronic component package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3734453B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459483B (zh) | Manufacturing method of semiconductor device | |
| JP3631120B2 (ja) | 半導体装置 | |
| US6664644B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| JP2001230369A (ja) | 半導体装置およびその製造方法 | |
| JP2001257307A (ja) | 半導体装置 | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| KR101478247B1 (ko) | 반도체 패키지 및 이를 이용한 멀티 칩 패키지 | |
| US11437310B2 (en) | Connection structure and method of forming the same | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| US20090127705A1 (en) | Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device | |
| JP2003051569A (ja) | 半導体装置及びその製造方法 | |
| JP4955488B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009176978A (ja) | 半導体装置 | |
| JP2003188263A (ja) | 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ | |
| JP2006073862A (ja) | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
| JP4293563B2 (ja) | 半導体装置及び半導体パッケージ | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| JP2002217354A (ja) | 半導体装置 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US8058735B2 (en) | Wafer-level chip scale package having stud bump and method for fabricating the same | |
| JP3734453B2 (ja) | 半導体装置の製造方法 | |
| JP2003332515A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI260078B (en) | Chip structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |