JP4947567B2 - 発光素子及びその製造方法 - Google Patents

Description

本発明は、発光素子及びその製造方法に係り、特に量子ドット層を有する発光素子及びその製造方法に関する。

従来より、量子ドットの形成方法として、Stranski-Krastanawモード（Ｓ−Ｋモード）による形成方法が知られている。

Ｓ−Ｋモードとは、エピタキシャル成長する半導体結晶が、成長開始当初は２次元成長（膜成長）するが、膜の弾性限界を超えた段階で３次元成長するモードのことである。下地の材料と格子定数が異なる膜をエピタキシャル成長することにより、数ｎｍ〜数十ｎｍ程度の３次元成長島より成る量子ドットが自己形成される。

Ｓ−Ｋモードは、量子ドットを容易に自己形成することができるモードであるため、大きな注目を集めている。

提案されている発光素子を図９を用いて説明する。図９は、提案されている発光素子を示す断面図である。

図９に示すように、例えばｎ形基板１１０上には、ｎ形半導体層１１４が形成されている。ｎ形半導体層１１４上には、バリア層１１６と量子ドット層１１８とを交互に積層して成る活性層１２０が形成されている。各量子ドット層１１８には、Ｓ−Ｋモードにより自己形成された三次元成長島より成る量子ドット１１９が形成されている。活性層１２０上には、ｐ形半導体層１２２が形成されている。ｐ形半導体層１２２上には、上部電極１２６が形成されている。ｎ形基板１１０の下には、下部電極１２８が形成されている。

こうして、提案されている発光素子が構成されている。
特開２００２−２３７４５６号公報 特開２００２−１４１５３１号公報

しかしながら、提案されている発光素子では、量子ドット層を多数層積層すると、発光波長が所望の波長に対してずれてしまう等、良好なデバイス特性が得られない場合があった。

本発明の目的は、量子ドット層を多数層積層した場合であっても、良好なデバイス特性を実現し得る発光素子及びその製造方法を提供することにある。

上記目的は、ｐ形半導体より成る基板と、前記基板上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層と、前記活性層上に形成されたｎ形半導体層と、前記基板と前記活性層の間に形成され、前記基板より不純物濃度が低いｐ形半導体層とを有し、前記活性層は、前記量子ドット層を１５層以上含み、前記基板は、ＩｎＰ又はＧａＡｓより成り、前記ｐ形半導体層は、前記基板がＩｎＰより成る場合にはＩｎＰより成り、前記基板がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成ることを特徴とする発光素子により達成される。

また、上記目的は、基板と、前記基板上に形成されたｐ形コンタクト層と、前記ｐ形コンタクト層上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島よりなる量子ドット層を複数層積層して成る活性層と、前記活性層上に形成されたｎ形半導体層と、前記ｐ形コンタクト層と前記活性層との間に形成され、前記ｐ形コンタクト層より不純物濃度が低いｐ形半導体層とを有し、前記活性層は、前記量子ドット層を１５層以上含み、前記ｐ形コンタクト層は、ＩｎＰ又はＧａＡｓより成り、前記ｐ形半導体層は、前記ｐ形コンタクト層がＩｎＰより成る場合にはＩｎＰより成り、前記ｐ形コンタクト層がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成ることを特徴とする発光素子により達成される。

また、上記目的は、ｐ形半導体より成る基板上に、前記基板より不純物濃度が低いｐ形半導体層を形成する工程と、前記ｐ形半導体層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、前記活性層上に、ｎ形半導体層を形成する工程と、前記基板に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程とを有し、前記活性層は、前記量子ドット層を１５層以上含み、前記基板は、ＩｎＰ又はＧａＡｓより成り、前記ｐ形半導体層は、前記基板がＩｎＰより成る場合にはＩｎＰより成り、前記基板がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成ることを特徴とする発光素子の製造方法により達成される。

また、上記目的は、基板上に、ｐ形コンタクト層を形成する工程と、前記ｐ形コンタクト層上に、前記ｐ形コンタクト層より不純物濃度が低いｐ形半導体層を形成する工程と、前記ｐ形半導体層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、前記活性層上に、ｎ形半導体層を形成する工程と、前記ｐ形コンタクト層に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程とを有し、前記活性層は、前記量子ドット層を１５層以上含み、前記ｐ形コンタクト層は、ＩｎＰ又はＧａＡｓより成り、前記ｐ形半導体層は、前記ｐ形コンタクト層がＩｎＰより成る場合にはＩｎＰより成り、前記ｐ形コンタクト層がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成ることを特徴とする発光素子の製造方法により達成される。

以上の通り、本発明によれば、ｐ形半導体に、量子ドット層が多数層積層して成る活性層が形成されており、活性層上にｎ形半導体が形成されているため、活性層のうちで良質な量子ドットが形成される領域である下層側の領域は、活性層のうちのｐ形半導体に近い領域となる。このため、正孔と電子との発光再結合は、良質な量子ドットが形成されている領域において主に起こることとなる。このため、本発明によれば、量子ドット層を多数層積層した場合であっても、良好なデバイス特性を得ることができる。

本願発明者らは、提案されている発光素子において良好なデバイス特性が得られない理由について、鋭意検討を行った。

活性層を構成する量子ドット層を多数層積層していくと、下層においては良質な量子ドットが得られるものの、上層にいくに従って良質な量子ドットが得られなくなってしまう。上層にいくに従って良質な量子ドットが得られなくなるのは、上層にいくに従って量子ドット層に生ずる結晶歪が大きくなっていくためと考えられる。

提案されている発光素子では、ｎ形半導体層側から供給される電子と、ｐ形半導体層側から供給される正孔とが、量子ドット内で発光再結合することにより動作する。正孔の移動度は、電子の移動度と比較して１桁程度小さいため、活性層のうちのｐ形半導体層に近い領域に存在する量子ドット内において、電子と正孔との発光再結合が主に起こることとなる。活性層のうちのｐ形半導体層に近い領域は、活性層のうちの上層領域であり、活性層のうちの上層領域は、上述したように、良質でない量子ドットが形成されている領域である。このため、量子ドット層が多数層積層された提案されている発光素子では、電子と正孔との発光再結合が、良質でない量子ドット内において主に起こっていた。このため、提案されている発光素子では、良好なデバイス特性が得られない場合があった。

本願発明者らは鋭意検討した結果、ｐ形半導体上に活性層を形成し、活性層上にｎ形半導体を形成すれば、量子ドット層を多数層積層した場合であっても、良好なデバイス特性が得られるということに想到した。ｐ形半導体上に活性層を形成し、活性層上にｎ形半導体を形成すれば、活性層のうちの下層領域がｐ形半導体に近い領域となる。上述したように、活性層のうちの下層領域は良質な量子ドットが形成される領域である。電子と正孔と発光再結合は、上述したように、活性層のうちのｐ形半導体に近い領域において主として起こる。このため、電子と正孔との発光再結合が、主として、良質な量子ドット内においおて起こることとなる。このため、本発明の下記実施形態によれば、量子ドット層を多数層積層した場合であっても、良好なデバイス特性を得ることが可能となる。

［第１実施形態］
次に、本発明の第１実施形態による発光素子及びその製造方法を図１乃至図４を用いて説明する。図１は、本実施形態による発光素子を示す断面図である。図１（ａ）は、本実施形態による発光素子の全体構成を示す断面図であり、図１（ｂ）は、活性層の構成を示す断面図である。

図１に示すように、ｐ形の基板１０上には、ｐ形のバッファ層１２が形成されている。ｐ形の基板１０としては、例えばｐ形のＩｎＰ基板が用いられている。ｐ形のバッファ層１２としては、例えばｐ形のＩｎＰ層が用いられている。基板１０に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１８〜１×１０^１９ｃｍ^−３程度である。バッファ層１２に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１８ｃｍ^−３程度である。

ｐ形のバッファ層１２上には、ｐ形の半導体層１４が形成されている。ｐ形の半導体層１４は、例えば、下部クラッド層として機能するものである。ｐ形の半導体層１４としては、例えばｐ形のＩｎＰ層が用いられている。半導体層１４に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１７〜６×１０^１７ｃｍ^−３程度である。ｐ形の半導体層１４に導入されているｐ形のドーパント不純物の濃度が比較的低く設定されているのは、不純物濃度が高すぎると光損失が大きくなり、所望のデバイス特性が得られないためである。

ｐ形の半導体層１４上には、バリア層１６と量子ドット層１８とが交互に積層して成る活性層２０が形成されている。

バリア層１６としては、例えばアンドープのＩｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓ層が用いられている。Ｉｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓ層の組成は、例えばＸ＝０．５３、Ｙ＝０．５に設定されている。

なお、ここでは、バリア層１６の材料としてＩｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓを用いる場合を例に説明するが、バリア層１６の材料はＩｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓに限定されるものではない。例えば、バリア層の材料として、アンドープのＩｎ_ＸＧａ_１−ＸＡｓ_ＹＰ_１−Ｙ等を用いてもよい。

量子ドット層１８としては、例えばアンドープのＩｎ_ＸＧａ_１−ＸＡｓ層が用いられている。量子ドット層１８には、複数の量子ドット１９が形成されている。量子ドット１９は、Ｓ−Ｋモードにより自己形成された三次元成長島より成るものである。量子ドット層１８の厚さは、例えば１〜６分子層（monolayer）程度である。

活性層２０を構成する量子ドット層１８の層数は、例えば５〜６０層程度とする。上述したように、量子ドット層１８を多数層積層して成る活性層２０では、上層にいくに従って良質な量子ドット１９が得られなくなる傾向がある。このため、量子ドット層１８の層数が多い発光素子ほど、デバイス特性が顕著に改善される傾向がある。従って、本発明は、量子ドット層の層数が５層以上の発光素子の場合に、特に有効である。更には、本発明は、量子ドット層の層数が１０層以上の発光素子の場合に更に有効である。そして更には、本発明は、量子ドット層の層数が１５層以上の発光素子の場合に更に有効である。

活性層２０上には、ｎ形の半導体層２２が形成されている。ｎ形の半導体層２２は、例えば、上部クラッド層として機能するものである。ｎ形の半導体層２２としては、例えばｎ形のＩｎＰ層が用いられている。半導体層２２に導入されているｎ形のドーパント不純物の濃度は、例えば１×１０^１７〜５×１０^１７ｃｍ^−３程度である。

ｎ形の半導体層２２上には、ｎ形のコンタクト層２４が形成されている。ｎ形のコンタクト層２４としては、例えばｎ形のＩｎＰ層が用いられている。コンタクト層２４に導入されているｎ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度である。

クラッド層の上部２２及びコンタクト層２４は、全体としてメサ状に成形されている。

コンタクト層２４上には、金属より成る上部電極２６が形成されている。

基板１０の下面には、金属より成る下部電極２８が形成されている。

こうして、本実施形態による発光素子が構成されている。

本実施形態による発光素子は、ｐ形の半導体１０、１２、１４上に量子ドット層１８を多数層積層して成る活性層２０が形成されており、活性層２０上にｎ形の半導体２２、２４が形成されていることに主な特徴がある。

提案されている発光素子では、上述したように、ｎ形の半導体層上に、量子ドット層を多数層積層して成る活性層が形成されており、活性層上にｐ形半導体層が形成されていた。上述したように、正孔の移動度は、電子の移動度と比較して１桁程度小さいため、発光再結合は、活性層のうちのｐ形半導体に近い領域において、即ち、活性層のうちの上層領域において主に生ずる。活性層のうちの上層領域は、上述したように、良質でない量子ドットが形成されている領域であるため、提案されている発光素子では、良好なデバイス特性が得られなかった。

これに対し、本実施形態によれば、ｐ形半導体１０、１２、１４上に、量子ドット層１８が多数層積層して成る活性層２０が形成されており、活性層２０上にｎ形半導体２２、２４が形成されている。本実施形態によれば、ｐ形半導体１０、１２、１４上に活性層２０が形成されており、活性層２０上にｎ形半導体２２、２４が形成されているため、活性層２０のうちで良質な量子ドット１９が形成される領域である下層側の領域は、活性層２０のうちのｐ形半導体１０、１２、１４に近い領域となる。このため、正孔と電子との発光再結合は、良質な量子ドット１９が形成されている領域において主に起こることとなる。このため、本実施形態によれば、量子ドット層を多数層積層した場合であっても、良好なデバイス特性を得ることができる。

（発光素子の製造方法）
次に、本実施形態による発光素子の製造方法を図２乃至図４を用いて説明する。図２乃至図４は、本実施形態による発光素子の製造方法を示す工程断面図である。

まず、図２（ａ）に示すように、ｐ形の基板１０を用意する。ｐ形の基板１０としては、例えば、ｐ形のＩｎＰ基板を用いる。基板１０に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１８〜１×１０^１９ｃｍ^−３程度とする。

次に、基板１０上の全面に、例えばＭＢＥ法により、ｐ形のバッファ層１２を形成する。ｐ形のバッファ層１２としては、例えばｐ形のＩｎＰ層を形成する。バッファ層１２に導入するｐ形のドーパント不純物の濃度は、例えば１×１０^１８ｃｍ^−３程度とする。バッファ層１２を形成する際における成膜室内の温度は、例えば５５０〜６５０℃程度とする。バッファ層１２の厚さは、例えば１００〜１０００ｎｍ程度とする。

次に、全面に、例えばＭＢＥ法により、ｐ形の半導体層１４を形成する。ｐ形の半導体層１４は、上述したように、例えば下部クラッド層として機能するものである。ｐ形の半導体層１４としては、ｐ形のＩｎＰ層を形成する。半導体層１４に導入するｐ形のドーパント不純物の濃度は、例えば５×１０^１７ｃｍ^−３程度とする。ｐ形の半導体層１４の厚さは、例えば３μｍ程度とする。ｐ形の半導体層１４を形成する際における成膜室内の温度は、例えば５５０〜６５０℃程度とする。

次に、図２（ｂ）に示すように、下部クラッド層１４上に、活性層２０を形成する。

ここで、活性層の形成方法について図３を用いて説明する。

まず、図３（ａ）に示すように、ｐ形の半導体層１４上の全面に、例えばＭＢＥ法により、バリア層１６を形成する。バリア層１６としては、例えばアンドープのＩｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓ層を形成する。Ｉｎ_Ｘ（Ａｌ_ＹＧａ_１−Ｙ）_１−ＸＡｓの組成は、例えばＸ＝０．５３、Ｙ＝０．５とする。バリア層１６を形成する際における成膜室内の温度は、例えば５５０〜６５０℃程度とする。バリア層１６の厚さは、例えば３０ｎｍ程度とする。

次に、図３（ｂ）に示すように、バリア層１６上の全面に、例えばＭＢＥ法により、量子ドット層１８を形成する。量子ドット層１８としては、例えばアンドープのＩｎ_ＸＧａ_１−ＸＡｓ層を形成する。Ｉｎ_ＸＧａ_１−ＸＡｓの組成Ｘは、例えば０．８〜１．０とする。量子ドット層１８の厚さは、例えば１〜６分子層程度とする。量子ドット層１８を形成する際における成膜室内の温度は、例えば４５０〜５５０℃とする。量子ドット層１８の材料の格子定数とバリア層１６の材料の格子定数とが互いに異なるため、量子ドット層１８には、Ｓ−Ｋモードにより量子ドット１９が自己形成される。

この後、バリア層１６と量子ドット層１８とを交互に繰り返し形成する。こうして、図３（ｂ）に示すように、バリア層１６と量子ドット層１８とが積層して成る活性層２０が形成される。量子ドット層の層数は、例えば５〜６０層程度とする。

次に、図４に示すように、全面に、例えばＭＢＥ法により、ｎ形の半導体層２２を形成する。ｎ形の半導体層２２は、上述したように、例えば上部クラッド層として機能するものである。ｎ形の半導体層２２としては、例えばｎ形のＩｎＰ層を形成する。ｎ形の半導体層２２に導入するｎ形のドーパント不純物の濃度は、例えば例えば１×１０^１７〜５×１０^１７ｃｍ^−３程度とする。ｎ形の半導体層２２の厚さは、例えば３μｍ程度とする。

次に、全面に、例えばＭＢＥ法により、ｎ形のコンタクト層２４を形成する。ｎ形のコンタクト層２４としては、例えばｎ形のＩｎＰ層を形成する。コンタクト層２４に導入するｎ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度とする。コンタクト層２４の厚さは、例えば０．５μｍ程度とする。

なお、上記では、各層をＭＢＥ法により形成する場合を例に説明したが、各層の形成方法は、ＭＢＥ法に限定されるものではない。例えば、ＭＯＣＶＤ法により各層を形成してもよい。ＭＯＣＶＤ法により各層を形成する場合における成膜条件は、例えば以下のように設定すればよい。

バッファ層１２、ｐ形の半導体層１４、バリア層１６、ｎ形の半導体層２２、及びコンタクト層２４を形成する際における成膜室内の温度は、例えば５５０〜７００℃とする。量子ドット層１８を形成する際における成膜室内の温度は、例えば４５０〜５５０℃とする。

このように、ＭＯＣＶＤ法により各層を形成してもよい。

次に、コンタクト層２４及びクラッド層２２の上部を、全体としてメサ状にエッチングする。

次に、例えばスパッタ法により、コンタクト層２４上に、金属より成る上部電極２６を形成する。

また、基板１０の下面側に、例えばスパッタ法により、金属より成る下部電極２８を形成する。

こうして本実施形態による発光素子が製造される。

（変形例）
次に、本実施形態による発光素子の変形例を図５を用いて説明する。図５は、本変形例による発光素子を示す断面図である。

本変形例による発光素子は、ｐ形の半導体層１４、活性層２０及びｎ形の半導体層２２が全体としてメサ状に形成されており、ｐ形の半導体層１４、活性層２０及びｎ形の半導体層２２より成るメサ状体３０の両側に埋め込み層３２が形成されていることに主な特徴がある。

図５に示すように、ｐ形の半導体層１４、活性層２０及びｎ形の半導体層２２は、全体としてメサ状に形成されている。

ｐ形の半導体層１４、活性層２０及びｎ形の半導体層２２より成るメサ状体３０の両側には、例えばｎ形のＩｎＰ層３２ａとｐ形のＩｎＰ層３２ｂとから成る埋め込み層３２が形成されている。埋め込み層３２は、例えば電流狭窄層として機能するものである。

このように、ｎ形の半導体層１４、活性層２０及びｐ形の半導体層２２を全体としてメサ状に形成し、メサ状体３０の両側に埋め込み層３２を形成してもよい。

［第２実施形態］
本発明の第２実施形態による発光素子及びその製造方法を図６乃至図８を用いて説明する。図６は、本実施形態による発光素子を示す断面図である。図６（ａ）は、本実施形態による発光素子の全体構成を示す断面図であり、図６（ｂ）は、活性層の構成を示す断面図である。図１乃至図５に示す第１実施形態による発光素子及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

（発光素子）
まず、本実施形態による発光素子を図６を用いて説明する。

本実施形態による発光素子は、バッファ層１２ａとｐ形の半導体層１４との間にｐ形のコンタクト層１３が形成されており、ｐ形のコンタクト層１３上に下部電極２８ａが接続されていることに主な特徴がある。

図６（ａ）に示すように、基板１０ａ上には、バッファ層１２ａが形成されている。基板１０ａとしては、例えばＩｎＰ基板が用いられている。基板１０ａの導電型は、ｐ形又はｉ形（真性半導体）とする。本実施形態では、基板１０ａに導入されているｐ形不純物の濃度は高濃度でなくてよい。バッファ層１２ａとしては、例えばＩｎＰ層が用いられている。バッファ層１２ａの導電型も、ｐ形又はｉ形とする。

バッファ層１２ａ上には、ｐ形のコンタクト層１３が形成されている。ｐ形のコンタクト層１３としては、例えばｐ形のＩｎＰ層が用いられている。コンタクト層１３に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度と高めに設定されている。コンタクト層１３に導入するｐ形のドーパント不純物の濃度を比較的高めに設定しているのは、電気抵抗の低いコンタクト層１３を得るためである。

ｐ形のコンタクト層１３上には、ｐ形の半導体層１４が形成されている。半導体層１４に導入されているｐ形のドーパント不純物の濃度は、第１実施形態による発光素子と同様に、例えば１×１０^１７〜６×１０^１７ｃｍ^−３程度である。ｐ型の半導体層１４における不純物濃度が、ｐ型のコンタクト層１３における不純物濃度より低く設定されているのは、不純物濃度が高すぎると光損失が大きくなり、所望のデバイス特性が得られないためである。

ｐ形の半導体層１４上には、活性層２０、ｎ形の半導体層２２、ｎ形のコンタクト層２４及び上部電極２６が順次積層されている。

ｐ形のコンタクト層１３上には、下部電極２８ａが形成されている。

このように、ｐ形の半導体層１４の下にｐ形のコンタクト層１３を形成してもよい。

第１実施形態による発光素子では、基板１０として、ｐ形のドーパント不純物が高濃度に導入された基板１０を用いた。ｐ形のドーパント不純物が高濃度に導入された基板１０を用いるのは、ｐ形の基板１０と下部電極２８との界面における電気抵抗を低くするためである。しかしながら、基板１０に高濃度にｐ形のドーパント不純物を導入しても、基板１０内に導入されたドーパント不純物が十分に活性化せず、ｐ形の基板１０における電気抵抗を十分に低く設定できない場合があり得る。この場合には、ｐ形の基板１０における電気抵抗が高いため、所望のデバイス特性が得られない。

これに対し、本実施形態では、ｐ形の半導体層１４の下に、ｐ形の不純物が高濃度に導入されたコンタクト層１３が形成されているため、ｐ形のコンタクト層１３と下部電極２８ａとの界面において十分に低い電気抵抗が得られる。そして、下部電極２８ａがｐ形のコンタクト層１３に接続されているため、ｐ形のコンタクト層１３の下のバッファ層１２ａや基板１０ａにおいて電気抵抗が高い場合であっても、下部電極２８ａとｐ型の半導体層１４との間の電気抵抗を低く設定することができる。従って、本実施形態によれば、基板１０ａの電気抵抗が高い場合であっても、良好なデバイス特性を得ることができる。

（発光素子の製造方法）
次に、本実施形態による発光素子の製造方法を図７及び図８を用いて説明する。図７及び図８は、本実施形態による発光素子の製造方法を示す工程断面図である。

まず、基板１０ａを用意する。基板１０ａとしては、例えばＩｎＰ基板を用いる。基板１０ａの導電型は、ｐ形又はｉ形とする。

次に、基板１０ａ上に、例えばＭＢＥ法により、バッファ層１２ａを形成する。バッファ層１２ａの導電型は、ｐ型又はｉ型とする。

次に、バッファ層１２ａ上に、例えばＭＢＥ法により、ｐ形のコンタクト層１３を形成する。ｐ形のコンタクト層１３としては、例えばｐ形のＩｎＰ層を形成する。コンタクト層１３に導入するｐ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度とする。コンタクト層１３を形成する際における成膜室内の温度は、例えば５５０〜６５０℃程度とする。コンタクト層１３の厚さは、例えば０．１〜０．５μｍ程度とする。

この後、第１実施形態による発光素子の製造方法と同様にして、ｐ形の半導体層１４、活性層２０、ｎ形の半導体層２２及びｎ形のコンタクト層２４を順次形成する。

次に、ｎ形のコンタクト層２４、ｎ形の半導体層２２、活性層２０、及びｐ形の半導体層１４をメサ状にエッチングする。

次に、例えばスパッタ法により、ｎ形のコンタクト層２４上に上部電極２６を形成し、ｐ形のコンタクト層１３上に下部電極２８ａを形成する。

こうして、本実施形態による発光素子が製造される。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、基板や各層の材料としてＩｎＰ系の材料を用いたが、基板や各層の材料はＩｎＰ系の材料に限定されるものではない。基板や各層の材料は、適宜設定すればよい。

例えば、基板や各層の材料として、ＧａＡｓ系の材料を用いてもよい。基板や各層の材料としてＧａＡｓ系の材料を用いる場合には、例えば、以下のような構成とすればよい。

即ち、ｐ形の基板１０としては、例えばｐ形のＧａＡｓ基板を用いる。基板１０に導入されているｐ形のドーパント不純物の濃度は、例えば１×１０^１８〜１×１０^１９ｃｍ^−３程度とする。

ｐ形のバッファ層１２としては、例えばｐ形のＧａＡｓ層を用いる。バッファ層１２に導入するｐ形のドーパント不純物の濃度は、例えば１×１０^１８ｃｍ^−３程度とする。

ｐ形のコンタクト層１３としては、例えばｐ形のＧａＡｓ層を用いる。コンタクト層１３に導入するｐ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度とする。

ｐ形の半導体層１４としては、例えばｐ形のＡｌ_ＸＧａ_１−ＸＡｓ層を用いる。Ａｌ_ＸＧａ_１−ＸＡｓ層の組成比Ｘは、例えば０．３〜０．８とする。ｐ形の半導体層１４に導入するｐ形のドーパント不純物の濃度は、例えば１×１０^１７〜６×１０^１７ｃｍ^−３程度とする。

バリア層１６としては、例えばアンドープのＧａＡｓ層を用いる。

量子ドット層１８としては、例えばアンドープのＩｎ_ＸＧａ_１−ＸＡｓ層を用いる。

ｎ形の半導体層２２としては、例えばｎ形のＡｌ_ＸＧａ_１−ＸＡｓ層を用いる。Ａｌ_ＸＧａ_１−ＸＡｓ層の組成比Ｘは、例えば０．３〜０．８程度とする。半導体層２２に導入するｎ形のドーパント不純物の濃度は、例えば例えば１×１０^１７〜５×１０^１７ｃｍ^−３程度とする。

ｎ形のコンタクト層２４としては、例えばｎ形のＧａＡｓ層を用いる。コンタクト層２４に導入するｎ形のドーパント不純物の濃度は、例えば１×１０^１９ｃｍ^−３程度とする。

このように、基板や各層の材料として、ＧａＡｓ系の材料を用いてもよい。

また、第２実施形態では、基板１０ａの導電型をｐ形又はｉ形とする場合を例に説明したが、第２実施形態において、基板１０ａの導電型をｎ形としてもよい。また、第２実施形態では、バッファ層１２ａの導電型をｐ形又はｉ形とする場合を例に説明したが、第２実施形態において、バッファ層１２ａの導電型をｎ形としてもよい。下部電極２８ａに接続されるコンタクト層１３の導電型がｐ形であるため、コンタクト層１３の下に存在する基板１０ａやバッファ層１２ａの導電形をｎ形としても特段の問題は生じない。

また、本発明の原理を適用しうる発光素子の全体構成は、上述した発光素子に限定されるものではない。本発明の原理は、あらゆる構造の発光素子に適用することが可能である。

また、本発明の原理は、光増幅器、レーザダイオード、ＬＥＤ等、あらゆる発光素子に適用することが可能である。

（付記１） ｐ形半導体より成る基板と、
前記基板上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層と、
前記活性層上に形成されたｎ形半導体層と
を有することを特徴とする発光素子。

（付記２） 付記１記載の発光素子において、
前記基板と前記活性層の間に形成され、前記基板より不純物濃度が低いｐ形半導体層を更に有する
ことを特徴とする発光素子。

（付記３） 付記１又は２記載の発光素子において、
前記基板に接続された第１の電極と、
前記ｎ形半導体層上に形成された第２の電極とを更に有する
ことを特徴とする発光素子。

（付記４） 基板と、
前記基板上に形成されたｐ形コンタクト層と、
前記ｐ形コンタクト層上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島よりなる量子ドット層を複数層積層して成る活性層と、
前記活性層上に形成されたｎ形半導体層と
を有することを特徴とする発光素子。

（付記５） 付記４記載の発光素子において、
前記ｐ形コンタクト層と前記活性層との間に形成され、前記ｐ形コンタクト層より不純物濃度が低いｐ形半導体層を更に有する
ことを特徴とする発光素子。

（付記６） 付記４又は５記載の発光素子において、
前記ｐ形コンタクト層に接続された第１の電極と、
前記ｎ形半導体層上に形成された第２の電極とを更に有する
ことを特徴とする発光素子。

（付記７） 付記１乃至６のいずれかに記載の発光素子において、
前記量子ドット層は、バリア層を介して積層されている
ことを特徴とする発光素子。

（付記８） 付記１乃至７のいずれかに記載の発光素子において、
前記活性層は、前記量子ドット層を１０層以上含む
ことを特徴とする発光素子。

（付記９） 付記１乃至８のいずれかに記載の発光素子において、
前記基板は、ＩｎＰ又はＧａＡｓより成る
ことを特徴とする発光素子。

（付記１０） ｐ形半導体より成る基板上にｐ形半導体層を形成する工程と、
前記ｐ形半導体層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、
前記活性層上に、ｎ形半導体層を形成する工程と、
前記基板に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程と
を有することを特徴とする発光素子の製造方法。

（付記１１） 基板上に、ｐ形コンタクト層を形成する工程と、
前記ｐ形コンタクト層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、
前記活性層上に、ｎ形半導体層を形成する工程と、
前記ｐ形コンタクト層に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程と
を有することを特徴とする発光素子の製造方法。

本発明の第１実施形態による発光素子を示す断面図である。 本発明の第１実施形態による発光素子の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による発光素子の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による発光素子の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態の変形例による発光素子を示す断面図である。 本発明の第２実施形態による発光素子を示す断面図である。 本発明の第２実施形態による発光素子の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による発光素子の製造方法を示す工程断面図（その２）である。 提案されている発光素子を示す断面図である。

符号の説明

１０、１０ａ…基板
１２、１２ａ…バッファ層
１３…ｐ形のコンタクト層
１４…ｐ形の半導体層
１６…バリア層
１８…量子ドット層
１９…量子ドット
２０…活性層
２２…ｎ形の半導体層
２４…ｎ形のコンタクト層
２６…上部電極
２８、２８ａ…下部電極
３０…メサ状体
３２…埋め込み層
３２ａ…ｎ形のＩｎＰ層
３２ｂ…ｐ側のＩｎＰ層
１１０…ｎ形基板
１１４…ｎ形半導体層
１１６…バリア層
１１８…量子ドット層
１１９…量子ドット
１２０…活性層
１２２…ｐ形半導体層
１２６…上部電極
１２８…下部電極

Claims (4)

1. ｐ形半導体より成る基板と、
   前記基板上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層と、
   前記活性層上に形成されたｎ形半導体層と、
   前記基板と前記活性層の間に形成され、前記基板より不純物濃度が低いｐ形半導体層とを有し、
   前記活性層は、前記量子ドット層を１５層以上含み、
   前記基板は、ＩｎＰ又はＧａＡｓより成り、
   前記ｐ形半導体層は、前記基板がＩｎＰより成る場合にはＩｎＰより成り、前記基板がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、
   前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成る
   ことを特徴とする発光素子。
2. 基板と、
   前記基板上に形成されたｐ形コンタクト層と、
   前記ｐ形コンタクト層上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島よりなる量子ドット層を複数層積層して成る活性層と、
   前記活性層上に形成されたｎ形半導体層と、
   前記ｐ形コンタクト層と前記活性層との間に形成され、前記ｐ形コンタクト層より不純物濃度が低いｐ形半導体層とを有し、
   前記活性層は、前記量子ドット層を１５層以上含み、
   前記ｐ形コンタクト層は、ＩｎＰ又はＧａＡｓより成り、
   前記ｐ形半導体層は、前記ｐ形コンタクト層がＩｎＰより成る場合にはＩｎＰより成り、前記ｐ形コンタクト層がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、
   前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成る
   ことを特徴とする発光素子。
3. ｐ形半導体より成る基板上に、前記基板より不純物濃度が低いｐ形半導体層を形成する工程と、
   前記ｐ形半導体層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、
   前記活性層上に、ｎ形半導体層を形成する工程と、
   前記基板に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程とを有し、
   前記活性層は、前記量子ドット層を１５層以上含み、
   前記基板は、ＩｎＰ又はＧａＡｓより成り、
   前記ｐ形半導体層は、前記基板がＩｎＰより成る場合にはＩｎＰより成り、前記基板がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、
   前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成る
   ことを特徴とする発光素子の製造方法。
4. 基板上に、ｐ形コンタクト層を形成する工程と、
   前記ｐ形コンタクト層上に、前記ｐ形コンタクト層より不純物濃度が低いｐ形半導体層を形成する工程と、
   前記ｐ形半導体層上に、Ｓ−Ｋモードにより形成された三次元成長島より成る量子ドット層を複数層積層して成る活性層を形成する工程と、
   前記活性層上に、ｎ形半導体層を形成する工程と、
   前記ｐ形コンタクト層に接続された下部電極と、前記ｎ形半導体層上に形成された上部電極とを形成する工程とを有し、
   前記活性層は、前記量子ドット層を１５層以上含み、
   前記ｐ形コンタクト層は、ＩｎＰ又はＧａＡｓより成り、
   前記ｐ形半導体層は、前記ｐ形コンタクト層がＩｎＰより成る場合にはＩｎＰより成り、前記ｐ形コンタクト層がＧａＡｓより成る場合にはＡｌ _Ｘ Ｇａ _１−Ｘ Ａｓより成り、
   前記量子ドット層は、Ｉｎ _Ｙ Ｇａ _１−Ｙ Ａｓより成る
   ことを特徴とする発光素子の製造方法。

Images