JP4945955B2 - タップ係数設計方法及びタップ係数設計装置 - Google Patents

Description

本発明は、ディジタル記録又はディジタル伝送されたデータの再生の際の位相同期処理におけるタップ係数設計方法及びタップ係数設計装置に関する。

磁気記録技術、光記録技術等を利用したストレージ装置は、記録信号の再生のための回路としてアナログ回路によって構成されたアナログ信号処理ブロック、ディジタル回路によって構成されたディジタル信号処理ブロックを有する。

近年の半導体製造技術の発達により、ＬＳＩのディジタル回路部分は大規模化、高速化が進んでいる。そして、このような微細化された半導体プロセスにおいて、アナログ回路部分は大きなチップ面積を消費するためコストパフォーマンス的に影響が大きく、その規模の削減が要望されている。さらに、従来は、回路規模及びコスト面などの問題で実装できなかった高度な性能を持つディジタル信号処理装置の実装が現実的なものになっている。そのひとつの例が、位相同期ループ（Phase Locked Loop : ＰＬＬ）回路のディジタル化である。

ディジタルＰＬＬ回路の構成例として、補間による位相同期（Interpolated Timing Recovery : ＩＴＲ) 方式のディジタル信号処理用位相同期ループ回路が広く実用化されている。非特許文献１，２には、ＩＴＲ方式を用いたディジタルＰＬＬ回路を磁気記録用データ再生の分野に応用する手法が記載されている。ＩＴＲ方式は、磁気記録および光記録再生信号用の構成に適用することも容易である。

光ディスクの再生処理装置にＩＴＲ方式のディジタルＰＬＬ回路が設けられた構成例を、図２７に示す。

光ディスクの再生信号処理装置１０１は、図２７に示すように、アナログアンチエイリアシングフィルタ１０２と、アナログ/ディジタル変換を行うＡ/Ｄコンバータ１０３と、等化処理を行うディジタル等化フィルタ１０４と、ＩＴＲ方式のディジタルＰＬＬ回路１１０とを備えている。

ＩＴＲ方式のディジタルＰＬＬ回路１１０は、ディジタル等化フィルタ１０４の出力に対して補間処理を行う位相補間フィルタ１１１と、位相補間フィルタ１１１の入出力の位相誤差を算出する位相誤差計算器１１２と、位相誤差計算器１１２の出力信号に対してフィルタリングを行うディジタルループフィルタ１１３と、ディジタルループフィルタ１１３の出力信号の積算処理を行う位相積算器１１４と、補間タップ係数を格納しており位相積算器１１４の出力値に応じて必要な補間タップ係数を発生して位相補間フィルタ１１１に出力する補間タップ係数ＲＯＭ１１５とを備えている。

光ディスクの再生信号処理装置１０１には、光ディスクからの再生信号ｒ（ｋ）が入力される。

入力された再生信号ｒ（ｋ）は、アナログアンチエイリアシングフィルタ１０２によってアンチ・エイリアシングされ、その後にＡ/Ｄコンバータ１０３によってデータレート周波数ｆｄに対して若干高い周波数ｆｓ＝α・ｆｄ（α＞１．０）でサンプリングされる。サンプリングされた再生信号ｒ（ｋ）は、ディジタル等化フィルタ１０４に入力され、所望の等化方式に等化された後に、ディジタルＰＬＬ回路１１０に入力される。所望の等化方式とは、一般的なディジタル信号処理に用いられるパーシャルレスポンス等化基準などである。

ディジタルＰＬＬ回路１１０では、所望の位相シフトが施され、再生信号ｒ（ｋ）の位相同期が取られる。ディジタルＰＬＬ回路１１０から再生信号ｒ（ｋ）に対して位相同期が取られた出力信号ｙ（ｋ）が出力される。なお、ＩＴＲ方式のディジタルＰＬＬ回路１１０では、データレート周波数ｆｄとサンプリング周波数ｆｓの違いによって生じる余分な信号は、信号の不整合が生じる点、すなわち位相のジャンプが生じる点を予測して間引くことで必要な信号のみを得ている。

ここで、ＩＴＲ方式を用いたディジタルＰＬＬ回路１１０におけるサンプリングデータの補間には、様々な方法が提案されている。ＦＩＲフィルタによって位相を補間する場合、その補間タップ係数として、Sinc関数、ディジタル信号処理で用いられる各種の窓関数を乗じたSinc関数などが一般的に用いられる。

しかし、これらの補間タップ係数は基本的に低域透過型の周波数特性を持つフィルタであり、例えば信号の高域成分を増幅するような積極的な等化処理には使用されていないことが多い。これは厳密に設計された周波数特性をもつ補間フィルタを設計するためには、データレート周波数ｆｄとサンプリング周波数ｆｓの間の関係を十分に理解する必要があるからである。

従って、従来の光ディスクの再生処理装置等では、ディジタルＰＬＬ回路１１０とは別に等価回路を設けて、パーシャルレスポンスの等化処理を行っていた。

パーシャルレスポンス等化されたデータ信号列で用いられる位相誤差の計算式の一例として、非特許文献３に記載されている下記式（１）で示すタイミング勾配の式があげられる。

式（１）を用いて位相誤差を計算するシステムの場合、ＰＬＬの出力信号が精度よく所望のパーシャルレスポンス信号に等化されている必要がある。それを実現するために、従来は、図２７のようにＡ/Ｄコンバータ１０３の後段，ディジタルＰＬＬ回路１１０の前段に、ディジタル等化フィルタ（ＦＩＲ型、ＩＩＲ型等）を設けるか、或いは、図２８のようにＡ/Ｄコンバータ１０３の前段にアナログ等化フィルタ１０５を設けるかをして、信号をパーシャルレスポンス信号に等化していた。

しかし、アナログ等化フィルタ１０５によって最適な等化性能を得ることはその設計手法上困難であり、また、ディジタル等化フィルタ１０４を用いる場合には、その後段にディジタルＰＬＬ処理として用いられるディジタルＰＬＬ回路１１０内の位相補間フィルタ１１１と同等の構成が重複し、回路規模が大きくなってしまっていた。

"A MＭＳＥ Interpolated Timing Recovery Scheme for The Magnetic Recording Channel", Zi-Ning Wu, John M.Cioffi, et al., Communications, 1997. ICC '97 Montreal, Towards the Knowledge Millennium. 1997 IEEE International Conference on, Volume: 3, 1997 pp1625 -1629 vol.3、 "Interpolated Timing Recovery for Hard Disk Drive Read Channels" Mark Spurbeck, Richard T. Behrens, Communications, 1997. ICC '97 Montreal, Towards the Knowledge Millennium. 1997 IEEE International Conference on, Volume: 3, 1997 pp1618 -1624 vol.3 Roy D. Cideciyan, F. Dolivo, et al. "A PRML System for Digital Magnetic Recording" IEEE Journal on Selected Areas in Communications, Volume: 10, NO.1, January 1992. Page(s): 38-56.

そこで、本発明では、パーシャルレスポンス等化基準など所望の等化基準を目指す信号処理系において、等化フィルタの性能の向上及び回路規模の減少を可能とした補間フィルタのタップ係数設計方法及びタップ係数設計装置を提供することを目的とする。

本発明に係る補間タップ係数計算方法は、ディジタルデータの再生信号が入力され、入力された再生信号をデータ転送レートよりも高い周波数でサンプリングするアナログ／ディジタル変換部と、アナログ／ディジタル変換部によりサンプリングされた再生信号に対して、位相補間ＦＩＲ（Finite Impulse Response）フィルタによりフィルタリングを行うことによってその再生信号の位相同期処理を行い、位相同期が取られた再生信号のデータ列を出力する位相同期処理部とを備えるディジタル信号の位相同期装置に対する、前記位相補間フィルタのタップ係数設計方法において、前記位相同期処理部の後段にデータレート周波数における適応等化型ＦＩＲフィルタを設け、当該適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲフィルタのタップ係数の値を設計することを特徴とする。

本発明に係る補間タップ係数計算装置は、ディジタルデータの再生信号が入力され、入力された再生信号をデータ転送レートよりも高い周波数でサンプリングするアナログ／ディジタル変換部と、アナログ／ディジタル変換部によりサンプリングされた再生信号に対して、位相補間ＦＩＲ（Finite Impulse Response）フィルタによりフィルタリングを行うことによってその再生信号の位相同期処理を行い、位相同期が取られた再生信号のデータ列を出力する位相同期処理部とを備えるディジタル信号の位相同期装置に対する、前記位相補間フィルタのタップ係数設計装置において、前記位相同期処理部の後段に設けられる、データレート周波数における適応等化型ＦＩＲフィルタと、演算部とを備え、前記演算部は、当該適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲフィルタのタップ係数の値を設計することを特徴とする。

本発明によれば、パーシャルレスポンス等化基準等の所望の等化基準を目指す信号処理系において、等化フィルタの性能の向上及び回路規模の減少を可能とする。

以下、本発明が適用された、補間による位相同期（Interpolated Timing Recovery : ＩＴＲ) 方式のディジタル信号処理用位相同期ループ回路（ディジタルＰＬＬ回路）、並びに、その補間のためのＦＩＲフィルタのタップ係数の算出方法について、説明を行う。

（光ディスクの再生処理装置のブロック構成）
図１は、ＩＴＲ方式のディジタルＰＬＬ回路が設けられた光ディスク装置の再生信号処理装置１のブロック構成図である。

光ディスクの再生信号処理装置１は、図１に示すように、アナログアンチエイリアシングフィルタ２と、アナログ/ディジタル変換を行うＡ/Ｄコンバータ３と、ＩＴＲ方式のディジタルＰＬＬ回路１０とを備えている。

また、ＩＴＲ方式のディジタルＰＬＬ回路１０は、Ａ/Ｄコンバータ３の出力信号に対して補間処理を行う位相補間フィルタ１１と、位相補間フィルタ１１の入出力の位相誤差を算出する位相誤差計算器１２と、位相誤差計算器１２の出力信号に対してフィルタリングを行うディジタルループフィルタ１３と、ディジタルループフィルタ１３の出力信号の積算処理を行う位相積算器１４と、位相補間フィルタ用のタップ係数を格納しており位相積算器１４から出力される位相値に応じて必要な位相補間用のタップ係数を発生して位相補間フィルタ１１に与える補間タップ係数ＲＯＭ１５とを備えている。

光ディスクの再生信号処理装置１には、光ディスクからの再生信号ｒ（ｋ）が入力される。

入力された再生信号ｒ（ｋ）は、アナログアンチエイリアシングフィルタ２によってアンチ・エイリアシングされ、その後にＡ/Ｄコンバータ３によってディジタルデータにサンプリングされる。

Ａ/Ｄコンバータ３のサンプリングレート、及び、ディジタルＰＬＬ回路１０の動作クロックは、周波数ｆｓとなっている。周波数ｆｓは、再生信号ｒ（ｋ）のデータレート周波数ｆｄよりも、若干高い周波数ｆｓ＝α・ｆｄ（α＞１．０）となっている。

Ａ/Ｄコンバータ３によりサンプリングされた再生信号ｒ（ｋ）は、ディジタルＰＬＬ回路１０に入力される。

ディジタルＰＬＬ回路１０では、パーシャルレスポンス等化を行うとともに、ＩＴＲ方式による位相同期処理とを同時に行っている。

ディジタルＰＬＬ回路１０によりパーシャルレスポンス等化及び位相同期処理がされた信号は、出力信号ｙ（ｋ）として外部に出力される。

（再生信号ｒ（ｋ））
再生信号処理装置１には、ある任意の時刻ｋに光ディスクからレーザによって読み出された再生信号ｒ（ｋ）が入力される。ある任意の時刻ｋに光ディスクからレーザによって読み出された再生信号ｒ（ｋ）は、アナログアンチエイリアシングフィルタ２を通過し、Ａ/Ｄコンバータ３においてサンプリング周波数ｆｓでサンプリングされ、Ａ/Ｄコンバータ３の出力信号出力ｘ（ｋ）がディジタルＰＬＬ回路１０に入力される。

本実施例では、文献「G. Sonu, et al. “Partial-Response Maximum-Likelihood Core Development for CD/DVD Controller Integrated Circuit” IEEETRANSACTIONS ON MAGNETICS, Vol. 37, NO.2, March 2001. Page(s): 663-669.」に示された、光ディスクのシミュレーションに用いられるModulation Transfer Function (ＭＴＦ)モデルを適用し、再生信号ｒ（ｋ）を生成し、当該再生信号処理装置１に入力した。

下記の式（２）は、上記ＭＴＦモデルの周波数軸上での伝達関数表現である。

ここで、ｆＭＴＦは、ＭＴＦの光学的カットオフ周波数Ｆｃで規格化された周波数である。本実施例では、Blu-ray disc（登録商標）の２５ＧＢ密度相当のチャンネルを想定しており、Ｆｃ＝０．３１・ｆｄとした。このときのＭＴＦチャンネルの周波数応答は図２に示すようになり、そのインパルス応答は図３に示すようになる。図２にＭＴＦインパルス応答をデータレート周波数ｆｄでサンプリングしたものをプロットし、それらをそれぞれｈＭＴＦ（ｋ）：（ｋ＝０，１，２，…，３１）とした。

式（２）で示したＭＴＦチャンネルのインパルス応答ｈＭＴＦ（ｋ）をランダムな１−７ｐｐエンコード・データ符号系列ｂ（ｋ）に畳み込み、付加的白色ガウシアン・ノイズ（Additive White Gaussian Noise :ＡＷＧＮ）を重畳することで再生信号ｒ（ｋ）を生成した。このとき、ＡＷＧＮはデータ符号列ｂ（ｋ）を［−１，＋１］としたときに２４ｄＢ相当に設定した。下記式（３）にその式を示す。

ここで、awgnは時刻ｋにおけるＡＷＧＮである。本実施例ではＩＴＲ-ＰＬＬのオーバーサンプリングレートをｆｓ＝（８／７）・ｆｄと設定して検討を進めた。

（ディジタルＰＬＬ回路の各構成要素）
つぎに、ディジタルＰＬＬ回路１０の各構成要素について説明をする。

位相補間フィルタ１１は、例えば、下記式（４）で表される１６タップのＦＩＲフィルタで構成される。

本実施例では、ｎｐｈ（ｋ）＝[0, ・・・. 127]と１２８刻みにした。これは位相補間フィルタ１１のサンプリング周期Ｔｓを（１／１２８）Ｔｓの精度で制御するという意味である。

位相補間フィルタ１１の出力信号ｙ（ｋ）は、位相誤差計算器１２に入力される。

位相誤差計算器１２では、上述した式（１）によって位相誤差Δτ（ｋ）を算出する。

位相誤差計算器１２で算出された位相誤差Δτ（ｋ）は、ディジタルループフィルタ１３に入力される。

ディジタルループフィルタ１３は、例えば、図４に示す回路構成となる。すなわち、ディジタルループフィルタ１３は、図４に示すように、第１の乗算器２１と、第２の乗算器２２と、累積加算器２３と、加算器２４とから構成されている。

第１の乗算器２１は、位相誤差Δτ（ｋ）にループフィルタ定数比例項αを乗算する。第２の乗算器２２は、位相誤差Δτ（ｋ）にループフィルタ定数積分項βを乗算する。累積加算器２３は、第２の乗算器２２の出力値を累積加算する。加算器２４は、第１の乗算器２１の出力値と累積加算器２３の出力値とを加算する。ディジタルループフィルタ１３は、加算器２４の出力値をループフィルタの出力信号Δμ（ｋ）として出力する。

このようなディジタルループフィルタ１３は、下記式（５）により表される。

ディジタルループフィルタ１３の出力信号Δμ（ｋ）は、位相積算器１４に入力される。

位相積算器１４は、例えば図５に示す回路構成となる。すなわち、位相積算器１４は、図５に示すように、乗算器２５と、加算器２６と、モジュロ１２８演算器２７と、１クロック遅延器２８とから構成されている。

乗算器２５は、ループフィルタ出力Δμ（ｋ）に所定のゲイン（位相積算器ゲイン）Ｇｐｈを乗算する。加算器２６は、乗算器２５の出力値と、オーバーサンプリング定数ｄＴと、１クロック遅延器２８の出力値とを加算する。モジュロ１２８演算器２７は、加算器２６の出力値を、１２８で割ったときの剰余の整数部分を算出して出力する。１クロック遅延器２８は、モジュロ１２８演算器２７の出力値を１クロック分遅延させる。位相積算器１４では、モジュロ１２８演算器２７の出力値を、整数位相ｎＰｈ（ｋ）として出力する。さらに、位相積算器１４では、モジュロ１２８演算器２７のオーバーフローのタイミングで有効（負論理であれば０）となる２値信号であるＩＴＲ-ＰＬＬイネイブル信号（en_itr）を出力する。

このような位相積算器１４は、下記式（６）により表される。

なお、オーバーサンプリング定数ｄｔは、サンプリング周波数ｆｓとデータレート周波数ｆｄについて、以下の式（７）の関係を持つ定数である。

en_itrは、ＭＯＤ（ｖ，１２８）のｖが１２８以上の大きさになったときに０（有効）になり、それ以外は１の値（無効）を持つイネイブル信号である。

位相積算器１４から出力される整数位相ｎｐｈ（ｋ）は、補間タップ係数ＲＯＭ１５に入力される。また、位相積算器１４から出力されるイネイブル信号（en_itr）は、位相補間フィルタ１１から出力される出力信号ｙ（ｋ）のイネイブル信号として外部に出力される。

補間タップ係数ＲＯＭ１５は、所定の位相補間用のフィルタ・タップ係数（Ａ［ｉ］［ｎｐｈ（ｋ）］）を二次元配列形式で記憶している。ｉは、位相補間用のフィルタのタップ係数番号であり、ｎｐｈ（ｋ）は、時刻ｋに位相積算器１４から出力された整数位相で、本実施例では[0, ・・・. 127]と128刻みに設定した。

（位相補間フィルタのタップ係数）
つぎに、位相補間フィルタ１１のタップ係数について説明する。

まず、従来一般的に実施される時間軸上でのSINC関数と窓関数の積による補間タップ係数の設計方法とその問題点について言及する。続いて、周波数軸上で周波数サンプリング法によりSINC関数型の補間フィルタ・タップを設計する方法を示す。そして、本発明が適用された周波数サンプリング法を利用した最小ＭＳＥ-ＰＲ補間フィルタ・タップ係数の設計法及びその手順を示す。

まず、従来の時間軸上でのSINC関数と窓関数を用いた補間フィルタ・タップの設計方法を示す。

以下の式（８）にSINC関数、式（９）に一般化ハミング窓を示す。

Ｔはサンプリング周期、ＮｔａｐはＦＩＲフィルタ長、ａは一般化ハミング窓のパラメータで、０≦ａ≦１でａ＝０．５４のときハミング窓、ａ＝０．５０のときハミング窓と呼ばれる。

図６は、Ｎｔａｐ＝１６の場合のSINC関数とハミング窓（α＝０．５４）を示した図である。図７は、Ｎｔａｐ＝１６の場合のSINC関数とハミング窓（α＝０．５４）の積を示した図である。ただし、オーバーサンプリングレート、すなわち位相の分解能として８をパラメータとして持つ例を示してある。

一般的なディジタルＦＩＲフィルタ設計においては、上記のように設計したインパルス応答に対して適当な窓関数を掛けることで、フィルタの応答のギブス振動を抑えるように設計する場合がある。

しかし、位相補間フィルタ１１（パーシャルレスポス等化も同時に行うフィルタ）においては、フィルタ・タップ係数をオーバーサンプリングした形式で表現し、その位相をずらすことで位相を変化させるフィルタを実現する。当該手法で設計した位相補間フィルタ１１のフィルタ・タップ係数は時間軸上で窓関数をかけることで、各位相分解能の点でフィルタを構成した場合に、周波数軸上でその特性が変わっていることが容易にわかる。従って、補間フィルタ・タップ係数を設計する場合に理論的に正しい、すなわち各位相分解能の選択点でのタップ係数の周波数特性が等しいものを得るためには、その特性を周波数軸上で設計しなければならない。

つぎに、周波数サンプリング法及び周波数軸上のオーバーサンプリング手法を利用したナイキスト・SINC(NYQ-SINC)型補間フィルタ・タップ係数の設計方法を示す。

ここでは、１６タップ、位相分解能８の場合の補間タップ係数を設計する。

式（１０）にロールオフを持つローパスフィルタの周波数特性の式を示す。

ｒは、ロールオフ率で０≦ｒ≦１である。

図８は、式（１０）で示したローパスフィルタの周波数特性を示した図である。

ただし、図８では、サンプリング周波数ｆｓ＝１．０に規格化し、ｒ＝０．２とし、１６タップで表現したものである。

まず、図８で示したローパスフィルタの周波数軸上の１６サンプリング点を準備する。ただしこの１６点は周波数軸上ではｆｓまでの領域に対応している。

続いて、その１６点を位相の分解能８に対応するように、周波数軸上で８×ｆｓの領域までゼロを入れる。

そして、この１６×８＝１２８点のサンプリング点の最後の１６点に、ローパスフィルタの周波数軸上の１６サンプリング点を左右反転し、ＤＣ点を除いたものを足しこむ。すると、図９に示すようになる。これで必要な周波数軸上のサンプリング点が揃う。後はこの１２８点を離散フーリエ逆変換（ＤＩＦＴ）し、得られたインパルス応答の位相を１８０度変化させる。

このような処理を行うことで図１０のインパルス応答が得られる。このインパルス応答がNYQ-SINC型補間フィルタ・タップ係数を表すデータ列になる。

なお、このデータ列は、周波数軸上の応答が一定のものを時間軸に変換したものなので、どの位相を選択してもその周波数特性は同じである。

続いて、図１０に示したNYQ-SINC型補間フィルタ・タップ係数を、式（４）で示したタップ係数（Ａ［ｉ］［ｎｐｈ（ｋ）］）とを関連付ける。

図１１は、図１０に示したNYQ-SINC型補間フィルタ・タップ係数と、式（４）で示したタップ係数（Ａ［ｉ］［ｎｐｈ（ｋ）］）とを関連付けを表現した図であり、インパルス応答に加えてｉ及びｎｐｈ（ｋ）のインデックスが追加されている。図１１の縦の破線は位相補間フィルタのタップ係数番号ｉの領域を分割し、そして各ｉの領域がそれぞれ時刻ｋに位相積算器から出力された整数位相ｎｐｈ（ｋ）に分割されている。ただし、図１０、図１１では、簡略化のためにｎｐｈ（ｋ）で示される位相の分解能を［０，１，…,７］の８等分で描いてある。

以上のように周波数サンプリング法及び周波数軸上のオーバーサンプリング手法を利用することにより、ナイキスト・SINC(NYQ-SINC)型補間フィルタ・タップ係数を設計することができる。

なお、本発明では、補間フィルタ・タップ係数の表現形式（例えば図１０のような表現形式）が変わっても、同様な手法で、補間タップ係数を生成する。また、NYQ-SINC型以外の周波数特性を持つ補間フィルタ・タップ係数を例にとって以下の説明を行うが、その際の設計手法も原則としてNYQ-SINC型の計算と同様である。すなわち、周波数サンプリング法及び周波数軸上でのオーバーサンプリング手法を使い、それを図１１のように補間フィルタ・タップ係数にマッピングしていく。

つぎに、本発明が適用された周波数サンプリング法を利用した最小ＭＳＥ-ＰＲ補間フィルタ・タップ係数の設計法及びその手順について説明する。

図１２は、最小ＭＳＥ補間フィルタ・タップ係数を計算するためのシミュレーションモデル３０の構成を示す。

当該シュミレーションモデル３０は、図１２に示すように、再生信号処理装置１と、所定の等化目標との等化誤差推定を行う最小ＭＳＥフィルタ推定器３１とから構成される。

最小ＭＳＥフィルタ推定器３１には、ＩＴＲ方式のディジタルＰＬＬ回路１０の位相補間フィルタ１１の出力信号ｙ（ｋ）、及び、ＩＴＲ−ＰＬＬイネイブル信号が入力される。

出力信号ｙ（ｋ）は、サンプリング周波数ｆｓに同期しているが、オーバーサンプルＩＴＲ方式ディジタルＰＬＬの一般的な例と同じく、一定間隔で余分な信号を間引くことによって実質的にデータレート周波数ｆｄと同等のビットレートでデータ列は出力される。このときのデータの有効部分を示している信号がイネイブル信号en_itrである。

図１３は、最小ＭＳＥフィルタ推定器３１の機能ブロック図である。

最小ＭＳＥフィルタ推定器３１は、適応等化ＦＩＲフィルタ３２と、ビタビ検出器３３と、演算部３４とを備えている。

入力された出力信号ｙ（ｋ）は、適応等化ＦＩＲフィルタ３２に入力される。適応等化ＦＩＲフィルタ３２によりフィルタリングされた後の信号ｚ（ｋ）は、ビタビ検出器３３に入力される。ビタビ検出器３３は、パーシャルレスポンスに対応したビタビ検出を行う装置である。ビタビ検出がされた後のバイナリ出力信号ｓ（ｋ）は、再度適応等化ＦＩＲフィルタ３２に入力される。

適応等化ＦＩＲフィルタ３２は、イネイブル信号en_itrで必要な信号値のみを抽出してフィルタリングを行う。適応等化ＦＩＲフィルタ３２は、例えばLeast Mean Square (LMS)アルゴリズムやRecursive Least-Squares (RLS)アルゴリズム等によって、そのＦＩＲタップ係数を最小ＭＳＥとなるように最適化する。本例では、１６タップの適応等化ＦＩＲフィルタに対してＬＭＳアルゴリズムを採用し、十分に長い信号列を用いタップ係数Ｂ［ｉ］：ｉ＝０,１,２,…,１５を収束させる。

また、適応等化ＦＩＲフィルタ３２のリファレンス信号として、イネイブル信号en_itrで制御されたビタビ検出器３３の検出結果ｓ（ｋ）を利用している。

演算部３４では、このように収束させたタップ係数Ｂ［ｉ］：ｉ＝０,１,２,…,１５に対して、上述した設計手法（周波数サンプリング法及び周波数軸上でのオーバーサンプリング処理行う手法）により、位相補間フィルタ１１のタップ係数（すなわち、補間タップ係数ＲＯＭ１５に格納されるタップ係数）の算出を行う。

具体的には、次のような処理を行う。

まず、演算部３４は、収束させた後の最小ＭＳＥフィルタ推定器３１内の適応等化ＦＩＲフィルタ３２のタップ係数Ｂ［ｉ］：ｉ＝０,１,２,…,１５を読み出す。このタップ係数の例を図１４に示す。読み出したタップ係数Ｂ［ｉ］の各データ列は、時間間隔Ｔｄ＝１/ｆｄで配列されている。

続いて、読み出したタップ係数Ｂ［ｉ］の各データ列を、離散フーリエ変換によって周波数軸上に変換する。図１４に示したタップ係数Ｂ［ｉ］を離散フーリエ変換によって周波数軸上に変換したものを、図１５に示す。

続いて、周波数軸上のデータに変換したデータ列をSINC関数を用いて８倍のオーバーサンプリングを行う。

続いて、オーバーサンプリングをしたデータ列に対して逆離散フーリエ変換を行い、時間軸上のNYQ-SINC型補間フィルタ・タップ係数に変換する。

続いて、NYQ-SINC型補間フィルタ・タップ係数を、補間タップ係数ＲＯＭ１５に格納するタップ係数（ここでは、Ｂｒｓ［ｉ］：ｉ=０,１,…,１５と定義する。）に関連付ける。このとき、再サンプルの基準としたインパルス応答の最大値をＦＩＲフィルタのセンタータップに相当するＢｒｓ［８］に固定して各成分を選ぶ。図１６は、オーバーサンプリングの結果得られたデータ列とそのインパルス応答の最大値であるセンター位置の点を基準に、横軸の大小方向に時間間隔Ｔｓ＝１/ｆｓ＝（７/８）・Ｔｄで再サンプルした点をそれぞれＢｒｓ［ｉ］：ｉ=０,１,…,１５に関連付けた図である。

図１７は、時間間隔Ｔｄでサンプリングされたインパルス応答である収束ＦＩＲタップ係数Ｂ［ｉ］：ｉ＝０,１,…,１５と、それを時間間隔Ｔｓ＝１／ｆｓ＝（７／８）・Ｔｄで再サンプルしたインパルス応答であるＢｒｓ［ｉ］：ｉ=０,１,…,１５とを示した図である。さらに、図１８は、この両者を離散フーリエ変換で周波数軸上に変換したものを示した図である。

続いて、演算部３４では、このように算出した二次元配列（Ｂ［ｉ］［ｎｐｈ（ｋ）］）を補間タップ係数ＲＯＭ１５に格納する。

ここで、周波数サンプリング法による位相補間フィルタ・タップ係数を設計するために、図１７に表示したＢｒｓ［ｉ］：ｉ=０,１,…,１５の振幅特性を用い、Ｂｒｓ［ｉ］：ｉ=０,１,…,８までの部分を残し、ｉ＝９,…,１５の部分をゼロとしたものを図１９に示した。この振幅特性を図８のNYQ-SINC関数を設計したときの振幅特性に置き換えて、周波数サンプリング法で補間フィルタ・タップ係数を設計する。ただし、位相の分解能はシミュレーションで使用したパラメータである１２８とするので、図９で示した周波数特性に挿入されるゼロ点の数は１６×（１２９−２）＝１７９２、総データ数は２０４８点である。

図２０は、最小ＭＳＥ-ＰＲ型インパルス応答のデータ列と図１０に示したNYQ-SINC型インパルス応答とを示した図である。ただし、図２０では両者のセンターを１．０に規格している。

以下の検討では、記述の簡略化のために、図２０の最小ＭＳＥ-ＰＲ型インパルス応答のデータ列を図１１と同様に位相補間フィルタ・タップ係数（Ａ［ｉ］［ｎｐｈ（ｋ）］）にマッピングした実施例をＩＴＰ（ＭＳＥ-ＰＲ）、図２０のNYQ-SINC型インパルス応答を位相補間フィルタ・タップ係数にマッピングした実施例をＩＴＰ（ＮＹＱ−ＳＹＮＣ）と呼ぶ。また、この実施例では、信号の振幅を自動的に調整して最適の振幅を保つようにオートゲインコントロール（ＡＧＣ）装置を実装し、ディジタルＰＬＬ回路の出力の振幅が一定値になるようにした。

（効果）
以下に、比較例としてのロールオフ０．２のローパスフィルタの周波数特性を持つ補間フィルタ・タップ係数であるＩＴＰ（ＮＹＱ-ＳＩＮＣ）を使用したＩＴＲ形式ディジタルＰＬＬの出力信号と、本実施例の手法で設計したＰＲ１２２１等化目標に対しての最小ＭＳＥ補間フィルタであるＩＴＰ（ＭＳＥ-ＰＲ）を使用した場合のＩＴＲ形式ディジタルＰＬＬの出力信号について、そのアイ・ダイアグラム及びSignal and Distortion to Noise Ratio (ＳＤＮＲ)の比較と、式（１）で計算した位相誤差計算器１２の出力値Δτ（ｋ）の分散の比較を行う。

ここでＳＤＮＲは検出器で得られたビットデータをＰＲ１２２１のパーシャルレスポンスで畳み込み、得られたリファレンス信号と実際のＰＬＬ出力信号の誤差を計算し、その２乗誤差分散をσ２を計算する。そのときＳＤＮＲは以下の式（１１）で定義される。

ただし、ｄ−１制限のあるデータ符号をＰＲ１２２１に畳み込んだ時のリファレンスレベルを（＋６,＋４,＋２,０,−２,−４,−６）と定義したときの、基準振幅１．０をＳとして用いた。また、前に記述したとおり、ＡＷＧＮはデータ符号列ｂ（ｋ）を［−１,＋１］]としたときに２４ｄＢ相当となるように設定した。

図２１には、ＩＴＰ（ＮＹＱ-ＳＩＮＣ）を使用したＩＴＲ形式のディジタルＰＬＬ回路の出力信号のアイ・ダイアグラム、図２２には本実施例のＩＴＰ（ＭＳＥ-ＰＲ）を使用した場合のＩＴＲ形式のディジタルＰＬＬ回路１０の出力信号ｙ（ｋ）のアイ・ダイアグラムを示す。アイ・ダイアグラムはそれぞれディジタルデータ（検出点）をSINC関数で補間することで描画したものである。また縦軸が検出点を表す。

図２１では、ロールオフ０．２のローパスフィルタの周波数特性を持つ補間フィルタ・タップ係数であるＩＴＰ（ＮＹＱ-ＳＩＮＣ）を使用しているので、十分なアイが開いていないことがわかる。それに比べて図２２は本発明の手法で設計したＰＲ１２２１等化目標に対しての最小ＭＳＥ補間フィルタであるＩＴＰ（ＭＳＥ-ＰＲ）を使用しているため、広いアイが開いていることが見て取れる。

次に表１にＩＴＰ（ＮＹＱ-ＳＩＮＣ）とＩＴＰ（ＭＳＥ-ＰＲ）を使用した場合のＳＤＮＲ及び式（１）で計算した位相誤差計算器の出力Δτ（ｋ）の分散を示す。

ＳＤＮＲは、従来の技術であるＩＴＰ（ＮＹＱ-ＳＩＮＣ）において２．４９ｄＢ、本発明の技術であるＩＴＰ（ＭＳＥ-ＰＲ）では７．７４ｄＢとなり、大幅に向上していることがわかる。また、位相誤差計算器の出力の分散（ｖａｒ（Δτ（ｋ）））では、従来の技術であるＩＴＰ（ＮＹＱ-ＳＩＮＣ）において０．００５８６、本発明の技術であるＩＴＰ（ＭＳＥ-ＰＲ）では０．００３４１となり、本発明実施による改善効果が見られる。

次に、本発明の特徴である最小ＭＳＥフィルタ推定器３１での推定タップ係数を再サンプリングして、その結果から補間フィルタ・タップ係数を設計する過程の効果について確認する。

図２３に検討のためのシミュレーションブロックを示す。

図２３は、基本的に図１に示した再生信号処理装置１のＰＬＬ出力後に、ＬＭＳアルゴリズムを用いた１６タップの適応等化ＦＩＲフィルタ３２を実装し、その出力ｚ（ｋ）をＰＲ１２２１対応のビタビ検出器３３に入力する、ビタビ検出器３３のバイナリ出力ｓ（ｋ）は前段の適応等化ＦＩＲフィルタ３２にフィードバックされ、最小ＭＳＥのフィルタが自動的に生成される。このときＩＴＲ方式ディジタルＰＬＬ回路１０の位相補間フィルタ１１を本実施例の再サンプルしたＩＴＰ（ＭＳＥ-ＰＲ）と、比較例の再サンプルしていないＩＴＰ（ＭＳＥ-ＰＲ）を使用し、両者のＰＲ１２２１に対する等化誤差を調べる。

具体的には図１７に示した再サンプル後の最小ＭＳＥタップ係数Ｂ［ｉ］：ｉ＝０,１,２,…,１５を用いて周波数サンプリング法により補間フィルタ・タップ係数をITP(MSE-PR-RS0708）とし、再サンプルを行わない最小ＭＳＥタップ係数Ｂ［ｉ］：ｉ＝０,１,２,…,１５を用いて周波数サンプリング法により補間フィルタ・タップ係数をITP(MSE-PR-RS0808)として比較を行った。

図２４に図２０に対応するITP(MSE-PR-RS0708）とITP(MSE-PR-RS0808)の比較を示した。再サンプリング時にサンプリング周期をＴｓ＝１/ｆｓ＝（７/８）・Ｔｄ変更することによってインパルス応答の横軸の縮尺が異なっていることがわかる。

図２４のインパルス応答のデータ列をそれぞれ位相補間フィルタ・タップ係数（Ａ［ｉ］［ｎｐｈ（ｋ）］）にマッピングした実施例をITP(MSE-PR-RS0708）とITP(MSE-PR-RS0808)と呼ぶ。

表２に補間フィルタ・タップ係数としてITP(MSE-PR-RS0708）とITP(MSE-PR-RS0808)を使用したときの、ＩＴＲ方式ディジタルＰＬＬ出力のＳＤＮＲと、その後段の適応等化ＦＩＲフィルタ出力のＳＤＮＲを示す。

ＩＴＲ方式ディジタルＰＬＬ出力のＳＤＮＲを比較すると、ITP(MSE-PR-RS0708）は７．７４ｄＢ、ITP(MSE-PR-RS0808)は７．０８ｄＢであり、本発明の再サンプリングの効果により性能の向上が測られていることがわかる。またＩＴＲ方式ディジタルＰＬＬ後段の適応等化ＦＩＲフィルタの出力のＳＤＮＲを比較すると、ITP(MSE-PR-RS0708）は８．１１ｄＢ、ITP(MSE-PR-RS0808)は８．１４ｄＢであり、両者の有意な違いはみられない。そして再サンプルをした補間フィルタ・タップ係数ITP(MSE-PR-RS0708）の等化誤差は８．１１−７．７４＝０．３７ｄＢ相当、再サンプルをしなかった補間フィルタ・タップ係数ITP(MSE-PR-RS0808)の等化誤差は８．１４−７．０８＝１０６ｄＢ相当であり、本発明の特徴である再サンプリングの効果によって、ＩＴＲ方式ディジタルＰＬＬは補間フィルタ・タップに非常に高性能の等化性能を持たせることができることが示された。

再サンプリングの効果を、ＩＴＲ方式ディジタルＰＬＬ後段の適応等化ＦＩＲフィルタの収束したタップ係数を離散フーリエ変換し、周波数軸上の振幅応答を調べる。

このときの比較対象は、それぞれの補間フィルタ・タップ係数を設計するための基本データであった、最小ＭＳＥフィルタ推定器３１での推定タップ係数の周波数軸上での振幅特性を使用した。これは補間フィルタ・タップがもつ振幅特性を想定したものである。

図２５に実施例として再サンプリングを行った補間フィルタ・タップ係数ITP(MSE-PR-RS0708）の振幅特性と最小ＭＳＥフィルタ推定器３１での推定タップ係数の周波数軸上での振幅特性を示し、図２６に比較例として再サンプリングを行わない補間フィルタ・タップ係数ITP(MSE-PR-RS0808)の振幅特性と最小ＭＳＥフィルタ推定器３１での推定タップ係数の周波数軸上での振幅特性を示した。

本発明の実施例である図２５に示したＡの部分をみると、再サンプリングを行った補間フィルタ・タップ係数ITP(MSE-PR-RS0708）の振幅特性と後段の適応等化ＦＩＲフィルタの振幅特性を比較すると、１−７ｐｐ符号のｄ制限によって信号成分が減衰しているｆ/ｆｄ≦０．２５付近まではほぼフラットな特性を持つことがわかる。そして図２５に示したＢの部分をみると、０．２５＜ｆ/ｆｄ≦０．５０では最小ＭＳＥフィルタ推定器３１の振幅成分が急激に減衰している領域でほぼ一致した特性を持っていることがわかる。これらの結果が示すのは、再サンプリングを行った補間フィルタ・タップ係数ITP(MSE-PR-RS0708）が非常に良好な等化特性を持ち、後段の適応等化ＦＩＲフィルタはさらなる等化はほとんど必要ないということである。

比較例である図２６に示したＡ´の部分をみると、再サンプリングを行わない補間フィルタ・タップ係数ITP(MSE-PR-RS0808)の振幅特性と後段の適応等化ＦＩＲフィルタの振幅特性を比較すると、１−７ｐｐ符号のｄ制限によって信号成分が減衰しているｆ/ｆｄ≦０．２５付近まではほぼフラットな特性を持つことがわかる。しかし図２６に示したＢ´の部分をみると、０．２５＜ｆ/ｆｄ≦０．５０では最小ＭＳＥフィルタ推定器３１の振幅成分が急激に減衰している領域と後段適応等化ＦＩＲフィルタの振幅特性に図２５のＢと比較して大きな等化誤差が見える。これは本発明の特徴である再サンプリングを行わなかったために、最小ＭＳＥフィルタ推定器３１で見積もったフィルタ特性から生成した補間フィルタ・タップ係数に周波数軸上の誤差が生じていることが原因である。この結果より、本発明の特徴である再サンプリングがＩＴＲ方式ディジタルＰＬＬの位相補間フィルタの性能をさらに向上させるための手法であることが確認された。

以上の結果より、本発明で記述されたＩＴＲ方式ディジタルＰＬＬの位相補間フィルタの設計手法は、従来の方法であるＩＴＰ（ＮＹＱ-ＳＩＮＣ）およびSINC関数を用いた補間フィルタ・タップ係数の設計法よりも等化特性が優れていることが確認された。

ＩＴＲ方式のディジタルＰＬＬ回路が設けられた光ディスクの再生信号処理装置のブロック構成図である。 ＭＴＦチャンネル振幅特性（Fc=0.31fd）を示す図である。 ＭＴＦチャンネル・インパルス応答（Fc=0.31fd）を示す図である。 ディジタルループフィルタの回路図である。 位相積算器回路の回路図である。 SINC関数と窓関数を示す図である。 SINC関数と窓関数の積を示す図である。 ローパスフィルタ（１６タップ（ロールオフｒ＝０．２））の周波数特性を示す図である。 周波数サンプリング法によるフィルタ設計の手法を説明するための図である。 NYQ-SINC型補間フィルタ・タップ係数データ列を示す図である。 図１０の補間フィルタ・タップ係数配列へのマッピングを示す図である。 光ディスクの再生信号処理装置に最小ＭＳＥフィルタ推定器を設けたシュミレーションモデルのブロック構成図である。 最小ＭＳＥフィルタ推定器の内部構成を示す図である。 最小ＭＳＥ収束フィルタ・タップ(fd space)を示す図である。 最小ＭＳＥ収束フィルタ振幅特性を示す図である。 収束ＦＩＲタップ係数Ｂ［ｉ］ の（７/８）)倍の再サンプリング結果を示す図である。 収束ＦＩＲタップ係数Ｂ［ｉ］：ｉ＝０,１,…,１５と、それを時間間隔Ｔｓ＝１／ｆｓ＝（７／８）・Ｔｄで再サンプルしたインパルス応答であるＢｒｓ［ｉ］：ｉ=０,１,…,１５とを示した図である。 図１７のタップ係数を離散フーリエ変換で周波数軸上に変換したもの示した図である。 Ｂｒｓ［ｉ］：ｉ=０,１,…,８までの部分を残し、ｉ＝９,…,１５の部分をゼロとした再サンプルしたインパルス応答の振幅特性を示す図である。 ＩＴＰ（ＭＳＥ-ＰＲ）及びＩＴＰ（ＮＹＱ−ＳＹＮＣ）のタップ係数を示す図である。 ＩＴＰ（ＮＹＱ-ＳＩＮＣ）補間フィルタ出力のアイ・ダイアグラムを示す図である。 ＩＴＰ（ＭＳＥ-ＰＲ補間フィルタ出力のアイ・ダイアグラムを示す図である。 等化誤差評価のためのシミュレーション装置のブロック図である。 ITP(MSE-PR-RS0708）及びITP(MSE-PR-RS0808)のタップ係数を示した図である。 ITP(MSE-PR-RS0708) 及び最小ＭＳＥ収束フィルタのタップ係数の振幅特性を示した図である。 ITP(MSE-PR-RS0808）及び最小ＭＳＥ収束フィルタのタップ係数の振幅特性示した図である。 光ディスクの再生信号の生成のための一般的なＩＴＲ方式ディジタルＰＬＬ回路のブロック構成図である。 図２７の回路からＰＬＬ回路前段のディジタル等化フィルタを省いた回路のブロック構成図である。

符号の説明

１ 再生信号処理装置、２ アナログアンチエイリアシングフィルタ、３ Ａ/Ｄコンバータ、１０ ディジタルＰＬＬ回路、１１ 位相補間フィルタ、１２ 位相誤差計算器、１３ ディジタルループフィルタ、１４ 位相積算器、１５ 補間タップ係数ＲＯＭ、３１ 最小ＭＳＥフィルタ推定器、３２ 適応等化ＦＩＲフィルタ、３３ ビタビ検出器、３４ タップ係数演算部

Claims (6)

1. ディジタルデータの再生信号が入力され、入力された再生信号をデータ転送レートよりも高い周波数でサンプリングするアナログ／ディジタル変換部と、アナログ／ディジタル変換部によりサンプリングされた再生信号に対して、位相補間ＦＩＲ（ Finite Impulse Response）フィルタによりフィルタリングを行うことによってその再生信号の位相同期処理を行い、位相同期が取られた再生信号のデータ列を出力する位相同期処理部とを備えるディジタル信号の位相同期装置に対する、前記位相補間フィルタのタップ係数設計方法において、
   前記位相同期処理部の後段にデータレート周波数における適応等化型ＦＩＲフィルタを設け、当該適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲフィルタのタップ係数の値を設計すること
   を特徴とするタップ係数設計方法。
2. データレート周波数における適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数に対して補間処理を行って、そのタップ係数の時間間隔をサンプリング周波数に対応するような時間軸間隔に再サンプリング処理を施したＦＩＲフィルタ・タップ係数を算出し、
   前記再サンプリング処理を施したＦＩＲフィルタ・タップ係数を周波数空間に直交変換して、サンプリング周波数に対応したフィルタの周波数特性を取得し、
   前記サンプリング周波数に対応したフィルタの周波数特性を周波数空間上でオーバーサンプリング処理し、
   オーバーサンプリング後のフィルタの周波数特性を逆直交変換して、時間空間上のＦＩＲフィルタ・タップ係数に再変換し、
   前記再変換して得られたＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲ フィルタのタップ係数の値を設計すること
   を特徴とする請求項１記載のタップ係数設計方法。
3. データレート周波数における適応等化型Ｆ Ｉ Ｒ フィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数の、当該収束の目標値として、任意のパーシャルレスポンス等化目標を用いること
   を特徴とする請求項２記載のタップ係数設計方法。
4. ディジタルデータの再生信号が入力され、入力された再生信号をデータ転送レートよりも高い周波数でサンプリングするアナログ／ ディジタル変換部と、アナログ／ ディジタル変換部によりサンプリングされた再生信号に対して、位相補間ＦＩＲ（Finite Impulse Response）フィルタによりフィルタリングを行うことによってその再生信号の位相同期処理を行い、位相同期が取られた再生信号のデータ列を出力する位相同期処理部とを備えるディジタル信号の位相同期装置に対する、前記位相補間フィルタのタップ係数設計装置において、
   前記位相同期処理部の後段に設けられる、データレート周波数における適応等化型ＦＩＲフィルタと、
   演算部とを備え、
   前記演算部は、当該適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲフィルタのタップ係数の値を設計すること
   を特徴とするタップ係数設計装置。
5. 前記演算部は、
   データレート周波数における適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数に対して補間処理を行って、そのタップ係数の時間間隔をサンプリング周波数に対応するような時間軸間隔に再サンプリング処理を施したＦＩＲフィルタ・タップ係数を算出し、
   前記再サンプリング処理を施したＦＩＲフィルタ・タップ係数を周波数空間に直交変換して、サンプリング周波数に対応したフィルタの周波数特性を取得し、
   前記サンプリング周波数に対応したフィルタの周波数特性を周波数空間上でオーバーサンプリング処理し、
   オーバーサンプリング後のフィルタの周波数特性を逆直交変換して、時間空間上のＦＩＲフィルタ・タップ係数に再変換し、
   前記再変換して得られたＦＩＲフィルタ・タップ係数を推定値として利用して、前記位相補間ＦＩＲフィルタのタップ係数の値を設計すること
   を特徴とする請求項４記載のタップ係数設計装置。
6. 前記演算部は、
   データレート周波数における適応等化型ＦＩＲフィルタの収束した最小平均二乗誤差の基準におけるＦＩＲフィルタ・タップ係数の、当該収束の目標値として、任意のパーシャルレスポンス等化目標を用いること
   を特徴とする請求項５記載のタップ係数設計装置。

Images