WO2004051648A1 - 適応等化回路及び適応等化方法 - Google Patents

適応等化回路及び適応等化方法 Download PDF

Info

Publication number
WO2004051648A1
WO2004051648A1 PCT/JP2003/015378 JP0315378W WO2004051648A1 WO 2004051648 A1 WO2004051648 A1 WO 2004051648A1 JP 0315378 W JP0315378 W JP 0315378W WO 2004051648 A1 WO2004051648 A1 WO 2004051648A1
Authority
WO
WIPO (PCT)
Prior art keywords
equalization
coefficient
digital
signal
phase
Prior art date
Application number
PCT/JP2003/015378
Other languages
English (en)
French (fr)
Inventor
Hirotaka Ochi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2004556879A priority Critical patent/JP4480584B2/ja
Priority to US10/536,719 priority patent/US7567615B2/en
Publication of WO2004051648A1 publication Critical patent/WO2004051648A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H2021/0096—Digital adaptive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; anti-aliasing

Definitions

  • the present invention relates to adaptive equalization.By adapting pre-equalization, the quality of reproduced digital data and the tracking performance of a PLL (Phase Locked Loop) are improved, and in particular, the frequency of reproduced data changes. In this case, it is possible to realize effective equalization. '' Background technology
  • the storage capacity of a magnetic recording / reproducing apparatus or an optical recording / reproducing apparatus has rapidly increased with an increase in the amount of information to be handled.
  • An increase in recording density causes a deterioration in data quality, and in order to ensure reliability, a method called a PRML (Partial Response Maximum Likelihood) signal processing method has recently been adopted.
  • This method has high reproduction performance even for high-density recording / reproduction waveforms.
  • the PRML signal processing method is to intentionally add waveform interference in a reproduction system where the amplitude of the high-frequency component of the signal deteriorates and the signal-to-noise ratio increases as the recording density in the linear recording direction increases. Therefore, the maximum likelihood decoding method that demodulates the most probable sequence by the probability calculation taking into account the waveform interference does not require a high-frequency component in the reproduced signal, and thereby reproduces the reproduced signal. This is a method to improve the overnight rate.
  • PR in the PRML signal processing system intentionally performs processing to add waveform interference, and performs filtering to match the PR type of the system. This is the process to be performed.
  • a configuration that is often used for equalization (filtering) to the PR type is a configuration in which pre-equalization is performed using an analog filter, and further adjustment is performed using a post-digital adaptation filter. However, due to variations in the recording medium, etc., the equalization to PR in the analog fill may shift.
  • the post-digital adaptive filter adaptively equalizes to reduce the effects of pre-equalization misalignment.
  • the ML of the PRML signal processing method is maximum likelihood decoding, in which characteristics are improved when there is a correlation between the decoder input signal sequences, and the most probable data is decoded.
  • PRML improves because there is a correlation between the decoder input signal sequences. Since the above ML is a synchronous circuit, a clock signal synchronized with the reproduced signal is required. However, for example, the frequency of a reproduction signal of a disk device slightly changes due to uneven rotation of a spindle motor or the like. To follow this change, a circuit called PLL (Phase Locked Loop) is required.
  • PLL Phase Locked Loop
  • the pre-filter consists of a digital filter, so the characteristics of the digital filter can be freely changed by setting its coefficient.
  • the reproduced signal can have a desired frequency characteristic at the time of pre-equalization, and the frequency characteristic that maximizes the performance of the PLL can be realized before the PLL.
  • Fig. 8 shows a configuration example that realizes the adaptation of the pre-fill.
  • the adaptation is performed as follows.
  • the digital PLL using interpolation is the phase synchronization means 103 in FIG.
  • the phase synchronization means 103 resamples and synchronizes both the input and output signals of the first digital equalization means 102 which is the pre-filling filter.
  • the output signal of the first digital equalizing means 102 is resampled by the first interpolation means 1031, and the input signal of the first digital equalizing means 102 passes through the "delay". After that, it is resampled by the AZD conversion information interpolation means 801.
  • the tap coefficients of the first digital equalizing means 102 are calculated by the provisional coefficient calculating means 102 using the resampled input / output signals of the first digital equalizing means 102.
  • the first digital equalization means 102 and the provisional coefficient calculation means 800 are calculation means operating at different frequencies, for example, frequency A and frequency B.
  • the tap coefficient is fed back to the first digital equalizing means 102 through the rate converter 803 for converting the frequency.
  • this rate converter 803 adaptive control of the pre-filter becomes possible.
  • the frequency of the data to be read will be different between the inner and outer circumferences of the disk medium. to differ greatly.
  • the sampling frequency of the analog-to-digital converter is almost constant.
  • the digital PLL performs resampling so as to synchronize with the overnight frequency.
  • the ratio between the sampling frequency of the analog and digital converters and the resampling frequency of the PLL fluctuates more than twice, so the rate converter 803 is required to have performance that can withstand this fluctuation. There was a problem.
  • the sampling frequency of the analog-to-digital converter is higher than the PLL resampling frequency.
  • the higher the frequency the higher the accuracy of the operation.
  • the above system performs the tap coefficient operation of the pre-fill filter with the low frequency, that is, the signal after resampling, There is a problem that the calculation accuracy cannot be improved. Disclosure of the invention
  • an adaptive equalization circuit comprises: an analog-to-digital converter that samples a signal read from a recording medium; and an analog-to-digital converter that is an output of the analog-to-digital converter.
  • First digital equalization means for performing waveform equalization on information; and phase synchronization for performing phase synchronization on the signal equalized by the first digital equalization means.
  • an equalization target value generation means for generating an equalization target value of the first digital equalization means from a signal phase-synchronized by the phase synchronization means, the analog-digital conversion information, the first A signal equalized by a digital equalization means, and a coefficient calculation means for calculating a tap coefficient of the first digital equalization means from the equalization target value. Since the sunset coefficient is calculated based on the frequency (the sampling frequency of the analog-to-digital converter), a rate converter is not required, and the calculation accuracy is improved because the calculation is performed at a frequency higher than the frequency after resampling. It is possible to reduce the circuit scale when it is hardened and hardened.
  • an analog-to-digital converter for sampling a signal read from a recording medium, and a first digital equalizer for equalizing a waveform of an output of the analog-to-digital converter.
  • a phase synchronization means for performing phase synchronization on the signal equalized by the first digital equalization means; and an equalization target value of the first digital equalization means from the signal phase-synchronized by the phase synchronization means.
  • An equalization target value generating means for generating the first digital equalization means from an output of the analog / digital conversion means, a signal equalized by the first digital equalization means, and the equalization target value.
  • the tap coefficient Because the rate conversion is not required, the scale is small even if the difference between the sampling frequency of the analog-to-digital converter and the resampling frequency of the PLL fluctuates. It is possible to perform adaptive control of the equalizing means making use of it, and it is possible to improve reproduction signal quality and playability against abnormal signals.
  • the equalization target value generation means generates a temporary target value that is an equalization target value of the phase-synchronized signal, and the phase synchronization means from the temporary target value.
  • the adaptive equalization circuit according to the first invention further comprising equalization target phase rotation means for generating a true target value which is a target value which is equalization before performing phase synchronization by the equalization target.
  • the equalization target value can be easily generated simply by rotating the phase of the temporary target value by the phase rotation means.
  • the adaptive equalization circuit since the equalization target value is obtained from the signal after the phase synchronization, the reliability is high, and the frequency is immediately converted to the frequency before the phase synchronization and calculated. Therefore, the signal processing can be performed, so that the adaptive control of the equalizing means utilizing the band can be performed.
  • a third invention is the adaptive equalization circuit according to the first or second invention, wherein the first digital equalization means is a symmetric FIR filter having tap coefficients.
  • the tap coefficient of the FIR filter for performing equalization is made symmetrical, so that the scale can be reduced, and the phase control with phase synchronization can be performed. Conflicts can be prevented.
  • a fourth invention comprises a second digital equalizer for inputting a signal phase-synchronized by the phase synchronizing means and performing adaptive equalization, wherein the signal phase-synchronized by the phase synchronizing means and the second digital equalizer are provided.
  • a second coefficient calculating means for calculating a tap coefficient of the second digital equalizing means from a signal equalized by the second digital equalizing means. It is an adaptive equalization circuit, and by having both pre- and post-equalization means, the quality of the reproduced signal can be further improved.
  • the adaptive equalization circuit after the phase synchronization, the subsequent digital adaptive equalization is performed, so that further equalization adjustment can be performed, and the reproduction signal can be adjusted. Quality is improved.
  • a fifth invention is the adaptive equalization circuit according to the fourth invention, characterized in that the second digital equalization means is a FIR filter whose tap coefficients are asymmetric.
  • the tap coefficient of the FIR filter for performing the digital adaptive equalization at the end of the FIR filter is made asymmetrical, so that the group delay characteristic is improved. Correction can be performed, and the reproduction signal quality is improved.
  • the phase synchronization means comprises: a first interpolation means for interpolating a signal equalized by the first digital equalization means; and an output of the first interpolation means, A phase locked loop comprising an interpolation position calculating means for calculating an interpolation position of the interpolation means, wherein the equalization target phase rotation means interpolates the temporary target value to obtain the true target value.
  • Interpolating means wherein the interpolation position of the second interpolation means is the interpolation position
  • the adaptive equalization circuit according to the second aspect, wherein the equalization target phase rotation means interpolates the temporary target value to obtain the true target value.
  • interpolation position of the second interpolation means is calculated by the interpolation position calculation means or the second interpolation position calculation means having the same function.
  • the signal obtained by sliding the phase of the signal equalized by the equalization means and the signal obtained by sliding the phase of the temporary target value can be easily obtained by using interpolation.
  • the phase synchronization is performed by interpolation, and the phase conversion of the equalization target value is similarly performed by interpolation.
  • the first interpolation means and the second interpolation means are FIR filters, wherein the interpolation position calculation means outputs a sunset coefficient as information of the interpolation position, and Assuming that each tap coefficient when the number of taps is COE (n), the tap coefficient h1 supplied to the first interpolation means is
  • the tap coefficient h2 supplied to the second interpolating means is obtained by reversing the above h1 from side to side as follows. Relationship
  • h 2 ⁇ C ⁇ E (n) COE (n- l) COE (n-2),,, C OE (1) ⁇ or a delayed version of this coefficient h 2 If the number of taps of the second interpolation means is different from the number of taps of the first interpolation means, and if m is the number of taps, h3 which is a coefficient having a phase characteristic equivalent to that of the hi,
  • h 3 ⁇ C ⁇ E (l) COE (2) COE (3), a coefficient expressed as ⁇ , C ⁇ E (m) ⁇ is prepared, and a tap coefficient h to be supplied to the second interpolation means h 4 is a coefficient obtained by inverting the h 3 from left to right.h 4 is
  • h 4 ⁇ COE (m) C OE (m- 1) C ⁇ E (m-2),,, C OE (1) ⁇ or a delay of this coefficient h 4
  • the adaptive equalization circuit according to the sixth aspect of the present invention wherein the signal equalized by the first digital equalization means and the tentative target value are obtained only by inverting the tap coefficient without providing any special means. Interpolation of both signals can be performed.
  • the interpolation position calculation means outputs tap coefficients as information of the interpolation position
  • the first coefficient calculation means supplies the calculated tap coefficients to the first digital equalization means even if the phase synchronization performed by the phase synchronization means is in an unlocked state.
  • the adaptive equalization circuit according to the third invention characterized in that the first digital equalization means is symmetrical and does not perform phase control. It is possible to prevent the pull-in of the PLL from deteriorating. Further, according to the adaptive equalization circuit according to the seventh aspect, even if the phase synchronization is in the unlocked state, By starting adaptive control Thus, it is possible to improve the degradation of the pull-in performance of the PLL due to the equalization deviation, to improve the reproduction signal quality, and to improve the playability with respect to abnormal signals.
  • the ninth invention includes a frequency error monitor for monitoring a frequency error of the phase synchronization performed by the phase synchronization means, and when the frequency error is smaller than a predetermined value, the first coefficient calculation means determines the calculated tap coefficient.
  • the adaptive equalization circuit according to the third and sixth aspects of the present invention, wherein the first digital equalizer is symmetrical. Utilizing the fact that phase control is not performed by the mold, if the frequency error is small, it is possible to equalize without diverging even if adaptive equalization is started, and it is possible to prevent deterioration in PLL pull-in due to misalignment of equalization .
  • a frequency error monitor for monitoring a frequency error of phase synchronization, and the frequency error detected by the frequency error monitor is arbitrarily set.
  • a tenth aspect of the present invention is characterized in that the apparatus further comprises frequency pull-in means for changing frequency information used in the calculation by the interpolation position calculating means so that the frequency error detected by the frequency error monitor is reduced.
  • the adaptive equalization circuit according to the ninth aspect wherein the frequency pulling by the frequency pulling means reduces the frequency error. Gap This can prevent the pull-in of the PLL from deteriorating.
  • the adaptive equalization circuit by providing the frequency pull-in means 110 separately from the phase synchronization means, the pull-in performance of the PLL is improved, and thereby the equalization performance is improved. Is improved, which further improves the pull-in performance of the PLL. A loop with good performance improvement can be obtained, and the degradation of the PLL pull-in performance due to the equalization deviation can be improved, the reproduction signal quality can be improved, and the playability against abnormal signals can be improved.
  • An eleventh invention is an adaptive equalization method for equalizing a signal read from a recording medium to a desired characteristic, comprising a step of sampling the read signal, and a step of sampling the read signal.
  • a twelfth invention is an adaptive equalization method for equalizing a signal read from a recording medium to a desired characteristic, comprising: a step of sampling the read signal; and a step of sampling the read signal.
  • This is an adaptive equalization method that includes a step of calculating the tap coefficient of the sample. The tap coefficient is calculated at the frequency before resampling, so rate conversion is not required, and the calculation is performed at a frequency higher than the frequency after resampling. Calculation Improvement of obtained, after determined tentative target value, Ru can easily generate a true target.
  • the equalization target value is obtained from the signal after the phase synchronization, the reliability is high, and the frequency is immediately converted to the frequency before phase synchronization. Since the signal processing can be performed, adaptive control of the equalizing means utilizing the band can be performed.
  • a thirteenth invention is directed to a frequency information threshold means for determining the frequency information of the phase synchronization means into a plurality of states by one or more threshold values, and a state corresponding to the state determined by the frequency information threshold means.
  • a memory for storing tap coefficients; and an equalization coefficient for selecting either the first coefficient calculation means or the output of the memory when supplying the tap coefficients to the first digital equalization means.
  • Selecting means state time measuring means for measuring the duration of the state among the states judged by the frequency information threshold means and comparing the measured duration with a predetermined value; and operation of the first coefficient calculating means
  • Coefficient operation control means for controlling start or stop of the operation, and the state time measurement means, when the duration is longer than the predetermined value, an instruction to stop the operation in the first coefficient operation means.
  • Coefficient memory storage processing means for communicating to the coefficient calculation control means, and storing the tap coefficient after the coefficient calculation means is stopped in a position corresponding to the state determined by the frequency information threshold means in the memory; and When the state determined by the information threshold means changes, if the tap coefficient corresponding to the changed state is stored in the memory, the tap coefficient is supplied to the first digital equalization means.
  • the adaptive equalization circuit further comprising: state change processing means for transmitting to the coefficient calculation control means that the coefficient calculation by the first coefficient calculation means is started.
  • a fourteenth invention provides an analog-to-digital converter for sampling a signal read from a recording medium, a first digital equalizer for equalizing a waveform of an output of the analog-to-digital converter, Phase synchronization means for performing phase synchronization on the signal equalized by the first digital equalization means, and frequency information for discriminating the frequency information of the phase synchronization means into a plurality of states with one or a plurality of thresholds Threshold means, a second memory for previously storing tap coefficients corresponding to each of the plurality of states determined by the frequency information threshold means, and determination by the frequency information threshold means
  • An adaptive equalization circuit comprising: a state change coefficient supply unit that supplies a tap coefficient corresponding to the state to the first digital equalization unit according to a change in a state to be performed.
  • FIG. 1 is a diagram of an adaptive equalization circuit according to the first embodiment of the present invention
  • FIG. 2 is a diagram for explaining detection of an equalization target in the embodiment
  • FIG. 3 is a symmetrical tap in the embodiment.
  • FIG. 4 is a configuration diagram of the phase synchronization means in the embodiment
  • FIG. 5 is a first diagram illustrating characteristics of an interpolation filter for controlling a phase of an equalization target value according to the embodiment
  • FIG. 6 is a second diagram for explaining the characteristics of the interpolation filter for controlling the phase of the equalization target value in the embodiment
  • FIG. 7 is a diagram of an adaptive equalization circuit according to Embodiment 2 of the present invention
  • FIG. 8 is a diagram simply showing a conventional example in the embodiment
  • FIG. 9 is a diagram showing the configuration of the frequency error monitor 109.
  • FIG. 10 is a diagram for explaining the operation of the second embodiment of the present invention
  • FIG. 11 is a diagram of an adaptive equalization circuit according to the third embodiment of the present invention.
  • the signal read from the recording medium is passed through an amplifier (not shown), a band-pass single-pass filter (not shown), and the like, and is converted into an analog-digital converter 101.
  • the signal band-limited by the low-pass filter is sampled by analog-to-digital conversion means 101 and converted to digital data.
  • the sampling frequency of the analog-digital conversion means 101 will be described. Now, for example, if the spindle motor speed is set to 1x and the data is written to the disk, and then the track on which the data is written is played back at 1x speed, the data write clock frequency and the data read clock The frequencies (channel frequencies) are almost the same. However, in the present invention, since the phase is synchronized after sampling by the analog / digital converter 101, the sampling of the analog / digital converter 101 is asynchronous with the read data. Therefore, in order to read data, the sampling frequency of the analog-to-digital converter 101 must be higher than the data read clock frequency.
  • a signal (analog-to-digital conversion information) sampled by the analog-to-digital converter 101 at a frequency slightly higher than the data read clock frequency is equalized by the first digital equalizer 102.
  • this equalization is performed in the PR (3, 4, 4, 3) method. We will use the formula.
  • the configuration of the first digital equalizing means 102 is a FIR (Finite Impulse Response) filter, and the transfer function can be controlled by the tap coefficient A output from the first coefficient calculating means 105.
  • the first digital equalizing means 102 performs equalization to PR (3, 4, 4, 3).
  • PR 3, 4, 4, 3
  • LMS Least Mean Square
  • the LMS algorithm calculates the coefficients so that the square error with the equalization target value is minimized.
  • u T (n) Transposition of the evening input vector
  • the error signal e (n) is minimized.
  • the coefficient vector h (II) approaches the optimal value h 0 so as to minimize the equalization error.
  • the input and output signals of the equalizer and the equalization target value are required.
  • the input / output signals of the equalizer that is, the analog-to-digital conversion information and the output of the first digital equalizer 102 already exist.
  • the equalization target For example, there are the following methods for obtaining the equalization target value. It is known that the PR (3,4,4,3) equalized signal at the correct sample point takes the five values of 0, 3, 7, 11, and 14 so that sampling at the correct sample point If possible, finding the equalization target is not so difficult. For example, by setting four thresholds of 1.5, 5, 9, and 12.5, when the signal is smaller than 1.5, 0, and when the signal is between 1.5 and 5, 3 and so on As described above, the tentative judgment is performed using the threshold, and the result can be estimated as the equalization target value (Fig. 2).
  • the first digital equalizing means 102 is inserted between the analog / digital converting means 101 and the phase synchronizing means 103, and the phase is synchronized by the phase synchronizing means 103. Until synchronized, it is sampled at a slightly higher frequency than the channel frequency. In other words, the signal equalized by the first digital equalization means 102 is not sampled at the correct sample point even if it is accurately equalized to PR (3, 4, 4, 3). Therefore, the five values of 0, 3, 7, 11, and 14 are not obtained. For this reason, it is not possible to directly estimate the equalization target value using the above-mentioned threshold value.
  • FIG. 8 One possible method is the method of JP2001-184795A shown in the prior art.
  • This conventional example is shown in FIG. 8 so that it can be compared with FIG. 1, which is an embodiment of the present invention.
  • the same components as those in FIG. 1 described above are denoted by the same reference numerals, and description thereof is omitted.
  • not only the output signal of the first digital equalizing means 102 but also the input signal of the first digital equalizing means 102 are used for the A / D conversion information interpolating means 80.
  • the temporary coefficient calculating means 802 uses the first digital equalization.
  • the tap coefficient used in the means 102 is determined.
  • the first digital equalizing means 102 is a circuit that operates at a frequency before performing phase synchronization. Therefore, it is necessary to convert the tap coefficient (temporary tap coefficient) at the resampling frequency obtained from the phase-synchronized signal to the tap coefficient (true tap coefficient) at the sampling frequency before the phase synchronization is performed.
  • a rate converter 803 is required, but the load of the rate converter 803 increases as the difference between the sampling frequency and the resampling frequency increases, and the performance cannot be maintained.
  • the difference between these two frequencies changes when, for example, the track position of the disk medium changes, or when the speed of the spindle motor changes.
  • the calculation of the tap coefficient is performed after the phase synchronization is performed, and the improvement of the calculation accuracy has not been obtained.
  • sampling frequency> resampling frequency The wave number is described above. In other words, the calculation is performed in the low frequency part. It is well known that in digital signal processing, calculation at higher frequencies can improve calculation accuracy.
  • the tap coefficient A of the first digital equalizing means 102 at the sampling frequency of the analog-to-digital converting means 101 before performing phase synchronization is the first coefficient.
  • the coefficient can be calculated by the coefficient calculating means 105. That is, the rate converter 803, which is a drawback of the above method, is not required, and the calculation accuracy of signal processing is improved.
  • the scale is smaller and the performance can be improved as compared with the above example.
  • the equalization target value at the sampling frequency before the phase synchronization is obtained from the signal phase-synchronized by the phase synchronization means 103 using the equalization target value generation means 104.
  • the second interpolation means (equalization) Target phase rotating means)
  • a true target value which is an equalization target value at the sampling frequency before phase synchronization is obtained.
  • the evening coefficient A is calculated by the first coefficient calculating means 105.
  • the tap coefficient rate converter 803 is unnecessary, and the signal processing is performed at a high sampling frequency, thereby improving the calculation accuracy. ⁇ The above-mentioned sampling frequency before the phase synchronization is performed.
  • Fig. 4 shows a configuration example of the phase synchronization means 103.
  • the signal equalized by the first digital equalizer 102 is phase-slid to the correct sample point phase by the interpolator 401 (in FIG. 1, the first interpolator 103). You.
  • the tap coefficient of the interpolation means 401 for the interpolation position information necessary for performing the interpolation by the interpolation means 401 is calculated by the interpolation position calculation means 103.
  • the signal of the correct sample point by this interpolation or the signal in the process of obtaining the correct sample point (the signal being pulled in) is a “resampled” signal, which is a phase synchronization means. This is the output signal of 103.
  • “resampling” includes “pseudo resampling” performed using hold means, and is called for convenience.
  • the interpolated signal (resampled signal) is input to the phase error detection means 402, and the phase error detection means 402 detects the phase error.
  • the detected phase error is input to the loop filter 403, and the loop filter 403 outputs frequency information.
  • the obtained frequency information is input to the frequency-to-phase converter 404, and the frequency-to-phase converter 404 outputs the next phase information to be taken.
  • the interpolation coefficient selection means 405 selects the tap coefficient h1.
  • the interpolation means 401 slides the phase of the signal by the tap coefficient h1. In this way, a phase locked loop is formed.
  • the configuration of the interpolation means 401 is an FIR filter.
  • this filter is a filter that slides the phase (for example, this filter uses a so-called Nyquist filter). You may. Its characteristic is that the gain frequency characteristic is almost flat, and only the phase can be slid. If the phase is T / X resolution (the phase referred to here is the phase standardized by the Nyquist frequency, and it is the phase of one sample with ⁇ ), X combinations of tap coefficients are prepared and interpolation is performed.
  • the coefficient selection means 405 determines which coefficient to use in accordance with the phase information, the phase of the signal is slid according to the phase characteristics of the selected coefficient.
  • the phase error detecting means 402 detects a phase error by detecting, for example, a zero cross point.
  • the first is the detection of the zero-cross point, which can be obtained by setting a threshold. For example, if the signal is larger than threshold ⁇ (state a), smaller than between threshold B (state b), and between threshold A and threshold B (state c), respectively, ) Or If the signal changes from (state b) to (state c), the sample point after the change is the zero-cross point. When the state changes from (state c) to (state a) or (state b), the sample point before the change is the zero crossing point. By judging the transition of the signal amplitude and state at these zero-cross points, it is possible to obtain information on the magnitude and direction of the phase error.
  • the loop fill 4003 which is inserted to create a secondary loop that does not leave a steady phase error.
  • a complete integration type secondary loop there are a configuration in which the phase error is integrated and multiplied by a constant, and a configuration in which the phase error is added.
  • the frequency-to-phase conversion means 404 performs frequency-to-phase conversion. It is well known that the frequency-to-phase conversion is performed using an integral 402. However, if there is a steady-state frequency error, When integrating, the numerical value of the phase information is added and it becomes huge. In the present embodiment, there is a steady frequency error between the sampling frequency of the analog-to-digital conversion means 101, which is the input and output frequencies of the interpolation means 1031, and the resampling frequency. In order to prevent the numerical value from becoming huge, a configuration may be adopted in which the phase information is rotated, for example, when the phase is shifted by 7T (one sample phase).
  • the configuration may be set to 6 (dec).
  • the adder 4 0 4 1 of the frequency-to-phase conversion means 4 0 4 1 is provided to adjust the frequency information output by the loop filter 4 0 3, and the other input terminal of the adder 4 0 4 1 Is connected to a frequency pull-in means 110 described later.
  • the adder 4401 is not required.
  • the interpolation coefficient selection means 405 selects a coefficient for sliding the phase according to the phase information.
  • phase synchronization means 103 performs phase synchronization.
  • the second interpolation means 1042 will be described.
  • the second interpolation means 1042 is composed of FIR filters.
  • the first interpolation means 1031 and the second interpolation means 10'42 can be realized by the same configuration (the 1 interpolation means 1 0 3 1 converts the signal at the sampling frequency equalized by the first digital equalization means 102 into a signal at the resampling frequency. Has been converted to a number.
  • the second interpolation means 1042 does the opposite. That is, the tentative target value obtained by the tentative target value generation means 1041, which is the equalization target value at the sampling frequency, is changed to the true target value, which is the equalization target value at the sampling frequency before phase synchronization.
  • each tap coefficient is COE (tap number) where n is the number of taps
  • Figure 5 shows an example of the coefficients
  • Figure 6 shows the characteristics of the filter when the coefficients in Figure 5 are used.
  • the second interpolation means 1 042 changes from the tap coefficient (b-1) to the tap coefficient (b-2).
  • the change in the phase characteristic of the first interpolation means 1031, and the change in the phase characteristic of the second interpolation means 1042 have the same magnitude and are in opposite directions. Since the change in the phase characteristic is a frequency, the first interpolation means 1031 converts the signal at the sampling frequency of the analog-to-digital conversion means 101 into a signal at the sampling frequency of the resampling frequency. In this case, the second interpolation means 1042 can perform the reverse control. This method can be easily realized without requiring any special means.
  • the first interpolating means 1 0 3 1 ⁇ C ⁇ E (l) COE (2) COE (3) ⁇ ⁇ ⁇ COE (m) ⁇ that has the same characteristics as hi and is obtained by the method described later.
  • h4 ⁇ COE (m) COE (m-1) COE (m-2)... COE (1) ⁇ which is a coefficient obtained by inverting h3 from left to right is supplied.
  • h3 applies a square window to h1 and reduces the number of taps.
  • H3 applies a square window to h1 and reduces the number of taps. (windowing function) to remove finite-length non-linearly formed components, or to use previously obtained coefficients as a coefficient table for the second interpolation means 10042 using these methods, etc.
  • the tap coefficients of the interpolation filter are those obtained by applying a window function (such as a Hamming window to a Hanning window) to the sampling function and removing finite-length nonlinear components.
  • the use of the left and right inverted coefficients allows the second interpolation means 1042 to easily perform the opposite signal frequency control as the first interpolation means 1031.
  • the true target value can be obtained using the second interpolation means 1042.
  • the true target value and the input / output signal of the first digital equalizing means 102 are used to calculate the tap coefficient at the sampling frequency of the analog / digital converting means 101.
  • the operation can be performed, and the operation The degree of improvement has been made.
  • the ability to operate at high frequencies in digital signal processing is a huge advantage.
  • the first digital equalizing means 102 and the first interpolating means 103 are introduced as separate FIR filters, but, of course, the convolution of the coefficients of both FIR filters is performed. And may be used as one FIR filter.
  • the first digital equalizing means 102 is configured by a FIR filter, but a new advantage is created by configuring the filter to have a tap coefficient left-right symmetric configuration.
  • Figure 3 shows an example of the configuration of a FIR filter with symmetric tap coefficients.
  • One advantage of making the tap coefficient A symmetrical is that the scale is reduced. For example, if the evening number n is an odd number, the number of multipliers in the filter can be reduced to (n + 1) 12, and further, the number of multipliers used in the first coefficient calculating means 105 Since the number can be reduced by the same amount, a considerable reduction in size is achieved.
  • symmetric tap coefficients prevent phase control contention.
  • the adaptive equalization loop and the phase-locked loop are double loops, and if the phase is controlled by the first digital equalization means 102, competition with the phase-locked loop may occur. A possibility arises.
  • the first digital equalizing means 102 can be improved so as not to control the phase. However, it is possible not to control the phase even if it is not a symmetric type, and if the control band is configured to be significantly different from the band of the phase synchronization means 103, even if the phase control is performed, competition may occur. It is possible to make it difficult.
  • frequency error monitor 109 and frequency pull-in means 1 1 0 will be described.
  • a frequency error monitor 109 is provided to prevent this.
  • ⁇ The advantage of this is that the equalization is shifted for some reason and the phase synchronization Even in cases where it is difficult to draw in, it is possible to solve this problem by performing adaptive equalization in advance. In other words, the error caused by the PLL pull-in when the signal characteristics are abnormal is drastically reduced.In addition, even if the signal characteristics are normal, the amount of jitter can be suppressed by reducing the equalization error in advance, Filtering can be performed to a signal that is advantageous for the PLL.
  • the frequency error monitor 109 is shown in FIG. First, the frequency information will be described. Based on the resampling frequency information output by the frequency-to-phase conversion means 404, the phase synchronization means 103 resamples at a rate which is multiple of the sampling frequency of the analog / digital conversion means 101. You can know if you are pulling.
  • the resampling frequency information is 256 (dec)
  • the sampling frequency of the analog-to-digital conversion means 101 is 12 OMHz
  • the rate and frequency information have corresponding values, as shown by the value 5 1 2 (dec). Let the rate at this time be rate A. Next, an example of obtaining frequency information corresponding to the rate at which resampling should be actually performed is described.
  • the frequency information calculating means 1091 based on the sync pattern calculates the frequency information as follows.
  • the sync pattern is present in the data recorded on the disk medium every fixed number of days, the number of samples between two sync paths is counted from the output of the analog-to-digital converter 101. Then, frequency information based on the sync pattern is generated from the number of samples. For example, if there is a sync pattern for each 100,000 pieces of recorded data, and the result of counting the number of samples between the sync patterns is 1100 as described above, the analog-to-digital conversion means It can be seen that the sampling frequency is 1.1 times the data frequency.
  • the frequency information calculating means 1091 based on the sync pattern can obtain an almost accurate rate between the sampling frequency and the frequency to be resampled, and outputs frequency information corresponding to this rate. Let the rate at this time be rate B.
  • the frequency error monitor 109 is currently being performed by the phase synchronization means 103.
  • the frequency information corresponding to the resampling rate (rate A) is compared with the frequency information corresponding to the rate at which resampling should be actually performed (rate B). If the difference is larger than a certain judgment value, A control signal for not performing the tap coefficient calculation to the first coefficient calculating means 105, or if the difference is smaller than a certain judgment value, the first coefficient calculating means A control signal for calculating the tap coefficient is sent to 105.
  • the frequency information difference calculating means 1092 calculates a difference (frequency error) for comparing the frequency information as described above.
  • the difference between the frequency information output from the frequency-to-phase conversion means 404 and the frequency information output from the frequency information calculation means 1091 based on the sync pattern is calculated.
  • This frequency error is compared by the frequency information difference determination means 1093 with a first coefficient calculation means 105 by comparing whether the value is larger or smaller than a determination value set by a register (not shown).
  • the first coefficient calculating means 105 calculates tap coefficients when the control signal output from the frequency information difference judging means 1093 indicates that the frequency error is larger than the judgment value. If the value is smaller than the judgment value, calculate the evening coefficient.
  • the frequency pull-in means 110 will be described. As described above, when the frequency error is small, adaptive control can be started. By the phase synchronization control of the phase synchronization means 103, the frequency error is controlled to be small. However, there is a limit to the frequency pull-in range of the phase-locked loop, and it is possible that the frequency error will not be reduced forever. So, this Further performance improvement can be obtained by newly providing control to reduce the frequency error. This control is performed by the frequency pull-in means 110.
  • the frequency pull-in means 110 for example, the result of the frequency information difference determination means 1093 indicates that the frequency error output by the frequency information difference calculation means 10992 is larger than the determination value
  • the resampling frequency of the phase synchronization means 103 corresponds to the frequency to be actually resampled.
  • phase synchronization including frequency pull-in
  • performance of adaptive equalization improves, the performance of adaptive equalization improves, and the performance of adaptive equalization improves. Then, we can enter a good performance improvement loop in which the performance of phase synchronization is improved. A large increase in performance is obtained.
  • a tap coefficient B is calculated from an input / output signal of the second digital equalizing means 106 by a second coefficient calculator 107 using, for example, the LMS algorithm of Equation 1. And adaptively controls the transfer characteristic of the second digital equalizing means 106. Control.
  • the second digital equalizing means 106 is an FIR filter that can have a tap coefficient B of the left-right asymmetric type, and the second coefficient calculating unit 107 It is configured to be able to calculate the corresponding asymmetric coefficient.
  • the advantage of making the coefficient left-right asymmetric is that if the reproduced signal has passed through a transmission path with some characteristics in which the group delay is not flat, the correction can be made.
  • a configuration in which this left-right asymmetric information is applied to the first digital equalizing means 102 is also an effective method.
  • an input / output signal of the equalization means and an equalization target value are required.
  • the equalization target value of the second digital equalization means 106 a method using the provisional target value obtained by the provisional target value generation means 1041, or the output of the second digital equalization means 106 A method of newly providing a second provisional target value generation means (not shown) for estimating the equalization target value from the signal may be considered.
  • the obtained equalization target value and the input / output signal of the second digital equalization means 106 are input to a second coefficient calculation unit 107 to calculate coefficients.
  • the signal whose equalization has been further adjusted by post-adaptive equalization is input to maximum likelihood decoding means 108, and the correlation between signal sequences PR (3, 4, 4, 3) is calculated.
  • the status that can be taken at present and the probability of each state is calculated.
  • the probability operation the most likely data can be decoded.
  • the data binarized by the maximum likelihood decoding means 108 is transferred to the host after a recording code is decoded and error correction is performed.
  • a disk device optical disks such as DVD-RAM, CD, and DVD-ROM, and magnetic disks such as HDDs.
  • the present invention can be applied to magnetic tapes such as disks and DDS (Digital Data Storage), and other signals requiring equalization, and is not limited to the present embodiment.
  • DDS Digital Data Storage
  • FIG. 7 shows a diagram illustrating the configuration of the present embodiment.
  • the same components as those in the above-described embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the difference from the first embodiment is that frequency information threshold means 70 1, memory 70 2, state time measuring means 70 3, state change processing means 74 4, and coefficient memory storage processing means 7 05, coefficient operation control means 706, and equalization coefficient selection means 707.
  • a signal read from a disk medium is passed through an amplifier (not shown), a low-pass filter (not shown) such as a band limiter, and the like, and a signal sampled by an analog / digital conversion unit 101 is used.
  • PRML signal processing for equalizing the data with the first digital equalizing means 102, synchronizing the phases with the phase synchronizing means 103, decoding with the maximum likelihood decoding means (not shown), and outputting binary data Is a read channel. If the rotation speed of the spindle motor becomes uneven, or if the track position changes when reading by the CAV method, the sampling frequency of the analog / digital conversion means 101 and the phase synchronization means 103 are reset. The rate of the sampling frequency changes.
  • the adaptive equalization circuit is characterized in that it learns tap coefficients corresponding to this change, and does not learn any more coefficients if the rate is stable for a certain period.
  • the sampling frequency of the analog-to-digital conversion means 101: the resampling frequency of the phase synchronization means 103 is between 1.1: 1.0 and 1.2: 1.0.
  • State 2A, state between 2: 1.1.0 and 1.3: 1.1.0 is state 2B, and the case where the rate changes during this period will be described as an example.
  • the resampling frequency information shown in FIG. 4 corresponds to the rate of phase synchronization 103.
  • the resampling frequency information is, for example, 256 (dec) at 1.1: 1.0, 512 (dec), 1.3: 1 at 1.2: 1.0. When it is 0, it is 7 6 8 (dec). In other words, since the rate changes during this period, the resampling frequency information changes between 256 and 768 (d e c).
  • the frequency information thresholding means 701 is means for dividing the resampling frequency information output from the phase synchronization means 103 into a plurality of states by drawing a threshold value. This time, as described above, since the state 2A and the state 2B are separated, the threshold value is set to 5 12 (d e c). In other words, if the resampling frequency information is larger than 5 12, the rate is between 1.1: 1.0 to 1.2: 1.0, and if it is smaller, 1.2: 1.0 to 1.3. : Between 1.0. The determination result is output to the state time measuring means 703, the state change processing means 704, and the coefficient memory storage processing means 705.
  • the state time measuring means 703 is provided with a counter which resets when the state outputted by the frequency information threshold means 701 changes, and counts a period during which the state is the same. For example, if the current state is 2A, the time from the transition from state 2B to state 2A in the past is counted, and this time counts the number of samples of the analog-to-digital converter 101. Get it. The counted number of samples is compared with a set value (not shown). If the set value is larger than the set value, it is determined that sufficient learning has been achieved, and the determination is transmitted to the coefficient memory storage processing means 705.
  • the coefficient memory storage processing means 705 When it is determined from the output of the state time measuring means 703 that the learning has been sufficiently performed, the coefficient memory storage processing means 705 performs the coefficient calculation so as to stop the calculation of the first coefficient calculating means 105. Notify control means 706. At the same time, the tap coefficient at the time when the first coefficient calculation means 105 stops the calculation is written in the area of the state 2A of the memory 702 as a coefficient corresponding to the state 2A.
  • the coefficient calculation control means 706 performs learning stop and start processing of the first coefficient calculation means 105 based on control signals from the coefficient memory storage processing means 705 and the state change processing means 704. Control.
  • the state change processing means 704 observes the change of the state output by the frequency information threshold means 701, and if the state changes from the state 2A to the state 2B, for example, if the state changes from the state 2A to the state 2B, Refer to the tap coefficient in the area B. If the tap coefficient corresponding to the state 2B is not stored in the memory 702, the coefficient calculation control means 706 is notified that the coefficient calculation in the first coefficient calculation means 105 is to be started. Also, it notifies the equalization coefficient selection means 707 to supply the output of the first coefficient calculation means 105 to the first digital equalization means 102.
  • the coefficient calculation control means 706 is notified that the coefficient calculation in the first coefficient calculation means 105 is to be stopped. And notifies the equalizing coefficient selecting means 707 to supply the tap coefficients corresponding to the state 2B stored in the memory 702 to the first digital equalizing means 102. That is, the state changes If the coefficient corresponding to the state after the change has already been learned at the time of the equalization, the first digital equalizer 102 equalizes the coefficient using the tap coefficient of the learning result, and the state of the state after the change is obtained. If the coefficients have not been learned yet, the first digital equalizing means 102 uses the tap coefficients currently learned by the first coefficient calculating means 105 to equalize.
  • the learning of the first coefficient calculation device can be stopped, thereby reducing power consumption.
  • the equalization target value generating means 104 may also be stopped.
  • the circuit starts operating, changes from state 2B to state 2A, changes to state 2B after 1000 samples, and This is an example in which the state changes to state 2A after 0 samples, changes to state 2B after 450 samples, and changes to state 2A after 1005 samples.
  • the set value to be compared with the number of samples counted by the state time measuring means 703 is set to 50,000 samples.
  • the state change processing means 704 refers to the state 2A area of the memory 702. At this time, the coefficient corresponding to the state 2A is not stored in the memory 702 c.Therefore, the state change processing means 704 causes the coefficient calculation control means 706 to calculate the coefficient by the first coefficient calculation means 105. And the coefficient calculation control means 706 causes the first coefficient calculation means 105 to start calculation. Ma At this time, the state change processing means 704 supplies the equalization coefficient selection means 707 and the tap coefficient being learned by the first coefficient calculation means 105 to the first digital equalization means 102. The equalization coefficient selection means 707 selects the tap coefficient output from the first coefficient calculation means 105 and outputs the selected tap coefficient to the first digital equalization means 102.
  • the state time measuring means 703 observes the state which is the output of the frequency information threshold means 701, and measures the number of samples which remain in the state 2A.
  • the state 2A has been set for a time longer than 50,000 samples, which is the register setting value of the state time measuring means 703.
  • the state time measuring means 703 notifies the coefficient memory storage processing means 705 that the register setting value has been exceeded when the counted number of samples exceeds 50,000 samples.
  • the coefficient memory storage processing means 705 informs the coefficient calculation processing means 706 that the calculation of the tap coefficients in the first coefficient calculation means 105 is to be stopped. Therefore, the operation of the first coefficient operation means 105 stops, and the output is fixed at the tap coefficient at the time of the stop.
  • the coefficient memory storage processing means 705 writes the tap coefficients output from the first coefficient calculation means 105 into the area of the state 2A of the memory 702. In this way, the tap coefficient for state 2A is determined and stored as 1 ⁇ 2a. After this, the first coefficient calculating means 105 stops until the next transition from state 2A to state 2B, and the tap coefficients supplied to the first digital equalizing means 102 remain fixed. is there.
  • the state change processing means 704 refers to the area of state 2B in the memory 702. However, since the coefficient corresponding to the state 2B is not stored in the memory 702, the operation of the first coefficient calculating means 105 is started again and the first digital The tap coefficients are supplied to the equalizing means 102.
  • the state change processing means 704 refers to the area of the state 2A of the memory 702. Then, since the coefficient corresponding to the state 2A is stored in the state 2A of the memory 702, the state change processing means 704 sends the coefficient change control means 706 to the coefficient calculation control means 706 in the first coefficient calculation means. And the first coefficient calculating means is stopped.
  • the state change processing means 704 informs the equalization coefficient selection means 707 that it selects to supply the read value of the memory 703 to the first digital equalization means 102.
  • the tap coefficient stored in the state 2A area of the memory 703 read by the state change processing means 704 is supplied to the first digital equalizing means 102.
  • the tap coefficient is supplied to the first digital equalizing means 102. Is done.
  • the state changes from state 2A to state 2B.
  • the operation of the first coefficient calculating means 105 is started again to the first digital equalizing means 102. Provides tap coefficients.
  • the state time measuring means 703 determines that sufficient learning has been performed at the time of 500 sample counting, and the coefficient memory storage processing means 705 stops the first coefficient calculating means 105. With memory 7 0 3 state 2 Write the tap coefficient in area B. This also determines the tap coefficient for state 2B, which is stored as h2b.
  • the first coefficient calculating means 105 is operated. Of the coefficient calculation means 105 of the first digital equalization means is stopped and the tap coefficients stored in the memory 720 are equalized by the first digital equalization means 102, thereby reducing power consumption. Can be realized.
  • the equalization obtained in the first coefficient calculating means 105 A method may be used in which a threshold is subtracted from the error and a comparison is made with the threshold to determine that sufficient learning has been achieved when the equalization error is small.
  • the threshold of the frequency information threshold means 70 1 is set to one, but the number of states to be sorted by setting a plurality of thresholds is increased to three or more. Tap coefficients corresponding to each state may be learned and stored in the memory 702. This makes it possible to finely switch the evening-up coefficient even in a wider frequency band, so that the equalization deviation in the first digital equalizing means 102 can be reduced.
  • the present invention relates to optical disks such as DVD-RAM, CD and DVD-ROM, magnetic disks such as HDDs, magnetic tapes such as DDS, and the like.
  • the present invention is not limited to this embodiment as long as it is a signal requiring another equalization.
  • a signal read from a disk medium is passed through an amplifier (not shown), a low-pass filter (not shown) such as a band limiter, etc., and is sampled by an analog-to-digital converter 101.
  • PRML signal that equalizes the signal with the first digital equalizing means 102, synchronizes the phase with the phase synchronizing means 103, decodes it with the maximum likelihood decoding means (not shown), and outputs binary data This is a read channel using processing.
  • the frequency information threshold means 701 is means for determining a state of a plurality of rates by using a threshold value.
  • the tap coefficients corresponding to each of the plurality of states are stored in the memory 702, there is no need to perform the coefficient calculation in the first coefficient calculating means 105, and only by referring to the memory 702, The tap coefficient corresponding to the rate at that time can be selected.
  • the second embodiment described above is realized by using computer simulation or the like, and taps corresponding to all of a plurality of states determined by the frequency information threshold means 7 0 1 using a test reproduction signal in advance.
  • the coefficients are obtained and stored in the second memory 111.
  • the tap coefficient h 2 a corresponding to state 2 A and the tap coefficient corresponding to state 2 B
  • the tap coefficient h 2 b is obtained in advance, and these tap coefficients are stored in the second memory 111.
  • the state change coefficient supply means 1102 observes the change in the state output from the frequency information threshold means 7101, and if the state has changed, the state after the change is read from the second memory 1101. Is read, and the tap coefficient is input to the third digital equalizing means 111.
  • the tap coefficient used in the first digital equalizing means 102 is determined in advance by computer simulation or the like, and the tap coefficient is switched according to the change in the resampling frequency. Therefore, a circuit for learning tap coefficients is not required, and the circuit scale can be reduced. Further, since the tap coefficients are obtained in advance, equalization can be performed using the optimum tap coefficients immediately after the resampling frequency changes.
  • the tap coefficient is obtained using the second embodiment.
  • the tap coefficient may be obtained by another method such as the first embodiment, and is not limited to the present embodiment.
  • the present invention can be applied to optical disks such as DVD-RAM, CD, DVD-ROM, magnetic disks such as HDDs, magnetic tapes such as DDS, and other signals requiring equalization.
  • optical disks such as DVD-RAM, CD, DVD-ROM, magnetic disks such as HDDs, magnetic tapes such as DDS, and other signals requiring equalization.
  • the present invention is not limited to this embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

規模が小さく、演算精度が良好な信号処理を行うことができ、再生信号品質の向上及び異常信号に対してのプレイアビリティを向上することが可能な適応等化回路及び適応等化方法を提供する。本発明は位相同期した後のリサンプリング周波数部分での信号から、等化目標値生成手段１０４でサンプリング周波数部分での等化目標値（真目標値）をもとめて、この等化目標値と、前置デジタル等化手段１０２の入出力信号から、前置デジタル等化手段１０２のタップ係数を適応的に演算する。

Description

明 細 適応等化回路及び適応等化方法 技術分野
本発明は、 適応等化に関するものであり、 前等化を適応化するこ とにより、 再生デジタルデ一夕品質、 P L L (Phase Locked Loop) の追従性能が改善され、 特に再生データの周波数が変化する場合に 効果的な等化を実現できる等の特徴を有するものである。 ' 背景の技術
近年、 扱う情報量の増大に伴い磁気記録再生装置または光記録再 生装置の記憶容量が急速に増大し、 このため記録密度を上げる必要 がある。 記録密度の増加はデ一夕品質の悪化を招き、 信頼性の確保 を行うため、 最近では P R M L ( Partial Response Maximum Likelihood) 信号処理方式と呼ばれる方式が採用されている。 この 方式は高密度記録再生波形に対しても高い再生性能を有している。 P R M L信号処理方式とは、 線記録方向の記録密度の増大に伴い、 信号の高域成分の振幅が劣化し、 信号雑音比が増大する再生系にお いて、 意図的に波形干渉を付加することにより、 再生信号に高域成 分を必要とせず、 かつ前記波形干渉を考慮した確率計算により最も 確か ら しい系列を復調する最尤復号法（Maximum Likelihood decoding method)を併用することにより、 再生デ一夕のエラ一レー トを向上させる方式である。
P R M L信号処理方式の P Rは意図的に波形干渉を付加する処理 を行うもので、 システムの P Rの型に合うようにフィルタリングす る処理である。 PRの型への等化 （フィルタリング） で良く用いら れている構成はアナログフィル夕で前等化した後、 後置デジタル適 応フィル夕でさらに調整するという構成である。 しかしながら、 記 録媒体のばらつきなどによって、 アナログフィル夕での PRへの等 化がずれることがある。 後置デジタル適応フィルタは適応的に等化 することによって、 前等化の等化ずれによる影響を減少させる。
P RML信号処理方式の MLは最尤復号で、 復号器入力信号系列 の間に相関性がある時に特性改善が得られ、 最も確からしいデ一夕 を復号するものである。 PRMLでは、 PRによって、 復号器入力 信号系列の間に相関性があるので改善される。 上記の MLは同期回 路であるので、 再生信号に同期したクロック信号が必要である。 し かし、 例えばディスク装置の再生信号は、 スピンドルモーターの回 転のむら等によって、 周波数は若干変化する。 この変化に追従する ために、 P L L (Phase Locked Loop； 位相同期ループ） と呼ばれ る回路が必要となる。
これら P RML信号処理方式と、 PLLを用いたシステムで、 最 近実用化されてきたものに、 補間を用いたデジタル P L Lを用いた システムがある。 この方式を用いるとアナログ部品を減少すること ができる。 また、 アナログ， デジタル変換器が PLLのループには 入っていないので、 アナログ · デジタル変換器と PLLの間に前置 フィル夕を揷入しても P L Lのループディ レイは増加せず性能の改 善が成される。 P LLのアナログ部品も無くなり、 システムはほぼ 完全にデジタル回路のみで構成することができアナログ回路のばら つきの問題は解消される。 （例えば、 JP10— 27435Aの第 4頁〜第 7頁、 図 1参照） 上記デジタル P L Lを用いたシステムでは前置フィルタはデジ夕 ルフィル夕で構成されているので、 その係数を設定することでデジ タルフィルタの特性を自由に変更できる。 そのため、 前等化の時点 で再生信号を望みの周波数特性にすることができ、 P L Lの前段で P L Lの性能が最も得られる周波数特性を実現できる。
この前置フィル夕の適応化を実現する構成例を図 8に示す。 適応 化は次の様に行う。 補間を用いたデジタル P L Lは図 8において位 相同期手段 1 0 3である。 この位相同期手段 1 0 3で、 前置フィル 夕である第 1のデジタル等化手段 1 0 2の入出力信号を両方リサン プリングし位相同期する。 第 1のデジタル等化手段 1 0 2の出力信 号は第 1の補間手段 1 0 3 1でリサンプリングされ、 第 1のデジ夕 ル等化手段 1 0 2の入力信号は 「遅延」 を通った後、 A Z D変換情 報補間手段 8 0 1でリサンプリングされる。 これらリサンプリング された第 1のデジタル等化手段 1 0 2の入出力信号を用いて、 第 1 のデジタル等化手段 1 0 2のタツプ係数を仮係数演算手段 8 0 2で 演算する。 ここで、 第 1のデジタル等化手段 1 0 2 と、 仮係数演算 手段 8 0 2は異なる周波数、 例えば周波数 Aと周波数 Bで動作する 演算手段なので、 仮係数演算手段 8 0 2で得られたタップ係数は、 周波数を変換するレート変換器 8 0 3を通して、 第 1のデジタル等 化手段 1 0 2に帰還している。 このレート変換器 8 0 3を用いるこ とで前置フィルタの適応制御が可能となった。 （例えば、 JP2001 — 184795 Aの第 6頁〜第 9頁、 図 1参照）
しかしながら、 上記システムはアナログ · デジタル変換器のサン プリング周波数と、 P L Lのリサンプリング周波数の差が大きいと、 夕ップ係数のレート変換を行うレ一ト変換器 8 0 3の負担が大きく， 性能を保っためにはレ一ト変換器 8 0 3内部に高次の補間が必要と なり、 回路規模を大きく しなければならない。
例えば、 線記録密度一定でデータを記録されたディスク媒体から データを読み出す時に、 C A V (Constant Angular Velocity) 方式 で読み出す場合には、 ディスク媒体の内周と外周では、 読み出され るデータの周波数が大きく異なる。 ところが、 前述したデジタル P L Lを用いたシステムではアナログ . デジタル変換器のサンプリン グ周波数は、 ほぼ一定の周波数である。 デジタル P L Lはデ一夕の 周波数と同期するようにリサンプリングを行う。 この例の場合、 ァ ナログ， デジタル変換器のサンプリング周波数と、 P L Lのリサン プリング周波数の比は 2倍以上変動するので、 レート変換器 8 0 3 は、 この変動に耐えうる性能を要求されるという問題があった。
また、 このシステムでは、 アナログ · デジタル変換器のサンプリ ング周波数は、 P L Lのリサンプリング周波数より高い周波数であ る。 デジタル信号処理では、 高い周波数で演算を行うほど演算の精 度が向上するが、 上記システムは低い周波数、 すなわちリサンプリ ングした後の信号で前置フィル夕のタツプ係数演算を行っているの で、 演算精度の向上が得られない問題があった。 発明の開示
前記課題を解決するために、 本発明の適応等化回路は、 記録媒体 から読み出された信号を標本化するアナログ'デジタル変換手段と、 前記アナログ · デジタル変換手段の出力であるアナログ · デジタル 変換情報に波形等化を行う第 1のデジタル等化手段と、 前記第 1の デジタル等化手段により等化された信号に位相同期を行う位相同期 手段と、 前記位相同期手段により位相同期された信号から、 前記第 1のデジタル等化手段の等化目標値を生成する等化目標値生成手段 と、 前記アナログ · デジタル変換情報、 前記第 1のデジタル等化手 段により等化された信号、 前記等化目標値から前記第 1のデジタル 等化手段のタップ係数を演算する^ 1の係数演算手段を備えること を特徴とし、 リサンプリングする前の周波数 （アナログ · デジタル 変換器のサンプリング周波数） で夕ップ係数を演算するのでレート 変換器は不要であり、 リサンプリングした後の周波数よりも高い周 波数で演算しているので演算精度の向上が得られ、 しかもハ一ド化 する場合に回路規模の減少が可能である。
本発明の第 1の発明は、 記録媒体から読み出された信号を標本化 するアナログ · デジタル変換手段と、 前記アナログ · デジタル変換 手段の出力の波形等化を行う第 1のデジタル等化手段と、 前記第 1 のデジタル等化手段により等化された信号に位相同期を行う位相同 期手段と、 前記位相同期手段により位相同期された信号から前記第 1のデジタル等化手段の等化目標値を生成する等化目標値生成手段 と、 前記アナログ · デジタル変換手段の出力と前記第 1のデジタル 等化手段により等化された信号と前記等化目標値とから前記第 1の デジタル等化手段のタップ係数を演算する第 1の係数演算手段を備 えることを特徴とする適応等化回路であり、 リサンプリングする前 の周波数で夕ップ係数を演算するのでレー卜変換器は不要であり、 リサンプリングした後の周波数よりも高い周波数で演算しているの で演算精度の向上が得られ、 しかもハード化する場合に回路規模の 減少を実現しうるものである。
本発明の前記の第 1の発明の適応等化回路によれば、 タップ係数 のレート変換が必要ないためアナログ · デジタル変換器のサンプリ ング周波数と、 P L Lのリサンプリング周波数の差が変動しても規 模が小さく、 リサンプリング周波数よりも高い周波数で信号処理で きるため帯域を活かした等化手段の適応制御を行うことができ、 再 生信号品質の向上、 及び異常信号に対してのプレイアビリティを向 上することが可能である。
第 2の発明は、 前記等化目標値生成手段が、 前記位相同期された 信号の等化目標値である仮目標値を生成する仮目標値生成手段と、 前記仮目標値から前記位相同期手段による位相同期を行う前の等化 目標値である真目標値を生成する等化目標位相回転手段を備えるこ とを特徴とする第 1の発明に記載の適応等化回路であり、 等化目標 位相回転手段が仮目標値の位相を回転させるだけで等化目標値を容 易に生成できる。
また、 前記第 2の発明に記載の適応等化回路によれば、 位相同期 した後の信号で等化目標値を求めるので信頼性が高く、 その後すぐ 位相同期する前の周波数に変換し演算するので、 信号処理できるた め帯域を活かした等化手段の適応制御を行うことができる。
第 3の発明は、 前記第 1のデジタル等化手段は、 タップ係数が対 称型の F I Rフィル夕であることを特徴とする前記第 1 、 2の発明 に記載の適応等化回路であり、 前記第 1のデジタル等化手段で位相 の制御を行わないことにより、 位相同期のループと適応等化のル一 プの競合を防ぐことができる。
また、 前記第 3の発明に記載の適応等化回路によれば、 等化を行 う F I Rフィル夕のタップ係数を左右対称型とすることで、 規模を 小さくでき、位相同期との位相制御の競合を防ぐことが可能となる。 第 4の発明は、 前記位相同期手段により位相同期された信号を入 力し、 適応等化を行う第 2のデジタル等化手段を備え、 前記位相同 期手段により位相同期された信号と前記第 2のデジタル等化手段に より等化された信号とから前記第 2のデジタル等化手段のタップ係 数を演算する第 2の係数演算手段を備えることを特徴とする第 1の 発明に記載の適応等化回路であり、 前置、 後置の両等化手段を持つ ことによって、 より再生信号品質の向上できる。
また、 前記第 4の発明に記載の適応等化回路によれば、 位相同期 の後、 後置のデジタル適応等化を行うことにより、 更なる等化の調 整をすることができ、 再生信号品質の向上がなされる。
第 5の発明は、 前記第 2のデジタル等化手段は、 タップ係数が非 対称型の F I Rフィル夕であることを特徴とする第 4の発明に記載 の適応等化回路であり、 前記第 2のデジタル等化手段で位相も制御 することにより、 再生信号が群遅延特性がフラッ卜でない伝送路を 通過していたとしても補正できる。
また、 前記第 5の発明に記載の適応等化回路によれば、 位相同期 の後、 後置のデジタル適応等化を行う F I Rフィル夕のタップ係数 を左右非対称型とすることによって、 群遅延特性の補正をも行うこ とができ再生信号品質の向上がなされる。
第 6の発明は、 前記位相同期手段は、 前記第 1のデジタル等化手 段により等化された信号を補間する第 1の補間手段と、 前記第 1の 補間手段の出力から、 前記第 1の補間手段の補間位置を演算する補 間位置演算手段を備える位相同期ループであって、 前記等化目標位 相回転手段は、 前記仮目標値を補間し前記真目標値を得る第 2の補 間手段であって、 前記第 2の補間手段の補間位置は前記補間位置演 算手段により演算されることを特徴とする第 2の発明に記載の適応 等化回路であり、 前記等化目標位相回転手段は、 前記仮目標値を補 間し前記真目標値を得る第 2の補間手段であって、 前記第 2の補間 手段の補間位置は前記補間位置演算手段、 または同一の機能を持つ た第 2の補間位置演算手段により演算されることを特徴とし、 第 1 のデジタル等化手段により等化された信号の位相がスライ ドした信 号、 仮目標値の位相がスライドした信号の両者を補間を用いること によって容易に求められる。
また、 前記第 6の発明に記載の適応等化回路によれば、 位相同期 は補間により成し、等化目標値の位相変換も同様に補間により成し、 これら二つの補間を同一の， または同一の機能を持った補間位置演 算手段による制御で行うことによって、 規模の削減、 実現の容易化 がなされる。
第 7の発明は、 前記第 1の補間手段と、 第 2の補間手段は F I R フィルタであって、 前記.補間位置演算手段は補間位置の情報として 夕ップ係数を出力し、 nを夕ップ数とした時の個々のタツプ係数を COE (n ) とすれば、 前記第 1の補間手段に供給するタップ係数 h 1は、
h i = { C〇E ( l ) COE ( 2 ) C〇E ( 3 ) 、 、 、 C OE (n) } と表され、
前期第 2の補間手段のタツプ数が前期第 1の補間手段の夕ップ数と 同じ場合に、 第 2の補間手段に供給するタップ係数 h 2は、 下記の ように前記 h 1を左右逆転した関係となる
h 2 = {C〇E (n) COE (n- l ) COE (n-2 ) 、 、 、 C OE (1) } あるいは、 この係数 h 2を遅延させたものを入力し、 前記第 2の補間手段のタツプ数が前記第 1の補間手段のタップ数と 違う場合には、 mをタップ数とすれば、 前記 h iと同等の位相特性 を持つ係数である h 3は、
h 3 = {C〇E ( l) COE (2) COE ( 3) 、 、 、 C〇E (m) } と表される係数を用意し、 前記第 2の補間手段に供給するタップ係 数 h 4は、 前記 h 3を左右逆転した係数である h 4は、
h 4 = {COE (m) C OE (m- 1 ) C〇E (m-2) 、 、 、 C OE (1) } あるいは、 この係数 h 4を遅延させたものを入力する ことを特徴とする第 6の発明に記載の適応等化回路であり、 他に特 別な手段を設けずタップ係数の反転だけで、 第 1のデジタル等化手 段により等化された信号と仮目標値の両信号の補間を行うことがで きる。
また、 前記第 7の発明に記載の適応等化回路によれば、 前記 2つ の補間手段を F I Rフィルタとし、 補間位置演算手段は補間位置の 情報としてタップ係数を出力するとした場合に、 両補間フィルタの 係数を前記数式のようにすることで、 規模の削減、 実現の容易化が なされる。
第 8の発明は、 前記位相同期手段で行う位相同期がアンロック状 態であっても前記第 1の係数演算手段は演算されたタップ係数を第 1のデジタル等化手段に供給し、 適応等化を行うことを特徴とする 第 3の発明に記載の適応等化回路であり、 第 1のデジタル等化手段 が対称型で位相制御を行わないことを利用し、 等化のずれによつて P L Lの引き込みが悪化するのを防ぐことを実現しうるものである, また、 前記第 7の発明に記載の適応等化回路によれば、 位相同期 がアンロック状態であっても等化手段の適応制御を始めることによ つて、 等化ずれによる P L Lの引き込み性能の劣化を改善し、 再生 信号品質の向上、 及び異常信号に対してのプレイアビリティを向上 することが可能である。
第 9の発明は、 前記位相同期手段で行う位相同期の周波数誤差を モニターする周波数誤差モニターを備え、 前記周波数誤差が所定値 より小さい場合は、 前記第 1の係数演算手段は演算されたタツプ係, 数を第 1のデジタル等化手段に供給して適応等化を開始することを 特徴とする第 3および 6の発明に記載の適応等化回路であり、 第 1 のデジタル等化手段が対称型で位相制御を行わないことを利用し、 周波数誤差が少なければ、 適応等化をスタートさせても発散せず等 化でき、 等化のずれによって P L Lの引き込みが悪化するのを防ぐ ことができる。
また、 前記第 9の発明に記載の適応等化回路によれば、 位相同期 の周波数誤差をモニタ一する周波数誤差モニタ一を備え、 この周波 数誤差モニタ一により検出された周波数誤差が任意の設定値より小 さくなったとき等化手段の適応等化を開始することにより、 適応等 化の制御を発散させることなく、 等化ずれによる P L Lの引き込み 性能の劣化を改善し、 再生信号品質の向上、 及び異常信号に対して のプレイアビリティを向上することが可能である。
第 1 0の発明は、 前記周波数誤差モニターにより検出された周波 数誤差が小さくなるように、 前記補間位置演算手段での演算に用い る周波数情報を変化させる周波数引き込み手段を備えることを特徴 とする第 9の発明に記載の適応等化回路であり、 前記周波数引き込 み手段による周波数引き込みによって、周波数誤差が少なくなれば、 適応等化をスタートさせても発散せず等化できるので、 等化のずれ によって P L Lの引き込みが悪化するのを防ぐことができる。
また、 前記第 1 0の発明に記載の適応等化回路によれば、 位相同 期手段とは別に周波数引き込み手段 1 1 0を備えることによって、 P L Lの引き込み性能改善し、 それにより、 等化性能が改善し、 そ れにより、 P L Lの引き込み性能がさらに改善するという。 性能改 善の良好なループになり、 等化ずれによる P L Lの引き込み性能の 劣化を改善し、 再生信号品質の向上、 及び異常信号に対してのプレ ィアビリティを向上することが可能である。
第 1 1の発明は、 記録媒体から読み出された信号を望みの特性に 等化する適応等化方法であって、 読み出された信号を標本化するス テツプと、 標本化された信号に波形等化を行うステップと、 波形等 化された信号に位相同期を行うステップと、 位相同期された信号か ら前記波形等化の等化目標値を生成するステツプと、 前記標本化さ れた信号、 前記波形等化された信号、 前記等化目標値から前記波形 等化のためのタツプ係数を演算するステツプとを備えた適応等化方 法であり、 リサンプリングする前の周波数でタップ係数を演算する のでレート変換器は不要であり、 リサンプリングした後の周波数よ りも高い周波数で演算しているので演算精度の向上が得られるもの である。
また、 前記第 1 1の発明に記載の適応等化方法によれば、 タップ 係数のレ一ト変換が必要ないため標本化のサンプリング周波数と、 P L Lのリサンプリング周波数の差が変動しても規模が小さく、 高 い周波数で信号処理できるため帯域を活かした等化の適応制御を行 うことができ、 再生信号品質の向上、 及び異常信号に対してのプレ ィァピリティを向上することが可能である。 第 1 2の発明は、 記録媒体から読み出された信号を望みの特性に 等化する適応等化方法であって、 読み出された信号を標本化するス テツプと、 標本化された信号に波形等化を行うステップと、 波形等 化された信号に位相同期を行うステツプと、 位相同期された信号の 等化目標値である仮目標値を生成するステップと、 前記仮目標値か ら、 位相同期を行う前の等化目標値である真目標値を生成するステ ップと、 前記標本化された信号と前記波形等化された信号と前記真 目標値とから前記波形等化のためのタツプ係数を演算するステツプ とを備えた適応等化方法であり、 リサンプリングする前の周波数で タップ係数を演算するのでレート変換は不要であり、 リサンプリン グした後の周波数よりも高い周波数で演算しているので演算精度の 向上が得られ、 仮目標値求めた後で、 真目標値を容易に生成ができ る。
また、 前記第 1 2の発明に記載の適応等化方法によれば、 位相同 期した後の信号で等化目標値を求めるので信頼性が高く、 その後す ぐ位相同期する前の周波数に変換し演算するので、 信号処理できる ため帯域を活かした等化手段の適応制御を行うことができる。
第 1 3の発明は、 前記位相同期手段の周波数情報を、 一つまたは 複数の閾値で複数の状態に判別する周波数情報しきい手段と、 前記 周波数情報しきい手段で判別された状態に対応するタップ係数を蓄 えるためのメモリ と、 前記第 1のデジタル等化手段へタップ係数を 供給する際に、 前記第 1の係数演算手段あるいは前記メモリのいず れかの出力を選択する等化係数選択手段と、 前記周波数情報しきい 手段で判另 IJされた状態の内、 前記状態の持続時間を測定して所定の 値と比較する状態時間測定手段と、 前記第 1の係数演算手段の演算 の開始あるいは停止を制御する係数演算制御手段と、 前記状態時間 測定手段で、 前記所定の値より前記持続時間が大きい場合には、 前 記第 1の係数演算手段での演算を停止する指示を前記係数演算制御 手段へ伝え、 前記係数演算手段の停止後のタップ係数を、 前記メモ リの前記周波数情報しきい手段で判別した状態に対応する位置に蓄 える係数メモリ記憶処理手段と、 前記周波数情報しきい手段で判別 された状態が変化する際に、 変化後の状態に対応するタップ係数が 前記メモリに蓄えられている場合には、 そのタップ係数を前記第 1 のデジタル等化手段に供給するように前記等化係数選択手段を切り 替え、 かつ前記第 1の係数演算手段での演算を停止する旨を前記係 数演算制御手段へ伝え、 前記メモリに変化後の状態に対応するタツ プ係数が蓄えられていない場合には、 前記第 1の係数演算手段の演 算結果であるタツプ係数を前記第 1のデジタル等化手段に供給する ように前記等化係数選択手段を切り替え、 かつ前記第 1の係数演算 手段での係数演算を開始する旨を前記係数演算制御手段へ伝える状 態変化処理手段とを、 備えることを特徴とする第 1の発明に記載の 適応等化回路。
第 1 4の発明は、 記録媒体から読み出された信号を標本化するァ ナログ ' デジタル変換手段と、 前記アナログ · デジタル変換手段の 出力の波形等化を行う第 1のデジタル等化手段と、 前記第 1のデジ タル等化手段により等化された信号に位相同期を行う位相同期手段 と、 前記位相同期手段の周波数情報を、 一つまたは複数の閾値で複 数の状態に判別する周波数情報しきい手段と、 前記周波数情報しき い手段で判別される複数の状態それぞれに対応するタツプ係数を予 め蓄えるための第 2のメモリと、 前記周波数情報しきい手段で判別 される状態の推移によって、 前記第 1のデジタル等化手段に前記状 態に対応するタップ係数を供給する状態変化係数供給手段とを、 備 えることを特徴とする適応等化回路。 図面の簡単な説明
図 1は本発明の実施の形態 1における適応等化回路の図、 図 2は実施形態にあって等化目標の検出を説明するための図、 図 3は実施形態にあって左右対称のタツプ係数を持つ F I Rフ ィル夕の構成図、
図 4は実施形態にあって位相同期手段の構成図、
図 5は実施形態にあって等化目標値の位相を制御する補間フィ ル夕の特性を説明するための第 1の図、
図 6は実施形態にあって等化目標値の位相を制御する補間フィ ル夕の特性を説明するための第 2の図、
図 7は本発明の実施の形態 2における適応等化回路の図、 図 8は実施形態にあって従来例を簡易に示した図、
図 9は周波数誤差モニタ一 1 0 9の構成を示す図、
図 1 0は本発明の実施の形態 2の動作を説明するための図、 図 1 1は本発明の実施の形態 3における適応等化回路の図であ る。 発明を実施するための最良の形態
(実施の形態 1 )
以下に、 発明の実態の形態について図 1ないし図 6、 及び図 8を 用いて説明する。 本実施の形態は、 図 1において、 記録媒体から読み出された信号 をアンプ （図示しない） 、 帯域制限用の口一パスフィルタ （図示し ない） などを通し、 アナログ · デジタル変換手段 1 0 1で標本化さ れた信号を第 1のデジタル等化手段 1 0 2で適応等化し、 位相同期 手段 1 0 3で位相同期した後、 第 2のデジタル等化手段 1 0 6で適 応的に等化を調整し、 最尤復号手段 1 0 8で復号を行い 2値データ を出力する P R M L信号処理を用いたデジ夕ルリ一ドチャネルであ る。
ローパスフィルタによって帯域制限された信号はアナログ · デジ タル変換手段 1 0 1でサンプリングされデジタルデータに変換され る。 このアナログ · デジタル変換手段 1 0 1のサンプリング周波数 について説明する。 今、 例えばスピンドルモーターの速度を 1倍速 にしてデ一夕をディスクに書き込む、 その後デ一夕が書き込まれた トラックを 1倍速で再生するとデータの書き込みク口ック周波数と デ一夕の読み出しクロック周波数 （チャネル周波数） はほぼ同一に なる。 しかしながら、 本発明ではアナログ · デジタル変換手段 1 0 1でサンプリングした後で位相同期を行っているので、 アナログ · デジタル変換手段 1 0 1のサンプリングは読み出しデータと非同期 となる。 このためデータを読み出すためには、 アナログ · デジタル 変換手段 1 0 1のサンプリング周波数は、 データの読み出しクロッ ク周波数以上の高さでなければならない。
アナログ · デジタル変換手段 1 0 1によってデータの読み出しク ロック周波数より僅かに高い周波数でサンプリングされた信号 （ァ ナログ · デジタル変換情報） は第 1のデジタル等化手段 1 0 2で等 化される。 この等化は本実施に形態では P R ( 3， 4 , 4 , 3 ) 方 式を用いることにする。
第 1のデジタル等化手段 1 0 2の構成は F I R (Finite Impulse Response) フィルタであり、 第 1の係数演算手段 1 0 5から出力さ れるタツプ係数 Aによって伝達関数を制御することができる。 本実 施の形態では第 1のデジタル等化手段 1 0 2は P R ( 3 , 4, 4, 3 ) への等化を行うことになる。 タップ係数の制御を適応的に行う 方法はいくつかあるが、 今回は LMS (Least Mean Square) アル ゴリズムを用いた適応等化を例にとつて説明する。
LMSアルゴリズムは等化目標値との二乗誤差が最小となるよう に係数を演算していく方法で、 その式は数 1のようになる。 数式 1
(n+l)=h(n)+(l/2) ^ e (n)u(n)
h(n)： 適応前のフィル夕係数べク トル
h(n+l)： 適応後のフィル夕係数べク トル
H ： ステップサイズパラメ一夕一
e (n)： n番目の繰り返し時の誤差信号
u(n)： n番目の繰り返し時のタップ入力べク トル e (n)=d(n)-uT (n)h(n)
e (n)： 誤差信号
d(n)：望みの応答
uT (n)： 夕ップ入力べク トルの転置 LMSアルゴリズムを動作させると誤差信号 e (n) が最小つまり 等化の誤差を最小にするように係数べクトル h ( II)が最適値 h 0に 近づいていく。 このアルゴリズムを用いるには、 等化器の入出力信 号と等化目標値 （望みの応答） が必要となる。
等化器の入出力信号つまり、 アナログ ·デジタル変換情報と、 第 1のデジタル等化手段 1 0 2の出力はすでに存在している。 問題と なるのは等化目標値である。 等化目標値を求める方法には例えば次 のようなものがある。 正しいサンプル点で P R ( 3， 4， 4， 3 ) 等化された信号は 0、 3、 7、 1 1、 1 4の 5値をとることがわか つているので、 正しいサンプル点でのサンプリングができていれば 等化目標値を求めることはそれほど難しくはない。例えば、 1 . 5、 5、 9、 1 2 . 5の 4つの閾値を設けることによって、 信号が 1 . 5より小さい場合には 0、 信号が 1 . 5と 5の間であれば 3といつ たように閾値で仮判定を行い、 その結果を等化目標値として推定す ることができる （図 2 ) 。 しかしながら、 これは正しいサンプル点 でのサンプリング、 つまり、 位相同期できていて、 チャネル周波数 でのサンプリングが行えている場合の例である。本実施に形態では、 アナログ ·デジタル変換手段 1 0 1と、 位相同期手段 1 0 3との間 に第 1のデジタル等化手段 1 0 2が挿入されていて、 位相同期手段 1 0 3によって位相同期されるまでは、 チャネル周波数より僅かに 高い周波数でサンプリングされている。 つまり第 1のデジタル等化 手段 1 0 2によって等化された信号は、 P R ( 3， 4， 4， 3 ) へ 正確に等化されていたとしても正しいサンプル点でのサンプリング が行われていないので、 0， 3， 7， 1 1 , 1 4の 5値にはなって いない。 このため前述したような閾値を用いて等化目標値を直接推 定することはできない。 そこで考えられる方法に、 従来の技術で示した JP2001— 184795 Aの方法がある。 本発明の実施の形態である図 1 と比較できるよう に、 この従来例を図 8に示す。 なお、 前述した図 1 と同じ構成につ いては同じ符号を用い、 説明を省略する。 この図 8の例は第 1のデ ジ夕ル等化手段 1 0 2の出力信号だけでなく、 第 1のデジタル等化 手段 1 0 2の入力信号にも A / D変換情報補間手段 8 0 1を用いて 位相同期を適用し、 正しいサンプル点での信号にリサンプリングし ている。 正しいサンプル点での信号にリサンプリング （位相同期） を行っているので、 前述した閾値による仮判定などを用いて等化目 標値の推定を行うことは容易である。 この方法で、 正しいサンプル 点でサンプリングされた、 等化器入出力信号と等化目標値を求める ことができ、 これらの信号を使って、 仮係数演算手段 8 0 2では第 1のデジタル等化手段 1 0 2で用いるタツプ係数を求めている。 た だし、 第 1のデジタル等化手段 1 0 2は位相同期を行う前の周波数 で動作する回路である。 よって、 位相同期された信号から求めたリ サンプリング周波数でのタップ係数 （仮のタップ係数） を位相同期 が行われる前のサンプリング周波数のタップ係数（真のタップ係数） に変換する必要がある。 このためレート変換器 8 0 3が必要である が、 このレート変換器 8 0 3はサンプリング周波数とリサンプリン グ周波数の差が大きいほど負担が大きくなり、 性能を保てなくなつ てくる。 この両周波数の差は、 例えば、 ディスク媒体のトラック位 置が変化したとき、 スピンドルモー夕の速度が変化したとき等に変 動する。 さらにこの方法は位相同期を行った後にタップ係数の演算 を行っていて演算精度の向上が得られていない。 デジタル P L Lを 用いたシステムでは通常、 サンプリング周波数〉リサンプリング周 波数であることは前述した。 つまり、 周波数の遅い部分で演算を行 つている。 デジタル信号処理では高い周波数で演算したほうが演算 精度を向上できることは良く知られている。
上記従来例に対して本発明は、 図 1において、 位相同期を行う前 のアナログ · デジタル変換手段 1 0 1のサンプリング周波数で第 1 のデジタル等化手段 1 0 2のタツプ係数 Aを第 1の係数演算手段 1 0 5で演算することができる。 つまり上記方法の欠点であるレート 変換器 8 0 3が不要、 さらに信号処理の演算精度も向上するという ものである。 本発明を用いれば上記例より規模が少なく性能も向上 できる。
本発明では、 位相同期手段 1 0 3で位相同期された信号から、 等 化目標値生成手段 1 0 4をもちいて、 位相同期する前のサンプリン グ周波数での等化目標値を求める。 例えば、 仮目標値生成手段 1 0 4 1 において、 前述したような閾値による仮判定でリサンプリング 周波数での等化目標値である仮目標値を求めたあと、 第 2の補間手 段 （等化目標位相回転手段） 1 0 4 2を用いて位相同期する前のサ ンプリング周波数での等化目標値である真目標値を求める。そして、 第 1のデジタル等化手段 1 0 2の入出力信号と真目標値から、 夕ッ プ係数 Aを第 1の係数演算手段 1 0 5で演算している。 この方法で あればタップ係数のレート変換器 8 0 3は不要であり、 高いサンプ リング周波数で信号処理を行っているので演算精度も向上している < 上記の位相同期する前のサンプリング周波数での等化目標値であ る真目標値を求める方法をさらに詳しく説明するため、 位相同期手 段 1 0 3の位相同期方法について先に説明する。 図 4に位相同期手 段 1 0 3の構成例を示す。 第 1のデジタル等化手段 1 0 2によって等化された信号は、 補間 手段 4 0 1 (図 1においては、 第 1の補間手段 1 0 3 1 ) によって 正しいサンプル点の位相に位相スライ ドされる。 また、 補間手段 4 0 1によって補間を行うために必要な、 補間位置情報に対する補間 手段 4 0 1のタップ係数は、 補間位置演算手段 1 0 3 2で演算され る。
ここで、 本発明では、 この補間による正しいサンプル点の信号ま たは、 正しいサンプル点を得る過程の信号 （引き込み中の信号） は 『リサンプリング』 された信号であって、 これは位相同期手段 1 0 3の出力信号である。 実際にはサンプリングをし直さなくともホ一 ルド手段などを設けることによって実現できる。 よって 『リサンプ リング』 とは、 ホールド手段を用いて成される 『擬似リサンプリン グ』 も含むもので便宜上の呼び方である。
補間された信号 （リサンプリングされた信号） は位相誤差検出手 段 4 0 2に入力され、 位相誤差検出手段 4 0 2は位相誤差を検出す る。 検出された位相誤差はループフィル夕 4 0 3へ入力されループ フィルタ 4 0 3は周波数情報を出力する。 得られた周波数情報は周 波数一位相変換手段 4 0 4に入力され、 周波数一位相変換手段 4 0 4は次に採るべき位相情報を出力する。 その位相情報によって、 補 間係数選択手段 4 0 5はタップ係数 h 1を選択する。 補間手段 4 0 1は、 このタップ係数 h 1で信号の位相をスライドする。 このよう にして、 位相同期ループが構成されている。
まず、 補間手段 4 0 1の構成は F I Rフィル夕となっている。 上 述したようにこのフィルタは位相をスライドさせるフィルタである ( このフィルタは、 例えばナイキストフィル夕と呼ばれるものを使用 しても良い。 その特性はゲインの周波数特性がほぼフラッ トで、 位 相のみをスライ ドすることができる。 位相を T / Xの分解能 （ここで 言う位相はナイキスト周波数で規格化した位相であって、 πで 1サ ンプル分の位相である） とすると X組のタツプ係数の組み合わせを 用意して、 補間係数選択手段 4 0 5で位相情報に応じてどの係数を 使用するか決定すると、 選んだ係数の位相特性で信号の位相をスラ ィ ドする。
次に位相誤差検出手段 4 0 2は例えばゼロクロス点を検出して、 位相誤差を検出する方法がある。 まずゼロクロス点の検出であるが これは、 閾値を設定することによって求めることが可能である。 例 えば信号が閾値 Αより大きい場合 （状態 a ) 、 閾値 Bの間より小さ い場合 （状態 b ) 、 閾値 Aと閾値 Bの間の場合 （状態 c ) をそれぞ れ検出し、 （状態 a ) または （状態 b ) から （状態 c ) へと信号が 変化した場合には変化した後のサンプル点がゼロクロス点である。 また、 （状態 c ) から （状態 a ) または （状態 b ) へと変化したと き場合には変化する前のサンプル点がゼロクロス点である。 これら のゼロクロス点での信号の振幅と状態の遷移の判断をすることによ り、 位相誤差の大きさと方向の情報を得ることが可能である。
次にループフィル夕 4 0 3であるが、 定常位相誤差を残さない 2 次ループにするために挿入する。 例えば完全積分型の 2次ループに する場合には位相誤差を積分し定数をかけたものと、 位相誤差を加 算する構成がある。
次に周波数一位相変換手段 4 0 4では周波数一位相変換が行われ る。 周波数一位相変換は、 積分 4 0 4 2を用いて成されることは、 よく知られている。 ただし、 周波数の誤差が定常的存在する場合に 積分すると、 位相情報の数値が加算されて巨大になってしまう。 本 実施の形態では、 補間手段 1 0 3 1の入力と出力の周波数であるァ ナログ ·デジタル変換手段 1 0 1のサンプリング周波数と、 リサン プリング周波数には定常的な周波数の誤差が存在する。 数値が巨大 になるのを防ぐためには、 例えば位相が 7T ( 1サンプル分の位相） ずれた場合に、 位相情報を回転させる構成にすれば良い。 つまり、 位相のずれが無しから、 位相が 1サンプル分ずれるまでを 0〜 1 0 2 4 (decimal：以下 decと略す） で表すとすると、 数値が 1 0 2 4 (dec)になったときに 0 (dec)に戻す。例えば数値が 1 0 3 0 ( dec) になったときには 6 ( dec) にする構成にすればよい。 周波数一位 相変換手段 4 0 4の加算器 4 0 4 1はループフィル夕 4 0 3が出力 する周波数情報を調節するために設けられており、 加算器 4 0 4 1 のもう一方の入力端には、 後述する周波数引き込み手段 1 1 0が接 続されている。 なお、 周波数引き込み手段 1 1 0を用いない場合に は、 加算器 4 0 4 1を必要としない。
次に補間係数選択手段 4 0 5は上記位相情報に応じて、 位相をス ライ ドさせる係数を選択する。
このようにして、 位相同期手段 1 0 3で位相同期を行っている。 上記位相同期方法を踏まえた上で、 第 2の補間手段 1 0 4 2につ いて説明する。
第 2の補間手段 1 0 4 2は F I Rフィル夕で構成される。 まず第 1の補間手段 1 0 3 1とタップ数が同じである場合には、 第 1の補 間手段 1 0 3 1と第 2の補間手段 1 0' 4 2は同じ構成で実現できる ( 第 1の補間手段 1 0 3 1は第 1のデジタル等化手段 1 0 2で等化さ れたサンプリング周波数での信号を、 リサンプリング周波数での信 号に変換している。 第 2の補間手段 1 042はこれと逆のことを行 う。 つまり、 仮目標値生成手段 1 04 1によって求められた、 リサ ンプリング周波数での等化目標値である仮目標値を、 位相同期する 前のサンプリング周波数での等化目標値である真目標値へ変換する, この方法として、 第 1の補間手段 1 0 3 1に使用するタップ係数を 左右反転して第 2の補間手段 1 042に使用する方法がある。 nを タップ数としたとき個々のタップ係数を COE (タップ番号） とす れば、第 1の補間手段 1 0 3 1へ入力するタップ係数は h 1 = { (C O E ( 1 ) COE (2) COE ( 3 ) · · · COE (n) } と表され、 第 2の補間手段 1 042へ入力するタップ係数は h 1左 右反転した h 2 = {COE (n) COE (n- 1) COE (n - 2) · · · COE ( 1) } と表される。 図 5に係数の例、 図 6に図 5の係数を使用した場合のフィル夕の特性を示す。
今、 第 1の補間手段 1 0 3 1のタツプ係数が、 図 5、 図 6のタツ プ係数 （a— 1 ) からタップ係数 （a— 2) に変化するとき、 第 2 の補間手段 1 042のタツプ係数は夕ップ係数 （b— 1 ) からタツ プ係数 （b— 2 ) に変化する。 この時の第 1の補間手段 1 0 3 1の 位相特性の変化と、 第 2の補間手段 1 042の位相特性の変化は同 じ大きさで逆方向であることがわかる。 位相特性の変化とはつまり 周波数のことであるから、 第 1の補間手段 1 0 3 1がアナログ · デ ジ夕ル変換手段 1 0 1のサンプリング周波数での信号を、 リサンプ リング周波数の信号ヘリサンプリングする場合には、 第 2の補間手 段 1 042は、 この逆の制御を行うことができる。 この方法は特別 な手段を新たに設ける必要がなく容易に実現できる。
次に、 第 1の補間手段 1 0 3 1とタップ数が異なる場合、 例えば 規模の削減の為に第 2の補間手段 1 042のタップ数を、 第 1の補 間手段 1 0 3 1とタップ数より少ないタップ数で構成する場合には 第 1の補間手段 1 0 3 1のタップ数を nとし、 第 2の補間手段 1 0 42のタップ数を mとしたとき、 mく nである。 h iと同等の特性 を持つ、後述する方法で得られる h 3 = {C〇E ( l) COE (2) COE (3) · · · COE (m) } を用意し、 第 2の補間演算 手段 1 042には、 h 3を左右逆転した係数である h 4 = {COE (m) COE (m- 1 ) COE (m - 2) · · · C O E ( 1 ) } を供給する。
この場合は、 h 3は h 1に方形窓を適用しタップ数を減らしたも のとする方法、 また、 h 3は h 1に方形窓を適用しタップ数を減ら し、 さらに他の窓関数 (windowing function)を適用し有限長の非線 形成分を取り除いたものとする方法、 また、 これらの方法を用いて 予め求めた係数を第 2の補間手段 1 042用の係数テーブルとして 持つ方法などが考えられる。 補間フィルタのタップ係数は標本化関 数に窓関数 （ハミング窓ゃハニング窓など） を適用して有限長の非 線形成分を取り除いたものを使用するのが一般的である。
このように、 左右逆転した係数を使用することによって、 第 2の 補間手段 1 04 2は、 第 1の補間手段 1 0 3 1と逆の信号周波数制 御を容易に行うことができる。
上記のようにすることによって、 第 2の補間手段 1 042を用い て真目標値を求めることができる。 第 1の係数演算手段 1 0 5にお いて、 この真目標値と第 1のデジタル等化手段 1 0 2の入出力信号 をから、 アナログ · デジタル変換手段 1 0 1のサンプリング周波数 でタップ係数の演算を行うことができ、 これに従来例よりも演算精 度の向上が成されている。 デジタル信号処理において、 高い周波数 で演算できるのは非常に大きな利点である。
なお、 本実施の例は、 第 1のデジタル等化手段 1 0 2と第 1の補 間手段 1 0 3 1を別個の F I Rフィル夕として紹介したが、 無論、 両 F I Rフィル夕の係数の畳み込みを行い、 1つの F I Rフィルタ としても良い。
さて、 第 1のデジタル等化手段 1 0 2は F I Rフィル夕で構成す ると前述したが、 このフィルタをタツプ係数左右対称型の構成にす ると新たな利点が生まれる。 タップ係数左右対称型の F I Rフィル 夕の構成例を図 3に示す。 タップ係数 Aを左右対称にする利点の一 つとして規模が小さくなることが挙げられる。 夕ップ数 nが例えば 奇数であればフィル夕の乗算器の数が （n + 1 ) 1 2 個に削減で き、 さらに、 第 1の係数演算手段 1 0 5で用いている乗算器の数も 同じだけ削減できるので、 かなりの規模削減が成される。
左右対称型のタップ係数にするもう一つの利点としては、 位相制 御の競合を防げることがある。 本発明の構成は適応等化のループと 位相同期のループが 2重ループとなっていて、 第 1のデジタル等化 手段 1 0 2で位相を制御してしまうと、 位相同期ループとの競合が 起こる可能性が生じる。 夕ップ係数 Aを左右対称型とすることによ つて、 第 1のデジタル等化手段 1 0 2では位相の制御を行わないよ うに改良することができる。 ただし、 対称型でなくとも位相を制御 しない事は可能であるし、 その制御の帯域が位相同期手段 1 0 3の 帯域と大きく異なるように構成すれば、 位相制御をしても競合を起 きにくいようにすることは可能である。
次に、 周波数誤差モニタ一 1 0 9及び、 周波数引き込み手段 1 1 0について説明する。
第 1のデジタル等化手段 1 0 2のタップ係数 Aを左右対称型とす ることで、 位相制御を行わないようにすることが可能であることは 前述した。 これを利用すると、 位相がロックしていない状況であつ ても、 適応等化を動作させることが可能となる。 位相がロックして いない状況で適応等化を動作させることによる問題点は、 等化目標 値の推定がうまくいかず、等化手段で位相制御を行っている場合に、 適応等化の制御が発散することである。 しかし、 等化手段で位相を 制御しないようにすると、 位相が口ックせず等化目標値の推定がう まくいかなくとも、 制御の発散は起こりにくくなるという利点が生 じる。 それでも、 あまりにも周波数がずれていると、 制御が発散す る危険性がある。 そこで、 これを防ぐために周波数誤差モニタ一 1 0 9を設ける。 これを設けることによって、 周波数誤差がある任意 の値より小さくなったときに適応制御を開始することが可能となる < これによる利点は、 何らかの原因で等化がずれて位相同期手段 1 0 3の引き込みがしがたい場合にも、 適応等化を前もって行うことに より、 この問題を解決できることが挙げられる。 つまり、 信号の特 性が異常な場合の P L L引き込みによるエラーが激減するのである t また、 信号の特性が通常の場合でも、 等化誤差を前もって減少する ことによって、 ジッター量を押さえ込むことができ、 P L Lに有利 な信号にフィル夕リングすることができる。
上記周波数誤差モニター 1 0 9の例を図 9に示す。 まず、 周波数 情報について説明する。 周波数一位相変換手段 4 0 4が出力するリ サンプリング周波数情報から位相同期手段 1 0 3がアナログ ·デジ タル変換手段 1 0 1のサンプリング周波数の何倍のレートでリサン プリングをしているかを知ることができる。 例えばアナログ · デジ タル変換手段 1 0 1のサンプリング周波数が 1 1 0 MH zで、 位相 同期手段 1 0 3で 1 0 OMH zにリサンプリングしているときのリ サンプリング周波数情報が 2 5 6 (d e c) という値であったとす ると、 アナログ · デジタル変換手段 1 0 1のサンプリング周波数が 1 2 OMH zで、 位相同期手段 1 0 3で 1 0 OMHzにリサンプリ ングしているときのリサンプリング周波数情報は 5 1 2 (d e c) という値で示されるというように、 レートと周波数情報はそれぞれ に対応した値をもっている。 このときのレートをレート Aとする。 次に、 実際にリサンプリングするべきレートに相当する周波数情 報を求める例を述べる。 シンクパターンによる周波数情報演算手段 1 0 9 1では以下のように周波数情報を演算する。 ディスク媒体に 記録されるデータにシンクパ夕ーンがー定デー夕数ごとに存在する 場合に、 アナログ · デジタル変換手段 1 0 1の出力から、 2つのシ ンクパ夕一ン間のサンプル数をカウントし、 このサンプル数からシ ンクパターンによる周波数情報を生成する。 例えば、 記録されてい るデータ 1 00 0個ごとにシンクパターンがあって、 前記のように シンクパターン間のサンプル数をカウントした結果が 1 1 0 0個で あつたとすると、 アナログ ， デジタル変換手段のサンプリング周波 数は、 データの周波数の 1. 1倍であることがわかる。 シンクパ夕 —ンによる周波数情報演算手段 1 0 9 1では、 ほぼ正確なサンプリ ング周波数とリサンプリングするべき周波数とのレ一トを求めるこ とができ、 このレートに対応する周波数情報を出力する。 このとき のレートをレート Bとする。
周波数誤差モニター 1 0 9は位相同期手段 1 0 3で現在行ってい るリサンプリングのレート （レート A ) に相当する周波数情報と、 実際にリサンプリングするべきレート （レート B ) に相当する周波 数情報とを比較し、 その差分が、 ある判定値より大きい場合には、 第 1の係数演算手段 1 0 5にタップ係数の演算を行わないための制 御信号を送るものであり、 あるいは、 その差分がある判定値より小 さい場合には、 第 1の係数演算手段 1 0 5にタップ係数の演算を行 うための制御信号を送るものである。
次に周波数情報差演算手段 1 0 9 2では、 前述したように周波数 情報を比較するために差 （周波数誤差） を演算する。 つまり、 周波 数一位相変換手段 4 0 4の出力する周波数情報とシンクパターンに よる周波数情報演算手段 1 0 9 1の出力する周波数情報の差を演算 するのである。 この周波数誤差を周波数情報差判定手段 1 0 9 3に おいて、 図示しないレジスタにより設定される判定値より大きいか 小さいかを比較し、 比較結果を第 1の係数演算手段 1 0 5と周波数 引き込み手段 1 1 0に出力する。 第 1の係数演算手段 1 0 5は、 周 波数情報差判定手段 1 0 9 3の出力する制御信号が、 周波数誤差が 判定値より大きいことを示している場合にはタツプ係数の演算を行 わず、 判定値より小さいことを示している場合には夕ップ係数の演 算を行う。
次に、 周波数引き込み手段 1 1 0について説明する。 前述のよう に、 周波数誤差が小さい場合には適応制御を開始させることができ る。 前記位相同期手段 1 0 3の位相同期制御によって、 この周波数 誤差は小さくなるように制御される。 しかしながら、 位相同期ル一 プの周波数引き込みレンジには限界があり、 いつまでも前記周波数 誤差が小さくならないことが有り得るかもしれない。 そこで、 この 周波数誤差を小さくする制御を新たに設けることにより更なる性能 向上が得られる。 この制御を行うのが周波数引き込み手段 1 1 0で ある。 周波数引き込み手段 1 1 0 、 例えば周波数情報差判定手段 1 0 9 3の結果から、 周波数情報差演算手段 1 0 9 2が出力する周 波数誤差が判定値より大きいという結果が出ていたならば、 周波数 一位相変換手段 4 0 4の加算器 4 0 4 1へ周波数誤差を入力するこ とで、 位相同期手段 1 0 3のリサンプリング周波数が実際にリサン プリングするべき周波数に対応したものになる。 あるいは、 周波数 誤差が判定値より小さいという結果が出ていたならば、 周波数—位 相変換手段 4 0 4の加算器 4 0 4 1へ 0を入力することで、 周波数 引き込み手段 1 1 0を用いた周波数引き込みを行わない。 なお、 周 波数引き込みでリサンプリング周波数の情報を制御する説明を行つ たが、 リサンプリング周波数の情報を制御するのではなく、 アナ口 グ ·デジタル変換手段 1 0 1のサンプリング周波数を制御すること でも、 周波数引き込みは可能となり、 本実施例に限定されるもので はない。
このように、 位相同期 （周波数引き込みも含む） と、 適応等化の 性能をそれぞれ改善することによって、 位相同期の性能が改善する と適応等化の性能が改善し、 適応等化の性能が改善すると位相同期 の性能が改善するという良好な性能改善のループに入ることができ. 大きな性能上昇が得られる。
次に第 2の適応等化について説明する。 後置適応等化は第 2のデ ジダル等化手段 1 0 6の入出力信号から、 例えば、 数式 1の L M S アルゴリズム等を用いて第 2の係数演算部 1 0 7で、 タップ係数 B を演算し、 第 2のデジダル等化手段 1 0 6の伝達特性を適応的に制 御する。 本実施の例では第 2のデジダル等化手段 1 0 6は左右非対 称型のタップ係数 Bを持つことが可能な F I Rフィル夕であって、 第 2の係数演算部 1 0 7では、 それに対応する左右非対称な係数の 演算が可能な構成とする。 係数を左右非対称とする利点は、 再生信 号が何らかの群遅延がフラッ 卜でない特性の伝送路を通過していた 場合、 その補正を行うことが可能となるからである。 この左右非対 称の情報を第 1のデジタル等化手段 1 0 2に適用する構成も有効な 方法である。
さて、 前述したように、 適応等化を行うためには、 等化手段の入 出力信号と、 等化目標値が必要となる。 第 2のデジタル等化手段 1 0 6の等化目標値としては、 仮目標値生成手段 1 04 1で求まる仮 目標値を使用する方法、 または、 第 2のデジタル等化手段 1 0 6の 出力信号から、等化目標値の推定を行う第 2の仮目標値生成手段（図 示しない） を新たに設ける方法などが考えられる。 求められた等化 目標値、 第 2のデジタル等化手段 1 0 6の入出力信号は第 2の係数 演算部 1 0 7に入力されて、 係数を演算する。
このようにして、後置適応等化でさらに等化を調整された信号は、 最尤復号手段 1 0 8へ入力され、 P R (3, 4, 4, 3) という信 号系列間の相関を利用して、 現在採りうる状態、 それぞれにある確 率がどの程度であるかを演算していく。 この確率演算を用いて、 最 も確からしいデ一タを復号できる。
最尤復号手段 1 0 8によって 2値化されたデータは、 記録符号の デコードが行われ、エラ一訂正等を行った後、ホストへ転送される。 なお、 本発明はディスク装置を用いて説明を行ったが、 DVD— RAM, CD、 DVD— ROM等の光ディスク、 HDD等の磁気デ イスク、 D D S (Digital Data Storage) 等の磁気テープ、 その他 等化が必要な信号であれば適用することが可能で、 本実施の形態に 限定されるものではない。 (実施の形態 2 )
以下に本実施の形態について図 7、 図 1 0を用いて説明する。 図 7に本実施の形態の構成を表す図を示す。 なお、 前述した実施の形 態と同じ構成については同じ符号を用い、 説明を省略する。 実施の 形態 1 と異なるのは、 周波数情報しきい手段 7 0 1 と、 メモリ 7 0 2 と、 状態時間測定手段 7 0 3と、 状態変化処理手段 7 0 4と、 係 数メモリ記憶処理手段 7 0 5と、 係数演算制御手段 7 0 6と、 等化 係数選択手段 7 0 7を備えた点である。
本実施の形態は、ディスク媒体から読み出された信号をアンプ（図 示しない） 、 帯域制限様のローパスフィルタ （図示しない） などを 通し、 アナログ · デジタル変換手段 1 0 1で標本化された信号を第 1のデジタル等化手段 1 0 2で等化し、 位相同期手段 1 0 3で位相 同期した後、 最尤復号手段 （図示しない） で復号を行い、 2値デー 夕を出力する P R M L信号処理を用いたリードチャネルである。 スピンドルモータ一の回転速度にむらが生じた場合や、 C A V方 式で読み出す時にトラック位置が変更した場合に、 アナログ · デジ タル変換手段 1 0 1のサンプリング周波数と、 位相同期手段 1 0 3 のリサンプリング周波数のレートは変化する。 本実施の形態におけ る適応等化回路は、 この変化に対応したタツプ係数の学習を行い、 レー卜が一定期間安定していればそれ以上係数の学習を行わないこ とを特徴とする。 本実施の形態では、 アナログ ' デジタル変換手段 1 0 1のサンプ リング周波数 ： 位相同期手段 1 0 3のリサンプリング周波数のレー トが 1. 1 : 1. 0〜 1. 2 : 1. 0の間を状態 2 A、 1. 2 : 1. 0〜 1. 3 : 1. 0の間を状態 2 Bとし、 レートはこの間で推移す るとした場合を 1例として説明する。
図 4に示すリサンプリング周波数情報が位相同期 1 0 3のレート に対応していることは実施の形態 1で述べた。 リサンプリング周波 数情報は本実施の形態では、 例えば 1. 1 : 1. 0の時 2 5 6 (d e c) 、 1. 2 : 1. 0の時 5 1 2 (d e c) , 1. 3 : 1. 0の 時 7 6 8 (d e c ) であるとする。 つまり、 レートはこの間で推移 するとしたので、 リサンプリング周波数情報は 2 5 6〜7 6 8 (d e c ) の間で推移することになる。
周波数情報しきい手段 7 0 1は位相同期手段 1 0 3が出力するリ サンプリング周波数情報に閾値を引き複数の状態に分別する手段で ある。 今回は上述したように前記状態 2 Aと前記'状態 2 Bに分別す るので閾値は 5 1 2 (d e c) と設定する。 つまり、 リサンプリン グ周波数情報が 5 1 2より大きければ、 レー卜は 1. 1 : 1. 0〜 1. 2 : 1. 0の間であり、 小さければ 1. 2 : 1. 0〜 1. 3 ： 1. 0の間である。 判別結果は状態時間測定手段 7 0 3、 状態変化 処理手段 7 04、 係数メモリ記憶処理手段 7 0 5へ出力される。
状態時間測定手段 7 0 3は周波数情報しきい手段 7 0 1が出力する 状態が変化したときリセッ トし、 同じ状態である期間をカウントす るカウン夕を備えている。 例えば現在状態 2 Aであれば、 過去に状 態 2 Bから状態 2 Aに移ってからの現在までの時間をカウン卜する, この時間はアナログ · デジタル変換手段 1 0 1のサンプル数をカウ ントして得る。 カウントしたサンプル数は図示しないレジス夕設定 値と比較し、 設定値より大きい場合には十分学習できたとして、 そ の判断を係数メモリ記憶処理手段 7 0 5へ伝える。
状態時間測定手段 7 0 3の出力から十分学習が行われたと判断さ れた場合、 係数メモリ記憶処理手段 7 0 5は、 第 1の係数演算手段 1 0 5の演算を停止するように係数演算制御手段 7 0 6に伝える。 同時に、 第 1の係数演算手段 1 0 5が演算を停止した時点のタップ 係数をメモリ 7 0 2の状態 2 Aの領域に状態 2 Aに対応する係数と して書き込む。
係数演算制御手段 7 0 6は係数メモリ記憶処理手段 7 0 5や、 状 態変化処理手段 7 0 4からの制御信号に基づいて第 1の係数演算手 段 1 0 5の学習停止や開始処理を制御する。
状態変化処理手段 7 0 4は、 周波数情報しきい手段 7 0 1が出力 する状態の変化を観察し、 例えば状態が状態 2 Aから状態 2 B変化 したのであれば、 メモリ 7 0 2から状態 2 Bの領域のタップ係数を 参照する。 もし、 メモリ 7 0 2に状態 2 Bに対応するタップ係数が 格納されていなければ、 係数演算制御手段 7 0 6に第 1の係数演算 手段 1 0 5においての係数演算を開始する事を通知し、 かつ等化係 数選択手段 7 0 7に第 1の係数演算手段 1 0 5の出力を第 1のデジ タル等化手段 1 0 2へ供給するように通知する。 一方、 メモリ 7 0 2に状態 2 Bに対応するタツプ係数が格納されていれば、 係数演算 制御手段 7 0 6に第 1の係数演算手段 1 0 5においての係数演算を 停止する事を通知し、 かつ等化係数選択手段 7 0 7へ、 メモリ 7 0 2に格納されている状態 2 Bに対応するタップ係数を第 1 のデジ夕 ル等化手段 1 0 2へ供給するように通知する。 すなわち、 状態が変 化した時に、 変化した後の状態に対応する係数をすでに学習してい れば、 その学習結果のタップ係数を用いて第 1のデジタル等化手段 1 0 2で等化し、 変化した後の状態の係数をまだ学習していなけれ ば、 第 1の係数演算手段 1 0 5で現在学習しているタップ係数を用 いて第 1のデジタル等化手段 1 0 2で等化するということである。 従って、 現在の状態に対応するタップ係数が既に学習されメモリ に格納されている時は、 第 1の係数演算装置の学習を停止すること ができ、 これによつて、 消費電力の低減が図れる。 なお、 本実施の 形態において第 1の係数演算手段 1 0 5を停止する際に、 等化目標 値生成手段 1 0 4も停止してよい。
以下、 図 1 0を用いて状態変化と係数学習動作についてさらに説 明する。
これは、 メモリ 7 0 2に係数が蓄えられていない場合に、 回路を 動作させ始めて、 状態 2 Bから状態 2 Aに変動し、 1 0 0 0サンプ ル後に状態 2 Bに変動し、 2 8 0サンプル後に状態 2 Aに変動し、 4 5 0サンプル後に状態 2 Bに変動し、 1 0 0 5サンプル後に状態 2 Aに変動した場合の例である。 また、 状態時間測定手段 7 0 3で カウントされたサンプル数と比較する設定値は 5 0 0サンプルとし ている。
まず、 始めに状態 2 Bから状態 2 Aに変動したときには、 状態変 化処理手段 7 0 4がメモリ 7 0 2の状態 2 A領域を参照する。 この ときメモリ 7 0 2には状態 2Aに対応する係数は蓄えられていない c よって、 状態変化処理手段 7 0 4は係数演算制御手段 7 0 6に第 1 の係数演算手段 1 0 5での演算を開始するように伝え、 係数演算制 御手段 7 0 6は第 1の係数演算手段 1 0 5に演算を開始させる。 ま た、このとき状態変化処理手段 7 0 4は等化係数選択手段 7 0 7へ、 第 1の係数演算手段 1 0 5で学習中のタツプ係数を第 1のデジタル 等化手段 1 0 2へ供給する旨を伝え、 等化係数選択手段 7 0 7は、 第 1の係数演算手段 1 0 5が出力するタップ係数を選択して第 1の デジタル等化手段 1 0 2に出力する。
次に状態時間測定手段 7 0 3は周波数情報しきい手段 7 0 1の出 力である状態を観察し、 状態 2 Aであり続けるサンプル数を測定す る。 図 1 0の例では、 状態時間測定手段 7 0 3のレジスタ設定値で ある 5 0 0サンプルより長い間、 状態 2 Aとなっている。 状態時間 測定手段 7 0 3はカウントされたサンプル数が 5 0 0サンプルを超 えた時、 係数メモリ記憶処理手段 7 0 5へ、 レジスタ設定値を超え た旨を伝える。 そして、 係数メモリ記憶処理手段 7 0 5は、 係数演 算処理手段 7 0 6へ第 1の係数演算手段 1 0 5でのタップ係数の演 算を停止する旨を伝える。 従って、 第 1の係数演算手段 1 0 5の演 算は停止し、 その出力は、 停止した時のタップ係数で固定される。 同時に係数メモリ記憶処理手段 7 0 5は、 第 1の係数演算手段 1 0 5が出力するタップ係数を、 メモリ 7 0 2の状態 2 Aの領域へ書き 込む。 この様にして、 状態 2 Aのタップ係数は決定され 1Ί 2 aとし て蓄えられる。 この後、 次に状態 2 Aから状態 2 Bに推移するまで は第 1の係数演算手段 1 0 5は停止し、 第 1のデジタル等化手段 1 0 2に供給するタップ係数は固定されたままである。
その後、 状態 2 Aから、 状態 2 Bへ推移すると、 状態変化処理手 段 7 0 4はメモリ 7 0 2の状態 2 Bの領域を参照する。 しかし、 メ モリ 7 0 2には状態 2 Bに対応する係数が蓄えられていないので、 再び、 第 1の係数演算手段 1 0 5の動作を開始して第 1のデジタル 等化手段 1 0 2へタップ係数を供給する。
その後、 2 8 0サンプルの時間が経過すると、 状態 2 Bから状態 2 Aへ状態が変化する。 状態時間測定手段 7 0 3におけるサンプル 数のカウントが、 レジス夕設定値を超えなかったので、 前述したメ モリ 7 0 3への書き込み作業は行われない。 同時に、 状態変化処理 手段 7 0 4は、メモリ 7 0 2の状態 2 Aの領域を参照する。すると、 メモリ 7 0 2の状態 2 Aには状態 2 Aに対応する係数が蓄えられて いるので、 状態変化処理手段 7 0 4は、 係数演算制御手段 7 0 6へ 第 1の係数演算手段でのタップ係数の演算を停止する旨を伝え、 第 1の係数演算手段は停止させる。 さらに、 状態変化処理手段 7 0 4 は、 等化係数選択手段 7 0 7へ、 読み込んだメモリ 7 0 3の値を第 1のデジタル等化手段 1 0 2に供給するように選択する旨を伝え、 第 1のデジタル等化手段 1 0 2には、 状態変化処理手段 7 0 4で読 み込まれたメモリ 7 0 3の状態 2 Aの領域に蓄えられていたタップ 係数が供給される。 この様に、 状態が変化した時、 メモリ 7 0 3の 中に、 その変化後の状態に対応する係数が蓄えられていたら、 第 1 のデジタル等化手段 1 0 2にはそのタップ係数が供給される。
その後、 4 5 0サンプル経ってから、 状態 2 Aから状態 2 Bへ変 化する。 このときメモリ 7 0 2には状態 2 Bに対応する係数が蓄え られていないので、 再び、 第 1の係数演算手段 1 0 5の動作を開始 して第 1のデジタル等化手段 1 0 2へタップ係数を供給する。
その後 1 0 0 5サンプルの間、 状態は状態 2 Bのままである。 よ つて、 状態時間測定手段 7 0 3は 5 0 0サンプルカウン卜した時点 で、 十分学習ができたと判断し、 係数メモリ記憶処理手段 7 0 5は 第 1の係数演算手段 1 0 5を停止すると共にメモリ 7 0 3の状態 2 B領域にタップ係数を書き込む。 これで状態 2 Bのタップ係数も決 定し、 h 2 bとして蓄えられた。
これより後は、 状態 2 Aに変わるとメモリ 7 0 3の h 2 a、 状態 2 Bに変わるとメモリ 7 0 3の h 2 b、 第 1のデジタル等化手段 1 0 2に供給し、 第 1の係数演算手段は停止したままにする。
以上の様に、 本実施の形態によれば、 それぞれの状態に対応する 係数がメモリに蓄えられていなければ、 第 1の係数演算手段 1 0 5 を動作させ、 蓄えられていれば、 第 1の係数演算手段 1 0 5を停止 させて、 メモリ 7 0 2に蓄えられているタップ係数で第 1のデジ夕 ル等化手段 1 0 2において等化するようにしたので、 消費電力の低 減を実現できる。
なお、 本実施の形態では十分学習できたことを状態時間測定手段 7 0 3でサンプル数をカウントする方法を用いて判断しているが、 第 1の係数演算手段 1 0 5において求められる等化誤差に閾値を引 き閾値との比較によって等化誤差が小さい時に十分学習できたと判 断する方法を用いても良い。
なお、 本実施の形態においては周波数情報しきい手段 7 0 1の閾 値を 1つに設定した例を示したが、 複数の閾値を設定して分別する 状態の数を 3つ以上に増やし、 それぞれの状態に対応するタツプ係 数を学習してメモリ 70 2に蓄えるようにしても良い。 これによつ て、 より広い周波数帯域に対しても細かく夕ップ係数を切り替える ことが可能となるので、 第 1のデジタル等化手段 1 0 2における等 化ずれを小さくすることが出来る。
なお、 本発明は DVD— RAM、 CD, DVD— ROM等の光デ イスク、 HDDなどの磁気ディスク、 DD Sなどの磁気テープ、 そ の他等化が必要な信号であれば適用することが可能で、 本実施の形 態に限定されるものではない。
(実施の形態 3 )
以下に本実施の形態について図 1 1を用いて説明する。 なお、 前述 した実施の形態と同じ構成については同じ符号を用い、 説明を省略 する。
本実施の形態は、 ディスク媒体から読み出された信号をアンプ （図 示しない） 、 帯域制限様のローパスフィル夕 （図示しない） などを 通し、 アナログ · デジタル変換手段 1 0 1で標本化された信号を第 1のデジタル等化手段 1 0 2で等化し、 位相同期手段 1 0 3で位相 同期した後、 最尤復号手段 （図示しない） で復号を行い、 2値デー 夕を出力する P R M L信号処理を用いたリ一ドチャネルである。 実施の形態 2において、 周波数情報しきい手段 7 0 1は閾値で複 数のレートの状態に判別する手段であることは説明した。 この複数 の状態それぞれに対応するタップ係数をメモリ 7 0 2に蓄えておけ ば第 1の係数演算手段 1 0 5で係数の演算を行う必要はなく、 メモ リ 7 0 2を参照するだけで、 そのときのレートに対応したタップ係 数を選択することができる。
これを発展させれば以下のような構成も可能である。 例えば、 前 述した実施の形態 2をコンピューターシミュレ一ション等を用いて 実現し、 予めテスト用再生信号を用いて、 周波数情報しきい手段 7 0 1で判別される複数の状態全てに対応するタップ係数を求めて、 第 2のメモリ 1 1 0 1へ蓄えておく。 図 1 0を例に説明すれば、 状 態 2 Aに対応するタツプ係数である h 2 aと状態 2 B対応するタツ プ係数である h 2 bを予め求めて、 第 2のメモリ 1 1 0 1へこれら のタップ係数を蓄えておく。
状態変化係数供給手段 1 1 0 2は周波数情報しきい手段 7 0 1が 出力する状態の変化を観察し、 もし状態が変化したならば、 第 2の メモリ 1 1 0 1から、 変化後の状態に対応するタップ係数を読み込 み、第 3のデジタル等化手段 1 1 0 1へそのタップ係数を入力する。
この様にすることで、 各リサンプリング周波数情報に対応した夕 ップ係数を選択することができる。
本実施の形態によれば、 第 1のデジタル等化手段 1 0 2で用いる 夕ップ係数を予めコンピューターシミュレーション等によって求め ておき，リサンプリング周波数の変化に応じてタツプ係数を切り替 わるようにしたので，タツプ係数を学習するための回路が不要とな り，回路規模を削減することができる。 また、 予めタップ係数を求め ているので、 リサンプリング周波数が変化した直後に、 最適なタツ プ係数を用いて等化を行うことができる。
なお、 本実施の例ではタップ係数を実施の形態 2を用いて求めた が、 実施の形態 1など他の方法で求めてもよく、 本実施の形態に限 定されるものではない。
なお、 本発明は DVD— RAM、 CD, DVD— ROM等の光デ イスク、 HDDなどの磁気ディスク、 DDSなどの磁気テープ、 そ の他等化が必要な信号であれば適用することが可能で、 本実施の形 態に限定されるものではない。

Claims

請求の範囲
1 . 記録媒体から読み出された信号を標本化するアナログ ·デジ タル変換手段と、 前記アナログ · デジタル変換手段の出力の波形等 化を行う第 1のデジタル等化手段と、 前記第 1のデジタル等化手段 により等化された信号に位相同期を行う位相同期手段と、 前記位相 同期手段により位相同期された信号から前記第 1のデジタル等化手 段の等化目標値を生成する等化目標値生成手段と、 前記アナログ · デジタル変換手段の出力と前記第 1のデジタル等化手段により等化 された信号と前記等化目標値とから前記第 1のデジタル等化手段の 夕ップ係数を演算する第 1の係数演算手段を備えることを特徴とす る適応等化回路。
2 . 前記等化目標値生成手段は、 前記位相同期された信号の等化 目標値である仮目標値を生成する仮目標値生成手段と、 前記仮目標 値から前記位相同期手段による位相同期を行う前の等化目標値であ る真目標値を生成する等化目標位相回転手段を備えることを特徴と する請求項 1に記載の適応等化回路。
3 . 前記第 1のデジタル等化手段は、 タップ係数が対称型の F I Rフィルタであることを特徴とする請求項 1 、 2に記載の適応等化 回路。
4 . 前記位相同期手段により位相同期された信号を入力し、 適応 等化を行う第 2のデジタル等化手段を備え、 前記位相同期手段によ り位相同期された信号と前記第 2のデジタル等化手段により等化さ れた信号とから前記第 2のデジタル等化手段のタツプ係数を演算す る第 2の係数演算手段を備えることを特徴とする請求項 1に記載の 適応等化回路。
5. 前記第 2のデジタル等化手段は、 タップ係数が非対称型の F I Rフィルタであることを特徵とする請求項 4に記載の適応等化回 路。
6. 前記位相同期手段は、 前記第 1のデジタル等化手段により等 化された信号を補間する第 1の補間手段と、 前記第 1の補間手段の 出力から、 前記第 1の補間手段の補間位置を演算する補間位置演算 手段を備える位相同期ループであって、 前記等化目標位相回転手 段は、 前記仮目標値を補間し前記真目標値を得る第 2の補間手段で あって、 前記第 2の補間手段の補間位置は前記補間位置演算手段と により演算されることを特徴とする請求項 2に記載の適応等化回路,
7. 前記第 1の補間手段と、 第 2の補間手段は F I Rフィルタで あって、 前記補間位置演算手段は補間位置の情報としてタツプ係数 を出力し、 nをタップ数とした時の個々のタップ係数を C〇 E (n) とすれば、 前記第 1の補間手段に供給するタップ係数 h 1は、 h l = {COE ( l) COE (2) COE (3) 、 、 、 COE (n) } と表され、
前期第 2の補間手段のタツプ数が前期第 1の補間手段のタツプ数と 同じ場合に、 第 2の補間手段に供給するタップ係数 h 2は、 下記の ように前記 h 1を左右逆転した関係となる
h 2 = {C〇E (n) COE (n-l) C〇E (n-2) 、 、 、 C 〇E (1) } あるいは、 この係数 h 2を遅延させたものを入力し、 前記第 2の補間手段のタツプ数が前記第 1の補間手段のタツプ数と 違う場合には、 mをタップ数とすれば、 前記 h 1と同等の位相特性 を持つ係数である h 3は、
h 3 = { C〇 E ( 1 ) C〇 E ( 2 ) C〇 E ( 3 ) 、 、 、 C O E (m) } と表される係数を用意し、
前記第 2の補間手段に供給するタップ係数 h 4は、 前記 h 3を左右 逆転した係数である h 4は、
h 4 = { C〇E (m) C O E (m- 1 ) C〇E ( m- 2 ) 、 、 、 C 〇E ( 1) } あるいは、 この係数 h 4を遅延させたものを入力する ことを特徴とする請求項 6に記載の適応等化回路。
8 . 前記位相同期手段で行う位相同期がアンロック状態であって も前記第 1の係数演算手段は演算されたタツプ係数を第 1のデジ夕 ル等化手段に供給し、 適応等化を行うことを特徴とする請求項 3に 記載の適応等化回路。
9 . 前記位相同期手段で行う位相同期の周波数誤差をモニタ一す る周波数誤差モニタ一を備え、 前記周波数誤差が所定値より小さい 場合は、 前記第 1の係数演算手段は演算されたタツプ係数を第 1の デジタル等化手段に供給して適応等化を開始することを特徴とする 請求項 3および 6に記載の適応等化回路。
1 0 . 前記周波数誤差モニターにより検出された周波数誤差が小 さくなるように、 前記補間位置演算手段での演算に用いる周波数情 報を変化させる周波数引き込み手段を備えることを特徴とする請求 項 9に記載の適応等化回路。
1 1 . 記録媒体から読み出された信号を望みの特性に等化する適 応等化方法であって、
読み出された信号を標本化するステップと、 標本化された信号に 波形等化を行うステップと、 波形等化された信号に位相同期を行う ステップと、 位相同期された信号から前記波形等化の等化目標値を 生成するステップと、 前記標本化された信号、 前記波形等化された 信号、 前記等化目標値から前記波形等化のためのタツプ係数を演算 するステップとを備えた適応等化方法。
1 2 . 記録媒体から読み出された信号を望みの特性に等化する適 応等化方法であって、
読み出された信号を標本化するステップと、 標本化された信号に 波形等化を行うステツプと、 波形等化された信号に位相同期を行う ステップと、 位相同期された信号の等化目標値である仮目標値を生 成するステップと、 前記仮目標値から、 位相同期を行う前の等化目 標値である真目標値を生成するステツプと、 前記標本化された信号 と前記波形等化された信号と前記真目標値とから前記波形等化のた めのタツプ係数を演算するステツプとを備えた適応等化方法。
1 3 . 前記位相同期手段の周波数情報を、 一つまたは複数の閾値 で複数の状態に判別する周波数情報しきい手段と、
前記周波数情報しきい手段で判別された状態に対応する夕ップ係数 を蓄えるためのメモリと、
前記第 1のデジ夕ル等化手段へ夕ップ係数を供給する際に、 前記 第 1の係数演算手段あるいは前記メモリのいずれかの出力を選択す る等化係数選択手段と、
前記周波数情報しきい手段で判別された状態の内、 前記状態の持 続時間を測定して所定の値と比較する状態時間測定手段と、 前記第 1の係数演算手段の演算の開始あるいは停止を制御する係数 演算制御手段と、
前記状態時間測定手段で、 前記所定の値より前記持続時間が大き い場合には、 前記第 1の係数演算手段での演算を停止する指示を前 記係数演算制御手段へ伝え、 前記係数演算手段の停止後のタップ係 数を、 前記メモリの前記周波数情報しきい手段で判別した状態に対 応する位置に蓄える係数メモリ記憶処理手段と、
前記周波数情報しきい手段で判別された状態が変化する際に、 変 化後の状態に対応するタップ係数が前記メモリに蓄えられている場 合には、 そのタップ係数を前記第 1のデジタル等化手段に供給する ように前記等化係数選択手段を切り替え、 かつ前記第 1の係数演算 手段での演算を停止する旨を前記係数演算制御手段へ伝え、 前記メ モリに変化後の状態に対応するタップ係数が蓄えられていない場合 には、 前記第 1の係数演算手段の演算結果であるタップ係数を前記 第 1のデジタル等化手段に供給するように前記等化係数選択手段を 切り替え、 かつ前記第 1の係数演算手段での係数演算を開始する旨 を前記係数演算制御手段へ伝える状態変化処理手段とを、
備えることを特徴とする請求項 1に記載の適応等化回路。
1 4 . 記録媒体から読み出された信号を標本化するアナログ ·デ ジタル変換手段と、
前記アナログ · デジタル変換手段の出力の波形等化を行う第 1の デジタル等化手段と、
前記第 1のデジタル等化手段により等化された信号に位相同期を 行う位相同期手段と、
前記位相同期手段の周波数情報を、 一つまたは複数の閾値で複数 の状態に判別する周波数情報しきい手段と、
前記周波数情報しきい手段で判別される複数の状態それぞれに対 応するタップ係数を予め蓄えるための第 2のメモリ と、
前記周波数情報しきい手段で判別される状態の推移によって、 前 記第 1のデジタル等化手段に前記状態に対応するタップ係数を供給 する状態変化係数供給手段とを、
備えることを特徴とする適応等化回路,
PCT/JP2003/015378 2002-12-02 2003-12-02 適応等化回路及び適応等化方法 WO2004051648A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004556879A JP4480584B2 (ja) 2002-12-02 2003-12-02 適応等化回路及び適応等化方法
US10/536,719 US7567615B2 (en) 2002-12-02 2003-12-02 Adaptive equalization circuit and adaptive equalization method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002349683 2002-12-02
JP2002-349683 2002-12-02

Publications (1)

Publication Number Publication Date
WO2004051648A1 true WO2004051648A1 (ja) 2004-06-17

Family

ID=32463046

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/015378 WO2004051648A1 (ja) 2002-12-02 2003-12-02 適応等化回路及び適応等化方法

Country Status (6)

Country Link
US (1) US7567615B2 (ja)
JP (1) JP4480584B2 (ja)
KR (1) KR100726787B1 (ja)
CN (1) CN100435231C (ja)
TW (1) TWI261229B (ja)
WO (1) WO2004051648A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053694A (ja) * 2005-08-19 2007-03-01 Sony Corp タップ係数設計方法及び装置並びにディジタル信号の位相同期方法及び装置
JP2010250934A (ja) * 2010-06-16 2010-11-04 Hitachi Ltd 記録条件の調整方法、光ディスク装置、再生方法および情報の記録方法
US8085640B2 (en) 2009-04-14 2011-12-27 Hitachi Consumer Electronics Co., Ltd. Adjusting method for recording condition and optical disc device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505537B1 (en) * 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
WO2006067716A2 (en) * 2004-12-23 2006-06-29 Philips Intellectual Property & Standards Gmbh Interface circuit as well as method for receiving and/or for decoding data signals
DE102005039621A1 (de) * 2005-08-19 2007-03-01 Micronas Gmbh Verfahren und Vorrichtung zur adaptiven Reduktion von Rausch- und Hintergrundsignalen in einem sprachverarbeitenden System
US7348748B2 (en) * 2006-06-02 2008-03-25 Delta Tau Data Systems, Inc. Motorized system and method of control
CN101250266B (zh) * 2008-03-27 2011-09-07 上海三爱富新材料股份有限公司 氟硅共聚橡胶及其制备方法
WO2010099237A2 (en) * 2009-02-25 2010-09-02 Conexant Systems, Inc. Speaker distortion reduction system and method
TWI391918B (zh) 2009-06-15 2013-04-01 Novatek Microelectronics Corp 資料復原裝置與方法
US8810950B1 (en) * 2013-03-15 2014-08-19 Lsi Corporation Data sequence detection in band-limited channels using two stream detector architecture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03137871A (ja) * 1989-10-23 1991-06-12 Matsushita Electric Ind Co Ltd 可変速再生装置
JPH10303760A (ja) * 1997-04-25 1998-11-13 Sony Corp 情報再生装置および再生方法
JPH11345460A (ja) * 1998-06-01 1999-12-14 Hitachi Ltd 光ディスク装置
JP2001184795A (ja) * 1999-12-24 2001-07-06 Nec Corp 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
JP2001195830A (ja) * 2000-01-17 2001-07-19 Matsushita Electric Ind Co Ltd デジタル記録データ再生装置
JP2002216422A (ja) * 2001-01-16 2002-08-02 Sony Corp 磁気データ再生装置および磁気データ再生方法、記録媒体、並びにプログラム
JP2002269925A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 光ディスク再生装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JPH1027435A (ja) 1996-07-15 1998-01-27 Sony Corp 再生装置および方法
JPH1198033A (ja) * 1997-09-25 1999-04-09 Circuit Design:Kk ワイヤレス・マイクロホン用ｕｈｆ帯搬送波ｆｍ送信機
JP2999759B1 (ja) * 1998-10-13 2000-01-17 松下電器産業株式会社 デジタル再生信号処理装置
US6678230B2 (en) * 2000-10-31 2004-01-13 Matsushita Electric Industrial Co., Ltd. Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03137871A (ja) * 1989-10-23 1991-06-12 Matsushita Electric Ind Co Ltd 可変速再生装置
JPH10303760A (ja) * 1997-04-25 1998-11-13 Sony Corp 情報再生装置および再生方法
JPH11345460A (ja) * 1998-06-01 1999-12-14 Hitachi Ltd 光ディスク装置
JP2001184795A (ja) * 1999-12-24 2001-07-06 Nec Corp 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
JP2001195830A (ja) * 2000-01-17 2001-07-19 Matsushita Electric Ind Co Ltd デジタル記録データ再生装置
JP2002216422A (ja) * 2001-01-16 2002-08-02 Sony Corp 磁気データ再生装置および磁気データ再生方法、記録媒体、並びにプログラム
JP2002269925A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 光ディスク再生装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053694A (ja) * 2005-08-19 2007-03-01 Sony Corp タップ係数設計方法及び装置並びにディジタル信号の位相同期方法及び装置
US8085640B2 (en) 2009-04-14 2011-12-27 Hitachi Consumer Electronics Co., Ltd. Adjusting method for recording condition and optical disc device
US8264932B2 (en) 2009-04-14 2012-09-11 Hitachi Consumer Electronics Co., Ltd. Adjusting method for recording condition and optical disc device
JP2010250934A (ja) * 2010-06-16 2010-11-04 Hitachi Ltd 記録条件の調整方法、光ディスク装置、再生方法および情報の記録方法

Also Published As

Publication number Publication date
US20060072379A1 (en) 2006-04-06
JPWO2004051648A1 (ja) 2006-04-06
KR100726787B1 (ko) 2007-06-11
KR20050089020A (ko) 2005-09-07
JP4480584B2 (ja) 2010-06-16
TW200414135A (en) 2004-08-01
US7567615B2 (en) 2009-07-28
CN1720580A (zh) 2006-01-11
CN100435231C (zh) 2008-11-19
TWI261229B (en) 2006-09-01

Similar Documents

Publication Publication Date Title
JP4109003B2 (ja) 情報記録再生装置、信号復号回路及び方法
US7616395B2 (en) Information reproduction apparatus
JP4783821B2 (ja) 信号処理装置及びデータ記録再生装置ならびにデータ復調装置
US6111710A (en) Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel
JP2001184795A (ja) 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置
JP3767238B2 (ja) 信号処理装置
JP4237847B2 (ja) デジタルデータ検出システム
US6980385B2 (en) Apparatus for information recording and reproducing
TWI270053B (en) Regenerated signal processor, and optical disk regenerator equipped with the processor
JP2011014196A (ja) 適応等化器、情報再生装置、及び適応等化方法
JP4480584B2 (ja) 適応等化回路及び適応等化方法
WO2007010994A1 (ja) デジタル信号再生装置
WO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
US6002730A (en) Method for detecting data and device therefor of data storing unit
JP3331818B2 (ja) ディジタル情報再生装置
JP4222418B2 (ja) 情報再生装置および情報再生方法
JP2000076805A (ja) 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路
US5920533A (en) Clock signal extraction system for high density recording apparatus
US20110032630A1 (en) Multi-mode loop adaptation scheme for high-density data recording channel
JP3428525B2 (ja) 記録情報再生装置
JP3395716B2 (ja) ディジタル信号再生装置
TW466833B (en) Sampling system and method of the read channel of optical storage system
JP2002260346A (ja) 再生装置
JP3301691B2 (ja) デジタル情報再生装置
JP3689919B2 (ja) 信号再生装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

ENP Entry into the national phase

Ref document number: 2006072379

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10536719

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A47128

Country of ref document: CN

Ref document number: 2004556879

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057009978

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057009978

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10536719

Country of ref document: US