JP4935074B2 - 積層装置及び集積回路素子の積層方法 - Google Patents
積層装置及び集積回路素子の積層方法 Download PDFInfo
- Publication number
- JP4935074B2 JP4935074B2 JP2005516890A JP2005516890A JP4935074B2 JP 4935074 B2 JP4935074 B2 JP 4935074B2 JP 2005516890 A JP2005516890 A JP 2005516890A JP 2005516890 A JP2005516890 A JP 2005516890A JP 4935074 B2 JP4935074 B2 JP 4935074B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrates
- position information
- wafer
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 67
- 238000010030 laminating Methods 0.000 title claims description 34
- 238000010438 heat treatment Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 26
- 238000004070 electrodeposition Methods 0.000 claims description 20
- 238000005304 joining Methods 0.000 claims description 16
- 238000000429 assembly Methods 0.000 claims description 14
- 230000000712 assembly Effects 0.000 claims description 14
- 238000013461 design Methods 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 25
- 238000003825 pressing Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 216
- 238000009792 diffusion process Methods 0.000 description 81
- 238000012545 processing Methods 0.000 description 20
- 230000007246 mechanism Effects 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 238000007689 inspection Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007723 transport mechanism Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
Description
本発明の第2の態様によると、第1の態様の積層装置において、更に、チップ集合体の各チップの回路パターンを決定する投影露光装置から、各チップの位置情報を取得するアライメント情報取得手段を備え、制御手段は、アライメント情報取得手段から各チップの位置情報を取得可能とするのが好ましい。
本発明の第3の態様によると、第1の態様の積層装置において、更に、チップの集合体に形成された各チップの位置測定を行うアライメント測定手段を備え、制御手段は、アライメント測定手段から各チップの位置情報を取得可能とするのが好ましい。
本発明の第4の態様によると、第1から第3のいずれかの態様の積層装置において、制御手段は、ステージの基準位置と該ステージに載置されたチップ集合体の基準位置との位置ずれに応じ、積層時におけるステージの位置を決定するのが好ましい。
本発明の第5の態様によると、第4の態様の積層装置において、更に、制御手段が設定する各々のチップ集合体の積層時の位置情報から、互いに積層されるチップ集合体の各々のチップの電極の位置の差を評価し、接合開始の判断を行う接合可否判定手段を具備するのが好ましい。
本発明の第6の態様によると、第4又は第5の態様の積層装置において、更に、積層後のチップ集合体同士の互いの電極の位置関係に応じてチップ集合体分割情報を生成し、チップの集合体を分割するダイシング装置にチップ集合体分割情報を送出する分割情報出力部を具備するのが好ましい。
本発明の第7の態様によると、第1から第6のうちいずれかの態様の積層装置において、複数のステージのうち、少なくとも一方のステージに、複数の加圧力検出手段を具備するのが好ましい。
本発明の第8の態様によると、回路パターン及び電極が形成されたチップが連なった複数のチップ集合体を互いに積層してなる集積回路素子の積層方法は、チップ集合体に形成された各チップの位置情報を取得する位置取得工程と、位置取得工程により得られた各チップの位置情報と、チップ集合体の積層時に加熱される温度で変化する各チップの電極位置に関する情報により、互いに積層されるチップの集合体同士の位置決めを行う位置決め工程と、互いに位置決めされたチップ集合体同士を圧接する接合工程とを有する。
本発明の第9の態様によると、第8の態様の集積回路素子の積層方法において、位置決め工程は、接合工程で載置されるステージのステージ基準位置と該ステージに載置されたチップ集合体に有する基準位置との位置ずれに応じて、互いに積層されるチップ集合体同士の位置決めを行うのが好ましい。
本発明の第10の態様によると、回路パターン及び電極が形成され、複数のチップが連なったチップ集合体を互いに積層する積層装置は、チップ集合体を保持し、それぞれ任意に移動可能な複数のステージと、複数のステージに保持された各チップ集合体のチップの位置情報を取得するチップ位置情報取得手段と、チップ位置情報取得手段により取得した各チップ集合体のチップの位置情報に基づき、チップ集合体を接合する接合手段とを備える。
なお、上記における各手段は、装置あるいは部に置き換えてもよい。
例えば、所定範囲Kは次のようにして設定すればよい。
日本国特許出願2004年第002081号(2004年1月7日出願)
Claims (16)
- 回路パターン及び電極が形成されたチップが連なったチップ集合体を互いに積層する積層装置であって、
前記チップ集合体を載置し、それぞれ任意に移動可能な複数のステージと、
前記複数のステージの各々に載置された前記チップ集合体の、積層時の前記チップの集合体への加熱により変化する各チップの電極位置の予想変化量を、記憶する記憶手段と、
前記記憶手段からの前記各チップの電極位置の予想変化量と、前記チップ集合体に形成された各チップの位置情報とを基に、前記積層時における前記複数のステージの互いの位置を設定し、前記複数のステージの少なくとも一方を制御する制御手段とを有する。 - 請求項1に記載の積層装置は、
更に、前記チップ集合体の各チップの回路パターンを決定する投影露光装置から、前記各チップの位置情報を取得するアライメント情報取得手段を備え、
前記制御手段は、前記アライメント情報取得手段から前記各チップの位置情報を取得可能とする。 - 請求項1に記載の積層装置は、
更に、前記チップの集合体に形成された各チップの位置測定を行うアライメント測定手段を備え、
前記制御手段は、前記アライメント測定手段から前記各チップの位置情報を取得可能とする。 - 請求項1から請求項3のいずれか一項に記載の積層装置において、
前記制御手段は、前記ステージの基準位置と該ステージに載置された前記チップ集合体の基準位置との位置ずれに応じ、前記積層時における前記ステージの位置を決定する。 - 請求項4に記載の積層装置において、
更に、前記制御手段が設定する各々のチップ集合体の積層時の位置情報から、互いに積層される前記チップ集合体の各々のチップの電極の位置の差を評価し、接合開始の判断を行う接合可否判定手段を具備する。 - 請求項4又は請求項5に記載の積層装置において、
更に、積層後の前記チップ集合体同士の互いの電極の位置関係に応じてチップ集合体分割情報を生成し、前記チップの集合体を分割するダイシング装置に前記チップ集合体分割情報を送出する分割情報出力部を具備する。 - 請求項1から請求項6のうちいずれか一項に記載の積層装置において、
複数の前記ステージのうち、少なくとも一方のステージに、複数の加圧力検出手段を具備する。 - 回路パターン及び電極が形成されたチップが連なった複数のチップ集合体を互いに積層してなる集積回路素子の積層方法であって、
前記チップ集合体の積層時に加熱される温度で前記チップ集合体が熱変形するときの予想変化量を予想する予想工程と、
前記チップ集合体に形成された各チップの位置情報を取得する位置取得工程と、
加熱前に、前記位置取得工程により得られた各チップの位置情報と、前記予想変化量とに基づいて、互いに積層される前記チップの集合体同士の位置決めを行う位置決め工程と、
互いに位置決めされた前記チップ集合体同士を加熱して圧接する接合工程とを有する。 - 請求項8に記載の集積回路素子の積層方法において、
前記位置決め工程は、前記接合工程で載置されるステージのステージ基準位置と該ステージに載置された前記チップ集合体に有する基準位置との位置ずれに応じて、互いに積層される前記チップ集合体同士の位置決めを行う。 - 回路パターンおよび電極が形成された二つの基板を互いに積層する積層装置であって、
前記二つの基板のうち一方の前記基板を保持する第一のステージと、
他方の前記基板を保持し、前記第一のステージに相対的に移動する第二のステージと、
前記二つの基板を加熱する加熱部と、
前記二つの基板のそれぞれのアライメントマークの位置情報を取得する位置情報取得手段と、
前記二つの基板の積層時に加熱される温度で前記二つの基板が熱変形するときの予想変化量と、加熱前の前記二つの基板のそれぞれの前記位置情報とに基づいて、前記第一のステージ及び前記第二のステージの少なくとも一方を制御する制御手段とを備える積層装置。 - 前記位置情報取得手段は、前記二つの基板のそれぞれに形成された3つ以上のアラインメントマークを検出することにより取得した前記3つ以上のアライメントマークの位置情報と、前記アライメントマークの配列位置を決めている設計データとを比較することにより、前記二つの基板のそれぞれの位置情報を取得する請求項10に記載の積層装置。
- 前記二つの各基板はいずれも、複数のチップが連なったチップ集合体であることを特徴とする請求項10または11に記載の積層装置。
- 前記二つの前記基板の少なくとも一方がチップであることを特徴とする請求項10から12のいずれか一項に記載の積層装置。
- 前記制御手段は、他の基板を加熱して前記他の基板に設けられたアライメントマークを検出することにより、前記二つの基板の加熱前に前記予想変化量を取得する請求項10から13のいずれか一項に記載の積層装置。
- 回路パターンおよび電極が形成された二つの基板を互いに積層する積層方法であって、
前記二つの基板のそれぞれのアライメントマークの位置情報を取得する位置情報取得工程と、
前記二つの基板の積層時に加熱される温度で前記二つの基板が熱変形するときの予想変化量と、加熱前の前記二つの基板のそれぞれの前記位置情報とに基づいて、前記二つの基板同士の位置決めを行う位置決め工程と、
前記位置決め工程で互いに位置決めされた前記二つの基板を互いに加熱して接合する接合工程とを含む積層方法。 - 他の基板を加熱して前記他の基板に設けられたアライメントマークを検出することにより、前記二つの基板の加熱前に前記予想変化量を取得する予想工程をさらに備える請求項15に記載の積層方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005516890A JP4935074B2 (ja) | 2004-01-07 | 2005-01-07 | 積層装置及び集積回路素子の積層方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002081 | 2004-01-07 | ||
JP2004002081 | 2004-01-07 | ||
PCT/JP2005/000101 WO2005067046A1 (ja) | 2004-01-07 | 2005-01-07 | 積層装置及び集積回路素子の積層方法 |
JP2005516890A JP4935074B2 (ja) | 2004-01-07 | 2005-01-07 | 積層装置及び集積回路素子の積層方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035334A Division JP5434658B2 (ja) | 2004-01-07 | 2010-02-19 | 積層装置および積層方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005067046A1 JPWO2005067046A1 (ja) | 2007-07-26 |
JP4935074B2 true JP4935074B2 (ja) | 2012-05-23 |
Family
ID=34747012
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005516890A Active JP4935074B2 (ja) | 2004-01-07 | 2005-01-07 | 積層装置及び集積回路素子の積層方法 |
JP2010035334A Active JP5434658B2 (ja) | 2004-01-07 | 2010-02-19 | 積層装置および積層方法 |
JP2013211100A Active JP5720754B2 (ja) | 2004-01-07 | 2013-10-08 | 積層装置および積層方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035334A Active JP5434658B2 (ja) | 2004-01-07 | 2010-02-19 | 積層装置および積層方法 |
JP2013211100A Active JP5720754B2 (ja) | 2004-01-07 | 2013-10-08 | 積層装置および積層方法 |
Country Status (5)
Country | Link |
---|---|
US (5) | US7427517B2 (ja) |
EP (3) | EP2221865B1 (ja) |
JP (3) | JP4935074B2 (ja) |
KR (4) | KR101359514B1 (ja) |
WO (1) | WO2005067046A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104077376A (zh) * | 2014-06-24 | 2014-10-01 | 长春光华微电子设备工程中心有限公司 | 全自动铝丝压焊机压焊目标识别定位方法及*** |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101359514B1 (ko) * | 2004-01-07 | 2014-02-10 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
JP4825029B2 (ja) | 2006-03-17 | 2011-11-30 | 富士通セミコンダクター株式会社 | ボンディング装置及びボンディング方法 |
US7732320B2 (en) * | 2007-02-05 | 2010-06-08 | Suss Microtec Ag | Apparatus and method for semiconductor wafer bumping via injection molded solder |
JP5309464B2 (ja) * | 2007-04-10 | 2013-10-09 | 株式会社ニコン | 形状・位置確認用センサおよび形状・位置確認方法 |
TWI478271B (zh) | 2007-08-10 | 2015-03-21 | 尼康股份有限公司 | Substrate bonding device and substrate bonding method |
TWI478272B (zh) * | 2007-08-15 | 2015-03-21 | 尼康股份有限公司 | A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method |
WO2009133682A1 (ja) * | 2008-04-30 | 2009-11-05 | 株式会社ニコン | 評価方法および評価装置 |
JP2011029458A (ja) * | 2009-07-27 | 2011-02-10 | Nikon Corp | 積層型半導体素子の製造方法、及び積層型半導体素子の製造装置 |
JP5798721B2 (ja) * | 2010-04-07 | 2015-10-21 | 株式会社ニコン | 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法 |
DE102010048043A1 (de) * | 2010-10-15 | 2012-04-19 | Ev Group Gmbh | Vorrichtung und Verfahren zur Prozessierung von Wafern |
KR101739752B1 (ko) * | 2010-11-05 | 2017-05-26 | 삼성전자 주식회사 | 와이어 본딩 장치 및 이를 이용한 와이어 본딩 방법 |
JP5707950B2 (ja) * | 2011-01-13 | 2015-04-30 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
KR20140139044A (ko) * | 2012-03-28 | 2014-12-04 | 가부시키가이샤 니콘 | 기판 접합 장치 및 기판 접합 방법 |
JP6047723B2 (ja) * | 2012-07-12 | 2016-12-21 | 株式会社新川 | ダイボンダおよびボンディングツールと半導体ダイとの相対位置の検出方法 |
JP5464250B2 (ja) * | 2012-10-02 | 2014-04-09 | 株式会社ニコン | 積層半導体素子製造方法および積層半導体素子製造装置 |
JP6098148B2 (ja) * | 2012-12-11 | 2017-03-22 | 株式会社ニコン | アライメント装置、貼り合わせ装置および位置合わせ方法 |
JP6037876B2 (ja) * | 2013-02-12 | 2016-12-07 | 東芝情報システム株式会社 | 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 |
JP2014060429A (ja) * | 2013-11-13 | 2014-04-03 | Nikon Corp | ウェハ貼り合わせ装置、ウェハ貼り合わせ方法 |
DE102014204722A1 (de) * | 2014-03-14 | 2015-09-17 | Robert Bosch Gmbh | Elektronisches Modul sowie Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls |
KR102200008B1 (ko) | 2014-08-01 | 2021-01-08 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
US10587858B2 (en) * | 2016-03-14 | 2020-03-10 | Symbol Technologies, Llc | Device and method of dimensioning using digital images and depth data |
KR102353875B1 (ko) * | 2016-05-20 | 2022-01-21 | 더 보드 오브 리젠츠 오브 더 유니버시티 오브 텍사스 시스템 | 잉크제트 좌표계에 대한 기판 좌표계의 정밀 정렬 |
JP6973612B2 (ja) * | 2016-08-29 | 2021-12-01 | 株式会社ニコン | 積層装置、薄化装置、露光装置、制御装置、プログラム、積層体の製造方法、及び装置 |
JP6805640B2 (ja) * | 2016-08-29 | 2020-12-23 | 株式会社ニコン | 積層装置、薄化装置、露光装置制御装置、プログラム及び積層体の製造方法 |
TW201944458A (zh) * | 2018-04-12 | 2019-11-16 | 日商尼康股份有限公司 | 位置對準方法及位置對準裝置 |
JP6935112B2 (ja) * | 2018-07-19 | 2021-09-15 | ボンドテック株式会社 | 基板接合装置 |
KR102169438B1 (ko) * | 2018-09-14 | 2020-10-26 | 에이피시스템 주식회사 | 합착 장치 및 합착 방법 |
US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6144429A (ja) * | 1984-08-09 | 1986-03-04 | Nippon Kogaku Kk <Nikon> | 位置合わせ方法、及び位置合せ装置 |
JPH0476946A (ja) * | 1990-07-19 | 1992-03-11 | Fujitsu Ltd | ウエーハ集積回路装置 |
JP2001298146A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 多層配線基体の製造方法および多層配線基体 |
JP2003100943A (ja) * | 2001-09-26 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法及びその半導体装置 |
JP2003317097A (ja) * | 2002-04-19 | 2003-11-07 | Juki Corp | マーク認識方法および装置 |
JP2005026346A (ja) * | 2003-06-30 | 2005-01-27 | Nikon Corp | 半導体チップの積層方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612082A (en) | 1982-12-02 | 1986-09-16 | Texas Instruments Incorporated | Arsenic cell stabilization valve for gallium arsenide in-situ compounding |
JPS614429A (ja) | 1984-06-14 | 1986-01-10 | Nippon Denso Co Ltd | 回転電機のフイ−ルドコイルの渡り線保持方法 |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPH0669017B2 (ja) | 1985-10-08 | 1994-08-31 | 株式会社ニコン | 位置合わせ方法 |
US4780617A (en) * | 1984-08-09 | 1988-10-25 | Nippon Kogaku K.K. | Method for successive alignment of chip patterns on a substrate |
JPH0398719A (ja) | 1989-09-13 | 1991-04-24 | Hitachi Ltd | 対象物が変形する場合での位置ずれ補正方法と生産システム |
JPH0472608A (ja) * | 1990-05-18 | 1992-03-06 | Toshiba Corp | 化合物半導体ウェハの製造方法および製造装置 |
JP3132029B2 (ja) * | 1991-03-18 | 2001-02-05 | ソニー株式会社 | ウエハ貼り合わせ装置 |
US5270261A (en) | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
JPH05217973A (ja) * | 1992-02-06 | 1993-08-27 | Nippon Steel Corp | 半導体基板貼付装置 |
JPH05302809A (ja) | 1992-04-28 | 1993-11-16 | Nikon Corp | 2波長干渉測長装置 |
US5236118A (en) * | 1992-05-12 | 1993-08-17 | The Regents Of The University Of California | Aligned wafer bonding |
EP0571948B1 (en) | 1992-05-29 | 2000-02-09 | Texas Instruments Incorporated | Donor doped perovskites for thin film dielectrics |
DE4219774C1 (de) * | 1992-06-17 | 1994-01-27 | Mannesmann Kienzle Gmbh | Verfahren und Vorrichtung zum Stapeln von Substraten, die durch Bonden miteinander zu verbinden sind |
JPH06144429A (ja) | 1992-11-10 | 1994-05-24 | Murata Mach Ltd | ボックスの蓋開閉装置 |
JPH0714982A (ja) | 1993-06-21 | 1995-01-17 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
KR0108386Y1 (ko) * | 1993-12-04 | 1997-10-21 | 김광호 | 웨이퍼 본딩 장치 |
US5351876A (en) * | 1994-01-04 | 1994-10-04 | Texas Instruments Incorporated | Apparatus and method for flip-clip bonding |
US5595522A (en) * | 1994-01-04 | 1997-01-21 | Texas Instruments Incorporated | Semiconductor wafer edge polishing system and method |
US6104486A (en) * | 1995-12-28 | 2000-08-15 | Fujitsu Limited | Fabrication process of a semiconductor device using ellipsometry |
KR100400762B1 (ko) * | 1996-08-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 웨이퍼의 다이본딩방법 |
KR19980051839A (ko) | 1996-12-24 | 1998-09-25 | 김영귀 | 차량의 프런트 에어덕트 설치구조 |
KR19990051382A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 웨이퍼 본딩 머신 |
TW412817B (en) * | 1998-06-19 | 2000-11-21 | Matsushita Electric Ind Co Ltd | A bump bonding apparatus and method |
JP2000049180A (ja) * | 1998-07-28 | 2000-02-18 | Hitachi Ltd | 電子部品及び回路モジュールの製造方法、バンプ形成方法、並びに、平坦化チャック |
JP2000294724A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
JP3798597B2 (ja) | 1999-11-30 | 2006-07-19 | 富士通株式会社 | 半導体装置 |
JP4414535B2 (ja) * | 2000-01-13 | 2010-02-10 | 進 野田 | 半導体装置の製造方法 |
JP2001210783A (ja) * | 2000-01-27 | 2001-08-03 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001257143A (ja) * | 2000-03-09 | 2001-09-21 | Nikon Corp | ステージ装置及び露光装置、並びにデバイス製造方法 |
JP3991300B2 (ja) * | 2000-04-28 | 2007-10-17 | 株式会社Sumco | 張り合わせ誘電体分離ウェーハの製造方法 |
JP4311862B2 (ja) | 2000-05-29 | 2009-08-12 | 東レエンジニアリング株式会社 | チップ実装方法 |
JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
US6640423B1 (en) * | 2000-07-18 | 2003-11-04 | Endwave Corporation | Apparatus and method for the placement and bonding of a die on a substrate |
JP2002100727A (ja) * | 2000-09-12 | 2002-04-05 | Nokia Mobile Phones Ltd | 半導体装置および電子装置 |
JP4618859B2 (ja) * | 2000-10-10 | 2011-01-26 | 東レエンジニアリング株式会社 | 積層ウエハーのアライメント方法 |
JP4206635B2 (ja) * | 2000-11-14 | 2009-01-14 | 株式会社デンソー | 半導体装置の製造方法 |
US6779055B2 (en) | 2001-06-20 | 2004-08-17 | Freescale Semiconductor, Inc. | First-in, first-out memory system having both simultaneous and alternating data access and method thereof |
JP2003249620A (ja) * | 2002-02-22 | 2003-09-05 | Toray Eng Co Ltd | 半導体の接合方法およびその方法により作成された積層半導体 |
US6762072B2 (en) * | 2002-03-06 | 2004-07-13 | Robert Bosch Gmbh | SI wafer-cap wafer bonding method using local laser energy, device produced by the method, and system used in the method |
US7416010B2 (en) * | 2002-03-08 | 2008-08-26 | Lg Display Co., Ltd. | Bonding apparatus and system for fabricating liquid crystal display device |
US7040525B2 (en) * | 2002-03-20 | 2006-05-09 | Lg.Philips Lcd Co., Ltd. | Stage structure in bonding machine and method for controlling the same |
JP2004002081A (ja) | 2002-05-30 | 2004-01-08 | Namiki Precision Jewel Co Ltd | パターニングサファイヤ基板 |
JP3927158B2 (ja) * | 2002-07-11 | 2007-06-06 | エーエスエムエル ネザーランズ ビー.ブイ. | 基板ホルダおよびデバイス製造方法 |
US6788991B2 (en) * | 2002-10-09 | 2004-09-07 | Asm International N.V. | Devices and methods for detecting orientation and shape of an object |
US20050098473A1 (en) * | 2003-11-10 | 2005-05-12 | 3M Innovative Properties Company | Container for containing semiconductor wafers |
KR101359514B1 (ko) * | 2004-01-07 | 2014-02-10 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
-
2005
- 2005-01-07 KR KR1020127027485A patent/KR101359514B1/ko active IP Right Grant
- 2005-01-07 WO PCT/JP2005/000101 patent/WO2005067046A1/ja active Application Filing
- 2005-01-07 KR KR1020067013494A patent/KR101137064B1/ko active IP Right Grant
- 2005-01-07 JP JP2005516890A patent/JP4935074B2/ja active Active
- 2005-01-07 KR KR1020137017690A patent/KR101389249B1/ko active IP Right Grant
- 2005-01-07 EP EP10165357.4A patent/EP2221865B1/en active Active
- 2005-01-07 EP EP05703367.2A patent/EP1710835B1/en active Active
- 2005-01-07 EP EP10165359.0A patent/EP2221866B1/en active Active
- 2005-01-07 KR KR1020097026912A patent/KR101256711B1/ko active IP Right Grant
-
2006
- 2006-07-06 US US11/481,250 patent/US7427517B2/en active Active
-
2008
- 2008-08-22 US US12/230,095 patent/US8129201B2/en active Active
-
2010
- 2010-02-19 JP JP2010035334A patent/JP5434658B2/ja active Active
-
2012
- 2012-01-26 US US13/359,155 patent/US8440472B2/en active Active
-
2013
- 2013-04-15 US US13/862,661 patent/US8735180B2/en active Active
- 2013-05-01 US US13/874,777 patent/US9105675B2/en active Active
- 2013-10-08 JP JP2013211100A patent/JP5720754B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6144429A (ja) * | 1984-08-09 | 1986-03-04 | Nippon Kogaku Kk <Nikon> | 位置合わせ方法、及び位置合せ装置 |
JPH0476946A (ja) * | 1990-07-19 | 1992-03-11 | Fujitsu Ltd | ウエーハ集積回路装置 |
JP2001298146A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 多層配線基体の製造方法および多層配線基体 |
JP2003100943A (ja) * | 2001-09-26 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法及びその半導体装置 |
JP2003317097A (ja) * | 2002-04-19 | 2003-11-07 | Juki Corp | マーク認識方法および装置 |
JP2005026346A (ja) * | 2003-06-30 | 2005-01-27 | Nikon Corp | 半導体チップの積層方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104077376A (zh) * | 2014-06-24 | 2014-10-01 | 长春光华微电子设备工程中心有限公司 | 全自动铝丝压焊机压焊目标识别定位方法及*** |
CN104077376B (zh) * | 2014-06-24 | 2017-04-12 | 长春光华微电子设备工程中心有限公司 | 全自动铝丝压焊机压焊目标识别定位方法及*** |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935074B2 (ja) | 積層装置及び集積回路素子の積層方法 | |
US10037968B2 (en) | Alignment systems and wafer bonding systems and methods | |
JP5611371B2 (ja) | 位置合わせ誤差を確定する機器、装置、及び方法 | |
JP5729440B2 (ja) | 基板接合方法および基板接合装置 | |
JP2004265942A (ja) | プローブピンのゼロ点検出方法及びプローブ装置 | |
Fisher et al. | Face to face hybrid wafer bonding for fine pitch applications | |
US7262617B2 (en) | Method for testing integrated circuit, and wafer | |
KR20240016197A (ko) | 접합장치, 접합방법, 추정방법, 및 물품의 제조방법 | |
TW200411802A (en) | The method for testing wafer | |
JP2009111060A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091002 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |