JP2004361424A - 素子基板、発光装置及び発光装置の駆動方法 - Google Patents

素子基板、発光装置及び発光装置の駆動方法 Download PDF

Info

Publication number
JP2004361424A
JP2004361424A JP2003139590A JP2003139590A JP2004361424A JP 2004361424 A JP2004361424 A JP 2004361424A JP 2003139590 A JP2003139590 A JP 2003139590A JP 2003139590 A JP2003139590 A JP 2003139590A JP 2004361424 A JP2004361424 A JP 2004361424A
Authority
JP
Japan
Prior art keywords
transistor
light
transistors
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003139590A
Other languages
English (en)
Other versions
JP2004361424A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Masayuki Sakakura
真之 坂倉
Mitsuaki Osame
光明 納
Takashi Hamada
崇 浜田
Tamae Takano
圭恵 高野
Masaru Yamazaki
優 山崎
Aya Anzai
彩 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003139590A priority Critical patent/JP2004361424A/ja
Priority to US10/803,190 priority patent/US7843408B2/en
Publication of JP2004361424A publication Critical patent/JP2004361424A/ja
Publication of JP2004361424A5 publication Critical patent/JP2004361424A5/ja
Priority to US12/915,086 priority patent/US8242988B2/en
Priority to US13/570,478 priority patent/US8570256B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】ＴＦＴの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置、発光装置の駆動方法及び素子基板の提案を課題とする。
【解決手段】発光素子と、発光素子に供給される電流を制御する第１及び第２のトランジスタとを画素に有する発光装置であって、第１のトランジスタはノーマリーオンであり、第２のトランジスタはノーマリーオフであり、第１のトランジスタはそのチャネル長がチャネル幅より長く、第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、第１及び第２のトランジスタはゲート電極が互いに接続されており、第１及び第２のトランジスタは極性が同じであり、発光素子、第１のトランジスタ及び第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置及び該発光装置の駆動方法に関する。
【０００２】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
【０００３】
なお発光装置とは、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【０００４】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０００５】
次に、一般的な発光装置の画素の構成とその駆動について簡単に説明する。図１０に示した画素は、ＴＦＴ８０、８１と、容量素子８２と、発光素子８３とを有している。ＴＦＴ８０は、ゲートが走査線８５に接続されており、ソースとドレインが一方は信号線８４に、もう一方はＴＦＴ８１のゲートに接続されている。ＴＦＴ８１は、ソースが端子８６に接続されており、ドレインが発光素子８３の陽極に接続されている。発光素子８３の陰極は端子８７に接続されている。容量素子８２はＴＦＴ８１のゲートとソース間の電圧を保持するように設けられている。また、端子８６、８７には、電源からそれぞれ所定の電圧が印加されており、互いに電圧差を有している。なお本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【０００６】
走査線８５の電圧によりＴＦＴ８０がオンになると、信号線８４に入力されたビデオ信号の電圧がＴＦＴ８１のゲートに入力される。この入力されたビデオ信号の電圧に従って、ＴＦＴ８１のゲート電圧（ゲートとソース間の電圧差）が定まる。そして、該ゲート電圧によって流れるＴＦＴ８１のドレイン電流は、発光素子８３に供給され、発光素子８３は供給された電流によって発光する。
【０００７】
【発明が解決しようとする課題】
ところで、ポリシリコンで形成されたＴＦＴは、アモルファスシリコンで形成されたＴＦＴよりも電界効果移動度が高く、オン電流が大きいので、発光装置のトランジスタとしてより適している。しかし、ポリシリコンを用いてＴＦＴを形成しても、その電気的特性は所詮単結晶シリコン基板に形成されるＭＯＳトランジスタの特性に匹敵するものではない。例えば、電界効果移動度は単結晶シリコンの１／１０以下である。また、ポリシリコンを用いたＴＦＴは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。
【０００８】
図１０に示した画素において、ＴＦＴ８１の閾値電圧が画素毎にばらつくと、ビデオ信号の電圧が同じであってもＴＦＴ８１のドレイン電流の大きさが画素間で異なり、結果的に発光素子８３の輝度がばらついてしまうという問題があった。
【０００９】
さらに、電界発光材料の劣化による発光素子の輝度の低下は、発光装置を実用化する上で重大な問題となっている。たとえ発光素子に供給する電流が一定であっても、電界発光材料が劣化すると輝度は低くなる。そしてその劣化の度合いは、発光時間する時間や流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じるという問題があった。
【００１０】
本発明は上述した問題に鑑み、ＴＦＴの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置、発光装置の駆動方法及び素子基板の提案を課題とする。
【００１１】
【課題を解決するための手段】
本発明では、発光素子に電流を供給するためのトランジスタ（駆動用トランジスタ）に加え、スイッチング素子として機能するトランジスタ（電流制御用トランジスタ）を駆動用トランジスタに直列に接続する。駆動用トランジスタと電流制御用トランジスタは共に同じ極性とし、なおかつゲート電極を互いに接続する。そして本発明では、駆動用トランジスタのチャネル長Ｌとチャネル幅Ｗの比Ｌ／Ｗを、電流制御用トランジスタのＬ／Ｗよりも大きくし、駆動用トランジスタを飽和領域で、電流制御用トランジスタを線形領域で動作させる。具体的に駆動用トランジスタでは、ＬをＷより大きくし、より望ましくは５／１以上とする。また電流制御用トランジスタでは、ＬがＷと同じかそれより短くなるようにする。
【００１２】
さらに本発明では、駆動用トランジスタと電流制御用トランジスタの極性がｐ型の場合、駆動用トランジスタの方が電流制御用トランジスタよりも閾値電圧Ｖｔｈが高くなるようにする。逆に、駆動用トランジスタと電流制御用トランジスタの極性がｎ型の場合、駆動用トランジスタの方が電流制御用トランジスタよりも閾値電圧Ｖｔｈが低くするなるようにする。閾値電圧の制御は、導電型を付与する不純物のチャネル形成領域へのドーズ量等を調整することで、行なうことができる。電流制御用トランジスタは必ずノーマリーオフとし、駆動用トランジスタはノーマリーオフであっても良いが、より望ましくはノーマリーオンとする。
【００１３】
図１（Ａ）に、本発明の画素の一部を回路図で示す。１０１は駆動用トランジスタ、１０２は電流制御用トランジスタ、１０３は発光素子である。図１（Ａ）では駆動用トランジスタ１０１と電流制御用トランジスタ１０２が共にｐ型である場合を示しているが、ｎ型であっても良い。駆動用トランジスタ１０１、電流制御用トランジスタ１０２及び発光素子１０３は直列に接続されており、２つのトランジスタ１０１、１０２のドレイン電流Ｉｄが発光素子１０３に供給されるような構成を有している。そして駆動用トランジスタ１０１と電流制御用トランジスタ１０２は、互いにそのゲート電極が接続されており、端子１０６に与えられる電位が、共に駆動用トランジスタ１０１と電流制御用トランジスタ１０２のゲート電極に与えられる。
【００１４】
そして、駆動用トランジスタ１０１のソース（Ｓ）と発光素子１０５の陰極間には電圧Ｖｄｄが印加されている。駆動用トランジスタ１０１、電流制御用トランジスタ１０２及び発光素子１０３は全て直列に接続されているため、駆動用トランジスタ１０１のドレイン電圧Ｖｄｓ１と、電流制御用トランジスタ１０２のドレイン電圧Ｖｄｓ２と、発光素子１０３の陽極と陰極間の電圧Ｖｅｌの和が、電圧Ｖｄｄに相当する。
【００１５】
なお、図１（Ａ）では、駆動用トランジスタ１０１と発光素子１０３との間に電流制御用トランジスタ１０２が設けられているが、本発明はこの構成に限定されない。電流制御用トランジスタ１０２は、駆動用トランジスタ１０１のドレイン電流が発光素子１０３に供給されるのを制御することができるように、接続されていれば良い。
【００１６】
図１（Ｂ）に、図１（Ａ）で示した駆動用トランジスタ１０１、電流制御用トランジスタ１０２及び発光素子１０３の電圧電流特性を示す。なお図１（Ｂ）に示す電圧電流特性のグラフは、駆動用トランジスタ１０１のドレイン電圧Ｖｄｓ１に対するドレイン電流Ｉｄのグラフ１１０と、電流制御用トランジスタ１０２のドレイン電圧Ｖｄｓ２に対するドレイン電流Ｉｄのグラフ１１１と、電圧Ｖｅｌに対する発光素子１０３に流れる電流のグラフ１１２を示している。
【００１７】
駆動用トランジスタ１０１、電流制御用トランジスタ１０２及び発光素子１０３は直列に接続されているので、各素子を流れる電流の値Ｉｄは同じ高さになる。また駆動用トランジスタ１０１は飽和領域において、電流制御用トランジスタ１０２は線形領域において動作しているので、グラフ１１０とグラフ１１２の交点（動作点）ｎ１におけるドレイン電流Ｉｄ１の方が、グラフ１１１とグラフ１１２の交点（動作点）ｎ２におけるドレイン電流Ｉｄ２よりも低い。よって各素子に流れる電流はＩｄ１となるため、駆動用トランジスタ１０１と発光素子１０３は動作点ｎ１において動作し、電流制御用トランジスタ１０２も、そのドレイン電流がＩｄ１となるように動作する。
【００１８】
このとき、Ｖｅｌは、陰極の電位と動作点の電位との間の電圧になる。またＶｄｓ１＋Ｖｄｓ２は、端子１０６の電位と動作点の電位との間の電圧になる。そして電流制御用トランジスタ１０２は線形領域で動作しているので、｜Ｖｄｓ２｜は｜Ｖｅｌ｜や｜Ｖｄｓ１｜に比べて著しく小さい。従って、Ｖｄｄ≒Ｖｅｌ＋Ｖｄｓ１であると言える。また動作点ｎ１が飽和領域にある場合、駆動用トランジスタ１０１のドレイン電流Ｉｄ１は、以下の式１に従う。なお式１において、β＝μＣ０Ｗ／Ｌであり、μは移動度、Ｃ０は単位面積あたりのゲート容量、Ｗ／Ｌはチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比である。
【００１９】
【式１】
Ｉｄ１＝β（Ｖｇｓ−Ｖｔｈ）２／２
【００２０】
式１から、飽和領域において電流Ｉｄ１はＶｄｓ１によって変化せず、Ｖｇｓのみによって定まることがわかる。従って、電圧Ｖｄｄが固定の値だとすると、発光素子の劣化によってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、式１に従ってドレイン電流Ｉｄの値は一定に保たれる。よって発光素子の輝度と電流は比例の関係にあるので、発光素子が劣化しても輝度の低下を抑えることができる。
【００２１】
ちなみに、駆動用トランジスタ１０１と電流制御用トランジスタ１０２を共に線形領域で動作させる場合は、ドレイン電圧Ｖｄｓ１とＶｄｓ２の和に対してＶｅｌが著しく高く、Ｖｅｌ＞＞Ｖｄｓ１＋Ｖｄｓ２となるのでＶｄｄ≒Ｖｅｌと言える。よって、発光素子が劣化してもＶｅｌはほぼ固定されていることになるので、輝度の低下が抑えられない。従って、駆動用トランジスタ１０１を飽和領域で動作させることによって、発光素子の劣化に伴う輝度の低下を抑えるという、線形領域における動作では得られない効果が得られると言える。
【００２２】
しかし飽和領域は線形領域に比べて｜Ｖｔｈ｜に対する｜Ｖｇｓ｜の比が小さいため、式１からわかるように閾値電圧Ｖｔｈのばらつきによって、発光素子に流れる電流が左右されやすいという問題がある。本発明では、閾値電圧の制御により、同じ高さのゲート電圧が与えられていても、ゲートオーバードライブ電圧（ゲート電圧Ｖｇｓ−閾値電圧Ｖｔｈ）の絶対値を、駆動用トランジスタ１０１よりも電流制御用トランジスタ１０２の方が大きくなるようにすることができる。具体的にゲートオーバードライブ電圧は、駆動用トランジスタ１０１がｐ型の場合は負の値、ｎ型の場合は正の値を有する。従って、飽和領域内のうち、Ｖｇｓに対するオン電流の線形性がより高い領域に動作点を設定することができるので、ノーマリーオフの場合に比べて、閾値電圧やサブスレッショルド係数、移動度などがばらついても、オン電流のばらつきを抑えることができる。
【００２３】
さらに本発明では、Ｌ／Ｗを大きくすることによって飽和領域の線形性を高めることができるので、閾値電圧やサブスレッショルド係数、移動度などのばらつきに起因するオン電流のばらつきを、より抑えることができる。そしてノーマリーオフの場合よりゲートオーバードライブ電圧が高いので、ゲート電圧の高さが同じでもより高いオン電流を得ることができ、Ｌ／Ｗを大きくすることによってオン電流が低くなるのを補うことができる。
【００２４】
【発明の実施の形態】
（実施の形態１）
図２に、本発明の発光装置が有する画素の一実施形態を示す。図２に示す画素は、発光素子２０４と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）２０１と、発光素子への電流の供給を制御する２つのトランジスタ２０２、２０３とを有している。本実施の形態では、トランジスタ２０２が駆動用トランジスタ、トランジスタ２０３が電流制御用トランジスタに相当する。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子２０５を画素に設けても良い。
【００２５】
スイッチング用トランジスタ２０１は、ｎチャネル型であっても、ｐ型であってもどちらでも良い。駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は同じ極性を有する。本実施の形態では共にｐ型を有しているが、ｎ型であってもよい。そして駆動用トランジスタ２０２の閾値電圧が、電流制御用トランジスタ２０３の閾値電圧よりも高くなるように設定する。より望ましくは、駆動用トランジスタ２０２がノーマリーオンとなるようにする。さらに本発明では、駆動用トランジスタ２０２のＬ／Ｗを、電流制御用トランジスタ２０３のＬ／Ｗよりも大きくし、駆動用トランジスタ２０２を飽和領域で、電流制御用トランジスタ２０３を線形領域で動作させる。具体的に駆動用トランジスタ２０２では、ＬをＷより大きくし、より望ましくは５／１以上とする。また電流制御用トランジスタ２０３では、ＬがＷと同じかそれより短くなるようにする。
【００２６】
そしてスイッチング用トランジスタ２０１のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のゲートに接続されている。駆動用トランジスタ２０２と電流制御用トランジスタ２０３は直列に接続されている。そして駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のドレイン電流として発光素子２０４に供給されるように、電源線Ｖｉ、発光素子２０４と接続されている。本実施の形態では電流制御用トランジスタ２０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２０２のドレインが発光素子２０４の画素電極に接続される。
【００２７】
発光素子２０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用トランジスタ２０２または電流制御用トランジスタ２０３と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ２０２または電流制御用トランジスタ２０３と接続している場合、陰極が画素電極、陽極が対向電極となる。発光素子２０４の対向電極と、電源線Ｖｉのそれぞれには、発光素子２０４に順バイアス方向の電流が供給されるように、電源から電圧が与えられている。
【００２８】
容量素子２０５が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のゲートに接続されている。容量素子２０５はスイッチング用トランジスタ２０１が非選択状態（オフ状態）にある時、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のゲート電圧を保持するために設けられている。なお図２では容量素子２０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子２０５を設けない構成にしても良い。
【００２９】
駆動用トランジスタ２０２のソースまたはドレインが発光素子２０４の陽極と接続されている場合、駆動用トランジスタ２０２はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ２０２のソースまたはドレインが発光素子２０４の陰極と接続されている場合、駆動用トランジスタ２０２はｎチャネル型トランジスタであることが望ましい。
【００３０】
次に、図２に示した画素の駆動方法について説明する。図２に示した画素の動作は、書き込み期間と保持期間の２つの期間に分けて説明することができる。まず書き込み期間において走査線Ｇｊが選択されると、走査線Ｇｊにゲートが接続されているスイッチング用トランジスタ２０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ２０１を介して駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のゲートに入力される。図３（Ａ）に、ビデオ信号によって駆動用トランジスタ２０２及び電流制御用トランジスタ２０３がオンの場合の動作を、図３（Ｂ）に、電流制御用トランジスタ２０３がオフの場合の動作を示す。なお、図３（Ａ）〜図３（Ｄ）では動作を分かり易くするために、スイッチング素子として用いるスイッチング用トランジスタ２０１と電流制御用トランジスタ２０３をスイッチとして示す。
【００３１】
図３（Ａ）に示すように、ビデオ信号によって、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３がオンになる場合は、電源線Ｖｉを介して電流が発光素子２０４に供給される。このとき電流制御用トランジスタ２０３は線形領域で動作しているため、発光素子２０４に流れる電流は、飽和領域で動作する駆動用トランジスタ２０２と発光素子２０４の電圧電流特性によって決まる。そして発光素子２０４は、供給される電流に見合った高さの輝度で発光する。
【００３２】
また図３（Ｂ）に示すように、ビデオ信号によって電流制御用トランジスタ２０３がオフになる場合は、発光素子の電流の供給は行なわれず、発光素子２０４は発光しない。なお本発明では、駆動用トランジスタ２０２がノーマリーオンであっても、電流制御用トランジスタ２０３がノーマリーオフなので、発光素子２０４に電流が供給されないように制御することができる。
【００３３】
保持期間では、走査線Ｇｊの電位を制御することでスイッチング用トランジスタ２０１をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。図３（Ｃ）は、図３（Ａ）に示したように書き込み期間において駆動用トランジスタ２０２及び電流制御用トランジスタ２０３をオンにした場合の、保持期間の動作を示している。ビデオ信号の電位は容量素子２０５によって保持されているので、発光素子２０４への電流の供給は維持されている。また図３（Ｄ）は、図３（Ｂ）に示したように書き込み期間において電流制御用トランジスタ２０３をオフにした場合の、保持期間の動作を示している。ビデオ信号の電位は容量素子２０５によって保持されているので、書き込み期間と同様に、発光素子２０４への電流の供給は行なわれていない。
【００３４】
なお本実施の形態で示した画素は、ビデオ信号がデジタルであってもアナログであってもよい。デジタルの場合は、１フレーム期間を複数の期間（サブフレーム期間）に分割し、各期間における発光の有無をビデオ信号で制御することで、階調を表現することができる。またアナログの場合、ビデオ信号の電位により駆動用トランジスタのオン電流を制御することで、階調を表現することができる。
【００３５】
上記構成によって、トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【００３６】
（実施の形態２）
本実施の形態では、本発明の発光装置が有する画素の、図２とは異なる形態について説明する。
【００３７】
図４（Ａ）に示す画素は、発光素子４０４と、スイッチング用トランジスタ４０１と、駆動用トランジスタ４０２と、電流制御用トランジスタ４０３と、書き込まれたビデオ信号の電位を消去するためのトランジスタ（消去用トランジスタ）４０６とを有している。スイッチング用トランジスタ４０１と消去用トランジスタ４０６は、ｎチャネル型であっても、ｐ型であってもどちらでも良い。上記素子に加えて容量素子４０５を画素に設けても良い。駆動用トランジスタ４０２及び電流制御用トランジスタ４０３は同じ極性を有する。本実施の形態では共にｐ型を有しているが、ｎ型であってもよい。そして駆動用トランジスタ４０２と電流制御用トランジスタ４０３の閾値電圧、Ｌ／Ｗの値及び動作領域に付いては、実施の形態１の場合と同様に設定すれば良い。
【００３８】
スイッチング用トランジスタ４０１のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ４０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用トランジスタ４０２及び電流制御用トランジスタ４０３のゲートに接続されている。また消去用トランジスタ４０６のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ４０２及び電流制御用トランジスタ４０３のゲートに接続されている。駆動用トランジスタ４０２と電流制御用トランジスタ４０３は直列に接続されている。そして駆動用トランジスタ４０２及び電流制御用トランジスタ４０３は、電源線Ｖｉから供給される電流が、駆動用トランジスタ４０２及び電流制御用トランジスタ４０３のドレイン電流として発光素子４０４に供給されるように、電源線Ｖｉ、発光素子４０４と接続されている。図４（Ａ）では電流制御用トランジスタ４０３のソースが電源線Ｖｉに接続され、駆動用トランジスタ４０２のドレインが発光素子４０４の画素電極に接続される。発光素子４０４の対向電極と、電源線Ｖｉのそれぞれには、発光素子４０４に順バイアス方向の電流が供給されるように、電源から電圧が与えられている。容量素子４０５が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用トランジスタ４０２及び電流制御用トランジスタ４０３のゲートに接続されている。
【００３９】
駆動用トランジスタ４０２のソースまたはドレインが発光素子４０４の陽極と接続されている場合、駆動用トランジスタ４０２はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ４０２のソースまたはドレインが発光素子４０４の陰極と接続されている場合、駆動用トランジスタ４０２はｎチャネル型トランジスタであることが望ましい。
【００４０】
図４（Ａ）に示す画素は、その動作を書き込み期間、保持期間、消去期間と見分けて説明することができる。書き込み期間と保持期間におけるスイッチング用トランジスタ４０１、駆動用トランジスタ４０２及び電流制御用トランジスタ４０３の動作については、図２の場合と同様である。消去期間では、第２走査線Ｇｅｊが選択されて消去用トランジスタ４０６がオンになり、電源線Ｖ１〜Ｖｘの電位が消去用トランジスタ４０６を介して駆動用トランジスタ４０２及び電流制御用トランジスタ４０３のゲートに与えられる。よって、電流制御用トランジスタ４０３がオフになるため、発光素子４０４に強制的に電流が供給されない状態を作り出すことができる。
【００４１】
次に、本発明の発光装置が有する画素の、図２とは異なる別の形態について説明する。
【００４２】
図４（Ｂ）に示す画素は、発光素子４１４と、スイッチング用トランジスタ４１１と、駆動用トランジスタ４１２と、電流制御用トランジスタ４１３とを有している。上記素子に加えて容量素子４１５を画素に設けても良い。駆動用トランジスタ４１２及び電流制御用トランジスタ４１３は同じ極性を有する。本実施の形態では共にｐ型を有しているが、ｎ型であってもよい。そして駆動用トランジスタ４１２と電流制御用トランジスタ４１３の閾値電圧、Ｌ／Ｗの値及び動作領域に付いては、実施の形態１の場合と同様に設定すれば良い。図４（Ｂ）に示す画素では図４（Ａ）とは異なり、駆動用トランジスタ４１３と発光素子４１４との間に、電流制御用トランジスタ４１２が設けられている。このように、電流制御用トランジスタ４１２は駆動用トランジスタ４１３のドレイン電流の発光素子４１４への供給を制御できる位置に設けられていれば良い。
【００４３】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が完成する前の一形態に相当する。
【００４４】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコン（ポリシリコン）やアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００４５】
【実施例】
以下、本発明の実施例について説明する。
【００４６】
（実施例１）
本実施例では、図４（Ａ）に示した画素の、上面図の一実施例について説明する。図５に本実施例の画素の上面図を示す。１００１は信号線、１００２は電源線に相当し、１００４は第１走査線、１００３は第２走査線に相当する。本実施例では、信号線１００１と電源線１００２は同じ導電膜で形成し、第１走査線１００４と第２走査線１００３は同じ導電膜で形成する。また１００５はスイッチング用トランジスタであり、第１走査線１００４の一部がそのゲート電極として機能する。また１００６は消去用トランジスタであり、第２走査線１００３の一部がそのゲート電極として機能する。１００７は駆動用トランジスタ、１００８は電流制御用トランジスタに相当する。駆動用トランジスタ１００７は、そのＬ／Ｗが電流制御用トランジスタ１００８よりも大きくなるように、活性層が曲がりくねっている。１００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）１０１０において発光する。
【００４７】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【００４８】
（実施例２）
本実施例では、駆動用トランジスタの構造の一実施例について説明する。図６に、本実施例の駆動用トランジスタのチャネル長方向における断面図を示す。図６に示す駆動用トランジスタは、活性層６０１と、活性層６０１に接するゲート絶縁膜６０２と、ゲート絶縁膜６０２を間に挟んで活性層６０１と重なっているゲート電極６０３とを有している。なお図６ではゲート電極６０３が１層の導電膜で構成されているが、２層以上の導電膜で構成されていても良い。
【００４９】
活性層６０１は、ゲート絶縁膜６０２を間に挟んでゲート電極６０３と重なっているチャネル形成領域６０４と、チャネル形成領域６０４を間に挟んで存在するソース領域６０５及びドレイン領域６０６と、ソース領域６０５及びドレイン領域６０６とチャネル形成領域６０４の間に存在するＬＤＤ領域６０７とを有している。本発明では、チャネル形成領域６０４に添加する不純物領域の濃度を調整することで、閾値電圧を制御している。そして本発明では、駆動用トランジスタを飽和領域で動作させる。
【００５０】
飽和領域では、ドレイン接合部の空乏層が張り出しており、ドレイン端で反転層（チャネル）が消滅した状態となっている。このチャネルが存在する部分とチャネルが消滅した部分との境界点をピンチオフ点と呼ぶ。そしてキャリアは、ドレイン電界によってピンチオフ点からドレイン領域に吸引されることで移動する。よって、ドレイン電流の高さは、チャネルを通過することができるキャリアの数及びピンチオフ点からドレイン領域の間のキャリアが乗り越えなくてはならないポテンシャル障壁の高さによって決まる。
【００５１】
ピンチオフ点がチャネル形成領域６０４内に存在すると、ポテンシャル障壁の高さは、当該チャネル形成領域６０４における不純物濃度よりも、その結晶性に依存する。よって活性層に用いられている半導体膜の結晶性がばらついていると、ポテンシャル障壁の高さがその結晶性に依存して決まるので、ドレイン電流の大きさもばらつく。そこで本実施例では、ピンチオフ点がドレイン領域６０６側のＬＤＤ領域６０７内に形成されるように、そのドレイン電圧、ＬＤＤ領域における不純物濃度等を調整することで、その位置を制御する。ピンチオフ点がドレイン領域６０６側のＬＤＤ領域６０７内にあることで、ポテンシャル障壁の高さは半導体膜の結晶性よりもＬＤＤ領域内の不純物濃度に依存する。従って、結晶性ばらつきに起因したドレイン電流のばらつきを抑制することができる。
【００５２】
（実施例３）
本実施例では、本発明の発光装置に用いられる信号線駆動回路と、走査線駆動回路の構成について説明する。図７（Ａ）は信号線駆動回路７０１のブロック図であり、シフトレジスタ７０２、ラッチ（Ａ）７０３、ラッチ（Ｂ）７０４を有している。信号線駆動回路７０１において、シフトレジスタ７０２にクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ７０２は、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次供給する。
【００５３】
シフトレジスタ７０２からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）７０３に供給される。ラッチ（Ａ）７０３は、ｎビットのデジタルのビデオ信号を処理する複数のステージのラッチを有している。ラッチ（Ａ）７０３は、前記タイミング信号が入力されると、信号線駆動回路７０１の外部から供給されるｎビットのデジタルのビデオ信号を順次取り込み、保持する。
【００５４】
なお、ラッチ（Ａ）７０３にビデオ信号を取り込む際に、ラッチ（Ａ）７０３が有する複数のステージのラッチに、順にビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）７０３が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にビデオ信号を入力する、いわゆる分割駆動を行っても良い。このときのグループ数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。全てのラッチに（Ａ）７０３にデータが書き込まれると、ラッチ（Ｂ）７０４にラッチシグナル（Ｌａｔｃｈ Ｓｉｇｎａｌ）が供給される。この瞬間、ラッチ（Ａ）７０３に書き込まれ保持されているビデオ信号は、全ステージのラッチ（Ｂ）７０４に一斉に送られ、書き込まれる。このラッチに（Ａ）７０３からラッチ（Ｂ）７０４にデータが送られる期間をラッチ期間と呼ぶ。
【００５５】
ビデオ信号をラッチ（Ｂ）７０４に送出し終えたラッチ（Ａ）７０３には、シフトレジスタ７０２からのタイミング信号に基づき、ビデオ信号の書き込みが再び行われる。この２順目の１ライン期間中には、ラッチ（Ｂ）７０４に書き込まれ、保持されているビデオ信号が信号線に入力される。
【００５６】
図７（Ｂ）は走査線駆動回路の構成を示すブロック図である。走査線駆動回路７０５は、それぞれシフトレジスタ７０６、バッファ７０７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路７０５において、シフトレジスタ７０６からのタイミング信号がバッファ７０７に供給され、対応する走査線（あるいは第１走査線、第２走査線）に供給される。走査線には、１ライン分の画素のスイッチング用トランジスタ（あるいは消去用トランジスタ）のゲートが接続されている。そして、１ライン分の画素のスイッチング用トランジスタ（あるいは消去用トランジスタ）を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００５７】
（実施例４）
本実施例では、本発明の発光装置の外観について、図８を用いて説明する。図８は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図８（Ｂ）は、図８（Ａ）のＡ−Ａ’における断面図、図８（Ｃ）は図８（Ａ）のＢ−Ｂ’における断面図である。
【００５８】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４ａ、ｂとの上にカバー材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とカバー材４００８とによって、充填材４２１０で密封されている。
【００５９】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４ａ、ｂとは、複数のトランジスタを有している。図８（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動トランジスタ（但し、ここではｎチャネル型トランジスタとｐチャネル型トランジスタを図示する）４２０１及び画素部４００２に含まれるトランジスタ４２０２を図示した。
【００６０】
駆動トランジスタ４２０１及びトランジスタ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にトランジスタ４２０２のドレインと電気的に接続する陽極（陽極）４２０３が形成される。陽極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【００６１】
そして、陽極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は陽極４２０３の上に開口部が形成されている。この開口部において、陽極４２０３の上には電界発光層４２０４が形成される。電界発光層４２０４は公知の有機の電界発光材料または無機の電界発光材料を用いることができる。また、有機の電界発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。電界発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、電界発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【００６２】
電界発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と電界発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、電界発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【００６３】
以上のようにして、陽極（陽極）４２０３、電界発光層４２０４及び陰極４２０５からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【００６４】
４００５ａは電源線に接続された引き回し配線であり、トランジスタ４２０２のソースに電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【００６５】
カバー材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【００６６】
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【００６７】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【００６８】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、カバー材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制できる。
【００６９】
図８（Ｃ）に示すように、陽極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【００７０】
（実施例５）
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【００７１】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図９に示す。
【００７２】
図９（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置を表示部２００３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００７３】
図９（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完成する。
【００７４】
図９（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【００７５】
図９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置を表示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
【００７６】
図９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置を表示部Ａ２４０３、Ｂ２４０４に用いることで、本発明の画像再生装置が完成する。
【００７７】
図９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置を表示部２５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
【００７８】
図９（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
【００７９】
ここで図９（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置を表示部２７０３に用いることで、本発明の携帯電話が完成する。
【００８０】
なお、将来的に有機の電界発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００８１】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機の電界発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【００８２】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【００８３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置を用いても良い。
【００８４】
（実施例６）
本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはｐ型よりもｎ型の方が移動度が高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタと電流制御用トランジスタがｎ型の場合における、画素の断面構造について説明する。
【００８５】
図１１（Ａ）に、駆動用トランジスタ６００１がｎ型で、発光素子６００２から発せられる光が陽極６００５側に抜ける場合の、画素の断面図を示す。図１１（Ａ）では、発光素子６００２の陰極６００３と駆動用トランジスタ６００１が電気的に接続されており、陰極６００３上に電界発光層６００４、陽極６００５が順に積層されている。陰極６００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極６００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６００５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００８６】
陰極６００３と、電界発光層６００４と、陽極６００５とが重なっている部分が発光素子６００２に相当する。図１１（Ａ）に示した画素の場合、発光素子６００２から発せられる光は、白抜きの矢印で示すように陽極６００５側に抜ける。
【００８７】
図１１（Ｂ）に、駆動用トランジスタ６０１１がｎ型で、発光素子６０１２から発せられる光が陰極６０１３側に抜ける場合の、画素の断面図を示す。図１１（Ｂ）では、駆動用トランジスタ６０１１と電気的に接続された透明導電膜６０１７上に、発光素子６０１２の陰極６０１３が成膜されており、陰極６０１３上に電界発光層６０１４、陽極６０１５が順に積層されている。そして陽極６０１５を覆うように、光を反射または遮蔽するための遮蔽膜６０１６が成膜されている。陰極６０１３は、図１１（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０１３として用いることができる。そして電界発光層６０１４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０１５は光を透過する必要はないが、図１１（Ａ）と同様に、透明導電膜を用いて形成することができる。そして遮蔽膜６０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【００８８】
陰極６０１３と、電界発光層６０１４と、陽極６０１５とが重なっている部分が発光素子６０１２に相当する。図１１（Ｂ）に示した画素の場合、発光素子６０１２から発せられる光は、白抜きの矢印で示すように陰極６０１３側に抜ける。
【００８９】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【００９０】
（実施例７）
本実施例では、駆動用トランジスタと電流制御用トランジスタがｐ型の場合における、画素の断面構造について説明する。
【００９１】
図１２（Ａ）に、駆動用トランジスタ６０２１がｐ型で、発光素子６０２２から発せられる光が陽極６０２３側に抜ける場合の、画素の断面図を示す。図１２（Ａ）では、発光素子６０２２の陽極６０２３と駆動用トランジスタ６０２１が電気的に接続されており、陽極６０２３上に電界発光層６０２４、陰極６０２５が順に積層されている。陰極６０２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極６０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６０２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００９２】
陽極６０２３と、電界発光層６０２４と、陰極６０２５とが重なっている部分が発光素子６０２２に相当する。図１２（Ａ）に示した画素の場合、発光素子６０２２から発せられる光は、白抜きの矢印で示すように陽極６０２３側に抜ける。
【００９３】
図１２（Ｂ）に、駆動用トランジスタ６０３１がｐ型で、発光素子６０３２から発せられる光が陰極６０３５側に抜ける場合の、画素の断面図を示す。図１２（Ｂ）では、駆動用トランジスタ６０３１と電気的に接続された配線６０３７上に、発光素子６０３２の陽極６０３３が成膜されており、陽極６０３３上に電界発光層６０３４、陰極６０３５が順に積層されている。上記構成によって、陽極６０３３において光が透過しても、該光は配線６０３７において反射される。陰極６０３５は、図１２（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０３５として用いることができる。そして電界発光層６０３４は、図１２（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０３３は光を透過する必要はないが、図１２（Ａ）と同様に、透明導電膜を用いて形成することができる。そして遮蔽膜６０３６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【００９４】
陽極６０３３と、電界発光層６０３４と、陰極６０３５とが重なっている部分が発光素子６０３２に相当する。図１２（Ｂ）に示した画素の場合、発光素子６０３２から発せられる光は、白抜きの矢印で示すように陰極６０３５側に抜ける。
【００９５】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【００９６】
（実施例８）
本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。
【００９７】
図１３（Ａ）に、本実施例の画素の断面図を示す。６５０１は駆動用トランジスタ、６５０２は電流制御用トランジスタに相当する。駆動用トランジスタ６５０１は、絶縁表面を有する基板６５００上に形成されたゲート電極６５０３と、ゲート電極６５０３を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５０３と重なる位置に形成された半導体膜６５０５とを有している。半導体膜６５０５は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５０６ａ、６５０６ｂを有している。そして不純物領域６５０６ａは配線６５０６と接続されている。
【００９８】
電流制御用トランジスタ６５０２は、駆動用トランジスタ６５０１と同様に、絶縁表面を有する基板６５００上に形成されたゲート電極６５１０と、ゲート電極６５１０を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５１０と重なる位置に形成された半導体膜６５１１とを有している。半導体膜６５１１は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５１２ａ、６５１２ｂを有している。そして不純物領域６５１２ａは、配線６５１３を介して駆動用トランジスタ６５０１が有する不純物領域６５０６ｂと接続されている。
【００９９】
駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２は、共に絶縁膜で形成された保護膜６５０７で覆われている。そして、保護膜６５０７に形成されたコンタクトホールを介して、配線６５０８が画素電極６５０９と接続されている。また、駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２と、保護膜６５０７は層間絶縁膜６５２０で覆われている。層間絶縁膜６５２０は開口部を有しており、該開口部において陽極６５０９が露出している。陽極６５０９上には電界発光層６５２１と、陰極６５２２が形成されている。
【０１００】
図１３（Ａ）では、駆動用トランジスタ６５０１が有する半導体膜６５０５のチャネル形成領域にｎ型の導電性を付与する不純物をイオンドーピング法などにより添加することで、駆動用トランジスタ６５０１がノーマリオン（ディプリーション型）となるように閾値電圧を制御する。なお電流制御用トランジスタ６５０２は、ノーマリーオフ（エンハンスメント型）とする。
【０１０１】
図１３（Ｂ）に、図１３（Ａ）とは異なる本実施例の画素の断面図を示す。６６０１は駆動用トランジスタ、６６０２は電流制御用トランジスタに相当する。駆動用トランジスタ６６０１と電流制御用トランジスタ６６０２の構造は、図１３（Ａ）の場合と同じである。ただし図１３（Ｂ）では、駆動用トランジスタ６６０１が、電流制御用トランジスタ６６０２を覆っている層間絶縁膜６６０３上に形成されている。そして、層間絶縁膜６６０３に形成されたコンタクトホールを介して、配線６６０４により、駆動用トランジスタ６６０１と電流制御用トランジスタ６６０２が電気的に接続されている。
【０１０２】
図１３（Ｂ）では、駆動用トランジスタ６６０１が有する半導体膜６６０５は、成膜の際にｎ型を付与する不純物を添加し、ノーマリオン（ディプリーション型）となるように閾値電圧を制御する。
【０１０３】
なお、図１３（Ａ）、図１３（Ｂ）では、駆動用トランジスタと電流制御用トランジスタが共にｎ型である場合について説明したが、ｐ型であってもよい。この場合、駆動用トランジスタの閾値を制御するための不純物はｐ型を用いる。
【０１０４】
（実施例９）
本実施例では、アモルファスシリコンで形成されたトランジスタを画素部に用いた、本発明の発光装置の外観について説明する。本実施例では、画素部への各種信号の供給を行なう信号線駆動回路や走査線駆動回路を、パネルとは別個に作製し、ＦＰＣ等を用いてパネルに実装する。図１４（Ａ）に本実施例のパネルの上面図を、図１４（Ｂ）に、図１４（Ａ）のＡ−Ａ’における断面図を示す。
【０１０５】
図１４（Ａ）、図１４（Ｂ）に示すパネルでは、基板５００１上に設けられた画素部５００２が、同じく基板５００１上に設けられたシール材５００９に囲まれており、充填材５２１０と共に基板５００１とカバー材５００８の間に封止されている。
【０１０６】
画素部５００２には複数のトランジスタと発光素子５３０３が形成されている。図１４（Ｂ）では、画素部５００２に含まれる駆動用トランジスタ５２０２を代表的に図示した。駆動用トランジスタ５２０２と発光素子５３０３は電気的に接続されている。なお本実施例では駆動用トランジスタと発光素子が電気的に接続されている例を示しているが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが直列に接続されていても良い。
【０１０７】
駆動用トランジスタ５２０２及び発光素子５３０３は充填材５２１０によって覆われている。本実施例では充填材５２１０として酸化バリウム等の吸湿性物質が添加された樹脂を用いる。樹脂は、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。なお、充填材５２１０としては窒素やアルゴンなどの不活性な気体も用いることは可能である。
【０１０８】
５０１０は電源線に接続された引き回し配線であり、駆動用トランジスタ５２０２のソースに電気的に接続されている。引き回し配線５０１０はシール材５００９と基板５００１との間を通り、異方導電性フィルム５３００を介してＦＰＣ５００６が有するＦＰＣ用配線５３０１に電気的に接続される。
【０１０９】
（実施例１０）
図１５に示す画素は、発光素子８０４と、スイッチング用トランジスタ８０１と、駆動用トランジスタ８０２と、電流制御用トランジスタ８０３と、消去用トランジスタ８０６とを有している。上記素子に加えて容量素子８０５を画素に設けても良い。駆動用トランジスタ８０２、電流制御用トランジスタ８０３及び消去用トランジスタ８０６は同じ極性を有する。本実施例では共にｐ型を有しているが、ｎ型であってもよい。そして駆動用トランジスタ８０２と電流制御用トランジスタ８０３の閾値電圧、Ｌ／Ｗの値及び動作領域に付いては、実施例１の場合と同様に設定すれば良い。
【０１１０】
スイッチング用トランジスタ８０１のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ８０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用トランジスタ８０２及び電流制御用トランジスタ８０３のゲートに接続されている。また消去用トランジスタ８０６のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。
【０１１１】
駆動用トランジスタ８０２と、電流制御用トランジスタ８０３と、消去用トランジスタ８０６は直列に接続されている。そして駆動用トランジスタ８０２、電流制御用トランジスタ８０３及び消去用トランジスタ８０６は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ８０２、電流制御用トランジスタ８０３及び消去用トランジスタ８０６のドレイン電流として発光素子８０４に供給されるように、電源線Ｖｉ、発光素子８０４と接続されている。図１５では消去用トランジスタ８０６のソースが電源線Ｖｉに接続され、駆動用トランジスタ８０２のドレインが発光素子８０４の電極に接続され、電流制御用トランジスタ８０３が消去用トランジスタ８０６と駆動用トランジスタ８０２の間に設けられている。
【０１１２】
なお、駆動用トランジスタ８０２、電流制御用トランジスタ８０３及び消去用トランジスタ８０６は、電源線Ｖｉと発光素子８０４の間において直列に接続されていれば良く、その３つのトランジスタの位置関係は、図１５に示した構成に限定されない。例えば消去用トランジスタ８０６が駆動用トランジスタ８０２と電流制御用トランジスタ８０３の間に設けられていても良いし、駆動用トランジスタ８０２と電流制御用トランジスタ８０３よりも発光素子８０４に近い位置に設けられていても良い。
【０１１３】
発光素子８０４の対向電極と、電源線Ｖｉのそれぞれには、発光素子８０４に順バイアス方向の電流が供給されるように、電源から電圧が与えられている。容量素子８０５が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用トランジスタ８０２及び電流制御用トランジスタ８０３のゲートに接続されている。
【０１１４】
図１５に示す画素は、その動作を書き込み期間、保持期間、消去期間と見分けて説明することができる。書き込み期間と保持期間におけるスイッチング用トランジスタ８０１、駆動用トランジスタ８０２及び電流制御用トランジスタ８０３の動作については、図２の場合と同様である。ただし消去用トランジスタ８０６は、書き込み期間と保持期間においてオンになるように、また消去期間においてはオフとなるように、第２走査線Ｇｅｊの電位を制御する。消去期間において消去用トランジスタ８０６がオフになると、発光素子８０４に強制的に電流が供給されない状態を作り出すことができる。
【０１１５】
（実施例１１）
図１６を用いて、本発明の発光装置の、画素の断面構造について説明する。図１７では、基板７０００上にトランジスタ７００１が形成されている。トランジスタ７００１は第１の層間絶縁膜７００２で覆われており、第１の層間絶縁膜７００２上には樹脂等で形成されたカラーフィルタ７００３と、コンタクトホールを介してトランジスタ７００１と電気的に接続されている配線７００４が形成されている。
【０１１６】
そして樹脂膜７００３及び配線７００４を覆うように、第１の層間絶縁膜７００２上に、第２の層間絶縁膜７００５が形成されている。なお、第１の層間絶縁膜７００２または第２の層間絶縁膜７００５は、プラズマＣＶＤ法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として用いても良い。或いは第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として、有機樹脂膜を用いても良い。
【０１１７】
第２の層間絶縁膜７００５上には、コンタクトホールを介して配線７００４に電気的に接続されている配線７００６と、該配線７００６と電気的に接続されている配線７００７が形成されている。配線７００７の一部は陽極の機能を有しており、第２の層間絶縁膜７００５を間に挟んで、カラーフィルタ７００３と重なる位置に形成する。
【０１１８】
また第２の層間絶縁膜７００５上には隔壁として用いる有機樹脂膜７００８が形成されている。有機樹脂膜７００８は開口部を有しており、該開口部において配線７００７と電界発光層７００９と陰極７０１０が重なり合うことで発光素子７０１１が形成されている。電界発光層７００９は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜７００８及び陰極７０１０上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【０１１９】
また有機樹脂膜７００８は、電界発光層７００９が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、１００℃〜２００℃、０．５〜１時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０−７Ｔｏｒｒ以下とし、可能であるならば３×１０−８Ｔｏｒｒ以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
【０１２０】
また有機樹脂膜７００８の開口部における端部は、有機樹脂膜７００８上に一部重なって形成されている電界発光層７００９に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
【０１２１】
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、配線７００７と陰極７０１０が電界発光層７００９に形成された穴においてショートするのを防ぐことができる。また電界発光層７００９の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【０１２２】
なお図１７では、有機樹脂膜７００８として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜７００８を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜７００８を形成した場合、開口部における端部が、Ｓ字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、０．２〜２μｍとすることが望ましい。
【０１２３】
配線７００７は透明導電膜を用いることができる。ＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。図１７では配線７００７としＩＴＯを用いている。配線７００７は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄で研磨しても良い。またＣＭＰ法を用いた研磨後に、配線７００７の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【０１２４】
また陰極７０１０は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
【０１２５】
なお、実際には図１７まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材７０１２でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。そして本発明では、カバー材７０１２にカラーフィルタ７０１３を設けても良い。
【０１２６】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。
【０１２７】
（実施例１２）
本実施例では、図４（Ａ）に示した画素の、上面図の一実施例について説明する。図１７に本実施例の画素の上面図を示す。８００１は信号線、８００２は電源線に相当し、８００４は第１走査線、８００３は第２走査線に相当する。本実施例では、信号線８００１と電源線８００２は同じ導電膜で形成し、第１走査線８００４と第２走査線８００３は同じ導電膜で形成する。また８００５はスイッチング用トランジスタであり、第１走査線８００４の一部がそのゲート電極として機能する。また８００６は消去用トランジスタであり、第２走査線８００３の一部がそのゲート電極として機能する。８００７は駆動用トランジスタ、８００８は電流制御用トランジスタに相当する。駆動用トランジスタ８００７は、そのＬ／Ｗが電流制御用トランジスタ８００８よりも大きくなるように、活性層が曲がりくねっている。８００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）８０１０において発光する。
【０１２８】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【０１２９】
【発明の効果】
本発明は上記構成によって、トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【図面の簡単な説明】
【図１】本発明の画素に含まれるトランジスタの動作領域について説明する図。
【図２】本発明の発光装置の画素の回路図。
【図３】図２の画素の動作を示す図。
【図４】本発明の発光装置の画素の回路図。
【図５】本発明の発光装置の画素の上面図。
【図６】駆動用トランジスタの断面構造を示す図。
【図７】発光装置の駆動回路の構成を示す図。
【図８】本発明の発光装置の上面図及び断面図。
【図９】本発明の発光装置を用いた電子機器の図。
【図１０】従来の発光装置の画素の回路図。
【図１１】本発明の発光装置の画素の断面図。
【図１２】本発明の発光装置の画素の断面図。
【図１３】本発明の発光装置の画素の断面図。
【図１４】本発明の発光装置の上面図及び断面図。
【図１５】本発明の発光装置の画素の回路図。
【図１６】本発明の発光装置の画素の断面図。
【図１７】本発明の発光装置の画素の上面図。

Claims (14)

  1. 発光素子と、前記発光素子に供給される電流を制御する第１及び第２のトランジスタとを画素に有する発光装置であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも高く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｐ型であり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
  2. 発光素子と、前記発光素子に供給される電流を制御する第１及び第２のトランジスタとを画素に有する発光装置であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも低く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｎ型であり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
  3. 発光素子と、前記発光素子に供給される電流を制御する第１及び第２のトランジスタとを画素に有する発光装置であって、
    前記第１のトランジスタはノーマリーオンであり、
    前記第２のトランジスタはノーマリーオフであり、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が同じであり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
  4. 発光素子と、前記発光素子に供給される電流を制御する第１及び第２のトランジスタと、ビデオ信号の入力を制御する第３のトランジスタとを画素に有する発光装置であって、
    前記第１のトランジスタはノーマリーオンであり、
    前記第２のトランジスタはノーマリーオフであり、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第３のトランジスタがオンになることで入力されるビデオ信号が、前記第１及び第２のトランジスタのゲート電極に与えられるように、前記第３のトランジスタと前記第１及び第２のトランジスタとが接続されており、
    前記第１及び第２のトランジスタは極性が同じであり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
  5. 発光素子と、前記発光素子に供給される電流を制御する第１及び第２のトランジスタと、ビデオ信号の入力を制御する第３のトランジスタと、電源電位の供給を制御する第４のトランジスタとを画素に有する発光装置であって、
    前記第１のトランジスタはノーマリーオンであり、
    前記第２のトランジスタはノーマリーオフであり、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第３のトランジスタがオンになることで入力されるビデオ信号が、前記第１及び第２のトランジスタのゲート電極に与えられるように、前記第３のトランジスタと前記第１及び第２のトランジスタとが接続されており、
    前記第４のトランジスタがオンになることで、前記電源電位が前記第１及び第２のトランジスタのゲート電極に供給されるように、前記第４のトランジスタと前記第１及び第２のトランジスタとが接続されており、
    前記電源電位は、前記第１のトランジスタまたは前記第２のトランジスタのいずれか一方のソースに与えられており、
    前記第１及び第２のトランジスタは極性が同じであり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする発光装置。
  6. 請求項１乃至請求項５のいずれか１項において、
    前記第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする発光装置。
  7. 画素電極と、前記画素電極に供給される電流を制御する第１及び第２のトランジスタとを画素に有する素子基板であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも高く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｐ型であり、
    前記画素電極、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする素子基板。
  8. 画素電極と、前記画素電極に供給される電流を制御する第１及び第２のトランジスタとを画素に有する素子基板であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも低く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｎ型であり、
    前記画素電極、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする素子基板。
  9. 画素電極と、前記画素電極に供給される電流を制御する第１及び第２のトランジスタとを画素に有する素子基板であって、
    前記第１のトランジスタはノーマリーオンであり、
    前記第２のトランジスタはノーマリーオフであり、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が同じであり、
    前記画素電極、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されていることを特徴とする素子基板。
  10. 請求項７乃至請求項９のいずれか１項において、
    前記第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする素子基板。
  11. 発光素子に供給される電流を第１及び第２のトランジスタで制御する発光装置の駆動方法であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも高く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｐ型であり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されており、
    前記第１のトランジスタは飽和領域で、前記第２のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
  12. 発光素子に供給される電流を第１及び第２のトランジスタで制御する発光装置の駆動方法であって、
    前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも低く、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が共にｎ型であり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されており、
    前記第１のトランジスタは飽和領域で、前記第２のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
  13. 発光素子に供給される電流を第１及び第２のトランジスタで制御する発光装置の駆動方法であって、
    前記第１のトランジスタはノーマリーオンであり、
    前記第２のトランジスタはノーマリーオフであり、
    前記第１のトランジスタはそのチャネル長がチャネル幅より長く、
    前記第２のトランジスタはそのチャネル長がチャネル幅と同じかそれより短く、
    前記第１及び第２のトランジスタはゲート電極が互いに接続されており、
    前記第１及び第２のトランジスタは極性が同じであり、
    前記発光素子、前記第１のトランジスタ及び前記第２のトランジスタは全て直列に接続されており、
    前記第１のトランジスタは飽和領域で、前記第２のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
  14. 請求項１１乃至請求項１３のいずれか１項において、
    前記第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする発光装置の駆動方法。
JP2003139590A 2003-03-19 2003-05-16 素子基板、発光装置及び発光装置の駆動方法 Withdrawn JP2004361424A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003139590A JP2004361424A (ja) 2003-03-19 2003-05-16 素子基板、発光装置及び発光装置の駆動方法
US10/803,190 US7843408B2 (en) 2003-03-19 2004-03-18 Device substrate, light emitting device and driving method of light emitting device
US12/915,086 US8242988B2 (en) 2003-03-19 2010-10-29 Device substrate, light emitting device and driving method of light emitting device
US13/570,478 US8570256B2 (en) 2003-03-19 2012-08-09 Device substrate, light emitting device and driving method of light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003076462 2003-03-19
JP2003108357 2003-04-11
JP2003139590A JP2004361424A (ja) 2003-03-19 2003-05-16 素子基板、発光装置及び発光装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010027097A Division JP4790070B2 (ja) 2003-03-19 2010-02-10 発光装置及び発光装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2004361424A true JP2004361424A (ja) 2004-12-24
JP2004361424A5 JP2004361424A5 (ja) 2006-06-15

Family

ID=33514533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003139590A Withdrawn JP2004361424A (ja) 2003-03-19 2003-05-16 素子基板、発光装置及び発光装置の駆動方法

Country Status (2)

Country Link
US (3) US7843408B2 (ja)
JP (1) JP2004361424A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004347626A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
JP2005037415A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2006208966A (ja) * 2005-01-31 2006-08-10 Pioneer Electronic Corp 表示装置およびその駆動方法
KR100719696B1 (ko) 2005-10-21 2007-05-17 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조방법
JP2008026466A (ja) * 2006-07-19 2008-02-07 Sony Corp 表示装置
JP2008527696A (ja) * 2004-12-30 2008-07-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子デバイス用の閉じ込め構造
JP2008175945A (ja) * 2007-01-17 2008-07-31 Sony Corp 画素回路および表示装置
WO2009098802A1 (ja) * 2008-02-08 2009-08-13 Sharp Kabushiki Kaisha 画素回路および表示装置
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置
JP2010146023A (ja) * 2003-03-26 2010-07-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010160494A (ja) * 2003-03-19 2010-07-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2010224557A (ja) * 2003-05-16 2010-10-07 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US7843408B2 (en) 2003-03-19 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US7943935B2 (en) 2006-11-29 2011-05-17 Seiko Epson Corporation Semiconductor device, method for manufacturing semiconductor device, and electro-optical apparatus
US8717261B2 (en) 2005-12-02 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2015064591A (ja) * 2005-12-02 2015-04-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016028277A (ja) * 2005-06-30 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
KR20160120402A (ko) * 2015-04-07 2016-10-18 삼성디스플레이 주식회사 표시 장치
JP2020154315A (ja) * 2014-09-26 2020-09-24 株式会社半導体エネルギー研究所 発光装置
CN112136170A (zh) * 2018-05-18 2020-12-25 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
JP2022078100A (ja) * 2013-10-10 2022-05-24 株式会社半導体エネルギー研究所 発光装置
JP7411746B2 (ja) 2016-08-23 2024-01-11 株式会社半導体エネルギー研究所 半導体装置
JP7486623B2 (ja) 2011-04-01 2024-05-17 株式会社半導体エネルギー研究所 発光装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166783B2 (ja) * 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP4641710B2 (ja) * 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4583732B2 (ja) * 2003-06-30 2010-11-17 株式会社半導体エネルギー研究所 表示装置、及びその駆動方法
KR101172467B1 (ko) 2003-08-29 2012-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US7683860B2 (en) * 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
US7446742B2 (en) 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20050248515A1 (en) * 2004-04-28 2005-11-10 Naugler W E Jr Stabilized active matrix emissive display
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR20060109343A (ko) * 2005-04-15 2006-10-19 세이코 엡슨 가부시키가이샤 전자 회로, 그 구동 방법, 전기 광학 장치, 및 전자 기기
US20070032777A1 (en) * 2005-07-21 2007-02-08 Perkins James T Concentric thin wall surgical irrigation tubing
US7215151B2 (en) 2005-07-22 2007-05-08 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-stage light emitting diode driver circuit
US8334017B2 (en) * 2009-09-18 2012-12-18 Applied Materials, Inc. Apparatus and methods for forming energy storage and photovoltaic devices in a linear system
JP5493733B2 (ja) * 2009-11-09 2014-05-14 ソニー株式会社 表示装置および電子機器
JP2011112724A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
TWI595296B (zh) * 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
KR20170020571A (ko) * 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
KR102518726B1 (ko) * 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108666343B (zh) * 2017-03-31 2019-08-30 京东方科技集团股份有限公司 显示基板和显示面板
KR20210014815A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259098A (ja) * 1999-03-10 2000-09-22 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2003058107A (ja) * 2001-08-10 2003-02-28 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003255896A (ja) * 2002-03-01 2003-09-10 Semiconductor Energy Lab Co Ltd 表示装置、発光装置及び電子機器
JP2004054200A (ja) * 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004126106A (ja) * 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2004253266A (ja) * 2003-02-20 2004-09-09 Shoen Kagi Kofun Yugenkoshi アクティブマトリックス式有機発光ダイオードディスプレイの画像を均一化する方法及び装置
JP2010027097A (ja) * 2008-07-15 2010-02-04 Toshiba Corp Ｎａｎｄ型フラッシュメモリ

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1078592A (ja) * 1996-09-03 1998-03-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3353731B2 (ja) 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3482908B2 (ja) * 1999-05-26 2004-01-06 日本電気株式会社 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP5210478B2 (ja) 2001-08-31 2013-06-12 株式会社半導体エネルギー研究所 表示装置
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI276031B (en) 2002-03-01 2007-03-11 Semiconductor Energy Lab Display device, light emitting device, and electronic equipment
US6930328B2 (en) 2002-04-11 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3986051B2 (ja) * 2002-04-30 2007-10-03 株式会社半導体エネルギー研究所 発光装置、電子機器
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JP4307830B2 (ja) 2002-12-25 2009-08-05 株式会社半導体エネルギー研究所 画像表示装置
JP4364803B2 (ja) 2002-12-27 2009-11-18 株式会社半導体エネルギー研究所 半導体装置およびそれを用いた表示装置
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP4574127B2 (ja) 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4562997B2 (ja) 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
US7592975B2 (en) * 2004-08-27 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
US8004481B2 (en) * 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259098A (ja) * 1999-03-10 2000-09-22 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2003058107A (ja) * 2001-08-10 2003-02-28 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2004054200A (ja) * 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003255896A (ja) * 2002-03-01 2003-09-10 Semiconductor Energy Lab Co Ltd 表示装置、発光装置及び電子機器
JP2004126106A (ja) * 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2004253266A (ja) * 2003-02-20 2004-09-09 Shoen Kagi Kofun Yugenkoshi アクティブマトリックス式有機発光ダイオードディスプレイの画像を均一化する方法及び装置
JP2010027097A (ja) * 2008-07-15 2010-02-04 Toshiba Corp Ｎａｎｄ型フラッシュメモリ

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570256B2 (en) 2003-03-19 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US7843408B2 (en) 2003-03-19 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US8242988B2 (en) 2003-03-19 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
JP2010160494A (ja) * 2003-03-19 2010-07-22 Semiconductor Energy Lab Co Ltd 発光装置
US7714818B2 (en) 2003-03-26 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Element substrate and a light emitting device
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2010146023A (ja) * 2003-03-26 2010-07-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004347626A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
US11189223B2 (en) 2003-05-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8957836B2 (en) 2003-05-16 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for driving light-emitting device
US9646531B2 (en) 2003-05-16 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US10679553B2 (en) 2003-05-16 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP2010224557A (ja) * 2003-05-16 2010-10-07 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2005037415A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2011085943A (ja) * 2003-05-16 2011-04-28 Semiconductor Energy Lab Co Ltd 発光装置
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
JP2008527696A (ja) * 2004-12-30 2008-07-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子デバイス用の閉じ込め構造
JP2006208966A (ja) * 2005-01-31 2006-08-10 Pioneer Electronic Corp 表示装置およびその駆動方法
US10224347B2 (en) 2005-06-30 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
JP2016028277A (ja) * 2005-06-30 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
US10903244B2 (en) 2005-06-30 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US9640558B2 (en) 2005-06-30 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
JP2017054137A (ja) * 2005-06-30 2017-03-16 株式会社半導体エネルギー研究所 半導体装置
US11444106B2 (en) 2005-06-30 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR100719696B1 (ko) 2005-10-21 2007-05-17 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조방법
KR101456049B1 (ko) * 2005-12-02 2014-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
JP2015064591A (ja) * 2005-12-02 2015-04-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9276037B2 (en) 2005-12-02 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US11417720B2 (en) 2005-12-02 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device including n-channel transistor including polysilicon
US8717261B2 (en) 2005-12-02 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US9997584B2 (en) 2005-12-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2008026466A (ja) * 2006-07-19 2008-02-07 Sony Corp 表示装置
US7943935B2 (en) 2006-11-29 2011-05-17 Seiko Epson Corporation Semiconductor device, method for manufacturing semiconductor device, and electro-optical apparatus
JP2008175945A (ja) * 2007-01-17 2008-07-31 Sony Corp 画素回路および表示装置
JP5294274B2 (ja) * 2008-02-08 2013-09-18 シャープ株式会社 画素回路および表示装置
US8878756B2 (en) 2008-02-08 2014-11-04 Sharp Kabushiki Kaisha Pixel circuit including a first switching element section showing a saturation characteristic and a second switching element section showing a linear characteristic and display device including the pixel circuit
WO2009098802A1 (ja) * 2008-02-08 2009-08-13 Sharp Kabushiki Kaisha 画素回路および表示装置
JP2010066331A (ja) * 2008-09-09 2010-03-25 Fujifilm Corp 表示装置
JP7486623B2 (ja) 2011-04-01 2024-05-17 株式会社半導体エネルギー研究所 発光装置
JP2022078100A (ja) * 2013-10-10 2022-05-24 株式会社半導体エネルギー研究所 発光装置
US11764074B2 (en) 2013-10-10 2023-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020154315A (ja) * 2014-09-26 2020-09-24 株式会社半導体エネルギー研究所 発光装置
KR102343894B1 (ko) 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
KR20160120402A (ko) * 2015-04-07 2016-10-18 삼성디스플레이 주식회사 표시 장치
JP7411746B2 (ja) 2016-08-23 2024-01-11 株式会社半導体エネルギー研究所 半導体装置
CN112136170A (zh) * 2018-05-18 2020-12-25 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
CN112136170B (zh) * 2018-05-18 2023-06-20 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法

Also Published As

Publication number Publication date
US8242988B2 (en) 2012-08-14
US20110043513A1 (en) 2011-02-24
US20120299889A1 (en) 2012-11-29
US8570256B2 (en) 2013-10-29
US7843408B2 (en) 2010-11-30
US20040252565A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US8570256B2 (en) Device substrate, light emitting device and driving method of light emitting device
US11430845B2 (en) Element substrate and light-emitting device
US11121203B2 (en) Semiconductor device and method of driving the semiconductor device
JP5546057B2 (ja) 発光装置の駆動方法
JP2019003225A (ja) 表示装置
JP4034122B2 (ja) 発光装置及び素子基板
US7830340B2 (en) Display device and driving method thereof, display module, and portable information terminal
JP4790070B2 (ja) 発光装置及び発光装置の駆動方法
JP4675584B2 (ja) 発光装置の駆動方法
JP2005024758A (ja) 素子基板及び発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20101221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101223