JP4926422B2 - 画像処理装置及びこれを用いた電子機器 - Google Patents

Description

本発明は、画像処理装置及びこれを用いた電子機器に関し、特に撮像素子が出力する画像信号に基づいた画像を表示させるものに関する。

近年、デジタルカメラやカメラ付携帯電話機などの普及により、撮像素子により取り入れられた被写体の画像信号に処理を施し、被写体の画像をディスプレイ表示させる機器が多く用いられている。これによって、ユーザはディスプレイを通じた被写体のモニタが可能となり、機器の利便性は大きく向上している。

ここで画像処理の過程においては、撮像素子が被写体の１フレーム分の画素情報を取得（以下、「フレーム取得」とする）する際、並びに、一連の処理を経て形成された画像データからフレームを再度構築（以下、「フレーム構築」とする）する際は、水平走査のタイミングを示す水平同期信号（以下、「ＨＳ」とする）および垂直走査のタイミングを示す垂直同期信号（以下「ＶＳ」とする）が必要となる。

すなわち図４に概略を示すように、１フレーム分の被写体の画素信号（各画素情報の集合）は、ＨＳ及びＶＳに基づいた走査に従って取得される。そして順に得られる画像信号は一次元的に各種処理が施されて画像データが形成される。この段階では、画像データは各画素の輝度情報等を有するが、該画像データのどの部分が出力画像に係るフレームのどの位置（画素）に対応するかは未定である。そこで画像データに基づいて出力画像を構成させるためには、再度ＨＳ及びＶＳに基づき、画像データにフレーム上の位置情報を与える（フレーム構築をする）必要がある。具体的には、例えばフレーム上の位置に対応したアドレスの割当てられたフレームメモリに画像データを書込む際、ＨＳのパルス信号を受ける度に次行に対応するアドレスへ移り、ＶＳのパルス信号を受ける度に次のフレームに対応するアドレスへ移るというようにする。

しかし、実際に機器が使用される際には、外的要因もしくは内的要因により、機器内部の各種信号にノイズの生じるおそれがある。特に、ＨＳまたはＶＳにノイズが重畳した場合、このノイズが次に到来する予定であったＨＳまたはＶＳのパルス信号と認識され、そのノイズに対応して画像の行変更もしくはフレーム変更が実行されることとなる。そうすると、連続して画像を取り込む場合に画像出力の制御が難しくなり、数フレームに渡って画像の乱れが継続するなどの重大な問題となるおそれがある。

またこの問題は、ＨＳ及びＶＳを発生させるタイミングジェネレータと、フレーム取得を行う装置若しくはフレーム構築を行う装置との間にノイズが発生し易い部分（例えば、ヒンジ機構を有する接続部など）が介在していた場合に、特に顕著となる。

このような問題に対処するため、ノイズを除去するためのフィルタを機器内部に設け、事前にノイズの混入を防止する手法が考えられる。また、特許文献１には、同期信号の周期より十分短い周期を有するパルス列よりなる取り込み信号をもって、同期信号をフリップフロップ回路の直列回路よりなるパルス列記憶シフトに順次取り込み、この出力をＡＮＤ回路等よりなる選択手段を通すことによりノイズを排除する手法が開示されている。
特開平５−１５０７３９号公報

しかし、ノイズを除去するためのフィルタを機器内部に設ける手法によれば、ノイズの混入をある程度抑制することができるものの、完全に排除することは困難である。特に、画像形成に係る同期信号は、僅かなノイズが混入することによっても画像の乱れを引き起こすおそれがあるため、このようなフィルタを設けるだけでは未だ十分とはいえない。また、フィルタの種類によっては、機器の小型化、低廉化を阻害する可能性がある。

また特許文献１の記載のように、所定のパルス列記憶シフトを選択手段に通す手法においても、継続時間の比較的長いノイズが混入した場合にはノイズが除去されないため、依然として出力画像が悪影響を受けてしまうおそれがある。

本発明は、上記の問題点に鑑み、ＨＳまたはＶＳにノイズが重畳した場合であっても、出力画像における乱れ等の不具合を回避し得る画像処理装置及びこれを用いた電子機器を提供することを目的とする。

上記目的を達成するために本発明に係る画像処理装置は、入力される画像信号、並びに、フレームサイズを定める水平同期信号及び垂直同期信号に基づいて、フレーム毎の画像データを生成・出力する画像処理装置において、前記水平同期信号及び垂直同期信号を発生させる信号発生手段と、前記水平同期信号及び／または垂直同期信号の実パルス周期を検出する検出手段と、前記水平同期信号及び／または垂直同期信号の目標パルス周期を設定する設定手段と、前記実パルス周期と前記目標パルス周期とを比較し、両周期が一致しているときの前記水平同期信号及び／または垂直同期信号を適正と判断する判断手段と、を有して成る構成（第１の構成）とする。

本構成によれば、実パルス周期と目標パルス周期とを比較することにより、水平同期信号及び／または垂直同期信号が（実パルス周期について）適正であるか否かを判断することができる。そのため、画像データのうち適正な同期信号によりフレーム構築されたもののみを選別して画像表示に用いるようにすれば、画像の乱れ等の不具合を回避し得る。

また上記第１の構成において、前記水平同期信号及び垂直同期信号に基づいて、画像データのフレーム構築をするフレーム構築手段と、前記判断手段により適正と判断された前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、その出力を許可する一方、適正と判断されなかった前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、出力を禁止する制御手段と、を有して成る構成（第２の構成）としてもよい。

本構成によれば、前記判断手段で適正と判断された同期信号に基づいてフレーム構築された画像データだけが出力を許可されるので、出力された画像データをそのまま画像表示に用いるだけで、画像の乱れ等の不具合を回避し得る。

また上記第２の構成において、少なくとも１フレーム分の前記画像データを格納する記憶手段を有し、前記制御手段は、前記判断手段で適正と判断された前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、前記記憶手段からの出力を許可する一方、適正と判断されなかった前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、前記記憶手段からの出力を禁止する構成（第３の構成）としてもよい。

本構成によれば、少なくとも１フレーム分の画像データを記憶手段に格納させておくことができる。そのため、適切にフレーム構築された画像データが、少なくとも１フレーム分蓄積された段階で画像データの出力を行うようにすれば、適切な画像データがフレーム単位で出力されるので、より一層画像の乱れ等の不具合を回避し得る。

また、被写体の光学像を電気的な画像信号に変換して出力する撮像手段と；前記撮像手段から入力される画像信号、並びに、前記水平同期信号及び垂直同期信号に基づいて、フレーム毎の画像データを生成・出力する画像処理手段と；前記画像処理手段で生成される画像データに基づいて、画像表示を行う画像表示手段と；を有して成る電子機器であって、前記画像処理手段として、上記第２または第３の構成による画像処理装置を有した電子機器（第４の構成）としてもよい。

本構成によれば、被写体の光学像を取り入れて画像表示を行う電子機器において、上記第２または第３の構成により得られる作用により、画像の乱れ等の不具合を極力抑えることができる。

また、前記信号発生手段と前記フレーム構築手段とが、ヒンジ機構による連結部を介して設けられている前記第４の構成に係る電子機器であって、前記検出手段は、前記連結部より下流側における前記水平同期信号及び／または垂直同期信号の実パルス周期を検出する電子機器（第５の構成）としてもよい。

ヒンジ機構による連結部を有した電子機器（例えば、二つ折り型の携帯電話機など）において、信号発生手段とフレーム構築手段とが連結部を介して設けられている場合、連結部では比較的ノイズが生じ易いことから、画像の乱れ等の不具合が特に問題となる。しかし本構成のようにすれば、仮に連結部において水平同期信号及び／または垂直同期信号にノイズが混入しても、このような同期信号に基づいてフレーム構築された画像データは出力が禁止されるから、画像の乱れ等の不具合を回避することができる。

また上記第４または第５の構成において、前記撮像手段は、サンプリング信号のパルスに同期して前記画像信号を出力するものであり、前記検出手段は、前記水平同期信号及び／または垂直同期信号のパルスを検知する毎に、その次にパルスを検知するまでの間に到来する前記サンプリング信号のパルス数をカウントすることによって、前記水平同期信号及び／または垂直同期信号の実パルス周期を検出する構成（第６の構成）としてもよい。

水平同期信号および垂直同期信号は、撮像画素の走査のタイミング（走査の改行またはフレームの更新のタイミング）を示すものである。そのため、水平同期信号及び／または垂直同期信号のパルスが到来してから次のパルスが到来するまでの間に発生するサンプリング信号のパルス数は、撮像画素数と密接な関係がある。従って上述のような構成とすれば、水平同期信号及び／または垂直同期信号の目標パルス周期を、撮像画素数の情報を用いて容易に設定することができる。

上述のように、本発明に係る画像処理装置であれば、実パルス周期と目標パルス周期とを比較することにより、水平同期信号及び／または垂直同期信号が（実パルス周期について）適正であるか否かを判断することができる。そのため、画像データのうち適正な同期信号によりフレーム構築されたもののみを選別して画像表示に用いるようにすれば、画像の乱れ等の不具合を回避し得る。

本発明の一実施形態として、被写体をリアルタイムにモニタすることのできる電子機器（撮像素子を有した二つ折り型の携帯電話機）の概要を、図１に示すブロック図を参照しながら説明する。

本実施形態は、撮像レンズ１１、撮像素子１２、画像データ形成部１３ａ、１３ｂ、フレームメモリ１４、ＶＲＡＭ１５、画像表示部１６、制御部２１、センサ部側のタイミングジェネレータ２２ａ、画像処理ＬＳＩ部側のタイミングジェネレータ２２ｂ、ＨＳ周期カウンタ２３ａ、ＶＳ周期カウンタ２３ｂ、判断部２４、画素数設定手段２５、モニタスイッチ２６などを備える。また全体的な形態としては、撮像素子１２などを含むセンサ部１と、制御部２１やフレームメモリ１４などを含む画像処理ＬＳＩ部２とが、ヒンジ機構による連結部３を介して接続されている。

制御部２１は、フレームメモリ１４への画像データの書込み、フレームメモリ１４からの画像データの転送などを含め、画像処理に関わる装置全体の制御を行う。また画像データのフレームメモリへの書込みに当たっては、タイミングジェネレータ２２ａから発せられるＨＳ及びＶＳを継続的に受け取り、これらの信号情報を利用する。すなわち後述するように、これらのＨＳ及びＶＳに基づいて画像データの改行時やフレーム更新時を判断し、画像データをフレームメモリ内の適切なアドレスに格納する。

センサ部１に設けられているタイミングジェネレータ２２ａは、パルス信号であって、水平走査の時期を示す水平同期信号ＨＳおよび垂直走査の時期を示す垂直同期信号ＶＳを、撮像素子１２および制御手段２１に与える。またセンサ部１に存する画像データ形成部１３ａに対しては、駆動のタイミング及び画像信号のサンプリングの基準となる信号ＰＣＬＫ（サンプリング信号）を与える。これにより撮像素子１２は、ＰＣＬＫに同調して、ＨＳ及びＶＳに応じた画像サイズの画像信号を出力する。また該画像信号を受けて、画像データ形成部１３ａは連続的に（例えば１秒間に３０フレーム）画像データを形成するよう作動する。

また画像処理ＬＳＩ部２に設けられているタイミングジェネレータ２２ｂは、画像処理ＬＳＩ部２に存する画像データ形成部１３ｂに対して、駆動のタイミングの基準となる信号ＳＣＬＫを与える。なおタイミングジェネレータ２２ｂは、ＳＣＬＫと同期した信号ＣＣＬＫをタイミングジェネレータ２２ａに伝送する。これによりセンサ部１側のタイミングジェネレータ２２ａと画像処理ＬＳＩ２側のタイミングジェネレータ２２ｂとの動作を協調させ、一連の画像データ形成が円滑に行われるようにしている。

また撮像素子１２は、機器本体の裏側に設けられた撮像レンズ１１を透過した被写体の光学像をその撮像面に結合させ、１フレーム分の画素ごとの受光量を表すアナログ信号（画像信号）を、ＰＣＬＫに同期して出力する。

なお撮像素子１２としてはＣＣＤ［Charge Coupled Devices：電荷結合素子］、ＣＭＯＳ［Complementary Metal Oxide Semiconductor］などが用いられる。また撮像素子１２の各画素はマトリクス状に配列されており、画像信号の出力は、１フレームの最上段左端の画素から順に右方向に向かって行われ、一行分の出力が完了したら（ＨＳのパルスを受けたら）逐次下段へ移るという順序で進められる。そして最下段右端の画素まで到達すれば（ＶＳのパルスを受けたら）１フレーム分の画像信号の出力は完了し、引き続き次のフレームに移る。

画像データ形成部１３ａ、１３ｂは、撮像素子１２の出力する画像信号に対して相関二重サンプリングおよび自動ゲイン制御を行うアナログ信号処理部、得られた画像信号をデジタル信号に変換するＡＤコンバータ、得られたデジタル信号に種々の処理を施すデジタル信号処理部などから構成される。これらが協調して作動することにより、入力される画像信号（アナログ情報）から画像データ（デジタル情報）を逐次形成する。なお画像データ形成部１３ａ、１３ｂから出力された時点の画像データは、各画素の輝度等を表す情報が、撮像素子にて走査された順に一次元的にならんだ形式となっている。

そして形成された画像データは、制御部２１の指示により、少なくとも１フレーム分の画像データを格納できるフレームメモリ１４に逐次書き込まれる。なおフレームメモリ１４内には所定のアドレスが与えられており、ある特定のアドレスに書き込まれた画像データは、そのアドレスに対応した位置の画素を表すように出力される。

画像データのフレームメモリ１４への書込みに当たっては、画像データがフレームメモリ１４に書き込み可能となっている状態において、制御部２１がＶＳのパルスに合わせて、画像データのフレームメモリへの書込みを開始する。その後ＨＳのパルスを受け取る度に、画像データが改行するように、フレームメモリ１４の所定のアドレスに書き込んでいく。そして次にＶＳのパルスを受け取るまでに書き込まれた画像データが１フレームとなる。

このように、画像データがフレームメモリ１４内の所定のアドレスに書き込まれることによって、一次元的な形式の画像データをフレームとしての画像を表す画像データとする（フレーム構築する）ことが可能となる。

またフレームメモリ１４に書き込まれた画像データは、後述する通り、判断部２４において適正と判断されたＨＳおよびＶＳによってフレーム構築されたもののみが、ＶＲＡＭ１５に転送される。そしてＬＣＤ等で構成されている画像表示部１６は、ＶＲＡＭ１５に逐次書き込まれる最新の画像データに基づいて画像を表示する。ユーザは画像表示部１６を通じて、被写体をリアルタイムにモニタすることができる。

ＨＳ周期カウンタ２３ａは、伝送されたＨＳ及びＰＣＬＫに基づき、ＨＳのパルスを検知する毎に、その次にＨＳのパルスを検知するまでの間に到来するＰＣＬＫのパルス数をカウントすることによって、ＨＳの実パルス周期を検出する。また同様に、ＶＳ周期カウンタ２３ｂはＶＳおよびＰＣＬＫを取り込み、ＶＳのパルスを検知する毎に、その次にＶＳのパルスを検知するまでのＰＣＬＫのパルス数をカウントすることによって、ＶＳの実パルス周期を検出する。なお以降の説明において、ＨＳ若しくはＶＳの実パルス周期とは、これらの信号の１周期の間に生成されるＰＣＬＫのパルス数を表すものとする。

そして判断部２４では、各周期カウンタ２３ａ、２３ｂにおいて検出されたＨＳ及びＶＳの実パルス周期と、ＨＳ及びＶＳが示すべきパルス周期（以下、「目標パルス周期」とする）とを比較する。そして両周期が一致しているときには、その実パルス周期は適正であると判断し、一致していないときには不適正であると判断する。実パルス周期が目標パルス周期と一致しない場合は、ＨＳ若しくはＶＳにノイズが混入し、これが不正なパルスとなって本来の周期を乱していると想定される。なお目標パルス周期は、画素数設定手段２５による設定情報などに基づき判断部２４において算出・設定されるものであり、その算出方法については後述する。

各周期カウンタ２３ａ、２３ｂが検知するＨＳ、ＶＳ及びＰＣＬＫの各信号は、フレーム構築のためにタイミングジェネレータ２２ａから制御部２１へ、信号線を通じて伝達されるものから分岐して得られるものである。従って上述した判断部２４により、タイミングジェネレータ２２ａが発信してから分岐する前までの間に、ＨＳ及びＶＳにノイズが混入したか否かを検知することができる。

信号を分岐させる箇所は任意に選択可能であるが、より広い範囲でのノイズを検知するためには、できるだけ下流側で分岐させることが望ましい。特に本実施形態のように、ＨＳ及びＶＳを発生させるタイミングジェネレータ２２ａと、ＨＳ及びＶＳを受け取ってフレーム構築を実行する箇所（本実施形態では、制御部２１）との間に、比較的ノイズの発生し易い箇所（本実施形態では、連結部３）がある場合は、その箇所に生ずるノイズをも検知するため、それより下流側（本実施形態では、画像処理ＬＳＩ部２の側）で信号を分岐させることが好ましい。

なお一般に二つ折り型の携帯電話機では、ユーザが連結部を介した一方の側（画像処理ＬＳＩ部２の側）を手に持って被写体をモニタすることを想定している。そのため、撮像レンズ、撮像素子、画像表示部、並びに撮像素子に同期信号を与えるためのタイミングジェネレータ等についてはセンサ部１に設ける一方で、スペースの確保等の観点から、フレーム構築等の主な画像処理を実行する装置は画像処理ＬＳＩ部２に設けることとしている。このように特に二つ折り型の携帯電話機等においては、同期信号を発生させるタイミングジェネレータと、同期信号を受け取ってフレーム構築を実行する箇所とをヒンジ機構を介して別々に設ける必要性が高い。

画素数設定手段２５は撮像画素数を設定し、その設定情報を制御部２１及び判断部２４に伝える。ここで撮像画素とは、撮像素子１２の撮像面に配置されている複数の画素のうち、実際に画像信号の生成に関わるものとする。一般に画素数が多ければ精度の高い画像データが得られるが、それだけデータ保存に多くのメモリを要することとなるため、撮影目的に応じて画素数を変更できるようにしておくことが望ましい。画素数の設定方法としては、ユーザが画素数を直接指定する方法の他、例えばメモリ容量に応じて自動的に選択されるようにしても良い。

モニタスイッチ２６は、モニタのＯＮとＯＦＦを切り替えるためのものであり、ＯＮにされている間は、モニタ処理を継続する。またモニタスイッチ２６の切り替えはユーザが操作することとしても良く、その他例えば装置内に計時手段を設け、ユーザがＯＮにした後に一定時間が経過したらＯＦＦとするようにしても良い。

以上のような構成により、本実施形態の電子機器は、被写体を画像表示部１６によりリアルタイムにモニタすることができる。また特に判断部２４などを備えることにより、適正な周期のＨＳおよびＶＳによってフレーム構築された画像データのみを選別して、画像表示させることができる。次に本実施形態における電子機器の作用について、図２を参照しながら説明する。

モニタスイッチ２６のＯＮにより、タイミングジェネレータ２２ａ、２２ｂは制御部２１からの指示を受け、撮像素子１２に対してはＨＳおよびＶＳを、画像データ形成部１３ａ、１３ｂに対しては駆動信号であるＰＣＬＫ若しくはＳＣＬＫを供給し、被写体の画像データの形成が開始される。

またタイミングジェネレータ２２ａより供給されるＨＳ、ＶＳ及びＰＣＬＫは、所定の信号線を介して制御部２１及び各周期カウンタ２３ａ、２３ｂにも伝達される。これらの信号に基づき、ＨＳ周期カウンタ２３ａは、ＨＳの実パルス周期を検出するためにＰＣＬＫのパルス数をカウントし、ＶＳ周期カウンタ２３ｂは、ＶＳの実パルス周期を検出するためにＰＣＬＫのパルス数をカウントする（ステップＳ１）。

そしてＨＳ周期カウンタ２３ａがＨＳの実パルス周期を検出したときは（ステップＳ２のＹ）、ＨＳ周期カウンタ２３ａはその検出結果を判断部２４に報知する。判断部２４はこの報知を受けて、ＨＳの実パルス周期とＨＳの目標パルス周期との比較を行う（ステップＳ３）。

またＶＳ周期カウンタ２３ｂがＶＳの実パルス周期を検出したときは（ステップＳ４のＹ）、ＶＳ周期カウンタ２３ｂはその検出結果を判断部２４に報知する。判断部２４はこの報知を受けて、ＶＳの実パルス周期とＶＳの目標パルス周期との比較を行う（ステップＳ５）

ここでＨＳ及びＶＳの目標パルスの算出方法について、図３のタイミングチャートに基づいて説明する。まずＨＳのパルス周期は、図３のようにハイレベルを示す期間（走査の改行が行われる期間）とローレベルを示す期間（１行分の走査が行われる期間）から成る。ＨＳは水平走査のタイミングを与えるものであるから、ＨＳのローレベルを示す期間内のＰＣＬＫのパルス数は、水平方向の撮像画素数に一致するはずである。従って、ＨＳの目標パルス周期をＴ（ＨＳ）とすると、Ｔ（ＨＳ）は次の（１）式に基づいて算出することができる。

Ｔ（ＨＳ）＝Ｐｉｘｅｌ（Ｈ）＋α ・・・（１）

ここで、Ｐｉｘｅｌ（Ｈ）は水平方向の撮像画素数を、αはＨＳがハイレベルを示す期間内に発生するＰＣＬＫのパルス数を表す。

次にＶＳのパルス周期は、図３のようにハイレベルを示す期間（フレームが更新される期間）とローレベルを示す期間（１フレーム分の走査が行われる期間）から成る。ＶＳは垂直走査のタイミングを与えるものであるから、ＶＳのローレベルを示す期間内のＰＣＬＫのパルス数は、上述のＴ（ＨＳ）と垂直方向の撮像画素数の積と一致するはずである。従って、ＶＳの目標パルス周期をＴ（ＶＳ）とすると、Ｔ（ＶＳ）は次の（２）式に基づいて算出することができる。

Ｔ（ＶＳ）＝Ｔ（ＨＳ）×Ｐｉｘｅｌ（Ｖ）＋β ・・・（２）

ここで、Ｐｉｘｅｌ（Ｖ）は垂直方向の撮像画素数を、βはＶＳがハイレベルを示す期間内に発生するＰＣＬＫのパルス数を表す。なお上述したαおよびβは、不図示のＲＯＭが記憶しているものを読み出すこと等で得られる。また上述の算出方法は一例であり、状況に応じて主旨を逸脱しない範囲での変更が可能である。

ステップＳ３における比較の結果、両者が一致していると判断された場合（ステップＳ３のＹ）は、ＨＳの実パルス周期は正常であると認められる。この場合、画像データのフレームメモリ１４への書込み処理はそのまま継続される。しかし両者が一致していないと判断された場合（ステップＳ３のＮ）は、ＨＳの実パルス周期は異常であると認められる。

パルス周期が異常となる原因としてノイズの混入等が考えられるが、このような場合、ノイズ部分が次に到来する予定であったＨＳのパルスと認識され、フレーム構築において誤った改行がなされる。その結果、このような画像データに基づいて画像表示を行うと、画像の乱れ等の不具合を引き起こすことになる。

そこでステップＳ３において両者が一致していない場合、判断部２４は制御部２１に対して、現在フレーム構築されている１フレーム分の画像データを破棄するよう指示を出す（ステップＳ６）。制御部２１はこの指示を受け、この１フレームについては既にフレームメモリ１４に書込まれている画像データを破棄し、フレームメモリ１４からＶＲＡＭ１５への出力を禁止する。

次にステップＳ５における比較の結果、両者が一致していると判断された場合（ステップＳ５のＹ）は、ＶＳの実パルス周期は正常であると認められる。この場合、画像データのフレームメモリへの書き込み処理はそのまま継続される。しかし両者が一致していないと判断された場合（ステップＳ５のＮ）は、ＶＳの実パルス周期は異常であると認められる。

この場合もＨＳの実パルス周期が異常であったときと同様、判断部２４は制御部２１に対して、現在フレーム構築されている１フレーム分の画像データを破棄するよう指示を出す（ステップＳ６）。制御部２１はこの指示を受け、この１フレームについては既にフレームメモリ１４に書込まれている画像データを破棄し、フレームメモリ１４からＶＲＡＭ１５への出力を禁止する。

なお上述したステップ３若しくはステップ５の判断処理は、誤った改行やフレーム更新のなされた画像データと、適正にフレーム構築された画像データとを選別する目的で行うものである。従って当該判断処理では、必ずしも実パルス周期と目標パルス周期の厳密な一致を要求する必要はなく、かかる目的を達成できる範囲内で許容誤差を設けても差し支えない。

以上に説明した処理を経て１フレーム分の画像形成処理が完了したら、次のフレームに移行して同様の処理を繰り返す。本実施形態によれば、フレーム構築をするためのＨＳ若しくはＶＳの実パルス周期が異常となった場合でも、このようなＨＳ若しくはＶＳに基づいてフレーム構築された画像データはフレームメモリ１４からの出力は禁止される。そして適正な実パルス周期のＨＳおよびＶＳに基づいて形成された画像データのみがＶＲＡＭ１５に出力されるため、ＶＲＡＭ１５内の画像データを用いる画像表示部１６によれば、画像の乱れ等の不具合のない安定した画像の出力をすることができる。

なお上述のように１フレーム分の画像データの出力が禁止された場合、画像表示手段では、フレームの抜けた瞬間は前フレームの画像が引き続き表示されることになる。しかしこれを連続画像としてみた場合、通常フレームの抜けによって違和感を生じる程の不自然な表示とはならず、実際上は問題とならない。

また被写体のモニタ中に不図示の録画ボタンが押下されている間は、フレームメモリからＶＲＡＭ１５へ転送される画像データを、不図示のメモリカードにも転送させることとしてもよい。このようにすれば、モニタ表示されている画像のデータを、任意のタイミングでメモリカードに保存して他の機器で利用することもできる。

また本実施形態では、ＨＳとＶＳの双方の実パルス周期に基づいて画像データの採否を判断するものとしたが、ＨＳとＶＳのうち何れか一方の実パルス周期のみに基づいて判断するようにしても良い。

また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。更に本発明は、デジタルスチルカメラ、デジタルビデオカメラ、各種モニタ用機器など、種々の電子機器に対して広く適用することが可能である。

本実施形態の構成を示すブロック図である。 本実施形態の画像処理の流れを示す流れ図である。 本実施形態における各パルス信号のタイミングチャートである。 撮像素子を用いた被写体のモニタリングの概略を示す説明図である。

符号の説明

１ センサ部
２ 画像処理ＬＳＩ部
３ 連結部
１１ 撮像レンズ
１２ 撮像素子
１３ａ 画像データ形成部
１３ｂ 画像データ形成部
１４ フレームメモリ（記憶手段）
１５ ＶＲＡＭ
１６ 画像表示部（画像表示手段）
２１ 制御部（制御手段、フレーム構築手段）
２２ａ タイミングジェネレータ（信号発生手段）
２２ｂ タイミングジェネレータ
２３ａ ＨＳ周期カウンタ（検出手段）
２３ｂ ＶＳ周期カウンタ（検出手段）
２４ 判断部（判断手段、設定手段）
２５ 画素数設定手段
２６ モニタスイッチ

Claims (5)

1. 入力される画像信号、並びに、フレームサイズを定める水平同期信号及び垂直同期信号に基づいて、フレーム毎の画像データを生成・出力する画像処理装置において、
   前記水平同期信号及び垂直同期信号を発生させる信号発生手段と、
   前記水平同期信号及び／または垂直同期信号の実パルス周期を検出する検出手段と、
   前記水平同期信号及び／または垂直同期信号の目標パルス周期を設定する設定手段と、
   前記実パルス周期と前記目標パルス周期とを比較し、両周期が一致しているときの前記水平同期信号及び／または垂直同期信号を適正と判断する判断手段と、
   前記水平同期信号及び垂直同期信号に基づいて、画像データのフレーム構築をするフレーム構築手段と、
   前記判断手段により適正と判断された前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、その出力を許可する一方、適正と判断されなかった前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、出力を禁止する制御手段と、
   を有して成ることを特徴とする画像処理装置。
2. 少なくとも１フレーム分の前記画像データを格納する記憶手段を有し、
   前記制御手段は、前記判断手段で適正と判断された前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、前記記憶手段からの出力を許可する一方、適正と判断されなかった前記水平同期信号及び／または垂直同期信号に基づいてフレーム構築された画像データについては、前記記憶手段からの出力を禁止することを特徴とする請求項１に記載の画像処理装置。
3. 被写体の光学像を電気的な画像信号に変換して出力する撮像手段と；前記撮像手段から入力される画像信号、並びに、前記水平同期信号及び垂直同期信号に基づいて、フレーム毎の画像データを生成・出力する画像処理手段と；前記画像処理手段で生成される画像データに基づいて、画像表示を行う画像表示手段と；を有して成る電子機器であって、前記画像処理手段として、請求項１または請求項２に記載の画像処理装置を有して成ることを特徴とする電子機器。
4. 前記信号発生手段と前記フレーム構築手段とが、ヒンジ機構による連結部を介して設けられている請求項３に記載の電子機器であって、前記検出手段は、前記連結部より下流側における前記水平同期信号及び／または垂直同期信号の実パルス周期を検出することを特徴とする電子機器。
5. 前記撮像手段は、サンプリング信号のパルスに同期して前記画像信号を出力するものであり、前記検出手段は、前記水平同期信号及び／または垂直同期信号のパルスを検知する毎に、その次にパルスを検知するまでの間に到来する前記サンプリング信号のパルス数をカウントすることによって、前記水平同期信号及び／または垂直同期信号の実パルス周期を検出するものであることを特徴とする請求項３または請求項４に記載の電子機器。

Images