JP4916715B2 - 電子部品 - Google Patents

Description

本発明は、例えば半導体プロセス技術を利用して基板上にキャパシタ部が形成された電子部品に関する。

携帯電話やワイヤレスＬＡＮ等のＲＦ（radio frequency）システムにおいては、システムを構成する機能的デバイス間の良好な信号伝達を実現すべく、当該信号について位相マッチングを施す必要がある。そのため、各デバイスの信号入出力部には、一般に、インダクタやキャパシタ等の受動部品を構成要素として含む受動素子が、信号の位相を調整するための位相器として設けられる。

また、ＲＦシステムにおいては、一般に、狭帯域用の周波数フィルタとしてＳＡＷフィルタが用いられる。ＳＡＷフィルタは圧電素子を構成要素に含むところ、ＳＡＷフィルタが組み込まれる機器の製造過程や使用時等に、物理的な衝撃や熱的な作用が何らかの理由でＳＡＷフィルタないしその圧電素子に加わると、圧電効果により圧電素子電極間に電位差が生ずる。このとき、ＳＡＷフィルタと電気的に接続された電子部品には所定の電圧が加わってしまう。上述の受動素子（位相器）に含まれるキャパシタは、ＳＡＷフィルタと電気的に接続されている場合が多いので、当該キャパシタには、ＳＡＷフィルタないしその圧電素子の存在に起因して偶発的に生ずる電圧印加によりキャパシタ電極間に絶縁破壊が生じないように、高い耐電圧（例えば１５０Ｖ以上）が求められる。

一方、ＲＦシステムにおいては、高機能を実現するために要する部品の増加などに伴い、各部品の小型化に対する要求が高まっている。小型化の観点から、上述の受動素子（位相器）としては、半導体プロセス技術を利用して製造される、所定の複数の受動部品（インダクタ，キャパシタ，抵抗，フィルタ等）が基板上にて高密度に集積化されたＩＰＤ（integrated passive device）が採用される場合がある。ＩＰＤを採用する場合にも、それに含まれるキャパシタには、上述のように、キャパシタ電極間に絶縁破壊が生じないように高い耐電圧が求められる。ＩＰＤに関する技術については、例えば下記の特許文献１，２に記載されている。

特開平４−６１２６４号公報 特開２００２−３３２３９号公報

ＩＰＤに含まれるキャパシタは、一般に、基板上に設けられた下位電極膜と、当該下位電極膜に対向する上位電極膜と、当該両電極膜間の誘電体膜とからなる積層構造を有する。下位電極膜および上位電極膜には、低抵抗であるとともに、誘電体膜に対して充分な密着性を示すことも、求められる。膜間の密着力が充分でない場合、当該膜間の接合状態が経時的に劣化して（例えば、当該膜間の空隙が経時的に増大して）、当該キャパシタの静電容量特性が変化してしまう。静電容量特性の変化は好ましくない。

従来の技術においては、ＩＰＤに含まれるキャパシタの下位電極膜として、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造膜が採用される場合がある。この多層構造膜は、具体的には、基板上に設けられたＴｉ層（厚さは例えば５０ｎｍ）と、当該Ｔｉ層上の第１のＡｕ層（厚さは例えば５００ｎｍ）と、当該第１のＡｕ層上のＮｉ層（厚さは例えば５０ｎｍ）と、当該Ｎｉ層上の第２のＡｕ層（厚さは例えば５００ｎｍ）とからなり、Ｎｉ層由来の微量Ｎｉが、熱拡散により、第２のＡｕ層における誘電体膜側表面に到達している。また、この多層構造膜は、抵抗率が低く、且つ、第２のＡｕ層における誘電体膜表面側に到達しているＮｉの存在に起因して、特にＳｉＯ₂誘電体膜に対して比較的良好な密着性を示すことが、知られている。

しかしながら、下位電極膜としてＴｉ/Ａｕ/Ｎｉ/Ａｕ多層構造膜を採用しても、下位電極膜と誘電体膜の間に、要求される程度の密着性が得られない場合がある。また、下位電極膜としてＴｉ/Ａｕ/Ｎｉ/Ａｕ多層構造膜を採用すると、当該キャパシタにおいて、要求される程度の耐電圧が得られない場合がある。キャパシタの耐電圧を向上するためには、誘電体膜を厚く設定することが考えられるが、誘電体膜を厚くするほど上位電極膜の面積を大きくしなければ、キャパシタの静電容量を維持することができない。そのため、誘電体膜の厚さの増大は、キャパシタないしこれを構成要素として含むＩＰＤの小型化の観点から、好ましくない。

本発明は、以上のような事情の下で考え出されたものであり、下位電極膜と誘電体膜との密着性に優れるとともに高耐電圧を実現するのに適したキャパシタ部、を有する電子部品を提供することを、目的とする。

本発明の第１の側面により提供される電子部品は、基板およびキャパシタ部を備える。キャパシタ部は、基板上に設けられた第１電極膜（下位電極膜）、当該第１電極膜に対向する第２電極膜（上位電極膜）、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有する。第１電極膜は、誘電体膜の側に酸化被膜を有して当該誘電体膜と接合している密着金属層、を含む多層構造を有する。本発明の第１の側面における密着金属層とは、例えば、常温・常圧の条件下で空気中にて表面に酸化被膜が形成され得る程度の易酸化性の金属材料を成膜した後、当該金属膜の成長端面を実際に例えば空気に曝して酸化することにより、形成される層である。すなわち、本発明の第１の側面における密着金属層は、易酸化金属層である。また、本発明に係る電子部品には、キャパシタ素子自体、および、キャパシタ素子が他の素子と一体化された集積型電子部品が、含まれる。

易酸化性の金属よりなる層を誘電体膜側表層として有して誘電体膜と接合する下位電極膜は、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜よりも、誘電体膜に対して高い密着性を示し得ることを、本発明者らは見出した。これとともに、そのような金属層を有する下位電極膜を採用する場合、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜を採用する場合よりも、高い耐電圧を実現し得ることも、本発明者らは見出した。本発明の第１の側面は、これらの知見に基づくものである。

本発明の第１の側面に係る電子部品におけるキャパシタ部では、第１電極膜（下位電極膜）は、その密着金属層の酸化被膜を介して誘電体膜と接合している。酸化被膜は、密着金属層の金属素地に根ざした金属酸化物組織を有する。金属酸化物組織を有する酸化被膜は、誘電体膜（例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる）と結合しやすい。酸化被膜と誘電体膜の間のこのような結合性の高さに起因して、第１電極膜は誘電体膜に対して高い密着性を示し得ると考えられる。また、金属酸化物組織を有する酸化被膜が、第１電極膜本体から誘電体膜への電子の流れを妨げるために、本発明におけるキャパシタ部において高い耐電圧を実現し得ると考えられる。

好ましくは、密着金属層は、Ｔｉ，Ｃｒ，Ｔａからなる群より選択される金属を含む。Ｔｉ，Ｃｒ，Ｔａは、空気中にて比較的穏やかな条件で酸化される、いわゆる易酸化性金属である。

本発明の第２の側面により提供される電子部品は、基板およびキャパシタ部を備える。キャパシタ部は、基板上に設けられた第１電極膜（下位電極膜）、当該第１電極膜に対向する第２電極膜（上位電極膜）、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有する。第１電極膜は、Ｔｉ，Ｃｒ，Ｔａからなる群より選択される金属を含んで誘電体膜と接合している密着金属層、を含む多層構造を有する。本発明の第２の側面における密着金属層とは、例えば、Ｔｉ，Ｃｒ，Ｔａからなる群より選択される金属を含む金属材料を成膜し、当該金属膜の成長端面を積極的には空気に曝さずに形成される層である。

上述のように、易酸化性の金属よりなる層を誘電体膜側表層として有して誘電体膜と接合する下位電極膜は、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜よりも、誘電体膜に対して高い密着性を示し得るという知見や、そのような金属層を有する下位電極膜を採用する場合、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜を採用する場合よりも、高い耐電圧を実現し得るという知見に、本発明の第２の側面は基づく。

好ましくは、第１電極膜は、密着金属層に含まれる金属を含んで基板と接合する密着層を含む。このような構成は、キャパシタ部の形成効率ひいては電子部品の製造効率の観点から、好ましい。このような構成によると、複数のターゲットを使用して行う例えばスパッタリング法により第１電極膜を形成する際に、ターゲットの種類を抑制することができるからである。

好ましくは、第１電極膜は、Ｃｕ，Ａｕ，Ａｇ，Ａｌからなる群より選択される金属を含む主導電層を含む。このような構成は、第１電極膜について低抵抗を実現するうえで好適である。

好ましくは、本発明の電子部品は、基板上に設けられた配線膜を更に備え、当該配線膜は、第１電極膜の多層構造から密着金属層を除いた層構造を有する。好ましくは、第１電極膜における密着金属層以外の部位と配線膜とは連続している。

好ましくは、本発明の電子部品は、基板上に設けられた受動部品を更に備え、上述の配線膜は、当該受動部品とキャパシタ部との間の電気的経路の少なくとも一部を構成する。このような構成とともに、或は、このような構成に代えて、本発明の電子部品は、基板上に設けられた電極パッドを更に備え、配線膜は、当該電極パッドとキャパシタ部との間の電気的経路の少なくとも一部を構成してもよい。本発明の電子部品は、このような構成を具備する集積型電子部品であってもよい。

図１から図３は、本発明に係る集積型電子部品Ｘを表す。図１は、集積型電子部品Ｘの平面図である。図２および図３は、各々、図１の線II−IIおよび線III−IIIに沿った断面図である。

集積型電子部品Ｘは、基板Ｓと、キャパシタ１０Ａ，１０Ｂと、コイルインダクタ２０と、電極パッド３０Ａ，３０Ｂ，３０Ｃ，３０Ｄと、配線４０と、保護膜５０（図１において図示略）とを備え、図４に示す回路構成を有する。

基板Ｓは、例えば、半導体基板、石英基板、ガラス基板、ＳＯＩ（silicon on insulator）基板、ＳＯＱ（silicon on quartz）基板、またはＳＯＧ（silicon on glass）基板である。半導体基板は、例えば、単結晶シリコンなどのシリコン材料よりなる。

キャパシタ１０Ａ，１０Ｂは、各々、電極膜１１，１２および誘電体膜１３からなる積層構造を有する。キャパシタ１０Ａ，１０Ｂの積層構成を図５に示す。

電極膜１１は、基板Ｓ上にパターン形成された下位電極膜であり、本実施形態では、図２および図５に示すように、下地密着層１１ａと、主導電層１１ｂと、密着金属層１１ｃとからなる積層構造を有する。下地密着層１１ａは、基板Ｓと電極膜１１との密着性を確保するための層であり、好ましくはＴｉ、Ｃｒ、またはＴａよりなる。下地密着層１１ａの厚さは例えば３０〜１００ｎｍである。主導電層１１ｂは、電極膜１１に要求される導電機能を担う主たる層であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。主導電層１１ｂの厚さは例えば０.５〜２μｍである。密着金属層１１ｃは、誘電体膜１３と電極膜１１との密着性を確保するための層であり、本実施形態では、図５にて模式的に示すように誘電体膜１３の側に酸化被膜１１ｃ’を有する。本発明では、誘電体膜１３の側に酸化被膜１１ｃ’を有する密着金属層１１ｃに代えて、誘電体膜１３の側に酸化被膜１１ｃ’を有しない密着金属層１１ｃを採用してもよい。密着金属層１１ｃを構成する金属母材は、例えばＴｉ、Ｃｒ、またはＴａである。これらは、空気中にて比較的穏やかな条件で酸化される、いわゆる易酸化性金属である。このような密着金属層１１ｃの全体厚さは例えば３０〜１００ｎｍである。

電極膜１２は、誘電体膜１３を介して電極膜１１に対向する上位電極膜であり、本実施形態では、図５に示すように、下地密着層１２ａおよび主導電層１２ｂからなる積層構造を有する。下地密着層１２ａは、誘電体膜１３と電極膜１２との密着性を確保するための層であり、例えばＴｉ、Ｃｒ、またはＴａよりなる。下地密着層１２ａの厚さは例えば３０〜１００ｎｍである。主導電層１２ｂは、電極膜１２に要求される導電機能を担う主たる層であり、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。主導電層１２ｂの厚さは例えば１〜１５μｍである。電極膜１２はこのような多層構造に代えて単層構造を有してもよい。

誘電体膜１３は、好ましくは酸化物誘電体または窒化物誘電体であり、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる。誘電体膜１３の厚さは例えば０.１〜１μｍである。

コイルインダクタ２０は、図１および図３に示すように、基板Ｓ上にパターン形成された平面渦巻形コイルであり、端部２１，２２を有する。このようなコイルインダクタ２０は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。

電極パッド３０Ａ〜３０Ｄは、外部接続用のパッドである。図４に示すように、電極パッド３０Ａ，３０Ｂはグラウンド接続用の端子として機能するものであり、電極パッド３０Ｃ，３０Ｄは、電気信号入出力用の端子としての機能するものである。これら電極パッド３０Ａ〜３０Ｄは、例えば、Ｎｉ母体およびその上位表面を被覆するＡｕ膜からなる。

配線４０は、基板Ｓ上の各コンポーネントを電気的に接続するためのものであり、図１から図３に示すように、基板Ｓ上にパターン形成された第１配線部４１と、主に保護膜５０上にパターン形成された第２配線部４２と、これら第１配線部４１および第２配線部４２を連絡する第３配線部４３とからなる。図の明確化の観点より、図１においては、配線４０のうち第１配線部４１のみをハッチングを付して表す。第１配線部４１は、キャパシタ部１０Ａ，１０Ｂの電極膜１１の多層構造から密着金属層１１ｃを除いた層構造を有する。すなわち、第１配線部４１は、下地密着層１１ａと同じ組成および厚さの下地密着層と、主導電層１１ｂと同じ組成および厚さの主導電層とからなる。一部の第１配線部４１と電極膜１１とは連続している。第２配線部４２および第３配線部４３は、例えばＣｕ、Ａｕ、Ａｇ、またはＡｌよりなる。第２配線部４２の厚さは例えば１〜１５μｍである。

図４に示すように、キャパシタ１０Ａは、電極パッド３０Ａ，３０Ｃおよびコイルインダクタ２０と電気的に接続されている。具体的には、キャパシタ１０Ａの電極膜１１は電極パッド３０Ａと電気的に接続され、且つ、キャパシタ１０Ａの電極膜１２は電極パッド３０Ｃおよびコイルインダクタ２０の端部２１と電気的に接続されている。一方、キャパシタ１０Ｂは、電極パッド３０Ｂ，３０Ｄおよびコイルインダクタ２０と電気的に接続されている。具体的には、キャパシタ１０Ｂの電極膜１１は電極パッド３０Ｂと電気的に接続され、且つ、キャパシタ１０Ｂの電極膜１２は電極パッド３０Ｄおよびコイルインダクタ２０の端部２２と電気的に接続されている。

保護膜５０は、例えばポリイミドまたはＢＣＢ（Benzocyclobutene）よりなり、キャパシタ１０Ａ，１０Ｂ、コイルインダクタ２０、第１配線部４１、および第３配線部４３を覆う。

図６から図８は、集積型電子部品Ｘの製造方法を表す。図６から図８においては、図８（ｃ）に示すキャパシタ１０（キャパシタ１０Ａ，１０Ｂに相当する）、コイルインダクタ２０の一部、電極パッド３０（電極パッド３０Ａ〜３０Ｄに相当する）、および、配線４０の一部の形成過程を、一の断面の変化で表す。当該断面は、加工が施される材料基板における単一の集積型電子部品形成区画に含まれる複数の所定箇所の断面を、モデル化して連続断面としたものである。

集積型電子部品Ｘの製造においては、まず、図６（ａ）に示すように、例えばスパッタリング法により、下地膜６１、主導電膜６２、および、表面に酸化被膜（図示略）を有する金属膜６３を、基板Ｓ上に順次形成する。下地膜６１、主導電膜６２、および金属膜６３は、各々、キャパシタ１０の電極膜１１の下地密着層１１ａ、主導電層１１ｂ、および密着金属層１１ｃに関して上述した材料よりなる。酸化被膜付きの金属膜６３については、具体的には、易酸化性金属（例えばＴｉ、Ｃｒ、またはＴａ）を主導電膜６２上に成膜した後、空気に曝すことにより、形成することができる。本発明の集積型電子部品Ｘにおいて、誘電体膜１３の側に酸化被膜１１ｃ’を有する密着金属層１１ｃに代えて、誘電体膜１３の側に酸化被膜１１ｃ’を有しない密着金属層１１ｃを採用する場合には、上述の易酸化性金属を主導電膜６２上に成膜した後には空気に曝さずに、金属膜６３を形成する。

次に、図６（ｂ）に示すように、レジストパターン６４を形成する。レジストパターン６４は、キャパシタ１０の電極膜１１および第１配線部４１に対応するパターン形状を有する。レジストパターン６４の形成においては、まず、金属膜６３上に、液状のフォトレジストをスピンコーティングにより成膜する。次に、露光処理およびその後の現像処理を経て、当該フォトレジスト膜をパターニングする。後出のレジストパターンおよび保護膜についても、同様の手法により形成することができる。

次に、図６（ｃ）に示すように、レジストパターン６４をマスクとして利用して行う例えばイオンミリング法により、下地膜６１、主導電膜６２、および金属膜６３に対してエッチング処理を施す。この後、例えば所定の剥離液を作用させることにより、レジストパターン６４を除去する。

次に、図６（ｄ）に示すように、例えばスパッタリング法により、誘電体膜６５を形成する。誘電体膜６５は、キャパシタ１０の誘電体膜１３に関して上述した材料よりなる。

次に、図７（ａ）に示すように、誘電体膜６５上にレジストパターン６６を形成する。レジストパターン６６は、キャパシタ１０の誘電体膜１３に対応するパターン形状を有する。

次に、図７（ｂ）に示すように、レジストパターン６６をマスクとして利用して行う例えばウエットエッチング法により、誘電体膜６５に対してエッチング処理を施す。これにより、誘電体膜１３がパターン形成される。ウエットエッチング法におけるエッチング液としては、例えばバッファードフッ酸を使用することができる。

次に、図７（ｃ）に示すように、レジストパターン６６および誘電体膜１３をマスクとして利用して、露出している金属膜６３をエッチング除去する。これにより、キャパシタ１０の電極膜１１および第１配線部４１がパターン形成される。エッチング手法としては、イオンミリング法やウエットエッチング法を採用することができる。本工程の後、レジストパターン６６を除去する。

次に、図８（ａ）に示すように、所定のレジストパターン（図示略）を使用して行う電気めっき法により、所定箇所に導電材料を成長させる。これにより、キャパシタ１０の電極膜１２、コイルインダクタ２０、および電極パッド３０の本体部を形成することができる。

次に、図８（ｂ）に示すように、保護膜５０を形成する。保護膜５０は、電極膜１２の一部、第１配線部４１の一部、および電極パッド３０の本体部の一部を露出させるための開口部５１，５２，５３を有する。

次に、図８（ｃ）に示すように、所定のレジストパターン（図示略）を使用して行う電気めっき法により、所定箇所に導電材料を成長させる。これにより、第２配線部４２、第３配線部４３、および電極パッド３０の表層部を形成することができる。以上のようにして、図１に示す集積型電子部品Ｘを製造することができる。

上述のように、易酸化性の金属よりなる層を誘電体膜側表層として有して誘電体膜と接合する下位電極膜は、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜よりも、誘電体膜に対して高い密着性を示し得るという知見や、そのような金属層を有する下位電極膜を採用する場合、Ｔｉ/Ａｕ/Ｎｉ/Ａｕの多層構造を有する従来の下位電極膜を採用する場合よりも、高い耐電圧を実現し得るという知見に、本発明は基づくところ、集積型電子部品Ｘのキャパシタ部１０Ａ，１０Ｂでは、電極膜１１（下位電極膜）は、その密着金属層１１ｃの酸化被膜１１ｃ’（図５に示す）を介して誘電体膜１３と接合している。酸化被膜１１ｃ’は、密着金属層１１ｃの金属素地に根ざした金属酸化物組織を有する。金属酸化物組織を有する酸化被膜１１ｃ’は、誘電体膜１３（例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる）と結合しやすい。したがって、電極膜１１は誘電体膜１３に対して高い密着性を示すことが可能である。また、金属酸化物組織を有する酸化被膜１１ｃ’が、電極膜１１における主導電層１１ｂや密着金属層１１ｃの金属素地から誘電体膜１３への電子の流れを妨げるために、キャパシタ１０Ａ，１０Ｂにおいて高い耐電圧を実現することが可能である。以上のように、集積型電子部品Ｘのキャパシタ１０Ａ，１０Ｂは、電極膜１１（下位電極膜）と誘電体膜１３との密着性に優れるとともに、高耐電圧を実現するのに適しているのである。

実施例に係る複数個のキャパシタ素子を作製した。各キャパシタ素子の作製においては、図５に示す積層構成において次の条件を採用したキャパシタ部をガラス基板上に形成した。電極膜１１の下地密着層１１ａは、厚さ５０ｎｍのＴｉ膜である。主導電層１１ｂは、厚さ１０００ｎｍのＡｕ膜である。密着金属層１１ｃは、表面に酸化被膜を有する厚さ５０ｎｍのＴｉ膜である。電極膜１２は、厚さ１０μｍのＣｕの電気めっき膜である。誘電体膜１３は、厚さ２２０ｎｍのＳｉＯ₂膜である。

比較例

比較例に係る複数個のキャパシタ素子を作製した。各キャパシタ素子の作製においては、電極膜１１に代えて次のような下位電極膜を採用した以外は実施例のキャパシタ素子と同様にして、キャパシタ部をガラス基板上に形成した。本比較例における下位電極膜は、ガラス基板上の厚さ５０ｎｍのＴｉ膜と、その上の厚さ５００ｎｍの第１のＡｕ膜と、その上の厚さ５０ｎｍのＮｉ膜と、その上の厚さ５００ｎｍの第２のＡｕ膜とからなる積層構造を有し、Ｎｉ膜由来の微量Ｎｉが、熱拡散により、第２のＡｕ膜における誘電体膜側表面に到達している。

評価

〔高温高湿試験〕
実施例に係る複数のキャパシタ素子および比較例に係る複数のキャパシタ素子について、高温高湿試験を行った。具体的には、各キャパシタ素子を、環境温度８５℃および湿度９５％の条件下に１０００時間放置した。その結果、実施例に係る複数のキャパシタ素子においては、試験の前後でキャパシタンスの値に変化はなく、また、電極膜１１（下位電極膜）と誘電体膜１３の間に剥離は確認されなかった。これに対し、比較例に係る複数のキャパシタ素子の一部では、試験後にキャパシタンスの大幅な低下が生じ、キャパシタンスの低下したキャパシタ素子では、下位電極膜と誘電体膜の間に剥離が生じていることを確認した。剥離の有無は、キャパシタ素子に対して集束イオンビーム（ＦＩＢ）加工を施して現れた所定断面についてのＳＥＭ観察により判定した。本高温高湿試験のこのような結果から、実施例のキャパシタ素子は、比較例のキャパシタ素子よりも、下位電極膜と誘電体膜の密着性に優れることが判る。

〔耐熱性試験〕
実施例に係る別の複数のキャパシタ素子および比較例に係る別の複数のキャパシタ素子について、耐熱性試験を行った。具体的には、各キャパシタ素子を、環境温度を１５０℃から２６０℃に昇温させた後に２６０℃から１５０℃に降温させる工程を１サイクルとして、これを４サイクル行う試験に付した。その結果、実施例に係る複数のキャパシタ素子においては、電極膜１１（下位電極膜）と誘電体膜１３の間に剥離は確認されなかった。これに対し、比較例に係る複数のキャパシタ素子の一部では、下位電極膜と誘電体膜の間に剥離が生じた。剥離の有無は、キャパシタ素子に対してＦＩＢ加工を施して現れた所定断面についてのＳＥＭ観察により判定した。本熱サイクル試験のこのような結果からも、実施例のキャパシタ素子は、比較例のキャパシタ素子よりも、下位電極膜と誘電体膜の密着性に優れることが判る。

〔耐電圧測定〕
実施例および比較例のキャパシタ素子について、耐電圧を測定した。実施例および比較例のキャパシタ素子の耐電圧は、各々、２３０Ｖおよび１４０Ｖであった。このように、実施例のキャパシタ素子は、比較例のキャパシタ素子よりも高い耐電圧を示した。

本発明に係る集積型電子部品の平面図である。 図１の線II−IIに沿った断面図である。 図１の線III−IIIに沿った断面図である。 図１に示す集積型電子部品の回路構成を表す。 図１に示す集積型電子部品のキャパシタ部の積層構成を表す。 図１に示す集積型電子部品の製造方法における一部の工程を表す。 図６の後に続く工程を表す。 図７の後に続く工程を表す。

符号の説明

Ｘ 集積型電子部品
Ｓ 基板
１０，１０Ａ，１０Ｂ キャパシタ
１１，１２ 電極膜
１１ａ 下地密着層
１１ｂ 主導電層
１１ｃ 密着金属層
１１ｃ’ 酸化被膜
１３ 誘電体膜
２０ コイルインダクタ
３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ 電極パッド
４０ 配線
４１ 第１配線部
４２ 第２配線部
４３ 第３配線部
５０ 保護膜

Claims (7)

1. 基板と、
   前記基板上に設けられた第１電極膜、当該第１電極膜に対向する第２電極膜、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有するキャパシタ部と、
   前記基板上に設けられた配線膜と、
   を備え、
   前記第１電極膜は、前記誘電体膜の側に酸化被膜を有して当該誘電体膜と接合している密着金属層、を含む多層構造を有し、
   前記配線膜は、前記第１電極膜の多層構造から前記密着金属層を除いた層構造を有し、
   前記第１電極膜における前記密着金属層以外の部位と前記配線膜とは連続している、電子部品。
2. 前記密着金属層は、Ｔｉ，Ｃｒ，Ｔａからなる群より選択される金属を含む、請求項１に記載の電子部品。
3. 基板と、
   前記基板上に設けられた第１電極膜、当該第１電極膜に対向する第２電極膜、並びに、当該第１および第２電極膜の間の誘電体膜、からなる積層構造を有するキャパシタ部と、
   前記基板上に設けられた配線膜と、
   を備え、
   前記第１電極膜は、Ｔｉ，Ｃｒ，Ｔａからなる群より選択される金属を含んで前記誘電体膜と接合している密着金属層、を含む多層構造を有し、
   前記配線膜は、前記第１電極膜の多層構造から前記密着金属層を除いた層構造を有し、
   前記第１電極膜における前記密着金属層以外の部位と前記配線膜とは連続している、電子部品。
4. 前記第１電極膜は、前記密着金属層に含まれる前記金属を含んで前記基板と接合する密着層を含む、請求項２または３に記載の電子部品。
5. 前記第１電極膜は、Ｃｕ，Ａｕ，Ａｇ，Ａｌからなる群より選択される金属を含む主導電層を含む、請求項１から４のいずれか一つに記載の電子部品。
6. 前記基板上に設けられた受動部品を更に備え、前記配線膜は、当該受動部品と前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、請求項１から５のいずれか一つに記載の電子部品。
7. 前記基板上に設けられた電極パッドを更に備え、前記配線膜は、当該電極パッドと前記キャパシタ部との間の電気的経路の少なくとも一部を構成する、請求項１から６のいずれか一つに記載の電子部品。

Images