CN1988080A - 电子元件 - Google Patents
电子元件 Download PDFInfo
- Publication number
- CN1988080A CN1988080A CNA200610144641XA CN200610144641A CN1988080A CN 1988080 A CN1988080 A CN 1988080A CN A200610144641X A CNA200610144641X A CN A200610144641XA CN 200610144641 A CN200610144641 A CN 200610144641A CN 1988080 A CN1988080 A CN 1988080A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- electrode
- substrate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011248 coating agent Substances 0.000 claims abstract description 22
- 238000000576 coating method Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 271
- 238000010276 construction Methods 0.000 claims description 44
- 239000012790 adhesive layer Substances 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 150000004706 metal oxides Chemical group 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- -1 for example inductor Substances 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种电子元件，包括衬底以及位于该衬底上的电容器单元。该电容器单元具有层叠结构，该层叠结构包括设置在该衬底上的第一电极层、与该第一电极层相对的第二电极层以及位于该第一电极层与该第二电极层之间的电介质层。该第一电极层具有多层结构，该多层结构包括与该电介质层接合的粘合金属层。该粘合金属层在该电介质层一侧设置有氧化物涂层。
Description
技术领域
本发明涉及一种包括电容器的电子元件，该电容器设置在衬底上，例如通过半导体加工技术形成。
背景技术
在诸如移动电话或者无线LAN的射频(以下称为RF)***中，必须对信号进行相位匹配，以令人满意地在构成***的各个功能器件之间的传输。因此，每个器件的输入/输出端通常设置有诸如电感器或电容器的无源元件，该无源元件用作控制信号相位的移相器。
一般而言，在RF***中，采用SAW滤波器作为窄带频率滤波器。SAW滤波器包括压电元件，在含有SAW滤波器的装置的制造过程中当物理冲击或者热效应被施加至SAW滤波器或者其压电元件时，由于压电效应SAW滤波器在压电元件的电极之间产生电势差。在这种情况下，预定的电压被施加至与SAW滤波器电连接的电子元件。包含在无源元件(移相器)中的电容器通常与SAW滤波器电连接，因此该电容器必须具有高的耐受电压(例如，150V或者更高)，从而防止电容器电极之间的介质击穿，而电容器电极之间的介质击穿可能在施加由SAW滤波器或其压电元件偶然产生的电压时发生。
在增加部件数量来获得更高性能的驱动下，一直需要减小构成RF***的各种部件的尺寸。为使***的尺寸变小，可采用集成无源器件(以下称为IPD)作为无源元件(移相器)，其中IPD是基于半导体加工技术制造的，包括密集地集成在衬底上的多个预定无源元件，例如电感器、电容器、电阻器和滤波器。在采用IPD时，包含于其中的电容器仍然必须具有高的耐受电压，用以防止电容器电极之间的介质击穿，如上所述。例如，在JP-A-H04-61264和JP-A-2002-33239中可查找到与IPD相关的技术。
包含在IPD中的电容器一般具有层叠结构，该层叠结构由设置在衬底上的下电极层、与下电极层相对的上电极层和设置在上述电极层之间的电介质层构成。下电极层和上电极层都要求具有低电阻以及能够实现与电介质层的充分粘合。上述层之间的粘合不充分会引起这些层之间的粘合状态随时间变差(例如这些层之间的间隙随时间扩大)，从而导致电容器的静态电容特性改变，而这是不希望发生的。
通常，包含于IPD中的电容器的下电极层经常由包括Ti/Au/Ni/Au层的多层结构构成。具体来说，这种多层结构包括设置在衬底上的Ti层(例如50nm厚)、设置在Ti层上的第一Au层(例如500nm厚)、设置在第一Au层上的Ni层(例如50nm厚)、以及设置在Ni层上的第二Au层(例如500nm厚)，从而使来自Ni层的少量Ni通过热扩散到达电介质层一侧的第二Au层表面。由于电介质层一侧的第二Au层的表面上存在Ni，因此可知这种多层结构具有低电阻以及能够实现尤其与SiO2电介质层的充分粘合。
然而，采用Ti/Au/Ni/Au多层结构作为下电极层不是总能确保下电极层与电介质层之间所需的粘合特性。此外，采用Ti/Au/Ni/Au多层结构作为下电极层可能导致不能在电容器中获得所需大小的耐受电压。增加电介质层的厚度可能有助于提高电容器的耐受电压，然而增加电介质层的厚度需要同时增加上电极层的面积，以确保电容器所需的静态电容。因此，从抑制电容器尺寸增加、从而抑制包含该电容器作为元件的IPD尺寸增加的观点来看，增加电介质层的厚度并非理想的解决方案。
发明内容
本发明是在上述情况下提出的，其目的是提供一种包括电容器单元的电子元件，该电容器单元确保下电极层与电介质层之间的充分粘合，并有助于获得高的耐受电压。
本发明的第一方案提供一种包括衬底和电容器单元的电子元件。该电容器单元具有层叠结构，该层叠结构包括设置在该衬底上的第一电极层(下电极层)、与该第一电极层相对的第二电极层(上电极层)以及位于该第一电极层与该第二电极层之间的电介质层。该第一电极层具有多层结构，该多层结构包括经由氧化物涂层与该电介质层接合的粘合金属层，该氧化物涂层设置在该粘合金属层的表面上。为了形成根据本发明第一方案的粘合金属层，沉积金属材料，该金属材料在常温常压下可氧化从而在其表面上形成氧化物涂层，然后将金属层的生长面实际暴露于空气以进行氧化。因此，根据本发明第一方案的粘合金属层是易氧化金属层。此外，根据本发明的电子元件包括电容器元件本身以及将该电容器元件与另一元件集成在其中的集成电子元件。
本发明的发明人发现与具有Ti/Au/Ni/Au多层结构的传统下电极层相比，经由表面涂层与电介质层接合的下电极层能够实现与电介质层的良好粘合，该表面涂层由设置在下电极层表面上的易氧化金属构成。本发明的发明人还发现与采用具有Ti/Au/Ni/Au多层结构的传统下电极层相比，采用设置有这种金属层的下电极层能够获得更高的耐受电压。本发明的第一方案基于这些研究结果。
在根据本发明第一方案的电子元件的电容器单元中，第一电极层(下电极层)经由设置在第一电极层的粘合金属层上的氧化物涂层与电介质层接合。氧化物涂层具有来源于粘合金属层的基础金属的金属氧化物结构。具有这种金属氧化物结构的氧化物涂层易于与电介质层结合，该电介质层一般由氧化硅、氮化硅、氧化铝、氧化钽或氧化钛构成。正是由于氧化物涂层与电介质层之间具有这种高接合特性，因此第一电极层能够实现与电介质层的良好粘合。此外，具有该金属氧化物结构的氧化物涂层起到阻止电子从第一电极层的主要部分流向电介质层的作用，从而可以解释为根据本发明的电容器单元具有高耐受电压的原因。
优选地，该粘合金属层可包含从Ti、Cr以及Ta构成的组中选取的金属。Ti、Cr以及Ta是所谓的易氧化金属，在常压且相对温暖的条件下氧化。
本发明的第二方案提供一种包括衬底和电容器单元的电子元件。该电容器单元具有层叠结构，该层叠结构包括设置在该衬底上的第一电极层(下电极层)、与该第一电极层相对的第二电极层(上电极层)以及位于该第一电极层与该第二电极层之间的电介质层。该第一电极层具有多层结构，该多层结构包括粘合金属层，该粘合金属层包含从Ti、Cr以及Ta构成的组中选取的金属并接合至该电介质层。为了形成根据本发明第二方案的粘合金属层，沉积金属材料，该金属材料包含从Ti、Cr以及Ta构成的组中选取的金属，但是没有将金属层的生长面完全暴露于空气。
如以上描述的，本发明的第二方案基于如下研究结果：与具有Ti/Au/Ni/Au多层结构的传统下电极层相比，经由表面涂层与电介质层接合的下电极层能够实现与电介质层的良好粘合，该表面涂层由设置在下电极层表面上的易氧化金属构成；与采用具有Ti/Au/Ni/Au多层结构的传统下电极层相比，采用设置有这种金属层的下电极层能够获得更高的耐受电压。
优选地，第一电极层可包括粘合层，该粘合层包含该粘合金属层中包含的金属并与衬底接合。这种结构能够提高电容器单元的形成效率，从而提高电子元件的生产效率。这是因为在例如使用多个靶进行溅射工艺以形成第一电极层时，该结构简化了靶的选择。
优选地，第一电极层可包括主导电层，该主导电层包含从Cu、Au、Ag和Al构成的组中选取的金属。这种结构适于减小第一电极层的电阻。
优选地，根据本发明的电子元件还包括设置在该衬底上的互连层，该互连层可具有与该第一电极层的多层结构相同的多层结构，但不具有该粘合金属层。优选地，除了粘合金属层，该互连层与该第一电极层构成连续结构。
优选地，根据本发明的电子元件还包括设置在该衬底上的无源元件，从而使该互连层构成该无源元件与该电容器单元之间的导电路径的至少一部分。在具有这种结构或取代这种结构的情况下，根据本发明的电子元件还包括设置在该衬底上的电极焊盘，从而使该互连层构成该电极焊盘与该电容器单元之间的导电路径的至少一部分。根据本发明的电子元件可以是包括上述结构的集成电子元件。
附图说明
图1为示出根据本发明的集成电子元件的平面图；
图2为图1沿线II-II的横截面图；
图3为图1沿线III-III的横截面图；
图4为图1所示的集成电子元件的电路图；
图5为示出图1所示的集成电子元件的电容器单元的层叠结构的示意图；
图6(a)至图6(d)为示出图1所示的集成电子元件的制造方法的横截面图；
图7(a)至图7(c)为示出图6(d)之后的制造方法的横截面图；以及
图8(a)至图8(c)为示出图7(c)之后的制造方法的横截面图。
具体实施方式
图1至图3示出根据本发明的集成电子元件X。图1为集成电子元件X的平面图。图2和图3分别为图1沿线II-II和III-III的横截面图。
集成电子元件X包括衬底S、电容器10A和10B、线圈电感器20、电极焊盘30A、30B、30C和30D、互连40以及覆盖层50(图1中未示出)，并具有图4所示的电路结构。
衬底S可以是半导体衬底、石英衬底、玻璃衬底、绝缘体上硅(SOI)衬底、石英上硅(SOQ)衬底、或玻璃上硅(SOG)衬底。半导体衬底可以由硅材料例如多晶硅构成。
电容器10A和10B分别具有包括电极层11、12以及电介质层13的层叠结构。电容器10A和10B的层叠结构在图5中示出。
电极层11为以图案的形式形成在衬底S上的下电极层，在本实施例中电极层11具有包括下粘合层11a、主导电层11b和粘合金属层11c的层叠结构，如图2和图5所示。下粘合层11a用于确保衬底S与电极层11之间的充分粘合，优选由Ti、Cr或Ta构成。下粘合层11a的厚度例如为30至100nm。主导电层11b是电极层11的主要部分，其主要目的用于导电，可由Cu、Au、Ag或Al构成。主导电层11b的厚度例如为0.5至2μm。粘合金属层11c用于确保电介质层13与电极层11之间的充分粘合，在本实施例中粘合金属层11c包括形成在粘合金属层11c面向电介质层13的表面上的氧化物涂层11c’，如图5中示意性示出的。在本发明中，代替设置有这种氧化物涂层11c’的粘合金属层11c，可以采用这样的粘合金属层11c，在其面向电介质层13的表面上不设置氧化物涂层11c’。构成粘合金属层11c的基本金属材料的实例包括Ti、Cr和Ta。这些金属就是所谓的易氧化金属，其在常压且相对温暖的条件下氧化。这样构成的粘合金属层11c的总厚度例如为30至100nm。
电极层12为上电极层，形成为经由电介质层13面向电极层11，在本实施例中电极层12具有包括下粘合层12a和主导电层12b的层叠结构，如图5所示。下粘合层12a用于确保电介质层13与电极层12之间的充分粘合，其可由Ti、Cr或Ta构成。下粘合层12a的厚度例如为30至100nm。主导电层12b为电极层12的主要部分，其主要目的用于导电，可由Cu、Au、Ag或Al构成。主导电层12b的厚度例如为1至15μm。代替这种层叠结构，电极层12可具有单层结构。
优选地，电介质层13可由氧化物电介质或氮化物电介质构成，例如氧化硅、氮化硅、氧化铝、氧化钽或氧化钛。电介质层13可具有0.1至1μm的厚度。
如图1和图3所示，线圈电感器20是在衬底S上图案化的平面螺旋线圈，并具有端部21和22。线圈电感器20的优选材料包括Cu、Au、Ag和Al。
电极焊盘30A至30D用于外部连接。电极焊盘30A和30B用作接地的端子，而电极焊盘30C和30D用作电信号的输入/输出端子。电极焊盘30A至30D可由上表面涂有Au层的Ni块(body)构成。
如图1至图3所示，互连40用于电连接衬底S上的元件，并包括在衬底S上图案化的第一互连区41、主要在覆盖层50上图案化的第二互连区42、以及连接第一互连区41和第二互连区42的第三互连区43。为了使附图清楚明了，在图1中只有互连之间的第一互连区41用阴影线标出。第一互连区41具有与电容器单元10A和10B的电极层11的多层结构相同的结构，但是没有粘合金属层11c。换句话说，第一互连区41包括具有与下粘合层11a的成分和厚度相同的下粘合层以及具有与主导电层11b的成分和厚度相同的主导电层。第一互连区41的一部分构成电极层11。第二互连区42和第三互连区43的优选材料包括Cu、Au、Ag和Al。第二互连区42可具有1至15μm的厚度。
参照图4，电容器10A电连接至电极焊盘30A和30C以及线圈电感器20。更具体地，电容器10A的电极层11电连接至电极焊盘30A，电容器10A的电极层12电连接至电极焊盘30C和线圈电感器20的一个端部21。同样，电容器10B电连接至电极焊盘30B和30D以及线圈电感器20。更具体地，电容器10B的电极层11电连接至电极焊盘30B，电容器10B的电极层12电连接至电极焊盘30D和线圈电感器20的另一端部22。
覆盖层50可由聚酰亚氨或苯环丁烯(BCB)构成，并覆盖电容器10A和10B、线圈电感器20、第一互连区41以及第三互连区43。
图6(a)至图8(c)示出集成电子元件X的制造方法。图6(a)至图8(c)在包括以下组成的区域的横截面图中表示图8(c)所示的电容器10(相应于电容器10A和10B)、线圈电感器20的一部分、电极焊盘30(相应于电极焊盘30A至30D)以及互连40的一部分的形成工艺的进程。上述横截面图逐步示出包含在单个截面中的多个预定区域的模型，在该单个截面中集成电子元件形成在待加工的材料衬底上。
为了制造集成电子元件X，首先，如图6(a)所示，例如通过溅射工艺在衬底S上顺序形成下层61、主导电层62以及表面设置有氧化物涂层(未示出)的金属层63。下层61、主导电层62以及金属层63分别由讲到电容器10的电极层11的下粘合层11a、主导电层11b以及粘合金属层11c时提到的材料构成。具有氧化物涂层的金属层63可通过在主导电层62上沉积易氧化金属例如Ti、Cr或Ta并将该金属暴露于空气而形成。在根据本发明的集成电子元件X中，如果采用不具有设置在电介质层13一侧的氧化物涂层11c’的粘合金属层11c，来代替具有位于电介质层13一侧的氧化物涂层11c’的粘合金属层11c，在形成金属层63时易氧化金属沉积在主导电层62上之后不暴露于空气。
然后，如图6(b)所示，形成抗蚀剂图案64。抗蚀剂图案64具有对应于电容器10的电极层11和第一互连区41的图案形状。为了形成抗蚀剂图案64，首先通过旋涂工艺在金属层63上沉积液态光致抗蚀剂。然后，通过曝光和之后的显影工艺图案化光致抗蚀剂层。下文将描述的抗蚀剂图案和覆盖层也可以通过类似的工艺形成。
下面参照图6(c)，例如，利用抗蚀剂图案64作为掩模进行离子研磨工艺，以蚀刻下层61、主导电层62和金属层63。然后，应用预定的去膜溶液来去除抗蚀剂图案64。
然后，如图6(d)所示，例如通过溅射工艺形成电介质层65。电介质层65由讲到电容器10的电介质层13提到的材料构成。
下面参照图7(a)，在电介质层65上形成抗蚀剂图案66。抗蚀剂图案66具有对应于电容器10的电介质层13的图案形状。
然后，如图7(b)所示，利用抗蚀剂图案66作为掩模，在电介质层65上进行湿蚀刻工艺。从而，使电介质层13的形状为预定的图案。用于这种湿蚀刻工艺的适合的蚀刻溶液包括缓冲氟酸。
然后，如图7(c)所示，利用抗蚀剂图案66和电介质层13作为掩模，通过蚀刻工艺去除金属层63的暴露部分。在此阶段，电容器10的电极层11和第一互连区41被图案化。适合的蚀刻工艺包括离子研磨工艺和湿蚀刻工艺。在完成该工艺之后，去除抗蚀剂图案66。
下面参照图8(a)，使用预定的抗蚀剂图案(未示出)进行电镀工艺，以在预定位置生长导电材料。在此阶段，形成电容器10的电极层12、线圈电感器20，以及电极焊盘30的主要部分。
然后，如图8(b)所示，形成覆盖层50。覆盖层50形成有开口51、52和53，通过上述开口分别暴露电极层12的一部分、第一互连区41的一部分，以及电极焊盘30的主要部分的一部分。
最终，如图8(c)所示，使用预定的抗蚀剂图案(未示出)进行电镀工艺，以在预定位置生长导电材料，从而，形成第二互连区42、第三互连区43，以及电极焊盘30的表面层。通过上述方法，可制成图1所示的集成电极元件X。
然而，如已描述的，本发明基于如下研究结果：与具有Ti/Au/Ni/Au多层结构的传统下电极层相比，经由表面涂层与电介质层接合的下电极层能够实现与电介质层的良好粘合，该表面涂层由设置在下电极层表面上的易氧化金属构成；以及与采用具有Ti/Au/Ni/Au多层结构的传统下电极层相比，采用设置有这种金属层的下电极层能够获得更高的耐受电压，在集成电子元件X中电容器单元10A和10B的电极层11(下电极层)经由包含在电极层11中的粘合金属层11c的氧化物涂层11c’(图5中示出)与电介质层13接合。氧化物涂层11c’具有来源于粘合金属层11c的基础金属的金属氧化物结构。具有这种金属氧化物结构的氧化物涂层11c’易于与电介质层13(由氧化硅、氮化硅、氧化铝、氧化钽、氧化钛等构成)结合。因此，电极层11能够实现与电介质层13的良好粘合。此外，具有该金属氧化物结构的氧化物涂层11c’阻止电子从电极层11中的主导电层11b和粘合金属层11c的基础金属流向电介质层13，从而为电容器10A和10B提供高的耐受电压。因此，集成电子元件X的电容器10A和10B可实现电极层11(下电极层)与电介质层13之间的良好粘合，并可获得高的耐受电压。
<工作实例>
根据本发明制造多个电容器元件。在形成各个电容器时，在玻璃衬底上在以下条件下制造具有如图5构成的层叠结构的电容器单元。电极层11的下粘合层11a为50nm厚的Ti层。主导电层11b为1000nm厚的Au层。粘合金属层11c为50nm厚的Ti层，其中包括其表面上的氧化物涂层。电极层12为10μm厚的电镀Cu层。电介质层13为220nm厚的SiO2层。
<比较实例>
为了进行比较，制造多个电容器元件。为了形成各个电容器元件，在玻璃衬底上制造类似的电容器单元，除了用以下的下电极层代替电极层11之外。根据比较实例的下电极层具有层叠结构，该层叠结构包括设置在玻璃衬底上的50nm厚的Ti层、位于Ti层上的500nm厚的第一Au层、位于第一Au层上的50nm厚的Ni层以及位于Ni层上的500nm厚的第二Au层，并且通过热扩散将来自Ni层的少量Ni引至电介质层一侧的第二Au层表面。
<评测>
<高温/高湿度测试>
对根据工作实例的多个电容器元件和根据比较实例的多个电容器元件进行高温/高湿度测试。将电容器元件保持在如下条件下达1000小时：环境温度为85摄氏度，湿度为95％。结果，根据工作实例的多个电容器元件在测试之前和之后未呈现电容值变化，并且在电极层11(下电极层)与电介质层13之间没有观察到分层。与此相比，根据比较例的一些电容器元件在测试之后电容显著下降，并且在电容下降的那些电容器元件中在电极层与电介质层之间观察到分层。通过用SEM观察在将聚焦离子束(FIB)施加至电容器元件时呈现的预定横截面证实了分层。高温度/高湿度测试的这种结果证明根据工作实例的电容器元件在下电极层与电介质层之间的粘合方面优于根据比较实例的电容器元件。
<耐热性测试>
对根据工作实例的另外多个电容器元件和根据比较实例的另外多个电容器元件进行耐热性测试。对上述电容器元件进行四个周期的环境温度上升和下降，在每个周期中温度从150摄氏度升至260摄氏度，然后从260摄氏度降至150摄氏度。结果，在根据工作实例的电容器元件中，在电极层11(下电极层)与电介质层13之间未观察到分层。与此相比，在根据比较实例的一些电容器元件中，在下电极层与电介质层之间观察到分层。通过用SEM观察在将FIB施加至电容器元件时呈现的预定横截面证实了分层。耐热性测试的这种结果也证明根据工作实例的电容器元件在下电极层与电介质层之间的粘合方面优于根据比较实例的电容器元件。
<耐受电压的测量>
测量根据工作实例和比较实例的电容器元件的耐受电压。根据工作实例和比较实例的电容器元件的耐受电压分别为230V和140V。因此，证明了根据工作实例的电容器元件具有高于根据比较实例的电容器元件的耐受电压。
Claims (9)
1.一种电子元件，包括
衬底；以及
电容器单元，具有层叠结构，该层叠结构包括设置在该衬底上的第一电极层、与该第一电极层相对的第二电极层以及位于该第一电极层与该第二电极层之间的电介质层；
其中，该第一电极层具有多层结构，该多层结构包括与该电介质层接合的粘合金属层，该粘合金属层在该电介质层一侧设置有氧化物涂层。
2.根据权利要求1所述的电子元件，其中该粘合金属层包含从Ti、Cr和Ta构成的组中选取的金属。
3.一种电子元件，包括：
衬底；以及
电容器单元，具有层叠结构，该层叠结构包括设置在该衬底上的第一电极层、与该第一电极层相对的第二电极层以及位于该第一电极层与该第二电极层之间的电介质层；
其中，该第一电极层具有多层结构，该多层结构包括粘合金属层，该粘合金属层包含从Ti、Cr和Ta构成的组中选取的金属并接合至该电介质层。
4.根据权利要求2或3所述的电子元件，其中该第一电极层包括粘合层，该粘合层包含该粘合金属层中包含的金属并接合至该衬底。
5.根据权利要求1或3所述的电子元件，其中该第一电极层包括主导电层，该主导电层包含从Cu、Au、Ag和Al构成的组中选取的金属。
6.根据权利要求1或3所述的电子元件，还包括设置在该衬底上的互连层，其中该互连层具有与该第一电极层的多层结构相同的多层结构，但去除该粘合金属层。
7.根据权利要求6所述的电子元件，其中该互连层与该第一电极层除了该粘合金属层之外的部分是连续的。
8.根据权利要求6所述的电子元件，还包括设置在该衬底上的无源元件，其中该互连层构成该无源元件与该电容器单元之间的导电路径的至少一部分。
9.根据权利要求6所述的电子元件，还包括设置在该衬底上的电极焊盘，其中该互连层构成该电极焊盘与该电容器单元之间的导电路径的至少一部分。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005367673 | 2005-12-21 | ||
| JP2005-367673 | 2005-12-21 | ||
| JP2005367673A JP4916715B2 (ja) | 2005-12-21 | 2005-12-21 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1988080A true CN1988080A (zh) | 2007-06-27 |
| CN1988080B CN1988080B (zh) | 2011-09-28 |
Family
ID=38184825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610144641XA Expired - Fee Related CN1988080B (zh) | 2005-12-21 | 2006-11-09 | 电子元件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7855458B2 (zh) |
| JP (1) | JP4916715B2 (zh) |
| KR (1) | KR100766213B1 (zh) |
| CN (1) | CN1988080B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544580B2 (en) * | 2006-12-22 | 2009-06-09 | United Microelectronics Corp. | Method for manufacturing passive components |
| JP2009219268A (ja) * | 2008-03-11 | 2009-09-24 | Daikin Ind Ltd | 電力変換装置 |
| JP5714361B2 (ja) * | 2011-03-01 | 2015-05-07 | 日本碍子株式会社 | 端子電極形成方法及びそれを用いた圧電／電歪素子の製造方法 |
| US9735117B2 (en) * | 2012-01-20 | 2017-08-15 | Skyworks Solutions, Inc. | Devices and methods related to interconnect conductors to reduce de-lamination |
| US9343403B2 (en) * | 2014-04-04 | 2016-05-17 | Qualcomm Incorporated | Stress mitigation structure for wafer warpage reduction |
| US9893048B2 (en) | 2015-09-14 | 2018-02-13 | Qualcomm Incorporated | Passive-on-glass (POG) device and method |
| US10476481B2 (en) * | 2016-08-08 | 2019-11-12 | Qorvo Us, Inc. | Acoustic filtering circuitry including capacitor |
| JP6750462B2 (ja) * | 2016-11-04 | 2020-09-02 | Tdk株式会社 | 薄膜コンデンサ及び電子部品内蔵基板 |
| JP6725095B2 (ja) | 2018-06-21 | 2020-07-15 | 大日本印刷株式会社 | 配線基板および半導体装置 |
| JP7266996B2 (ja) | 2018-11-20 | 2023-05-01 | 太陽誘電株式会社 | インダクタ、フィルタおよびマルチプレクサ |
| JPWO2023106083A1 (zh) * | 2021-12-08 | 2023-06-15 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354828A (ja) * | 1989-07-24 | 1991-03-08 | Oki Electric Ind Co Ltd | 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法 |
| JPH0461264A (ja) | 1990-06-29 | 1992-02-27 | Nippon Telegr & Teleph Corp <Ntt> | Ｌｃ複合素子 |
| JPH0745475A (ja) * | 1993-06-29 | 1995-02-14 | Hitachi Ltd | 薄膜コンデンサ及びその製造方法 |
| JP3098923B2 (ja) * | 1994-12-28 | 2000-10-16 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JPH09102590A (ja) | 1995-10-05 | 1997-04-15 | Ricoh Co Ltd | 薄膜キャパシタ |
| US5807774A (en) * | 1996-12-06 | 1998-09-15 | Sharp Kabushiki Kaisha | Simple method of fabricating ferroelectric capacitors |
| US6023407A (en) * | 1998-02-26 | 2000-02-08 | International Business Machines Corporation | Structure for a thin film multilayer capacitor |
| JP2000068645A (ja) | 1998-08-18 | 2000-03-03 | Toshiba Chem Corp | ビルドアップ型多層プリント配線板の製造方法 |
| JP3623377B2 (ja) * | 1998-10-28 | 2005-02-23 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2000349254A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 誘電体キャパシタおよびメモリならびにそれらの製造方法 |
| JP2001094058A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002033239A (ja) | 2000-07-14 | 2002-01-31 | Hitachi Ltd | Ｌｃフィルタ |
| JP4286439B2 (ja) * | 2000-08-11 | 2009-07-01 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| JP2002184946A (ja) * | 2000-12-11 | 2002-06-28 | Murata Mfg Co Ltd | Ｍｉｍキャパシタおよびその製造方法 |
| JP2003045744A (ja) | 2001-07-26 | 2003-02-14 | Kyocera Corp | 薄膜コンデンサ |
| US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| US7038143B2 (en) * | 2002-05-16 | 2006-05-02 | Mitsubishi Denki Kabushiki Kaisha | Wiring board, fabrication method of wiring board, and semiconductor device |
| JP3925378B2 (ja) * | 2002-09-30 | 2007-06-06 | ソニー株式会社 | 高周波モジュール装置の製造方法。 |
| JP2004221467A (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4741177B2 (ja) * | 2003-08-29 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
| JP4649198B2 (ja) * | 2004-12-20 | 2011-03-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| KR100725360B1 (ko) * | 2004-12-27 | 2007-06-07 | 삼성전자주식회사 | Ｍｉｍ 캐패시터 및 그 제조 방법 |
-
2005
- 2005-12-21 JP JP2005367673A patent/JP4916715B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-25 US US11/585,877 patent/US7855458B2/en not_active Expired - Fee Related
- 2006-11-09 CN CN200610144641XA patent/CN1988080B/zh not_active Expired - Fee Related
- 2006-11-10 KR KR1020060111007A patent/KR100766213B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20070158848A1 (en) | 2007-07-12 |
| KR100766213B1 (ko) | 2007-10-10 |
| KR20070067598A (ko) | 2007-06-28 |
| CN1988080B (zh) | 2011-09-28 |
| JP4916715B2 (ja) | 2012-04-18 |
| JP2007173437A (ja) | 2007-07-05 |
| US7855458B2 (en) | 2010-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1988080B (zh) | 电子元件 | |
| CN100499361C (zh) | 电子器件及其制造方法 | |
| US8518789B2 (en) | Integrated electronic device and method of making the same | |
| KR101537114B1 (ko) | 반도체 소자와 집적 패시브 소자의 제조 방법 | |
| US7808030B2 (en) | Electronic component manufacturing method and electronic component | |
| JP5827476B2 (ja) | 半導体モジュール及びその製造方法 | |
| CN101946320A (zh) | 具有低成本衬底的集成无源装置和方法 | |
| US7935607B2 (en) | Integrated passive device with a high resistivity substrate and method for forming the same | |
| US20070222550A1 (en) | Thin film device | |
| JP2007300002A (ja) | 電子部品 | |
| US20110163413A1 (en) | Rf semiconductor device and fabrication method thereof | |
| WO2017057422A1 (ja) | 薄膜型ｌｃ部品およびその実装構造 | |
| EP2744003B1 (en) | Integrated circuits including integrated passive devices and methods of manufacture thereof | |
| JP4752280B2 (ja) | チップ型電子部品およびその製造方法 | |
| KR100881005B1 (ko) | 전자 부품 | |
| CN101834178A (zh) | 整合型无源元件及其制造方法 | |
| JP2022539054A (ja) | Ｎｔｃ薄膜サーミスタ及びｎｔｃ薄膜サーミスタの製造方法 | |
| JP3912601B2 (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
| US6781229B1 (en) | Method for integrating passives on-die utilizing under bump metal and related structure | |
| CN116996036A (zh) | 一种硅基mems射频滤波器及其制备方法 | |
| CN118104131A (zh) | 滤波器及其制备方法、电子设备 | |
| JP2008294350A (ja) | 半導体装置およびその製造方法 | |
| KR101134535B1 (ko) | 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법 | |
| JP2002231575A (ja) | 薄膜コンデンサおよびコンデンサ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110928 Termination date: 20181109 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |