JP2001085805A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2001085805A JP2001085805A JP26307699A JP26307699A JP2001085805A JP 2001085805 A JP2001085805 A JP 2001085805A JP 26307699 A JP26307699 A JP 26307699A JP 26307699 A JP26307699 A JP 26307699A JP 2001085805 A JP2001085805 A JP 2001085805A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- line
- power supply
- ground
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 プリント基板上のIC間を接続する複数の信
号線の高周波特性を良くし、プリント基板上の回路の動
作周波数を高くできるようにする。 【解決手段】 プリント基板1上に設けられる複数のI
C間を接続するための信号線51が前記ICのそれぞれ
について複数ずつ設けられ、信号線51のそれぞれと略
同パターンの複数のグランド線(または電源線)52が
信号線51のそれぞれに対してプリント基板1を構成す
る絶縁層1bを介して一対一に対向して平行に設けられ
る。グランド線52において信号線51の信号電荷と反
対位相の電荷が追従することにより、信号線51の高周
波特性が良くなる。また、電源線とグランド線も同様に
絶縁層を介して一対一に対向して平行に設けられる。こ
れにより同様に高周波特性が良くなる。
号線の高周波特性を良くし、プリント基板上の回路の動
作周波数を高くできるようにする。 【解決手段】 プリント基板1上に設けられる複数のI
C間を接続するための信号線51が前記ICのそれぞれ
について複数ずつ設けられ、信号線51のそれぞれと略
同パターンの複数のグランド線(または電源線)52が
信号線51のそれぞれに対してプリント基板1を構成す
る絶縁層1bを介して一対一に対向して平行に設けられ
る。グランド線52において信号線51の信号電荷と反
対位相の電荷が追従することにより、信号線51の高周
波特性が良くなる。また、電源線とグランド線も同様に
絶縁層を介して一対一に対向して平行に設けられる。こ
れにより同様に高周波特性が良くなる。
Description
【0001】
【発明の属する技術分野】本発明は、プリント基板に関
し、特に例えばコンピュータのマザーボードなどに用い
られ、プリント基板上の回路の動作周波数が高いプリン
ト基板に関するものである。
し、特に例えばコンピュータのマザーボードなどに用い
られ、プリント基板上の回路の動作周波数が高いプリン
ト基板に関するものである。
【0002】
【従来の技術】コンピュータは近年、高性能にするた
め、動作周波数(クロック周波数)をどんどん引き上
げ、現時点の最高周波数は600MHz程度となってい
る。ところが、この周波数で動く部分はコンピュータに
おける制御、演算処理の主体となるCPUチップの中だ
けに限られている。CPUチップの外は最高でも100
MHz程度のクロック周波数でしかなく、CPUへのデ
ータ取り込み速度が遅く、CPUは遊んでしまうことに
なる。これを防止するため、CPUにキャッシュメモリ
を埋め込んだり、アウト・オブ・オーダーなどの複雑な
アーキテクチャを採用したりしているが、これによりシ
ステム全体が複雑になる傾向がますます助長されてい
る。
め、動作周波数(クロック周波数)をどんどん引き上
げ、現時点の最高周波数は600MHz程度となってい
る。ところが、この周波数で動く部分はコンピュータに
おける制御、演算処理の主体となるCPUチップの中だ
けに限られている。CPUチップの外は最高でも100
MHz程度のクロック周波数でしかなく、CPUへのデ
ータ取り込み速度が遅く、CPUは遊んでしまうことに
なる。これを防止するため、CPUにキャッシュメモリ
を埋め込んだり、アウト・オブ・オーダーなどの複雑な
アーキテクチャを採用したりしているが、これによりシ
ステム全体が複雑になる傾向がますます助長されてい
る。
【0003】この対策として、メモリとバス制御用チッ
プセットの間のデータ転送を高速にするRAMBUS社
のプロトコルなどが発表され、400MHzのクロック
でデータ転送が可能なようになっているが、これには特
殊なチップと配線形態が必要である。他にもいろいろな
バスプロトコルが出回っているが、133MHz程度の
周波数に止まっている。
プセットの間のデータ転送を高速にするRAMBUS社
のプロトコルなどが発表され、400MHzのクロック
でデータ転送が可能なようになっているが、これには特
殊なチップと配線形態が必要である。他にもいろいろな
バスプロトコルが出回っているが、133MHz程度の
周波数に止まっている。
【0004】ところで、高周波信号を通す一般的な線路
として同軸ケーブルがある。この基本原理は、ケーブル
の中心の信号線に正(時として負)の電荷としての信号
エネルギが通るとき、それに伴う形で周辺のグランドリ
ングに逆位相(負)の電荷が等価で同期して追従してい
ることにある。これを一般にリターン電流と呼んでいる
が、戻り方向に走るわけではなく電磁気学的原理から見
ると間違えやすいため、ここでは逆位相(負)の電荷の
進行と表現する。同軸ケーブルでは、外周のグランドが
リングであることから、電荷の移動に伴う電磁界をリン
グ内に閉じ込めることができ、逆位相の電荷が正位相電
荷とペアになって走るとき、数十GHzという優れた高
周波特性を持つ。
として同軸ケーブルがある。この基本原理は、ケーブル
の中心の信号線に正(時として負)の電荷としての信号
エネルギが通るとき、それに伴う形で周辺のグランドリ
ングに逆位相(負)の電荷が等価で同期して追従してい
ることにある。これを一般にリターン電流と呼んでいる
が、戻り方向に走るわけではなく電磁気学的原理から見
ると間違えやすいため、ここでは逆位相(負)の電荷の
進行と表現する。同軸ケーブルでは、外周のグランドが
リングであることから、電荷の移動に伴う電磁界をリン
グ内に閉じ込めることができ、逆位相の電荷が正位相電
荷とペアになって走るとき、数十GHzという優れた高
周波特性を持つ。
【0005】これに似た原理をプリント基板に適用した
ものとしてマイクロストリップラインが使用されてお
り、これをプリント基板全体に作る便法として、幅の広
い、いわゆるべたのグランド層あるいは電源層を信号線
に対向するように設けることが一般的な常識となってい
る。この場合、信号線に対向するべた層が反対位相の電
荷を進行させる働きをする。
ものとしてマイクロストリップラインが使用されてお
り、これをプリント基板全体に作る便法として、幅の広
い、いわゆるべたのグランド層あるいは電源層を信号線
に対向するように設けることが一般的な常識となってい
る。この場合、信号線に対向するべた層が反対位相の電
荷を進行させる働きをする。
【0006】マイクロストリップラインでは、同軸ケー
ブルと同様に、反対位相電荷の同期は行われるが、電荷
の移動に伴う電磁界が閉じておらず、その広がりは隣接
した信号線を横切り、その信号線に電磁誘導する。電磁
誘導されたエネルギ分信号エネルギは減衰し、信号波形
も乱れることになる。しかしこれでも隣接の構造を配慮
すれば、数GHzのクロック周波数の信号は通すことが
できる。
ブルと同様に、反対位相電荷の同期は行われるが、電荷
の移動に伴う電磁界が閉じておらず、その広がりは隣接
した信号線を横切り、その信号線に電磁誘導する。電磁
誘導されたエネルギ分信号エネルギは減衰し、信号波形
も乱れることになる。しかしこれでも隣接の構造を配慮
すれば、数GHzのクロック周波数の信号は通すことが
できる。
【0007】
【発明が解決しようとする課題】しかしながら、実際の
プリント基板の設計においては、多くの場合、上記のマ
イクロストリップラインの概念が安易に考えられ、べた
グランド層の信号線直下の部位に穴をあけるとかスリッ
トを設けるとかして、反対位相の電荷の進行を妨げる設
計が横行している。これに対して信号線に印加される信
号が数百MHzの信号ともなると、べたグランド層にお
ける反対位相の電荷のパスを少しでも妨げるような穴や
スリットなどの切り欠き部は致命的な電磁界の乱れを生
じさせ、それにより信号波形が乱れて用を成さなくな
る。すなわち、数百MHzの信号の伝送はできなくな
る。
プリント基板の設計においては、多くの場合、上記のマ
イクロストリップラインの概念が安易に考えられ、べた
グランド層の信号線直下の部位に穴をあけるとかスリッ
トを設けるとかして、反対位相の電荷の進行を妨げる設
計が横行している。これに対して信号線に印加される信
号が数百MHzの信号ともなると、べたグランド層にお
ける反対位相の電荷のパスを少しでも妨げるような穴や
スリットなどの切り欠き部は致命的な電磁界の乱れを生
じさせ、それにより信号波形が乱れて用を成さなくな
る。すなわち、数百MHzの信号の伝送はできなくな
る。
【0008】そこで本発明の課題は、プリント基板にお
いて、簡単で安価に実施できる構造により、プリント基
板上の回路の動作周波数を高くできるようにすることに
ある。
いて、簡単で安価に実施できる構造により、プリント基
板上の回路の動作周波数を高くできるようにすることに
ある。
【0009】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、プリント基板上に設けられる複数
のIC間を接続するための信号線が前記ICのそれぞれ
について複数ずつ設けられたプリント基板において、前
記信号線のそれぞれと略同パターンの複数のグランド線
または電源線が前記信号線のそれぞれに対してプリント
基板を構成する絶縁層を介して一対一に対向して平行に
設けられた構成を採用した。
め、本発明によれば、プリント基板上に設けられる複数
のIC間を接続するための信号線が前記ICのそれぞれ
について複数ずつ設けられたプリント基板において、前
記信号線のそれぞれと略同パターンの複数のグランド線
または電源線が前記信号線のそれぞれに対してプリント
基板を構成する絶縁層を介して一対一に対向して平行に
設けられた構成を採用した。
【0010】さらに、前記ICのそれぞれの1個に接続
される前記複数の信号線に対向する前記複数のグランド
線または電源線において、前記複数の信号線のICに接
続される端部に対向する前記グランド線または電源線の
部分は共通に接続されており、該部分にバイパスコンデ
ンサが接続されている構成を採用した。
される前記複数の信号線に対向する前記複数のグランド
線または電源線において、前記複数の信号線のICに接
続される端部に対向する前記グランド線または電源線の
部分は共通に接続されており、該部分にバイパスコンデ
ンサが接続されている構成を採用した。
【0011】さらに、プリント基板上の回路は電源回路
部と複数の回路部に分けて配置されており、前記電源回
路部から分岐した複数の電源線とグランド線が前記複数
の回路部のそれぞれに対して接続されており、該複数の
電源線とグランド線は、略同パターンのものどうしがプ
リント基板を構成する絶縁層を介して一対一に対向して
平行に設けられた構成を採用した。
部と複数の回路部に分けて配置されており、前記電源回
路部から分岐した複数の電源線とグランド線が前記複数
の回路部のそれぞれに対して接続されており、該複数の
電源線とグランド線は、略同パターンのものどうしがプ
リント基板を構成する絶縁層を介して一対一に対向して
平行に設けられた構成を採用した。
【0012】さらに、前記複数の回路部の内の少なくと
も1つの回路部に対して前記電源回路部から分岐した2
系統の電源線とグランド線が接続されており、該2系統
の電源線とグランド線の内で1系統は当該回路部に設け
られたICの内部回路への電力供給に用いられ、他の1
系統は該ICの外部回路への電力供給に用いられる構成
を採用した。
も1つの回路部に対して前記電源回路部から分岐した2
系統の電源線とグランド線が接続されており、該2系統
の電源線とグランド線の内で1系統は当該回路部に設け
られたICの内部回路への電力供給に用いられ、他の1
系統は該ICの外部回路への電力供給に用いられる構成
を採用した。
【0013】さらに、前記電源回路部から分岐して前記
複数の回路部に接続される電源線とグランド線は、当該
回路部内で複数に分岐しており、分岐していない幹線部
分の幅が分岐した複数の配線の幅の合計以上である構成
を採用した。
複数の回路部に接続される電源線とグランド線は、当該
回路部内で複数に分岐しており、分岐していない幹線部
分の幅が分岐した複数の配線の幅の合計以上である構成
を採用した。
【0014】
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を説明する。
の形態を説明する。
【0015】図1は本発明の一実施形態におけるプリン
ト基板上の各回路部と電力線(電源線とグランド線)の
配置の概略を示している。なお、プリント基板1は複数
の絶縁層を積層した積層体として構成されている。
ト基板上の各回路部と電力線(電源線とグランド線)の
配置の概略を示している。なお、プリント基板1は複数
の絶縁層を積層した積層体として構成されている。
【0016】一般的なディジタル制御機器のプリント基
板では、プリント基板上の各回路の配置で信号の動作周
波数が高いCPUを含む高速信号回路部と、それ以外の
回路部に分けるのが常識である。ここでもこの常識にし
たがって、プリント基板1上で高速信号回路部2とI/
Oインターフェース部3、その他の回路部4、及び電源
回路部5を分けて配置し、電源回路部5は各回路部1〜
4に電力を供給する。
板では、プリント基板上の各回路の配置で信号の動作周
波数が高いCPUを含む高速信号回路部と、それ以外の
回路部に分けるのが常識である。ここでもこの常識にし
たがって、プリント基板1上で高速信号回路部2とI/
Oインターフェース部3、その他の回路部4、及び電源
回路部5を分けて配置し、電源回路部5は各回路部1〜
4に電力を供給する。
【0017】この電力供給を行うための電力線は、後述
する図5(d)ないし図7に示すように、それぞれ略同
パターンの電源線とグランド線がプリント基板1を構成
する絶縁層を介して一対一に対向して平行に配置された
2層の電源・グランドペア線として構成されている。な
お、対向する電源線とグランド線の間に介在する絶縁層
は1層、複数層、ないし全層であり、全層の場合は、電
源線とグランド線の一方がプリント基板1の表面、他方
がプリント基板1の裏面に設けられて互いに対向するこ
とになる。
する図5(d)ないし図7に示すように、それぞれ略同
パターンの電源線とグランド線がプリント基板1を構成
する絶縁層を介して一対一に対向して平行に配置された
2層の電源・グランドペア線として構成されている。な
お、対向する電源線とグランド線の間に介在する絶縁層
は1層、複数層、ないし全層であり、全層の場合は、電
源線とグランド線の一方がプリント基板1の表面、他方
がプリント基板1の裏面に設けられて互いに対向するこ
とになる。
【0018】ここで各回路部1〜4に対して、電源回路
部5から分岐した複数の電力線のそれぞれが接続され、
これらを介して電力供給がなされる。すなわち、高速信
号回路部2には電力線6,7、I/Oインターフェース
部3には電力線8,8’、その他の回路部4には電力線
9,10というそれぞれ2系統の電力線が接続され、こ
れらを介して電力供給がなされる。前記の2系統の電力
線の内で6,8,9はそれぞれの回路部のLSIの内部
回路用であり、7,8’,10は外部ドライバー(LS
Iの外部回路)用である。
部5から分岐した複数の電力線のそれぞれが接続され、
これらを介して電力供給がなされる。すなわち、高速信
号回路部2には電力線6,7、I/Oインターフェース
部3には電力線8,8’、その他の回路部4には電力線
9,10というそれぞれ2系統の電力線が接続され、こ
れらを介して電力供給がなされる。前記の2系統の電力
線の内で6,8,9はそれぞれの回路部のLSIの内部
回路用であり、7,8’,10は外部ドライバー(LS
Iの外部回路)用である。
【0019】次に、プリント基板1の高速信号回路部2
などに設けられる複数のLSI間とその周囲における信
号線、電源線、グランド線の配線構造を説明する。
などに設けられる複数のLSI間とその周囲における信
号線、電源線、グランド線の配線構造を説明する。
【0020】図2はプリント基板1上に設けられる複数
のLSI間の信号線の配線を示している。ここで21〜
24はCPU、メモリ、コントローラなどのLSIであ
り、LSI21とLSI22〜24の間がそれぞれ3本
ずつの信号線25〜27で接続され、LSI24とLS
I22,23の間がそれぞれ3本ずつの信号線28,29
で接続されている。信号線26の一部はLSI22を透
視して示してある。これらの信号線25〜29のそれぞ
れの3本は互いに平行に這っており、等長配線で各LS
I21〜24間を接続している。これにより、電磁干渉
の単純化が行われ、問題解析の際に威力を発揮する。な
お、信号線25〜29は、ここでは便宜上それぞれ3本
ずつとしてあるが、実際にはより多数であり、接続され
るLSIのピン数等により同数でないことは勿論であ
る。
のLSI間の信号線の配線を示している。ここで21〜
24はCPU、メモリ、コントローラなどのLSIであ
り、LSI21とLSI22〜24の間がそれぞれ3本
ずつの信号線25〜27で接続され、LSI24とLS
I22,23の間がそれぞれ3本ずつの信号線28,29
で接続されている。信号線26の一部はLSI22を透
視して示してある。これらの信号線25〜29のそれぞ
れの3本は互いに平行に這っており、等長配線で各LS
I21〜24間を接続している。これにより、電磁干渉
の単純化が行われ、問題解析の際に威力を発揮する。な
お、信号線25〜29は、ここでは便宜上それぞれ3本
ずつとしてあるが、実際にはより多数であり、接続され
るLSIのピン数等により同数でないことは勿論であ
る。
【0021】次に、図3は上記LSI21〜24間およ
びその周囲における電源線とグランド線の配線を示して
いる。ここで35〜39は、上記信号線25〜29のそ
れぞれに対応するグランド線であり、信号線25〜29
と全く同じパターンで同じ3本のものとして配置され、
プリント基板1を構成する絶縁層を介して信号線25〜
29の3本の信号線に一対一に対向して平行に設けられ
ている。その例を図5(a)に示してある。ここで51
は信号線25〜29を代表して示し、52はグランド線
35〜39を代表して示している。そして、ここではプ
リント基板1が例えば3層の絶縁層1a〜1cの積層か
らなるものとして、それぞれ3本で同パターンの信号線
51とグランド線52が絶縁層1bを介して一対一に対
向して平行に設けられている。
びその周囲における電源線とグランド線の配線を示して
いる。ここで35〜39は、上記信号線25〜29のそ
れぞれに対応するグランド線であり、信号線25〜29
と全く同じパターンで同じ3本のものとして配置され、
プリント基板1を構成する絶縁層を介して信号線25〜
29の3本の信号線に一対一に対向して平行に設けられ
ている。その例を図5(a)に示してある。ここで51
は信号線25〜29を代表して示し、52はグランド線
35〜39を代表して示している。そして、ここではプ
リント基板1が例えば3層の絶縁層1a〜1cの積層か
らなるものとして、それぞれ3本で同パターンの信号線
51とグランド線52が絶縁層1bを介して一対一に対
向して平行に設けられている。
【0022】なお、図5(a)では、グランド線52の
幅を信号線51と等しくしているが、これでは絶縁層1
a,1b間のズレに厳しいため、図5(b)に示すよう
に、グランド線52の幅を信号線51より広くした方が
よい。
幅を信号線51と等しくしているが、これでは絶縁層1
a,1b間のズレに厳しいため、図5(b)に示すよう
に、グランド線52の幅を信号線51より広くした方が
よい。
【0023】さらに、これを拡張し、3本のグランド線
52の間をつないで、図5(c)に示すようにべたの共
通のグランド線53とし、その幅は3本の信号線51の
全体の幅より若干広くしてもよい。グランド線35〜3
9をこの共通のグランド線53とした場合の配線を図4
に示してある。ここに示すように、グランド線35〜3
9のパターンは信号線25〜29のそれぞれの全体と同
パターンとする。なお、この共通のグランド線53とし
たグランド線35〜39のいずれかにビアホールを設け
る場合、図9に符号95で示すように、グランド線53
において3本の信号線51の線どうしの間のスペース部
分に正対する部分に設け、決して符号96で示すように
信号線51に正対する部分には設けないようにする。
52の間をつないで、図5(c)に示すようにべたの共
通のグランド線53とし、その幅は3本の信号線51の
全体の幅より若干広くしてもよい。グランド線35〜3
9をこの共通のグランド線53とした場合の配線を図4
に示してある。ここに示すように、グランド線35〜3
9のパターンは信号線25〜29のそれぞれの全体と同
パターンとする。なお、この共通のグランド線53とし
たグランド線35〜39のいずれかにビアホールを設け
る場合、図9に符号95で示すように、グランド線53
において3本の信号線51の線どうしの間のスペース部
分に正対する部分に設け、決して符号96で示すように
信号線51に正対する部分には設けないようにする。
【0024】再び図3において、3本ずつのグランド線
35〜39において信号線25〜39の各LSI21〜
24に接続される端部に対向する端部は共通に接続、す
なわちショートされており、その端部のそれぞれにバイ
パスコンデンサ40〜47が接続され、さらに前記端部
のそれぞれから延長された共通の、すなわち1本のグラ
ンド線31〜34がバイパスコンデンサ40〜47を接
続するためのパスコン用グランド線として、先述した電
源回路部5に接続された電源・グランドペア線としての
電力線6のグランド線まで延びてこれに接続されてい
る。
35〜39において信号線25〜39の各LSI21〜
24に接続される端部に対向する端部は共通に接続、す
なわちショートされており、その端部のそれぞれにバイ
パスコンデンサ40〜47が接続され、さらに前記端部
のそれぞれから延長された共通の、すなわち1本のグラ
ンド線31〜34がバイパスコンデンサ40〜47を接
続するためのパスコン用グランド線として、先述した電
源回路部5に接続された電源・グランドペア線としての
電力線6のグランド線まで延びてこれに接続されてい
る。
【0025】さらに、図3には示していないが、図4に
示すように、パスコン用グランド線31〜34のそれぞ
れに対して同パターンのパスコン用電源線61〜64が
パスコン用グランド線31〜34に平行に延びて電力線
6の電源線に接続されている。図4ではパスコン用電源
線61〜64が見えるように、その位置を左ないし右に
ずらして示しているが、実際にはパスコン用電源線61
〜64はパスコン用グランド線31〜34の直下に設け
られており、プリント基板1を構成する絶縁層を介して
パスコン用グランド線31〜34に対して一対一に対向
して平行に設けられている。そしてパスコン用電源線6
1〜64とパスコン用グランド線31〜34にバイパス
コンデンサ40〜47が接続されている。
示すように、パスコン用グランド線31〜34のそれぞ
れに対して同パターンのパスコン用電源線61〜64が
パスコン用グランド線31〜34に平行に延びて電力線
6の電源線に接続されている。図4ではパスコン用電源
線61〜64が見えるように、その位置を左ないし右に
ずらして示しているが、実際にはパスコン用電源線61
〜64はパスコン用グランド線31〜34の直下に設け
られており、プリント基板1を構成する絶縁層を介して
パスコン用グランド線31〜34に対して一対一に対向
して平行に設けられている。そしてパスコン用電源線6
1〜64とパスコン用グランド線31〜34にバイパス
コンデンサ40〜47が接続されている。
【0026】その接続例を図5(d)に示してある。こ
こで71はパスコン用グランド線31〜34を代表して
示し、72はパスコン用電源線61〜64を代表して示
し、73はバイパスコンデンサ40〜47を代表して示
している。そして、ここではプリント基板1が例えば5
層の絶縁層1a〜1eの積層からなるものとして、パス
コン用グランド線71とパスコン用電源線72が絶縁層
1dを介して対向して設けられており、このそれぞれに
対してプリント基板1の表面に設けられたバイパスコン
デンサ73が図の紙面と平行に這う梨地で示すアプロー
チ配線74,75により接続されている。
こで71はパスコン用グランド線31〜34を代表して
示し、72はパスコン用電源線61〜64を代表して示
し、73はバイパスコンデンサ40〜47を代表して示
している。そして、ここではプリント基板1が例えば5
層の絶縁層1a〜1eの積層からなるものとして、パス
コン用グランド線71とパスコン用電源線72が絶縁層
1dを介して対向して設けられており、このそれぞれに
対してプリント基板1の表面に設けられたバイパスコン
デンサ73が図の紙面と平行に這う梨地で示すアプロー
チ配線74,75により接続されている。
【0027】なお、図5(d)において、符号76,7
7は先述のように絶縁層1bを介して一対一に対向して
平行に設けられたペアの信号線とグランド線である。
7は先述のように絶縁層1bを介して一対一に対向して
平行に設けられたペアの信号線とグランド線である。
【0028】ところで、先述した図1の電源・グランド
ペア線としての電力線6〜10は、電源回路部5から分
岐しているが、これらは図6に符号11で代表して示す
ように、各回路部内で各種の回路素子101,102な
どに接続される細部に到るときは分岐する。このとき、
図6に示すように、電力線11の分岐していない幹線部
分の幅は、分岐配線11a〜11dの幅の合計幅、ない
しはそれ以上の幅とする。これにより電力供給を支障な
く行うことができる。
ペア線としての電力線6〜10は、電源回路部5から分
岐しているが、これらは図6に符号11で代表して示す
ように、各回路部内で各種の回路素子101,102な
どに接続される細部に到るときは分岐する。このとき、
図6に示すように、電力線11の分岐していない幹線部
分の幅は、分岐配線11a〜11dの幅の合計幅、ない
しはそれ以上の幅とする。これにより電力供給を支障な
く行うことができる。
【0029】以上のような実施形態によれば、信号線2
5〜29に対してグランド線35〜39が図5(a)な
いし(b)で説明したようにペアで設けられており、信
号線25〜29のそれぞれの信号電荷に対してグランド
線35〜39のそれぞれで反対位相の電荷が追従し、そ
の電荷のパスを妨げるような部分がないので、信号線2
5〜29の高周波特性がよくなり、プリント基板1上の
回路の動作周波数(クロック周波数)を高くすることが
できる。
5〜29に対してグランド線35〜39が図5(a)な
いし(b)で説明したようにペアで設けられており、信
号線25〜29のそれぞれの信号電荷に対してグランド
線35〜39のそれぞれで反対位相の電荷が追従し、そ
の電荷のパスを妨げるような部分がないので、信号線2
5〜29の高周波特性がよくなり、プリント基板1上の
回路の動作周波数(クロック周波数)を高くすることが
できる。
【0030】なお、グランド線35〜39を図5(c)
のようにべたの共通のグランド線53としても、先述の
ように、これにビアホール等を設ける場合、3本の信号
線25〜29の線どうしの間のスペース部分に正対する
部分に設け、各信号線に正対する部分には設けないよう
にすれば、同様に信号線25〜29の高周波特性がよく
なり、プリント基板1の回路の動作周波数を高くするこ
とができる。
のようにべたの共通のグランド線53としても、先述の
ように、これにビアホール等を設ける場合、3本の信号
線25〜29の線どうしの間のスペース部分に正対する
部分に設け、各信号線に正対する部分には設けないよう
にすれば、同様に信号線25〜29の高周波特性がよく
なり、プリント基板1の回路の動作周波数を高くするこ
とができる。
【0031】また、電力線6〜10のグランド線と電源
線、及びパスコン用のグランド線31〜34と電源線6
1〜64がペアで設けられているので、この点からも高
周波特性を良くすることができる。
線、及びパスコン用のグランド線31〜34と電源線6
1〜64がペアで設けられているので、この点からも高
周波特性を良くすることができる。
【0032】ここで、回路に電荷をチャージする時に電
源線に電荷が流れ、ディスチャージされるときにグラン
ド線に電荷が戻され、そのタイミングは合わないとする
概念は間違っている。信号線の概念と同じく、電荷が流
れるとき、反対位相の電荷が流れなければならない。こ
れはこれに伴う電磁波を考えれば必然であり、チャージ
のときも反対位相の電荷がグランド線に、ディスチャー
ジのときも反対位相の電荷が電源線に流れている。した
がって、電源線、グランド線も2層のペアにすべきであ
る。
源線に電荷が流れ、ディスチャージされるときにグラン
ド線に電荷が戻され、そのタイミングは合わないとする
概念は間違っている。信号線の概念と同じく、電荷が流
れるとき、反対位相の電荷が流れなければならない。こ
れはこれに伴う電磁波を考えれば必然であり、チャージ
のときも反対位相の電荷がグランド線に、ディスチャー
ジのときも反対位相の電荷が電源線に流れている。した
がって、電源線、グランド線も2層のペアにすべきであ
る。
【0033】〈他の実施形態〉次に、他の実施形態を図
7により説明する。図7は、プリント基板1の表裏両面
にLSI81,82などの電子部品を実装する場合の信
号線、電源線、グランド線の配線構造を示す断面図であ
る。ここでは、プリント基板1の表側の半分の断面だけ
示してあり、裏側は図中に一点鎖線で示す中心線に関し
て表側と対称とする。
7により説明する。図7は、プリント基板1の表裏両面
にLSI81,82などの電子部品を実装する場合の信
号線、電源線、グランド線の配線構造を示す断面図であ
る。ここでは、プリント基板1の表側の半分の断面だけ
示してあり、裏側は図中に一点鎖線で示す中心線に関し
て表側と対称とする。
【0034】ここでは、複数の同パターンの信号線83
と電源線84が複数のペアの配線として、プリント基板
1を構成する2層目の絶縁層1bを介して一対一に対向
して平行に設けられている。また、複数の同パターンの
電源線85とグランド線86が複数のペアの配線とし
て、中央の4層目の絶縁層1dを介して一対一に対向し
て平行に設けられている。なお、信号線と電源線のペア
の配線が2層でまかなえないときは4層設けることは云
うまでもない。また、さらにクロック信号を導くクロッ
ク信号線が必要なときはさらに2層設ける。すなわち、
クロック信号線に対しても同パターンの電源線またはグ
ランド線をペアとしてプリント基板の絶縁層を介して一
対一に対向して平行に設ける。
と電源線84が複数のペアの配線として、プリント基板
1を構成する2層目の絶縁層1bを介して一対一に対向
して平行に設けられている。また、複数の同パターンの
電源線85とグランド線86が複数のペアの配線とし
て、中央の4層目の絶縁層1dを介して一対一に対向し
て平行に設けられている。なお、信号線と電源線のペア
の配線が2層でまかなえないときは4層設けることは云
うまでもない。また、さらにクロック信号を導くクロッ
ク信号線が必要なときはさらに2層設ける。すなわち、
クロック信号線に対しても同パターンの電源線またはグ
ランド線をペアとしてプリント基板の絶縁層を介して一
対一に対向して平行に設ける。
【0035】なお、この場合、LSI81,82などを
実装するプリント基板1の表面ないし裏面には、配線を
設けず、ビアホールで上げたパッド電極87だけを有す
るものとする。ここでは配線がなくペア線路という概念
がないため、最短で結合する。
実装するプリント基板1の表面ないし裏面には、配線を
設けず、ビアホールで上げたパッド電極87だけを有す
るものとする。ここでは配線がなくペア線路という概念
がないため、最短で結合する。
【0036】このようにプリント基板の表裏両面に実装
する場合も本発明に係るペアの配線構造を適用できるこ
とは勿論である。
する場合も本発明に係るペアの配線構造を適用できるこ
とは勿論である。
【0037】更に、他の実施形態を図8により説明す
る。上述のように、信号線とグランド線または電源線の
ペア配線、及び電源線とグランド線のペア配線を構成す
るにあたり、その欠点は配線の総数が増えることであ
る。本実施形態はその配線数を節約するものである。
る。上述のように、信号線とグランド線または電源線の
ペア配線、及び電源線とグランド線のペア配線を構成す
るにあたり、その欠点は配線の総数が増えることであ
る。本実施形態はその配線数を節約するものである。
【0038】図8(a)に示すプリント基板1の配線構
造では、プリント基板1を構成する1層目の絶縁層1a
の下面に複数の信号線91、2層目の絶縁層1bの下面
に複数のグランド線92、3層目の絶縁層1cの下面に
複数の電源線93、4層目の絶縁層1dの下面に複数の
信号線94が設けられている。そして、信号線91とグ
ランド線92、グランド線92と電源線93、電源線9
3と信号線94がそれぞれがペアとして絶縁層1b,1
c,1dを介し一対一に対向して平行に設けられてい
る。
造では、プリント基板1を構成する1層目の絶縁層1a
の下面に複数の信号線91、2層目の絶縁層1bの下面
に複数のグランド線92、3層目の絶縁層1cの下面に
複数の電源線93、4層目の絶縁層1dの下面に複数の
信号線94が設けられている。そして、信号線91とグ
ランド線92、グランド線92と電源線93、電源線9
3と信号線94がそれぞれがペアとして絶縁層1b,1
c,1dを介し一対一に対向して平行に設けられてい
る。
【0039】このように、信号線に対するペアのグラン
ド線と、電源線に対するペアのグランド線を共通にす
る、ないしは信号線に対するペアの電源線と、グランド
線に対するペアの電源線を共通にすることにより、ペア
の配線構造の割に配線数を少なくすることができる。
ド線と、電源線に対するペアのグランド線を共通にす
る、ないしは信号線に対するペアの電源線と、グランド
線に対するペアの電源線を共通にすることにより、ペア
の配線構造の割に配線数を少なくすることができる。
【0040】なお、この場合、グランド線92と電源線
93の幅が信号線91,94よりかなり広くても何ら問
題はない。また、図8(b)に示すように、グランド線
92のパターンまたは電源線93のパターンがクロスし
ていても何ら問題はない。
93の幅が信号線91,94よりかなり広くても何ら問
題はない。また、図8(b)に示すように、グランド線
92のパターンまたは電源線93のパターンがクロスし
ていても何ら問題はない。
【0041】
【発明の効果】以上の説明から明らかなように、本発明
によれば、プリント基板上の複数のIC間を接続する複
数の信号線のそれぞれに対してグランド線または電源線
を2層のペアとなるように配線する、さらには複数の電
源線とグランド線どうしを2層のペアとなるように配線
するという簡単で安価に実施できる構造により、信号線
の高周波特性を良くし、プリント基板上の回路の動作周
波数を高くすることができるという優れた効果が得られ
る。
によれば、プリント基板上の複数のIC間を接続する複
数の信号線のそれぞれに対してグランド線または電源線
を2層のペアとなるように配線する、さらには複数の電
源線とグランド線どうしを2層のペアとなるように配線
するという簡単で安価に実施できる構造により、信号線
の高周波特性を良くし、プリント基板上の回路の動作周
波数を高くすることができるという優れた効果が得られ
る。
【図1】本発明の一実施形態におけるプリント基板上の
複数の回路部と電力線(電源・グランドペア線)の配置
の概略を示す平面図である。
複数の回路部と電力線(電源・グランドペア線)の配置
の概略を示す平面図である。
【図2】同実施形態におけるLSI間の信号線の配線を
示す配線図である。
示す配線図である。
【図3】同実施形態におけるLSI周りの電力線(電源
・グランドペア線)とグランド線の配線を示す配線図で
ある。
・グランドペア線)とグランド線の配線を示す配線図で
ある。
【図4】同実施形態で信号線とペアのグランド線を共通
にした場合と、パスコン用電源線の配線を示す配線図で
ある。
にした場合と、パスコン用電源線の配線を示す配線図で
ある。
【図5】(a)〜(d)は同実施形態に採用される信号
線とグランド線の異なるペアの配線構造、電源線とグラ
ンド線のペアの配線構造、バイパスコンデンサの接続構
造などを示す断面図である。
線とグランド線の異なるペアの配線構造、電源線とグラ
ンド線のペアの配線構造、バイパスコンデンサの接続構
造などを示す断面図である。
【図6】同実施形態における電力線の分岐構造を示す説
明図である。
明図である。
【図7】他の実施形態におけるプリント基板のペアの配
線構造を示す断面図である。
線構造を示す断面図である。
【図8】(a)は更に他の実施形態におけるプリント基
板のペアの配線構造を示す断面図、(b)はクロスした
グランド線または電源線のパターンを示す説明図であ
る。
板のペアの配線構造を示す断面図、(b)はクロスした
グランド線または電源線のパターンを示す説明図であ
る。
【図9】複数の信号線とペアで配線される共通のグラン
ド線におけるビアホールの配置を示す平面図である。
ド線におけるビアホールの配置を示す平面図である。
1 プリント基板 2 高速信号回路部 3 I/Oインターフェース部 4 その他の回路部 5 電源回路部 6〜11 電力線(電源・グランドペア線) 21〜24,81,82 LSI 25〜29,51,76,77,91,94 信号線 31〜34,71 パスコン用グランド線 35〜39,52,53,86,92 グランド線 40〜47,73 バイパスコンデンサ 61〜64,72 パスコン用電源線 74,75 バイパスコンデンサ用のアプローチ配線 84,85,93 電源線 95 ビアホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 寛治 東京都東大和市湖畔2丁目1074番地の38 (72)発明者 岩本 信徹 埼玉県大宮市大字南中野395番地の1グロ ーブコートB棟309号 (72)発明者 今野 彰 埼玉県狭山市大字水野434番地の13 Fターム(参考) 5E338 AA03 BB75 CC01 CC04 CC06 CD02 CD08 CD13 CD14 EE11 EE13
Claims (5)
- 【請求項1】 プリント基板上に設けられる複数のIC
間を接続するための信号線が前記ICのそれぞれについ
て複数ずつ設けられたプリント基板において、 前記信号線のそれぞれと略同パターンの複数のグランド
線または電源線が前記信号線のそれぞれに対してプリン
ト基板を構成する絶縁層を介して一対一に対向して平行
に設けられたことを特徴とするプリント基板。 - 【請求項2】 前記ICのそれぞれの1個に接続される
前記複数の信号線に対向する前記複数のグランド線また
は電源線において、前記複数の信号線のICに接続され
る端部に対向する前記グランド線または電源線の部分は
共通に接続されており、該部分にバイパスコンデンサが
接続されていることを特徴とする請求項1に記載のプリ
ント基板。 - 【請求項3】 プリント基板上の回路は電源回路部と複
数の回路部に分けて配置されており、前記電源回路部か
ら分岐した複数の電源線とグランド線が前記複数の回路
部のそれぞれに対して接続されており、該複数の電源線
とグランド線は、略同パターンのものどうしがプリント
基板を構成する絶縁層を介して一対一に対向して平行に
設けられたことを特徴とする請求項1または2に記載の
プリント基板。 - 【請求項4】 前記複数の回路部の内の少なくとも1つ
の回路部に対して前記電源回路部から分岐した2系統の
電源線とグランド線が接続されており、該2系統の電源
線とグランド線の内で1系統は当該回路部に設けられた
ICの内部回路への電力供給に用いられ、他の1系統は
該ICの外部回路への電力供給に用いられることを特徴
とする請求項3に記載のプリント基板。 - 【請求項5】 前記電源回路部から分岐して前記複数の
回路部に接続される電源線とグランド線は、当該回路部
内で複数に分岐しており、分岐していない幹線部分の幅
が分岐した複数の配線の幅の合計以上であることを特徴
とする請求項3または4に記載のプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26307699A JP2001085805A (ja) | 1999-09-17 | 1999-09-17 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26307699A JP2001085805A (ja) | 1999-09-17 | 1999-09-17 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001085805A true JP2001085805A (ja) | 2001-03-30 |
Family
ID=17384514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26307699A Pending JP2001085805A (ja) | 1999-09-17 | 1999-09-17 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001085805A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288614A (ja) * | 2008-08-05 | 2008-11-27 | Kanji Otsuka | 電子回路装置 |
WO2008149572A1 (ja) | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
WO2010131523A1 (ja) * | 2009-05-11 | 2010-11-18 | 株式会社村田製作所 | 信号線路及び回路基板 |
WO2012039269A1 (ja) * | 2010-09-21 | 2012-03-29 | 日本電気株式会社 | プリント配線基板及びプリント配線基板の給電配線方法 |
JP2013191894A (ja) * | 2010-12-03 | 2013-09-26 | Murata Mfg Co Ltd | 高周波信号線路の電子機器内における取り付け構造 |
US8894439B2 (en) | 2010-11-22 | 2014-11-25 | Andrew Llc | Capacitivly coupled flat conductor connector |
US9209510B2 (en) | 2011-08-12 | 2015-12-08 | Commscope Technologies Llc | Corrugated stripline RF transmission cable |
US9419321B2 (en) | 2011-08-12 | 2016-08-16 | Commscope Technologies Llc | Self-supporting stripline RF transmission cable |
US9577305B2 (en) | 2011-08-12 | 2017-02-21 | Commscope Technologies Llc | Low attenuation stripline RF transmission cable |
US10136512B2 (en) | 2014-12-09 | 2018-11-20 | Microsoft Technology Licensing, Llc | Avoiding reflections in PCB signal trace |
-
1999
- 1999-09-17 JP JP26307699A patent/JP2001085805A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040198B2 (en) | 2007-06-06 | 2011-10-18 | Nippon Mektron, Ltd. | Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines |
WO2008149572A1 (ja) | 2007-06-06 | 2008-12-11 | Nippon Mektron, Ltd. | プリント配線板 |
JP2008305884A (ja) * | 2007-06-06 | 2008-12-18 | Nippon Mektron Ltd | プリント配線板 |
EP2031944A1 (en) * | 2007-06-06 | 2009-03-04 | Nippon Mektron, Limited | Printed wiring board |
EP2031944A4 (en) * | 2007-06-06 | 2009-12-09 | Nippon Mektron Kk | CIRCUIT BOARD |
JP2008288614A (ja) * | 2008-08-05 | 2008-11-27 | Kanji Otsuka | 電子回路装置 |
US8450614B2 (en) | 2009-05-11 | 2013-05-28 | Murata Manufacturing Co., Ltd. | Signal transmission line and circuit board |
GB2482093B (en) * | 2009-05-11 | 2014-02-12 | Murata Manufacturing Co | Signal transmission line and circuit board |
GB2482093A (en) * | 2009-05-11 | 2012-01-18 | Murata Manufacturing Co | Signal line and circuit board |
CN102422725A (zh) * | 2009-05-11 | 2012-04-18 | 株式会社村田制作所 | 信号线路及电路基板 |
WO2010131523A1 (ja) * | 2009-05-11 | 2010-11-18 | 株式会社村田製作所 | 信号線路及び回路基板 |
JP2013153229A (ja) * | 2009-05-11 | 2013-08-08 | Murata Mfg Co Ltd | 信号線路及び回路基板 |
WO2012039269A1 (ja) * | 2010-09-21 | 2012-03-29 | 日本電気株式会社 | プリント配線基板及びプリント配線基板の給電配線方法 |
US8982576B2 (en) | 2010-09-21 | 2015-03-17 | Nec Corporation | Printed wiring board, and method of supplying power and forming wiring for printed wiring board |
JP5773452B2 (ja) * | 2010-09-21 | 2015-09-02 | 日本電気株式会社 | プリント配線基板及びプリント配線基板の給電配線方法 |
US8894439B2 (en) | 2010-11-22 | 2014-11-25 | Andrew Llc | Capacitivly coupled flat conductor connector |
JP2013191894A (ja) * | 2010-12-03 | 2013-09-26 | Murata Mfg Co Ltd | 高周波信号線路の電子機器内における取り付け構造 |
US9185795B2 (en) | 2010-12-03 | 2015-11-10 | Murata Manufacturing Co., Ltd. | High-frequency signal transmission line |
US9209510B2 (en) | 2011-08-12 | 2015-12-08 | Commscope Technologies Llc | Corrugated stripline RF transmission cable |
US9419321B2 (en) | 2011-08-12 | 2016-08-16 | Commscope Technologies Llc | Self-supporting stripline RF transmission cable |
US9577305B2 (en) | 2011-08-12 | 2017-02-21 | Commscope Technologies Llc | Low attenuation stripline RF transmission cable |
US10136512B2 (en) | 2014-12-09 | 2018-11-20 | Microsoft Technology Licensing, Llc | Avoiding reflections in PCB signal trace |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
US7459985B2 (en) | Connector having a cut-out for reduced crosstalk between differential conductors | |
JP2001345523A (ja) | プリント基板および情報処理装置 | |
JP2004235556A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
US9444162B1 (en) | DIMM connector region vias and routing | |
US5805428A (en) | Transistor/resistor printed circuit board layout | |
JP3836384B2 (ja) | デカップリング・コンデンサの配置方法 | |
JP2001085805A (ja) | プリント基板 | |
US20020108240A1 (en) | Low cost and high speed 3 load printed wiring board bus topology | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP3539331B2 (ja) | 多層プリント配線板 | |
JP4939795B2 (ja) | 半導体パッケージと共に使用するための基板層及びその形成方法 | |
US6916996B2 (en) | Symmetric electrical connection system | |
US20030198031A1 (en) | Optimized conductor routing for multiple components on a printed circuit board | |
JP2001267701A (ja) | プリント基板 | |
US6900544B2 (en) | Integrated circuit package and printed circuit board arrangement | |
JP3610221B2 (ja) | 多層プリント配線基板 | |
JPH09214076A (ja) | プリント配線基板 | |
JP2004304134A (ja) | 配線基板及びその製造方法 | |
JP3847578B2 (ja) | プリント配線板 | |
JPH08274127A (ja) | 半導体装置 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JP4344088B2 (ja) | 基板の一次側と二次側における同一の接続点レイアウトのためのルーティングトポロジー | |
CN218570534U (zh) | 印刷电路板 | |
CN118276714A (zh) | 触控模组和触控显示装置 |