KR20090049998A - 배선기판 및 그 제조방법 - Google Patents

배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090049998A
KR20090049998A KR1020080112374A KR20080112374A KR20090049998A KR 20090049998 A KR20090049998 A KR 20090049998A KR 1020080112374 A KR1020080112374 A KR 1020080112374A KR 20080112374 A KR20080112374 A KR 20080112374A KR 20090049998 A KR20090049998 A KR 20090049998A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring board
electronic component
pad
warpage
Prior art date
Application number
KR1020080112374A
Other languages
English (en)
Other versions
KR101508782B1 (ko
Inventor
주니치 나카무라
타카하루 미야모토
Original Assignee
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코 덴키 코교 가부시키가이샤 filed Critical 신코 덴키 코교 가부시키가이샤
Publication of KR20090049998A publication Critical patent/KR20090049998A/ko
Application granted granted Critical
Publication of KR101508782B1 publication Critical patent/KR101508782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

[과제]
본 발명은 배선기판 본체를 구비한 배선기판 및 그 제조방법에 관한 것으로, 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 배선기판의 두께방향 크기를 소형화하는 것이 가능한 배선기판 및 그 제조방법을 제공하는 것을 과제로 한다.
[해결수단]
제 1 절연층인 절연층(25)과, 전자부품(11)이 접속되는 접속면(24A)을 가지고, 절연층(25)에 내설된 전자부품 탑재용 패드(24)와, 절연층(25)에 적층된 제 2 절연층인 절연층(31)과, 절연층(25,31)에 마련되어, 전자부품 탑재용 패드(24)와 전기적으로 접속된 비아(27,33) 및 배선패턴(28)을 가지는 배선기판 본체(1)를 구비한 배선기판(10)이고, 절연층(25)에 배선기판 본체(21)의 휨을 저감하는 휨 저감부재(22)를 내설하였다.
배선기판

Description

배선기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 배선기판 본체를 구비한 배선기판 및 그 제조방법에 관한 것으로, 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 배선기판의 두께방향 크기를 소형화할 수 있는 배선기판 및 그 제조방법에 관한 것이다.
종래 배선기판의 두께방향 크기를 소형화한 것으로서, 코어리스 기판이라고 불리는 배선기판이 있다. 코어리스 기판은 코어기판을 가지고 있지 않기 때문에, 코어기판이 붙은 빌드업 배선기판(코어기판의 양면에 빌드업 구조체를 형성한 배선기판)과 비교하여, 강도가 낮고, 휨이 발생하기 쉽다. 이와 같은, 코어리스 기판의 휨을 저감할 수 있는 것으로서, 도 1에 제시한 바와 같은 배선기판(200)이 있다.
도 1은 종래의 배선기판의 단면도이다.
도 1을 참조하면, 종래의 배선기판(200)은 코어리스 기판인 배선기판 본체(201)와, 스티프너(stiffener)(202)를 가진다. 배선기판 본체(201)는 전자부품 탑재용 패드(211)와, 절연층(212,216)과, 비아(213,217)와, 배선패턴(215)과, 외부 접속용 패드(219)와, 솔더 레지스트층(221)을 가진다.
전자부품 탑재용 패드(211)는 전자부품(204)(예를 들어, 반도체칩)이 접속되는 접속면(211A)을 가진다. 전자부품 탑재용 패드(211)는 접속면(211A)이 절연층(212)의 면(212A)(스티프너(202)가 배설된 측의 절연층(212)의 면)과 대략 일면이 되도록 절연층(212)에 내설되어 있다.
절연층(212)은 접속면(211A)의 반대측에 위치하는 전자부품 탑재용 패드(211)의 면(211B)의 일부를 노출하는 개구부(225)를 가진다. 비아(213)는 개구부(225)에 마련되어 있다. 비아(213)의 일방의 단부는 전자부품 탑재용 패드(211)와 접속되어 있다.
배선패턴(215)은 패드(227)와 배선(228)을 가진다. 패드(227)는 면(212A)의 반대쪽에 위치하는 절연층(212)의 면(212B)에 마련되어 있다. 패드(227)는 배선(228)과 일체적으로 구성되어 있다. 패드(227)는, 배선(228)을 개재하여, 전자부품 탑재용 패드(211)와 전기적으로 접속되어 있다.
배선(228)은 비아(213)의 타방의 단부 및 절연층(212)의 면(212B)에 마련되어 있다. 배선(228)은, 전자부품 탑재용 패드(211) 및 패드(227)와 접속되어 있는 것과 함께, 비아(213) 및 패드(227)와 일체적으로 구성되어 있다.
절연층(216)은, 배선(228)을 덮도록, 절연층(212)의 면(212B)에 마련되어 있다. 절연층(216)은 패드(227)의 일부를 노출하는 개구부(231)를 가진다. 비아(217)는 개구부(231)에 마련되어 있다. 비아(217)의 일방의 단부는 패드(227)와 접속되어 있다.
외부 접속용 패드(219)는 비아(217)의 타방의 단부 및 절연층(216)의 면(216A)(절연층(212)과 접촉하는 면과는 반대쪽의 절연층(216)의 면)에 마련되어 있다. 외부 접속용 패드(219)는 비아(217)와 일체적으로 구성되어 있다. 외부 접속용 패드(219)는 외부 접속단자(미도시)가 배설되는 접속면(219A)을 가진다. 외부 접속용 패드(219)는, 접속면(219A)에 매설된 외부 접속단자(미도시)를 개재하여, 마더보드 등의 실장기판(미도시)과 전기적으로 접속되는 패드이다.
솔더 레지스트층(221)은, 접속면(219A)을 노출하도록, 절연층(216)의 면(216A)(절연층(212)과 접촉하는 면과는 반대쪽의 절연층(216)의 면)에 마련되어 있다. 솔더 레지스트층(221)은 접속면(219)을 노출하는 개구부(221A)를 가진다.
스티프너(202)는 액자형상으로 된 틀 몸체이고, 전자부품(204)을 수용하는(전자부품 탑재용 패드(211)가 형성된 영역을 노출한다) 관통공(202A)을 가진다. 스티프너(202)는, 접착성을 가진 수지(203)(예를 들어 에폭시 수지)에 의해, 절연층(212)의 면(212A)에 접착되어 있다. 스티프너(202)는, 예를 들어, 구리(Cu)판 혹은 구리합금판을 에칭 혹은 프레스 가공하는 것에 의해 형성된다. 스티프너(202)의 두께는, 예를 들어, 2mm로 할 수 있다.
이와 같은 구조로 된 스티프너(202)를 배선기판 본체(201)에 마련하는 것에 의해, 코어리스 기판인 배선기판 본체(201)의 휨을 저감하는 것이 가능하다.
도 2 내지 도 5는 종래 배선기판의 제조공정을 보이는 도면이다. 도 2 내지 도 5에 있어서, 도 1에 보이는 종래 배선기판(200)과 동일 구성 부분에는 동일 부호를 붙인다.
도 2 내지 도 5를 참조하여, 종래 배선기판(200)의 제조방법에 대하여 설명 한다. 먼저, 도 2에 보인 공정에서는, 주지의 수단에 의해, 구리(Cu)박이나 구리판 등의 전도성을 가진 지지체(235)의 상면(235A)에 배선기판 본체(201)를 형성한다. 이어서, 도 3에 보이는 공정에서는, 도 2에 보이는 구조체에 마련된 지지체(235)를 제거한다. 지지체(235)는, 예를 들어, 습식에칭에 의해 제거한다.
이어서, 도 4 에 보이는 공정에서는, 스티프너(202)를 형성하고, 그 다음, 배선기판 본체(201)에 마련된 절연층(212)과 스티프너(202)가 대향하도록, 배선기판 본체(201)와 스티프너(202)를 대향하여 배치한다. 스티프너(202)는, 예를 들어, 구리판 혹은 구리합금판을 에칭 혹은 프레스 가공하는 것에 의해 형성한다. 스티프너(202)의 두께는, 예를 들어, 2mm로 하는 것이 가능하다.
이어서, 도 5에 보이는 공정에서는 접착성을 가진 수지(203)(예를 들어, 에폭시 수지)에 의해, 배선기판 본체(201)에 스티프너(202)를 접착시킨다. 이것에 의해, 배선기판(200)이 제조된다(예를 들어 특허문헌 1참조)
[특허문헌 1] 일본국 특개 2000-323613호 공보
그렇지만, 종래의 배선기판(200)에는, 코어리스 기판인 배선기판 본체(201)에 스티프너(202)를 마련하는 것에 의해, 배선기판 본체(201)의 휨을 저감하고 있다. 그 때문에, 배선기판(200)의 두께방향 크기가 대형화되어 버리는 문제가 있었다.
그래서 본 발명은 상술한 문제점에서 거울삼아 이루어진 것으로, 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 배선기판의 두께방향 크기를 소형화하는 것이 가능한 배선기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 제 1 관점에 따르면, 제 1 절연층과, 전자부품이 접속되는 접속면을 가지고, 상기 접속면이 노출되도록 상기 제 1 절연층에 내설된 전자부품 탑재용 패드와, 상기 제 1 절연층에 적층된 적어도 한 층의 제 2 절연층과, 상기 제 1 절연층 및 상기 적어도 한 층의 제 2 절연층에 마련되어 상기 전자부품 탑재용 패드와 전기적으로 접속된 비아 및 배선패턴을 가지는 배선기판 본체를 구비한 배선기판이고, 상기 제 1 절연층에 상기 배선기판 본체의 휨을 저감하는 휨 저감부재를 내설한 것을 특징으로 하는 배선기판이 제공된다.
본 발명에 따르면, 제 1 절연층에 배선기판의 휨을 저감하는 휨 저감부재를 내설하는 것에 의해, 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 스티프너를 구비한 종래의 배선기판과 비교하여, 배선기판의 두께방향의 크기(사이즈)를 소형 화할 수 있다.
본 발명의 다른 관점에 따르면, 제 1 절연층과, 전자부품이 접속되는 접속면을 가지고, 상기 접속면이 노출되도록 상기 제 1 절연층에 내설된 전자부품 탑재용 패드와, 상기 제 1 절연층에 적층된 적어도 한 층의 제 2 절연층과, 상기 제 1 절연층 및 상기 적어도 한 층의 제 2 절연층에 마련되어 상기 전자부품 탑재용 패드와 전기적으로 접속된 비아 및 배선패턴을 가지는 배선기판 본체를 구비한 배선기판의 제조방법이고, 도전성을 가진 지지체 상에 상기 전자부품 탑재용 패드와 상기 배선기판 본체의 휨을 저감하는 휨 저감부재를 동시에 형성하는 전자부품 탑재용 패드 및 휨 저감부재 형성공정과, 상기 지지체 상에 상기 전자부품 탑재용 패드 및 상기 휨 저감부재를 덮도록 상기 제 1 절연층을 형성하는 제 1 절연층 형성공정과, 상기 제 1 절연층, 상기 적어도 한 층의 제 2 절연층, 상기 비아, 및 상기 배선패턴을 형성한 후에, 상기 지지체를 제거하는 지지체 제거공정을 포함하는 것을 특징으로 하는 배선기판 제조방법이 제공된다.
본 발명에 따르면, 도전성을 가진 지지체 상에 전자부품 탑재용 패드와 배선기판 본체의 휨을 저감하는 휨 저감부재를 동시에 형성하고, 이어서, 지지체 상에 전자부품 탑재용 패드 및 휨 저감부재를 덮도록 제 1 절연층을 형성하고, 그 후, 적어도 한 층의 제 2 절연층, 비아, 및 배선패턴을 형성한 후에 지지체를 제거하는 것에 의해, 배선기판 본체의 휨을 저감할 수 있다. 또한, 지지체와 접촉하는 휨 저감부재의 면이 지지체와 접촉하는 전자부품 탑재용 패드의 면 및 제 1 절연층의 면과 대략 일면이 되기 때문에, 스티프너를 구비한 종래의 배선기판과 비교할 때, 배 선기판의 두께방향의 크기(사이즈)를 소형화하는 것이 가능하다.
더욱이, 전자부품 탑재용 패드와 휨 저감부재를 동시에 형성하는 것에 의해, 제조공정을 증가시키는 일이 없이, 휨 저감부재를 형성하는 것이 가능하기 때문에, 스티프너를 구비한 종래의 배선기판과 비교할 때, 배선기판의 비용(제조비용을 포함한다)을 저감하는 것이 가능하다.
본 발명에 따르면, 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 배선기판의 두께방향 크기를 소형화하는 것이 가능하다.
이어서, 도면에 근거하여 본 발명의 실시형태에 대하여 설명한다.
(제 1 실시형태)
도 6은 본 발명의 제 1 실시형태에 관한 배선기판의 단면도이다.
도 6을 참조하면, 제 1 실시형태의 배선기판(10)은 코어리스 기판인 배선기판 본체(21)와, 휨 저감부재(22)를 가진다.
배선기판 본체(21)는 전자부품 탑재용 패드(24)와, 제 1 절연층인 절연층(25)과, 비아(27,33)와, 배선패턴(28)과, 제 2 절연층인 절연층(31)과, 외부 접속용 패드(34)와, 솔더 레지스트층(36)을 가진다.
전자부품 탑재용 패드(24)는 전자부품(11)(예를 들어, 반도체 칩)이 접속된 접속면(24A)을 가진다. 전자부품 탑재용 패드(24)는, 절연층(25)으로부터 접속면(24A)이 노출되도록, 절연층(25)에 내설되어 있다. 접속면(24A)은 절연층(25)의 면(25A)(전자부품(11)이 배설되는 측의 절연층(25)의 면)과 대략 일면이 되도록 구성되어 있다. 전자부품 탑재용 패드(24)로서는, 예를 들어, 절연층(25)의 면(25A)측으로부터 금(Au)층(예를 들어, 두께 0.05㎛)와, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)와, 니켈(Ni)층(예를 들어, 두께 5.0㎛)를 순차적으로 적층시킨 Au/Pd/Ni적층막이나, Au/Pd/Ni/Cu적층막, Au/Ni적층막, Au/Ni/Cu적층막 등을 이용하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24)의 구성요소의 하나로서 Ni층을 이용하는 경우, Ni층의 박막을 다른 층의 두께보다도 두껍게 하면 좋다. 이와 같이 Ni층의 두께를 다른 층의 두께보다 두껍게 하는 것에 의해, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24)의 구성요소의 하나로서, 도금법에 의해 두께증가가 용이한 구리층을 이용하는 경우, 구리층의 두께를 두껍게 하는 것에 의해 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 전자부품 탑재용 패드(24)로서 Au/Pd/Ni적층막을 이용하는 경우, 전자부품 탑재용 패드(24)는, 도금법에 의해 형성하는 것이 가능하다. 전자부품 탑재용 패드(24)의 두께는, 예를 들어, 5.0㎛ ~ 15㎛로 하는 것이 가능하다.
절연층(25)은 휨 저감부재(22) 및 전자부품 탑재용 패드(24)를 내설하고 있다. 절연층(25)은 전자부품 탑재용 패드(24)의 접속면(24A)과 휨 저감부재(22)의 면(22A)(전자부품(11)이 배설된 쪽의 휨 저감부재(22)의 면)을 노출하고 있다. 절연층(25)의 면(25A)은 전자부품 탑재용 패드(24)의 접속면(24A) 및 휨 저감부재(22)의 면(22A)과 대략 일면이 되도록 구성되어 있다. 절연층(25)은 접속면(24A)의 반대측에 위치하는 전자부품 탑재용 패드(24)의 면(24B)을 노출하는 개구부(41) 를 가진다. 절연층(25)으로는, 예를 들어, 에폭시 수지나 폴리이미드 수지등의 절연수지를 모재로 하는 수지층을 이용하는 것이 가능하다. 절연층(25)으로서, 예를 들어, 에폭시 수지를 모재로 하는 수지층을 이용한 경우, 절연층(25)의 두께는, 예를 들어, 45㎛로 하는 것이 가능하다. 또한, 개구부(41)는, 예를 들어, 레이저 가공법에 의해 형성하는 것이 가능하다.
비아(27)는 개구부(41)에 마련되어 있다. 비아(27)는 그 일방의 단부가 전자부품 탑재용 패드(24)와 접속되어 있고, 타방의 단부가 배선패턴(28)과 일체적으로 구성되어 있다. 이것에 의해, 비아(27)는 전자부품 탑재용 패드(24)와 배선패턴(28)을 전기적으로 접속하고 있다.
배선패턴(28)은 패드(43)와 배선(44)을 가진다. 패드(43)는 절연층(25)의 면(25B)에 마련되어 있다. 패드(43)는 배선(44)과 일체적으로 구성되어 있다. 패드(43)는, 배선(44)을 개재하여, 비아(27)와 전기적으로 접속되어 있다.
배선(44)은 비아(27)의 타방의 단부 및 절연층(25)의 면(25B)에 마련되어 있다. 배선(44)은 비아(27) 및 패드(43)와 일체적으로 구성되어 있다. 상기 구성으로 된 배선패턴(28)의 두께는, 예를 들어, 15㎛로 하는 것이 가능하다. 비아(27) 및 배선패턴(28)의 재료로서는, 예를 들어, 구리를 이용하는 것이 가능하다. 비아(27) 및 배선패턴(28)은, 예를 들어, 세미애디티브 법(semi additive process)에 의해 형성하는 것이 가능하다.
절연층(31)은 배선패턴(28)을 덮도록, 절연층(25)의 면(25B)에 마련되어 있다. 절연층(31)은 패드(43)의 일부를 노출하는 개구부(46)를 가진다. 절연층(31)으 로서는, 예를 들어, 에폭시 수지나 폴리이미드 수지 등의 절연수지를 모재로 하는 수지층을 이용하는 것이 가능하다. 절연층(31)으로서 에폭시 수지를 모재로 하는 수지층을 이용한 경우, 절연층(31)의 두께는, 예를 들어, 45㎛로 하는 것이 가능하다. 또한, 개구부(46)는, 예를 들어, 레이저 가공법에 의해 형성하는 것이 가능하다.
비아(33)는 개구부(46)에 마련되어 있다. 비아(33)는 그 일방의 단부가 패드(43)와 접속되어 있고, 타방의 단부가 외부 접속용 패드(34)와 일체적으로 구성되어 있다. 이것에 의해, 비아(33)는 외부 접속용 패드(34)와 패드(43)를 전기적으로 접속하고 있다.
외부 접속용 패드(34)는 비아(33)의 타방의 단부 및 절연층(31)의 면(31A)(절연층(25)이 마련되는 면과는 반대쪽에 위치하는 절연층(31)의 면)에 마련되어 있다. 외부 접속용 패드(34)는 외부 접속단자(13)가 배설된 단자 배설면(34A)을 가진다. 외부 접속용 패드(34)는, 단자 배설면(34A)에 배설되는 외부 접속단자(13)를 개재하여, 마더보드 등의 실장기판(12)에 마련된 패드(14)와 전기적으로 접속되는 패드이다. 외부 접속용 패드(34)는 비아(33)와 일체적으로 구성되어 있다. 외부 접속용 패드(34)의 두께는, 예를 들어, 15㎛로 하는 것이 가능하다. 비아(33) 및 외부 접속용 패드(34)의 재료로서는, 예를 들어, 구리를 이용하는 것이 가능하다. 비아(33) 및 외부 접속용 패드(34)는, 예를 들어, 세미애디티브 법에 의해 형성하는 것이 가능하다.
솔더 레지스트층(36)은, 외부 접속용 패드(34)의 단자 배설면(34A)을 노출하 도록, 절연층(31)의 면(31A)에 마련되어 있다. 솔더 레지스트층(36)은 단자 배설면(34A)을 노출하는 개구부(36A)를 가진다. 솔더 레지스트층(36)의 재료로서는, 예를 들어, 에폭시나 아크릴 등의 감광성 수지를 이용하는 것이 가능하다. 솔더 레지스트층(36)의 두께는, 예를 들어, 20㎛로 하는 것이 가능하다.
도 7은 도 6에 보인 배선기판의 평면도이다. 도 7에 있어서, 제 1 실시형태의 배선기판(10)과 동일한 구성부분에는 동일한 부호를 붙인다.
도 6 및 도 7을 참조하면, 휨 저감부재(22)는 배선기판 본체(21)의 휨을 저감하기 위한 부재이고, 절연층(25)의 면(25A) 측에 내설되어 있다. 전자부품(11)의 배설 측에 위치하는 휨 저감부재(22)의 면(22A)은, 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다.
이와 같이, 배선기판 본체(21)의 휨을 저감하는 휨 저감부재(22)를 절연층(25)에 내설시키는 것과 함께, 전자부품(11)의 배설 측에 위치하는 휨 저감부재(22)의 면(22A)을 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성하는 것에 의해, 배선기판 본체(21)의 휨을 저감할 수 있는 것과 함께, 스티프너(202)를 구비한 종래의 배선기판(도 1의 200참조)과 비교할 때, 배선기판(10)의 두께방향 크기를 소형화(박형화)하는 것이 가능하다. 바꾸어 말하면, 배선기판 본체(21)의 크기를 대형화하지 않고, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
휨 저감부재(22)는 평면에서 볼 때 액자형상으로 되어 있다. 휨 저감부재(22)의 외형은, 평면에서 보았을 때 배선기판 본체의 외형(말을 바꾸면, 평면에 서 보았을 때의 절연층(25)의 외형)과 대략 동일하게 되도록 구성되어 있다. 휨 저감부재(22)는 복수의 전자부품 탑재용 패드(24)가 형성되는 전자부품 탑재용 패드 형성영역 A의 외측에 위치하는 부분의 절연층(25)에 배치되어 있다.
휨 저감부재(22)는 전자부품 탑재용 패드(24)와 동일평면 상(上)에 배치되어 있다. 또한, 휨 저감부재(22)의 두께는 전자부품 탑재용 패드(24)의 두께와 대략 동일하고, 더욱이 휨 저감부재(22)의 재료는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다.
이와 같이, 전자부품 탑재용 패드(24)와 동일 평면 상에 휨 저감부재(22)를 배치하는 것과 함께, 휨 저감부재(22)의 두께를 전자부품 탑재용 패드(24)의 두께와 대략 동일하게 하고, 더욱이 휨 저감부재(22)의 재료를 전자부품 탑재용 패드(24)의 재료와 대략 동일하게 하는 것으로, 전자부품 탑재용 패드(24)를 형성하는 때에, 전자부품 탑재용 패드(24)와 휨 저감부재(22)를 동시에 형성하는 것이 가능하게 된다.
휨 저감부재(22)로서는, 예를 들어, 금속막을 이용하는 것이 가능하다. 휨 저감부재(22)로서 금속막을 이용한 경우, 휨 저감부재(22)로서는, 예를 들어, 절연층(25)의 면(25A) 측으로부터 금층(예를 들어, 두께 0.05㎛)과, 팔라듐층(예를 들어, 두께 0.5㎛)과, 니켈층(예를 들어, 두께 5.0㎛)을 순차적으로 적층시킨 Au/Pd/Ni적층막이나, Au/Pd/Ni/Cu적층막, Au/Ni적층막, Au/Ni/Cu적층막 등을 이용하는 것이 가능하다. 또한, 휨 저감부재(22)의 구성요소의 하나로서 Ni층을 이용하는 경우, Ni층의 막두께를 다른 층의 두께보다도 두껍게 하면 좋다. 이와 같이, Ni 층의 막두께를 다른 층의 두께보다 두껍게 하는 것에 의해, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 또한, 휨 저감부재(22)의 구성요소의 하나로서, 도금법에 의해 두께 증가가 용이한 구리층을 이용하는 경우, 구리층의 두께를 두껍게 하는 것으로써 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
이와 같이 휨 저감부재(22)로서 금속막을 이용하는 것에 의해, 종래 배선기판(200)에 마련되어 있던 스티프너(도 1의 202참조)와 비교할 때, 휨 저감부재(22)의 비용(제조비용도 포함한다)을 저감하는 것이 가능하기 때문에, 배선기판(10)의 비용을 저감할 수 있다. 또한, 휨 저감부재(22)로서 금속막을 이용하는 것에 의해, 휨 저감부재(22)의 두께를 얇게 하는 것이 가능하다. 휨 저감부재(22)의 두께는, 예를 들어, 5.0㎛ ~ 1.5㎛로 하는 것이 가능하다. 또한, 평면에서 볼 때의 배선기판 본체(21)의 외형이 34mm × 34mm, 전자부품 탑재용 패드 형성영역 A가 10mm × 10mm인 경우, 휨 저감부재(22)의 폭 W1은, 예를 들어, 5.0mm로 하는 것이 가능하다.
본 실시형태의 배선기판에 따르면, 배선기판 본체(21)의 휨을 저감하는 휨 저감부재(22)를 절연층(25)에 내설시키는 것과 함께, 전자부품(11)의 배설 측에 위치하는 휨 저감부재(22)의 면(22A)을 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성하는 것에 의해 배선기판 본체(21)의 휨을 저감할 수 있는 것과 함께, 스티프너(202)를 구비한 종래의 배선기판(도 1의 200참조)과 비교할 때, 배선기판(10)의 두께방향 크기를 소형화하는 것이 가능하다. 말을 바꾸면, 코어리스 기판인 배선기판 본체(21)의 크기를 대형화하는 일 없 이, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
또한, 휨 저감부재(22)로서 금속막을 이용하는 것에 의해, 종래의 배선기판(200)에 마련되어 있던 스티프너(도 1의 202참조)와 비교할 때, 휨 저감부재(22)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하기 때문에, 배선기판(10)의 비용을 저감하는 것이 가능하다.
또, 휨 저감부재(22)를 그라운드나 전원용 배선과 접속하고, 그라운드 플레인이나, 전원 플레인으로서 이용하여도 좋다.
도 8은 본 발명의 제 1 실시형태의 변형예에 관한 배선기판의 단면도이다. 도 8에 있어서, 제 1 실시형태의 배선기판(10)과 동일한 구성부분에는 동일부호를 붙인다.
도 8을 참조하면, 제 1 실시형태의 변형예의 배선기판(50)은 제 1 실시형태의 배선기판(10)에 마련된 배선기판 본체(21)를 대신하여 배선기판 본체(51)를 마련한 이외에는 배선기판(10)과 동양(同樣)으로 구성된다.
배선기판 본체(51)는, 제 1 실시형태의 배선기판(10)에 마련된 배선기판 본체(21)의 구성에, 솔더 레지스트층(53)을 더 마련하는 것 이외는 배선기판 본체(21)와 동양으로 구성된다.
솔더 레지스트층(53)은, 휨 저감부재(22)의 면(22A)을 덮도록, 절연층(25)의 면(25A)에 마련되어 있다. 솔더 레지스트층(53)은 전자부품 탑재용 패드(24)의 접속면(24A)을 노출하는 개구부(53A)를 가진다.
이와 같은 구성으로 된 배선기판(50)은 제 1 실시형태의 배선기판(10)과 동 양의 효과를 얻는 것이 가능하다.
상기 구성으로 된 제 1 실시형태의 변형예인 배선기판(50)은, 후술하는 도 18에 보이는 공정 후에, 절연층(25)의 면(25A)에 솔더 레지스트층(53)을 형성하는 솔더 레지스트층 형성공정을 마련하고, 그 후, 후술하는 도 19에 보이는 절단공정을 행하는 것으로 제조가능하다.
도 9 및 도 10은 다른 휨 저감부재를 설명하기 위한 평면도이다. 도 9 및 도 10에 있어서, 제 1 실시형태의 배선기판(10)과 동일구성부분에는 동일부호를 붙인다.
또, 본 실시의 태양에서는, 평면에서 볼 때 액자형상으로 된 휨 저감부재(22)를 배선기판 본체(21,51)에 마련하는 경우를 예로 들어 설명하였지만, 휨 저감부재(22) 대신에 후술하는 도 9에 보이는 휨 저감부재(56) 혹은 도 10에 보이는 휨 저감부재(61) 등을 마련하여도 좋다.
도 9를 참조하면, 휨 저감부재(56)는 네 개의 휨 저감부(57)를 가진다. 휨 저감부(57)는 전자부품 탑재용 패드(24)와 동일 평면상에 마련되어 있다. 휨 저감부(57)의 면(57A)은 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다. 휨 저감부(57)의 두께는 전자부품 탑재용 패드(24)의 두께와 대략 같고, 더욱이 휨 저감부(57)의 재료는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다. 네 개의 휨 저감부(57)는 다른 휨 저감부(57)로부터 이격되는 위치에 배치되어 있다.
이와 같이, 서로 이격되는 위치에 배치된 복수(이 경우는 네 개)의 휨 저감 부(57)를 구비한 휨 저감부재(56)를 배선기판 본체(21,51)에 마련하는 것에 의해, 배선기판 본체(21,51) 내에서 발생하는 응력을 경감하는 것이 가능하다.
도 10을 참조하면, 휨 저감부재(61)는 도 9에 보이는 휨 저감부(57)보다도 면적이 작은 휨 저감부(62)를 복수 가진 구성으로 되어 있다. 휨 저감부(62)는 전자부품 탑재용 패드(24)와 동일 평면 상에 마련되어 있다. 휨 저감부(62)의 면(62A)은 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다. 휨 저감부(62)의 두께는 전자부품 탑재용 패드(24)의 두께와 대략 같고, 더욱이 휨 저감부(62)의 재료는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다. 휨 저감부(62)는 다른 휨 저감부(62)로부터 이격되는 위치에 배치되어 있다.
이와 같은 구성으로 된 휨 저감부재(61)를 배선기판 본체(21,51)에 마련한 경우도 배선기판 본체(21,51) 내에서 발생하는 응력을 경감하는 것이 가능하다.
또한, 금속막으로 이루어지는 휨 저감부재(22)가 평면에서 볼 때 액자형상 등으로 일체적으로 구성되고, 더욱이 휨 저감부재(22)가 대면적인 경우, 휨 저감부재(22)와 절연층(25,31)과의 열팽창 계수의 차이에 의해, 휨 저감부재(22)와 절연층(25,31)과의 사이에 응력이 발생하고, 배선기판 본체(21,51)에 휨이 발생할 우려가 있지만, 슬릿 상(狀)의 공간(휨 저감부재(56,61)의 비형성부)에 의해 복수의 휨 저감부(57,62)가 분할된 휨 저감부재(56,61)를 이용하는 것에 의해, 휨 저감부재(56,61)와 절연층(25,31)과의 사이에 응력을 저감하는 것이 가능하다.
또, 휨 저감부재(56,61)에서는, 직선 상의 슬릿에 의해, 복수의 휨 저감 부(57,62)를 분할한 경우를 예로 들어 설명하였지만, 곡선 상의 슬릿이나 굴곡되는 슬릿을 이용하여 복수의 휨 저감부(57,62)를 분할하여도 좋다. 이와 같이, 곡선 상의 슬릿이나 굴곡되는 슬릿을 이용하여 복수의 휨 저감부(57,62)를 분할하는 것에 의해, 직선 상의 슬릿을 이용하여 복수의 휨 저감부(57,62)를 분할 한 경우와 비교할 때, 배선기판 본체(21,51)의 휨의 저감효과를 상승시키는 것이 가능하다.
또한, 휨 저감부재(56,61)를 그라운드나 전원용의 배선과 접속하여, 그라운드 플레인이나 전원 플레인으로서 이용하여도 좋다.
또한, 본 실시형태에서 설명한 배선기판 본체(21,51)에서는, 절연층(25)(제 1 절연층)에 1층의 절연층(31)(제 2 절연층)을 적층시킨 경우를 예로 들어 설명하였지만, 절연층(25)(제 1 절연층)에 2층 이상의 절연층(31)을 적층하고, 적층된 2층 이상의 절연층(31)에 전자부품 탑재용 패드(24)와 외부 접속용 패드(34)를 전기적으로 접속하는 비아 및 배선패턴을 마련하여도 좋다.
도 11 내지 도 19는 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보이는 도면이다. 도 11 내지 도 19에 있어서, 제 1 실시형태의 배선기판(10)과 동일한 구성부분에는 동일부호를 붙인다. 또한, 도 11 내지 도 19에 보이는 C는, 후술하는 지지체(71) 상에 형성되는 도 19에 보이는 구조체를 절단하는 때의 절단위치(이하, [절단위치 C]라고 한다)를 보이고 있다.
도 11 내지 도 19를 참조하여, 제 1 실시형태의 배선기판(10)의 제조방법에 대하여 설명한다. 먼저, 도 11에 보이는 공정에서는, 도전성을 가지는 것과 함께, 배선기판(10)이 형성되는 배선기판 형성영역 B를 복수 가진 지지체(71)의 상 면(71A)에 개구부(72A,72B)를 가진 레지스트막(72)을 형성한다. 이때, 개구부(72A)는, 전자부품 탑재용 패드(24)의 형성영역에 대응하는 부분의 지지체(71)의 상면(71A)을 노출하도록 형성한다. 또한, 개구부(72B)는, 휨 저감부재(22)의 형성영역에 대응하는 부분의 지지체(71)의 상면(71A)을 노출하도록 형성한다. 도전성을 가진 지지체(71)로서는, 금속판(예를 들어, 구리(Cu)판)이나, 금속박(예를 들어, 구리(Cu)박) 등을 이용하는 것이 가능하다.
이어서, 도 12에 보이는 공정에서는, 도금법에 의해, 개구부(72A)로 노출된 부분의 지지체(71)의 상면(71A)에 전자부품 탑재용 패드(24)를 형성하는 것과 함께, 개구부(72B)에 노출된 부분의 지지체(71)의 상면(71A)에 휨 저감부재(22)를 형성한다. 즉, 도금법을 이용하여, 지지체(71)의 상면(71A)에 전자부품 탑재용 패드(24)와 휨 저감부재(22)를 동시에 형성한다(전자부품 탑재용 패드 및 휨 저감부재 형성공정). 이 단계에서는, 휨 저감부재(22)는 인접하는 배선기판 형성영역 B에 마련된 휨 저감부재(22)와 일체적으로 구성되어 있다. 도 12에 보이는 휨 저감부재(22)는, 후술하는 도 19에 보이는 공정에 있어서, 절단위치 C를 따라 절단되는 것으로서 개편화(個片化)되어, 도 6에 보이는 휨 저감부재(22)로 되는 부재이다.
전자부품 탑재용 패드(24) 및 휨 저감부재(22)로서는, 예를 들어, 금(Au)층(예를 들어, 두께 0.05㎛)과, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)와, Ni층(예를 들어, 두께 5.0㎛)를 순차적으로 적층시킨 Au/Pd/Ni적층막이나, Au/Pd/Ni/Cu적층막, Au/Ni적층막, Au/Ni/Cu적층막 등을 이용하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24) 및 휨 저감부재(22)의 구성요소의 하나로서 Ni층을 이용하는 경 우, Ni층의 막두께를 다른 층의 두께보다 두껍게 하면 좋다. 이와 같이, Ni층의 막두께를 다른 층의 막두께보다 두껍게 하는 것에 의해, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24) 및 휨 저감부재(22)의 구성요소의 하나로서, 도금법에 의해 두께증가가 용이한 구리층을 이용하는 경우, 구리층의 두께를 두껍게 하는 것으로 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
전자부품 탑재용 패드(24) 및 휨 저감부재(22)로서 Au/Pd/Ni적층막을 이용한 경우, 도전성을 가진 지지체(71)를 급전층으로 하는 전해도금법에 의해, 개구부(72A,72B)에 노출된 부분의 지지체(71)의 상면(71A)에 금(Au)층(예를 들어, 두께 0.05㎛)와, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)와, 니켈(Ni)층(예를 들어, 두께 5.0㎛)를 순차적으로 석출성장시키는 것으로 전자부품 탑재용 패드(24) 및 휨 저감부재(22)를 동시에 성장시킨다.
이와 같이, 도금법을 이용하여, 전자부품 탑재용 패드(24) 및 휨 저감부재(22)를 동시에 형성하는 것에 의해, 휨 저감부재(22)를 형성하는 공정을 별도로 마련할 필요가 없게 되는 것과 함께, 휨 저감부재(22)를 구성하기 위한 재료를 별도로 준비할 필요가 없어지기 때문에, 휨 저감부재(22)를 구비한 배선기판(10)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하다.
또한, 도금법을 이용하여, 전자부품 탑재용 패드(24) 및 휨 저감부재(22)를 형성하는 것에 의해, 휨 저감부재(22)의 두께를 얇게 하는 것이 가능하다. 휨 저감부재(22)의 두께는, 예를 들어, 5.0㎛ ~ 15.0㎛로 하는 것이 가능하다.
이어서, 도 13에 보이는 공정에서는, 레지스트막(72)을 제거한다. 이어서, 도 14에 보이는 공정에서는, 지지체(71)의 상면(71A)에, 전자부품 탑재용 패드(24) 및 휨 저감부재(22)를 덮도록 절연층(25)을 형성하고(제 1 절연층 형성공정), 그 후, 절연층(25)에 전자부품 탑재용 패드(24)의 면(24B)의 일부를 노출하는 개구부(41)를 형성한다. 절연층(25)으로서는, 예를 들어, 에폭시 수지나 폴리이미디수지 등의 절연수지를 모재로 하는 수지층을 이용하는 것이 가능하다. 또한, 개구부(41)는, 예를 들어, 레이저 가공에 의해 형성하는 것이 가능하다.
이어서, 도 15에 보이는 공정에서는, 비아(27) 및 배선패턴(28)을 동시에 형성한다. 비아(27) 및 배선패턴(28)의 재료로서는, 예를 들어, 구리(Cu)를 이용하는 것이 가능하다. 비아(27) 및 배선패턴(28)의 재료로서 구리를 이용하는 경우, 비아(27) 및 배선패턴(28)은, 예를 들어, 세미애디티브 법에 의해 형성하는 것이 가능하다. 배선패턴(28)의 두께는, 예를 들어, 15㎛로 하는 것이 가능하다.
이어서, 도 16에 보이는 공정에서는, 먼저 설명한 도 14 및 도 15에 보이는 공정과 동양의 수법으로, 개구부(46)를 가진 절연층(31)(제 2 절연층), 비아(33), 및 외부 접속용 패드(34)를 형성한다. 절연층(31)으로서는, 예를 들어, 에폭시 수지나 폴리이미드 수지 등의 절연수지를 모재로 하는 수지층을 이용하는 것이 가능하다. 또한, 개구부(46)는, 예를 들어, 레이저 가공에 의해 형성하는 것이 가능하다. 도 16에 보이는 공정에서는, 비아(33) 및 외부 접속용 패드(34)를 동시에 형성한다. 비아(33) 및 외부 접속용 패드(34)의 재료로서는, 예를 들어, 구리를 이용하는 것이 가능하다. 비아(33) 및 외부 접속용 패드(34)의 재료로서 구리를 이용하는 경우, 비아(33) 및 외부 접속용 패드(34)는, 예를 들어, 세미애디티브 법에 의해 형성하는 것이 가능하다. 외부 접속용 패드(34)의 두께는, 예를 들어, 15㎛로 하는 것이 가능하다.
이어서, 도 17에 보이는 공정에서는, 주지의 방법에 의해, 절연층(31)의 면(31A)에 외부 접속용 패드(34)의 단자 배설면(34A)을 노출하는 개구부(36A)를 가진 솔더 레지스트층(36)을 형성한다(솔더 레지스트층 형성공정). 이것에 의해, 복수의 배선기판 형성영역 B에 대응하는 부분의 지지체(71) 상에 복수의 배선기판(10)에 상당하는 구조체가 형성된다. 솔더 레지스트층(36)의 재료로서는, 예를 들어, 에폭시나 아크릴 등의 감광성 수지를 이용하는 것이 가능하다. 또한, 솔더 레지스트층(36)의 두께는, 예를 들어, 20㎛로 하는 것이 가능하다.
이어서, 도 18에 보이는 공정에서는, 도 17에 보이는 지지체(71)를 제거한다(지지체 제거공정). 구체적으로는, 지지체(71)가 동판 혹은 동박인 경우, 지지체(71)를 에칭하는 것으로 제거한다.
이어서, 도 19에 보이는 공정에서는, 도 18에 보이는 구조체를 절단위치 C를 따라서 절단한 복수의 배선기판(10)을 개편화하는 것에 의해, 복수의 배선기판(10)이 제조된다. 이 때, 일체적으로 구성된 복수의 휨 저감부재(22)가 절단되어, 복수의 휨 저감부재(22)도 개편화된다. 도 18에 보이는 구조체의 절단에는 예를 들어, 다이서(dicer)를 이용하는 것이 가능하다.
본 실시형태의 배선기판의 제조방법에 따르면, 도전성을 가진 지지체(71) 상에 전자부품 탑재용 패드(24)와 배선기판 본체(21)의 휨을 저감하는 휨 저감부 재(22)를 동시에 형성하고, 그 후, 지지체(71) 상에 전자부품 탑재용 패드(24) 및 휨 저감부재(22)를 덮도록 절연층(25)을 형성하고, 그 후, 비아(27,33), 배선패턴(28), 절연층(31), 외부 접속용 패드(34), 및 솔더 레지스트층(36)을 형성한 후에 지지체(71)를 제거하는 것에 의해서, 배선기판 본체(21)의 휨을 저감할 수 있는 것과 함께, 지지체(71)와 접촉되는 휨 저감부재(22)의 면(22A)이 지지체(71)와 접촉하는 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 휨 저감부재(22)가 절연층(25)에 내설되기 때문에, 스티프너(202)를 구비한 종래의 배선기판(도 1의 200참조)과 비교할 때, 배선기판(10)의 두께방향 크기를 소형화하는 것이 가능하다.
또한, 전자부품 탑재용 패드(24)와 휨 저감부재(22)를 동시에 형성하는 것에 의해, 제조공정을 증가시키는 일이 없이, 휨 저감부재(22)를 형성하는 것이 가능하게 되므로, 스티프너(202)를 구비한 종래의 배선기판(200)과 비교할 때, 배선기판(20)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하다.
(제 2 실시형태)
도 20은 본 발명의 제 2 실시형태에 관한 배선기판의 단면도이다. 도 21은 도 20에 보인 배선기판의 평면도이다. 도 20 및 도 21에 있어서, 제 1 실시형태의 배선기판(10)과 동일한 구성부분에는 동일부호를 붙인다.
도 20 및 도 21을 참조하면, 제 2 실시형태의 배선기판(80)은, 제 1 실시형태의 배선기판(10)에 마련된 휨 저감부재(22) 대신에 휨 저감부재(81)를 마련한 이외는 배선기판(10)과 동양으로 구성된다.
휨 저감부재(81)는 배선기판 본체(21)의 휨을 저감하기 위한 부재로서, 절연층(25)의 면(25A) 측에 내설되어 있다. 전자부품(11)의 배설 측에 위치하는 휨 저감부재(81)의 면(81A)은 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다.
이와 같이, 배선기판 본체(21)의 휨을 저감하는 휨 저감부재(81)를 절연층(25)에 내설시키는 것과 함께, 전자부품(11)의 배설 측에 위치하는 휨 저감부재(81)의 면(81A)을 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성하는 것에 의해, 배선기판 본체(21)의 휨을 저감할 수 있는 것과 함께, 스티프너(202)를 구비한 종래 배선기판(도 1의 200참조)과 비교할 때, 배선기판(80)의 두께방향 크기를 소형화(박형화)하는 것이 가능하다. 말을 바꾸면, 배선기판 본체(21)의 크기를 대형화하는 일이 없이, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
휨 저감부재(81)는 평면에서 볼 때 액자형상으로 되어 있다. 휨 저감부재(81)의 외형은 배선기판 본체(21)의 외형보다 작게 되도록 구성되어 있다. 휨 저감부재(81)는 복수의 전자부품 탑재용 패드(24)가 형성되는 전자부품 탑재용 패드 형성영역 A의 외측에 위치하는 것과 함께, 절연층(25)의 외주연으로부터 이격한 부분의 절연층(25)에 배치되어 있다. 배선기판 본체(21)의 외형은 34mm × 34mm, 전자부품 탑재용 패드 형성영역 A가 10mm × 10mm의 경우, 휨 저감부재(81)의 폭 W2는, 예를 들어, 5.0mm로 하는 것이 가능하다. 이 경우, 절연층(25)의 외주연으로부터 휨 저감부재(81)의 거리 D는, 예를 들어, 0.5mm로 하는 것이 가능하다.
휨 저감부재(81)는 전자부품 탑재용 패드(24)와 동일 평면 상에 배치되어 있다. 또한, 휨 저감부재(81)의 두께는 전자부품 탑재용 패드(24)의 두께와 대략 같고, 더욱이 휨 저감부재(81)의 재료는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다.
이와 같이, 전자부품 탑재용 패드(24)와 동일 평면 상에 휨 저감부재(81)를 배치하는 것과 함께, 휨 저감부재(81)의 두께를 전자부품 탑재용 패드(24)의 두께와 대략 같게 하고, 더욱이 휨 저감부재(81)의 재료를 전자부품 탑재용 패드(24)의 재료와 대략 동일하게 하는 것으로, 전자부품 탑재용 패드(24)를 형성할 때에, 전자부품 탑재용 패드(24)와 휨 저감부재(81)를 동시에 형성하는 것이 가능하게 된다.
휨 저감부재(81)로서는, 예를 들어, 금속막을 이용하는 것이 가능하다. 휨 저감부재(81)로서는, 예를 들어, 절연층(25)의 면(25A) 측으로부터 금(Au)층(예를 들어, 두께 0.05㎛)과, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)과, 니켈(Ni)층(예를 들어, 두께 5.0㎛)를 순차적으로 적층시킨 Au/Pd/Ni적층막이나, Au/Pd/Ni/Cu적층막, Au/Ni적층막, Au/Ni/Cu적층막 등을 이용하는 것이 가능하다. 또한, 휨 저감부재(81)의 구성요소의 하나로서 Ni층을 이용하는 경우, Ni층의 막두께를 다른 두께보다 두껍게 하면 좋다. 이와 같이, Ni층의 막두께를 다른 층의 두께보다 두껍게 하는 것에 의해, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 또한, 휨 저감부재(81)의 구성요소의 하나로서, 도금법에 의해 두께증가가 용이한 구리층을 이용하는 경우, 구리층의 두께를 두껍게 하는 것으로 배선기판 본체(21)의 휨을 저감 하는 것이 가능하다.
이와 같이, 휨 저감부재(81)로서 금속막을 이용하는 것에 의해, 종래 배선기판(200)에 마련되어 있던 스티프너(도 1의 202참조)와 비교할 때, 휨 저감부재(81)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하기 때문에, 배선기판(80)의 비용을 저감하는 것이 가능하다. 또한, 휨 저감부재(81)로서 금속막을 이용하는 것에 의해, 휨 저감부재(81)의 두께를 얇게 하는 것이 가능하다. 휨 저감부재(81)의 두께는, 예를 들어, 5.0㎛ ~ 15.0㎛로 하는 것이 가능하다.
또한, 상기 구성으로 이루어지는 휨 저감부재(81)의 측면은, 절연층(25)에 피복되어 있기 때문에(휨 저감부재(81)의 측면이 배선기판(80)의 측면으로부터 노출되어 있지 않기 때문에), 배선기판(80)의 외부와 휨 저감부재(81)와의 쇼트를 방지하는 것이 가능하다.
본 실시형태의 배선기판에 따르면, 배선기판 본체(21)의 휨을 저감하는 휨 저감부재(81)를 절연층(25)에 내설시키는 것과 함께, 전자부품(11)의 배설 측에 위치하는 휨 저감부재(81)의 면(81A)을 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성하는 것에 의해, 배선기판 본체(21)의 휨을 저감할 수 있는 것과 함께, 스티프너(202)를 구비한 종래 배선기판(도 1의 200참조)과 비교할 때, 배선기판(80)의 두께방향 크기를 소형화하는 것이 가능하다. 말을 바꾸면, 배선기판 본체(21)의 크기를 대형화하는 일이 없이, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
또한, 휨 저감부재(81)로서 금속막을 이용하는 것에 의해, 종래 배선기 판(200)에 설치되어 있던 스티프너(도 1의 202참조)와 비교할 때, 휨 저감부재(81)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하게 되므로, 배선기판(80)의 비용을 저감하는 것이 가능하다.
또한, 본 실시형태의 배선기판(80)에 마련된 절연층(25)의 면(25A)에 앞에 설명한 도 8에 보인 솔더 레지스트층(53)을 마련해도 좋다.
도 22 및 도 23은 다른 휨 저감부재를 설명하기 위한 평면도이다. 도 22 및 도 23에 있어서, 제 2 실시형태의 배선기판(80)과 동일한 구성부분에는 동일부호를 붙인다.
또, 본 실시형태에서는, 평면에서 볼 때 액자형상으로 된 휨 저감부재(81)를 배선기판 본체(21)에 마련한 경우를 예로 들어 설명하였지만, 휨 저감부재(81) 대신에 후술하는 도 22에 보인 휨 저감부재(85) 혹은 도 23에 보인 휨 저감부재(87) 등을 설치해도 좋다.
도 22를 참조하면, 휨 저감부재(85)는 복수의 전자부품 탑재용 패드(24)가 형성되는 전자부품 탑재용 패드 형성영역 A의 외측에 위치하는 것과 함께, 절연층(25)의 외주연으로부터 이격한 부분의 절연층(25)에 내설되어 있다. 휨 저감부재(85)는 복수(이 경우는 네 개)의 휨 저감부(86)를 가진다. 휨 저감부(86)는 전자부품 탑재용 패드(24)와 동일 평면 상에 마련되어 있다. 휨 저감부(86)의 면(86A)은 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다. 휨 저감부(86)의 두께는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다. 복수의 휨 저감부(86)는 다른 휨 저감부(86)로부터 이격되는 위 치에 배치되어 있다.
이와 같이, 서로 이격되는 위치에 배치된 복수(이 경우 네 개)의 휨 저감부(86)를 구비한 휨 저감부재(85)를 배선기판 본체(21)에 마련하는 것에 의해, 배선기판 본체(21) 내에 발생하는 응력을 경감하는 것이 가능하다.
도 23을 참조하면, 휨 저감부재(87)는 복수의 전자부품 탑재용 패드(24)가 형성되는 전자부품 탑재용 패드 형성영역 A의 외측에 위치하는 것과 함께, 절연층(25)의 외주연으로부터 이격되는 부분의 절연층(25)에 내설되어 있다. 휨 저감부재(87)는 도 22에 보인 휨 저감부(86)보다 면적이 작은 저감부(88)를 복수 가진 구성으로 되어 있다. 휨 저감부(88)는 전자부품 탑재용 패드(24)의 면(24A) 및 절연층(25)의 면(25A)과 대략 일면이 되도록 구성되어 있다. 휨 저감부(88)의 두께는 전자부품 탑재용 패드(24)의 두께와 대략 같고, 더욱이 휨 저감부(88)의 재료는 전자부품 탑재용 패드(24)의 재료와 대략 동일하다. 복수의 휨 저감부(88)는 다른 휨 저감부(88)로부터 이격되는 위치에 배치되어 있다.
이와 같은 구성으로 된 휨 저감부재(87)를 배선기판 본체(21)에 마련한 경우도 배선기판 본체(21) 내에서 발생하는 응력을 경감하는 것이 가능하다.
도 24 내지 도 28은 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보이는 도면이다. 도 24 내지 도 28에 있어서, 제 2 실시형태의 배선기판(80)과 동일한 구성부분에는 동일부호를 붙인다.
도 24 내지 도 28을 참조하여, 제 2 실시형태의 배선기판(80)의 제조방법에 대하여, 설명한다. 먼저, 도 24에 보인 공정에서는, 도전성을 가지는 것과 함께, 배선기판(80)이 형성되는 배선기판 형성영역 E를 복수 가진 지지체(71)의 상면(71A)에 개구부(93A,93B)를 가진 레지스트막(93)을 형성한다. 이때, 개구부(93A)는, 전자부품 탑재용 패드(24)의 형성영역에 대응하는 부분의 지지체(71)의 상면(71A)을 노출하도록 형성한다. 또한, 개구부(93B)는, 휨 저감부재(81)의 형성영역에 대응하는 부분의 지지체(71)의 상면(71A)을 노출하도록 형성한다. 도전성을 가진 지지체(71)로서는, 금속판(예를 들어, 동판)이나, 금속박(예를 들어, 동박) 등을 이용하는 것이 가능하다.
이어서, 도 25에 보인 공정에서는, 도금법에 의해, 개구부(93A)에 노출된 부분의 지지체(71)의 상면(71A)에 전자부품 탑재용 패드(24)를 형성하는 것과 함께, 개구부(93B)에 노출된 부분의 지지체(71)의 상면(71A)에 휨 저감부재(81)를 형성한다(전자부품 탑재용 패드 및 휨 저감부재 형성공정). 즉, 도금법을 이용하여, 지지체(71)의 상면(71A)에 전자부품 탑재용 패드(24)와 휨 저감부재(81)를 동시에 형성한다. 휨 저감부재(81)는, 절단위치 F보다 내측에 위치하는 부분의 배선기판 형성영역 E에 배치되는 것과 함께, 다른 배선기판 형성영역 E에 형성된 휨 저감부재(81)와는 별도의 몸체로 되어 있다.
이와 같이, 휨 저감부재(81)를 절단위치 F보다 내측에 위치하는 부분의 배선기판 형성영역 E에 배치하는 것과 함께, 복수의 배선기판 형성영역 E에 형성된 휨 저감부재(81)를 다른 배선기판 형성영역 E에 형성된 휨 저감부재(81)와는 별도의 몸체로 되도록 휨 저감부재(81)를 형성하는 것으로, 후술하는 도 28에 보인 공정에 있어서, 절연층(25,31) 및 솔더 레지스트층(36)과 비교할 때, 절단하기 어려운 금 속막(휨 저감부재(81))을 절단할 필요가 없기 때문에, 배선기판(80)의 생산성을 향상시키는 것이 가능하다.
전자부품 탑재용 패드(24) 및 휨 저감부재(81)로서는, 예를 들어, 금(Au)층(예를 들어, 두께 0.05㎛)과, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)과, 니켈(Ni)층(예를 들어, 두께 5.0㎛)을 순차적으로 적층시킨 Au/Pd/Ni적층막이나, Au/Pd/Ni/Cu적층막, Au/Ni적층막, Au/Ni/Cu적층막 등을 이용하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24) 및 휨 저감부재(81)의 구성요소의 하나로서 Ni층을 이용하는 경우, Ni층의 막두께를 다른 층의 두께보다 두껍게 하면 좋다. 이와 같이, Ni층의 막두께를 다른 층의 두께보다 두껍게 하는 것에 의해, 배선기판 본체(21)의 휨을 저감하는 것이 가능하다. 또한, 전자부품 탑재용 패드(24) 및 휨 저감부재(81)의 구성요소의 하나로서, 도금법에 의해 두께증가가 용이한 구리층을 이용하는 경우, 구리층의 두께를 두껍게 하는 것으로 배선기판 본체(21)의 휨을 저감하는 것이 가능하다.
전자부품 탑재용 패드(24) 및 휨 저감부재(81)로서 Au/Pd/Ni적층막을 이용한 경우, 도전성을 가진 지지체(71)를 급전층으로 하는 전해도금법에 의해, 개구부(93A,93B)에 노출된 부분의 지지체(71)의 상면(71A)에 금(Au)층(예를 들어, 두께 0.05㎛)과, 팔라듐(Pd)층(예를 들어, 두께 0.5㎛)과, 니켈(Ni)층(예를 들어, 두께 5.0㎛)를 순차적으로 적층시키는 것으로 전자부품 탑재용 패드(24) 및 휨 저감부재(81)를 동시에 형성한다.
이와 같이, 도금법을 이용하여, 전자부품 탑재용 패드(24) 및 휨 저감부 재(81)를 동시에 형성하는 것에 의해, 휨 저감부재(81)를 형성하는 공정을 별도로 마련할 필요가 없게 되는 것과 함께, 휨 저감부재(81)를 구성하기 위한 재료를 별도로 준비할 필요가 없게 되므로, 휨 저감부재(81)를 구비한 배선기판(80)의 비용(제조비용을 포함한다)을 저감하는 것이 가능하다.
또한, 도금법을 이용하여, 전자부품 탑재용 패드(24) 및 휨 저감부재(81)를 형성하는 것에 의해, 휨 저감부재(81)의 두께를 얇게 하는 것이 가능하다. 휨 저감부재(81)의 두께는, 예를 들어, 5.0㎛ ~ 15.0㎛로 하는 것이 가능하다.
이어서, 도 26에 보인 공정에서는, 레지스트막(93)을 제거한다. 이어서, 도 27에 보인 공정에서는, 제 1 실시형태에서 설명한 도 14 내지 도 18에 보인 공정과 동양의 처리를 행하는 것에 의해, 도 27에 보인 구조체(복수의 배선기판(80)이 일체적으로 구성된 구조체)를 형성한다.
이어서, 도 28에 보인 공정에서는, 도 27에 보인 구조체를 절단위치 F를 따라서 절단하여, 복수의 배선기판(80)을 개편화하는 것에 의해, 복수의 배선기판(80)이 제조된다.
본 실시형태의 배선기판의 제조방법에 따르면, 휨 저감부재(81)를 절단위치 F보다 내측에 위치하는 부분의 절연층(25)에 배치하는 것과 함께, 복수의 배선기판 형성영역 E에 형성된 휨 저감부재(81)를 다른 배선기판 형성영역 E에 형성된 휨 저감부재(81)와는 별도의 몸체로 되도록 휨 저감부재(81)를 형성하는 것에 의해, 도 28에 보인 공정에 있어서, 금속막(휨 저감부재(81))과 비교할 때 절단하기 용이한 절연층(25,31) 및 솔더 레지스트층(36)만을 절단하면 되기 때문에, 배선기판(80)의 생산성을 향상시키는 것이 가능하다.
또한, 본 실시형태의 배선기판(80)의 제조방법은 제 2 실시형태의 배선기판(10)의 제조방법과 동양의 효과를 얻는 것이 가능하다.
이상, 본 발명의 바람직한 실시형태에 대하여 상술하였지만, 본 발명은 관련되는 특정의 실시형태에 한정되는 것이 아니고, 특허청구의 범위 내에 기재된 본 발명의 요지의 범위 내에서, 다양한 변형 및 변경이 가능하다.
본 발명은 배선기판 본체의 휨을 저감할 수 있는 것과 함께, 배선기판의 두께방향 크기를 소형화하는 것이 가능한 배선기판 및 그 제조방법에 적용가능하다.
도 1은 종래의 배선기판의 단면도이다.
도 2는 종래의 배선기판의 제조공정을 보인 도(그 첫번째)이다.
도 3은 종래의 배선기판의 제조공정을 보인 도(그 두번째)이다.
도 4는 종래의 배선기판의 제조공정을 보인 도(그 세번째)이다.
도 5는 종래의 배선기판의 제조공정을 보인 도(그 네번째)이다.
도 6은 본 발명의 제 1 실시형태에 관한 배선기판의 단면도이다.
도 7은 도 6에 보인 배선기판의 평면도이다.
도 8은 본 발명의 제 1 실시형태의 변형예에 관한 배선기판의 단면도이다.
도 9는 다른 휨 저감부재를 설명하기 위한 평면도(그 첫번째)이다.
도 10은 다른 휨 저감부재를 설명하기 위한 평면도(그 두번째)이다.
도 11은 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 첫번째)이다.
도 12는 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 두번째)이다.
도 13은 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 세번째)이다.
도 14는 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 네번째)이다.
도 15는 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면( 그 다섯번째)이다.
도 16은 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 여섯번째)이다.
도 17은 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 일곱번째)이다.
도 18은 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 여덟번째)이다.
도 19는 본 발명의 제 1 실시형태에 관한 배선기판의 제조공정을 보인 도면(그 아홉번째)이다.
도 20은 본 발명의 제 2 실시형태에 관한 배선기판의 단면도이다.
도 21은 도 20에 보인 배선기판의 평면도이다.
도 22는 다른 휨 저감부재를 설명하기 위한 평면도(그 첫번째)이다.
도 23은 다른 휨 저감부재를 설명하기 위한 평면도(그 두번째)이다.
도 24는 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보인 도면(그 첫번째)이다.
도 25는 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보인 도면(그 두번째)이다.
도 26은 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보인 도면(그 세번째)이다.
도 27은 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보인 도면(그 네 번째)이다.
도 28은 본 발명의 제 2 실시형태의 배선기판의 제조공정을 보인 도면(그 다섯번째)이다.
[부호의 설명]
10, 50, 80 배선기판
11 전자부품
12 실장기판
13 외부 접속단자
14,43 패드
21,51 배선기판 본체
22,56,61,81,85,87 휨 저감부재
22B, 24B, 25A, 25B, 31A, 57A, 62A, 81A, 86A, 88A 면
24 전자부품 탑재용 패드
24A 접속면
25,31 절연층
27,33 비아
28 배선패턴
34 외부 접속용 패드
36,53 솔더 레지스트층
36A,41,46,53A,72A,72B,93A,93B 개구부
43 패드
44 배선
57,62,86,88 휨 저감부
71 지지체
71A 상면
71B 하면
72,93 레지스트막
A 전자부품 탑재용 패드 형성영역
B,E 배선기판 형성영역
C,F 절단위치
D 거리
W1, W2 폭

Claims (10)

  1. 제 1 절연층과, 전자부품이 접속되는 접속면을 가지고, 상기 접속면이 노출되도록 상기 제 1 절연층에 내설된 전자부품 탑재용 패드와, 상기 제 1 절연층에 적층된 적어도 한 층의 제 2 절연층과, 상기 제 1 절연층 및 상기 적어도 한 층의 제 2 절연층에 마련되어 상기 전자부품 탑재용 패드와 전기적으로 접속된 비아 및 배선패턴을 가지는 배선기판 본체를 구비한 배선기판이고,
    상기 제 1 절연층에 상기 배선기판 본체의 휨을 저감하는 휨 저감부재를 내설한 것을 특징으로 하는 배선기판.
  2. 제 1 항에 있어서,
    상기 전자부품 탑재용 패드의 접속면은, 상기 제 1 절연층의 한쪽의 면과 대략 일면이 되도록 구성되어 있고,
    상기 전자부품 탑재용 패드의 접속면 측에 위치하는 상기 휨 저감부재의 면은 상기 제 1 절연층의 면과 대략 일면이 되도록 구성되어 있는 것을 특징으로 하는 배선기판.
  3. 제 2 항에 있어서,
    상기 휨 저감부재는, 상기 전자부품 탑재용 패드와 동일 평면 상에 배치되어 있고,
    상기 휨 저감부재의 두께는, 상기 전자부품 탑재용 패드의 두께와 대략 동일하고, 더욱이 상기 전자부품 탑재용 패드의 재료는, 상기 전자부품 탑재용 패드의 재료와 대략 동일한 것을 특징으로 하는 배선기판.
  4. 제 1 항 내지 제 3 중의 어느 한 항에 있어서,
    상기 휨 저감부재는 금속막인 것을 특징으로 하는 배선기판.
  5. 제 1 항에 있어서,
    상기 전자부품 탑재용 패드의 형성영역에 대응하는 부분의 상기 제 1 절연층 보다 외측에 위치하는 상기 제 1 절연층에 상기 휨 저감부재를 배치하는 것과 함께, 상기 휨 저감부재의 형상을 평면에서 볼 때 액자형상으로 한 것을 특징으로 하는 배선기판.
  6. 제 1 항에 있어서,
    상기 휨 저감부재는 복수의 휨 저감부를 가지고,
    상기 복수의 휨 저감부는, 다른 상기 휨 저감부로부터 이격 되도록 배치하는 것을 특징으로 하는 배선기판.
  7. 제 1 항에 있어서,
    상기 제 1 절연층의 일방의 면에, 상기 전자부품 탑재용 패드의 접속면을 노 출하는 것과 함께, 상기 전자부품 탑재용 패드의 접속면 측에 위치하는 상기 휨 저감부재의 면을 덮는 솔더 레지스트층을 마련한 것을 특징으로 하는 배선기판.
  8. 제 1 절연층과, 전자부품이 접속되는 접속면을 가지고, 상기 접속면이 노출되도록 상기 제 1 절연층에 내설된 전자부품 탑재용 패드와, 상기 제 1 절연층에 적층된 적어도 한 층의 제 2 절연층과, 상기 제 1 절연층 및 상기 적어도 한 층의 제 2 절연층에 마련되어 상기 전자부품 탑재용 패드와 전기적으로 접속된 비아 및 배선패턴을 가지는 배선기판 본체를 구비한 배선기판의 제조방법이고,
    도전성을 가진 지지체 상에 상기 전자부품 탑재용 패드와 상기 배선기판 본체의 휨을 저감하는 휨 저감부재를 동시에 형성하는, 전자부품 탑재용 패드 및 휨 저감부재 형성공정과,
    상기 지지체 상에 상기 전자부품 탑재용 패드 및 상기 휨 저감부재를 덮도록 상기 제 1 절연층을 형성하는 제 1 절연층 형성공정과,
    상기 제 1 절연층, 상기 적어도 한 층의 제 2 절연층, 상기 비아, 및 상기 배선패턴을 형성한 후에, 상기 지지체를 제거하는 지지체 제거공정을 포함하는 것을 특징으로 하는 배선기판 제조방법.
  9. 제 8 항에 있어서,
    상기 전자부품 탑재용 패드 및 상기 휨 저감부재는 금속막이고,
    상기 금속막은, 도금법에 의해 형성하는 것을 특징으로 하는 배선기판 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 지지체 제거공정 후에, 상기 전자부품 탑재용 패드의 접속면 측에 위치하는 상기 제 1 절연층의 면에, 상기 전자부품 탑재용 패드의 접속면을 노출하는 개구부를 가진 솔더 레지스트 층을 형성하는 솔더 레지스트층 형성공정을 마련한 것을 특징으로 하는 배선기판 제조방법.
KR20080112374A 2007-11-14 2008-11-12 배선기판 및 그 제조방법 KR101508782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-295519 2007-11-14
JP2007295519A JP5144222B2 (ja) 2007-11-14 2007-11-14 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090049998A true KR20090049998A (ko) 2009-05-19
KR101508782B1 KR101508782B1 (ko) 2015-04-03

Family

ID=40640741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080112374A KR101508782B1 (ko) 2007-11-14 2008-11-12 배선기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US8119930B2 (ko)
JP (1) JP5144222B2 (ko)
KR (1) KR101508782B1 (ko)
CN (1) CN101436578A (ko)
TW (1) TWI426845B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
KR101042060B1 (ko) * 2009-05-27 2011-06-16 주식회사 코리아써키트 회로기판의 제조방법
WO2023014039A1 (ko) * 2021-08-02 2023-02-09 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
WO2023080719A1 (ko) * 2021-11-05 2023-05-11 엘지이노텍 주식회사 회로기판

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP5157587B2 (ja) * 2008-03-31 2013-03-06 凸版印刷株式会社 多層配線基板の製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI458400B (zh) * 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
CN102239753B (zh) * 2008-12-05 2013-11-06 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
JP5772134B2 (ja) * 2011-03-26 2015-09-02 富士通株式会社 回路基板、その製造方法および半導体装置
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5653893B2 (ja) * 2011-12-07 2015-01-14 信越化学工業株式会社 積層基板
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
JP2014045025A (ja) * 2012-08-24 2014-03-13 Sony Corp 配線基板及び配線基板の製造方法
CN103857181A (zh) * 2012-12-06 2014-06-11 华为终端有限公司 Pcb板以及具有该pcb板的电子设备
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9355967B2 (en) * 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
KR20190019324A (ko) * 2017-08-17 2019-02-27 엘지이노텍 주식회사 통신 모듈
JP2019179831A (ja) 2018-03-30 2019-10-17 新光電気工業株式会社 配線基板、配線基板の製造方法
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
TWI682517B (zh) * 2019-03-12 2020-01-11 力成科技股份有限公司 超薄型晶片封裝結構及其製造方法
KR20210018577A (ko) * 2019-08-05 2021-02-18 삼성전자주식회사 반도체 패키지 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
JP4553466B2 (ja) * 2000-09-05 2010-09-29 パナソニック株式会社 プリント回路基板
US6291268B1 (en) * 2001-01-08 2001-09-18 Thin Film Module, Inc. Low cost method of testing a cavity-up BGA substrate
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TWI315657B (en) 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042060B1 (ko) * 2009-05-27 2011-06-16 주식회사 코리아써키트 회로기판의 제조방법
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
WO2023014039A1 (ko) * 2021-08-02 2023-02-09 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
WO2023080719A1 (ko) * 2021-11-05 2023-05-11 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
CN101436578A (zh) 2009-05-20
TW200938045A (en) 2009-09-01
US8119930B2 (en) 2012-02-21
US20120096711A1 (en) 2012-04-26
US20090126982A1 (en) 2009-05-21
JP5144222B2 (ja) 2013-02-13
JP2009123874A (ja) 2009-06-04
TWI426845B (zh) 2014-02-11
KR101508782B1 (ko) 2015-04-03

Similar Documents

Publication Publication Date Title
KR20090049998A (ko) 배선기판 및 그 제조방법
US8357860B2 (en) Wiring board having a connecting pad area which is smaller than a surface plating layer area
US7841076B2 (en) Manufacturing method of wiring substrate and manufacturing method of semiconductor device
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
KR20090048328A (ko) 배선기판 및 그의 제조방법
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP5479638B2 (ja) 配線基板
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20090037811A (ko) 배선 기판
US7443043B2 (en) Circuit device and method of manufacture thereof
US7171744B2 (en) Substrate frame
US11688674B2 (en) Printed circuit board and electronic component package
US7013560B2 (en) Process for fabricating a substrate
JP5544280B2 (ja) 配線基板
TWI550745B (zh) 封裝基板及其製作方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
CN118055561A (zh) 电路板及其制造方法
KR101113889B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR20240072887A (ko) 회로 기판 및 회로 기판의 제조방법
KR20090039528A (ko) 패키지 기판 및 그 제조 방법
JPH09172122A (ja) 半導体搭載用リ−ド付き基板の製造法
JP2000252377A (ja) 半導体チップ搭載基板
JP2005340510A (ja) 配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6