CN107910311B - 一种扇出型天线封装结构及其制备方法 - Google Patents
一种扇出型天线封装结构及其制备方法 Download PDFInfo
- Publication number
- CN107910311B CN107910311B CN201711259488.XA CN201711259488A CN107910311B CN 107910311 B CN107910311 B CN 107910311B CN 201711259488 A CN201711259488 A CN 201711259488A CN 107910311 B CN107910311 B CN 107910311B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor chip
- solder ball
- rewiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 203
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000002356 single layer Substances 0.000 claims abstract description 38
- 239000004033 plastic Substances 0.000 claims abstract description 30
- 229920003023 plastic Polymers 0.000 claims abstract description 30
- 238000007789 sealing Methods 0.000 claims abstract description 16
- 238000003466 welding Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Details Of Aerials (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种扇出型天线封装结构及其制备方法,所述制备方法包括提供一载体、释放层结构;并于释放层上表面依次形成单层天线结构及重新布线层;于重新布线层上表面形成至少一个与重新布线层电连接的半导体芯片;于半导体芯片两侧的重新布线层上形成引出导线;于重新布线层上表面形成包覆半导体芯片及引出导线的塑封层;去除部分塑封层以暴露出半导体芯片及引出导线;于塑封层上表面依次形成焊球下金属层及焊球凸块;去除载体和释放层以暴露出单层天线结构;于焊球凸块表面焊接一基板;及于半导体芯片的第二表面形成散热片。通过本发明提供的扇出型天线封装结构及其制备方法,解决了现有半导体芯片外接天线时,导致PCB面积较大的问题。
Description
技术领域
本发明涉及半导体封装技术领域,特别是涉及一种扇出型天线封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来,集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前,先进的封装方法包括:晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging,WLCSP),扇出型晶圆级封装(Fan-Out Wafer Level Package,FOWLP),倒装芯片(FlipChip),叠层封装(Package on Package,POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法,是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点:①I/O间距灵活,不依赖于芯片尺寸;②只使用有效裸片(die),产品良率提高;③具有灵活的3D封装路径,即可以在顶部形成任意阵列的图形;④具有较好的电性能及热性能;⑤高频应用;⑥容易在重新布线层(RDL)中实现高密度布线。
目前,射频芯片的扇出型晶圆级封装方法一般为:提供载体,在载体表面形成释放层;在释放层上光刻、电镀出重新布线层(Redistribution Layers,RDL);采用芯片键合工艺将半导体芯片安装到重新布线层上;采用注塑工艺将芯片塑封于塑封材料层中;去除载体和释放层;在重新布线层上光刻、电镀形成焊球下金属层(UBM);在UBM上进行植球回流,形成焊球凸块;然后进行晶圆黏片、切割划片。对于不同半导体芯片的应用,有时需要设置天线,而现有天线都是开发者在进行layout设计时,直接在PCB板上layout天线或留出外接天线的接口;但由于外接天线的诸多不便,故一般直接在PCB板上layout天线,而此种方法要保证天线增益,就必须以牺牲PCB面积为代价。
鉴于此,有必要设计一种新的扇出型天线封装结构及其制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种扇出型天线封装结构及其制备方法,用于解决现有半导体芯片外接天线时,导致PCB面积较大的问题。
为实现上述目的及其他相关目的,本发明提供一种扇出型天线封装结构的制备方法,所述制备方法包括:
步骤1)提供一载体,并于所述载体上表面形成释放层;
步骤2)于所述释放层上表面形成单层天线结构,并于所述单层天线结构上表面形成重新布线层;
步骤3)于所述重新布线层上表面形成至少一个半导体芯片,所述半导体芯片包括第一表面,及与所述第一表面相对的第二表面,其中,所述半导体芯片的第一表面与所述重新布线层电连接;
步骤4)于所述半导体芯片两侧的所述重新布线层上形成引出导线,其中,所述引出导线与所述重新布线层电连接;
步骤5)于所述重新布线层上表面形成塑封层,其中,所述塑封层包覆所述半导体芯片及所述引出导线;
步骤6)去除部分所述塑封层,以暴露出所述半导体芯片的第二表面及引出导线;
步骤7)于所述塑封层上表面形成焊球下金属层,其中,所述焊球下金属层与所述引出导线电连接,并于所述焊球下金属层上表面形成焊球凸块;
步骤8)去除所述载体和所述释放层,以暴露出所述单层天线结构;
步骤9)于所述焊球凸块表面焊接一基板,其中,所述基板与所述焊球凸块电连接;以及
步骤10)于所述半导体芯片的第二表面形成散热片。
优选地,形成所述单层天线结构及所述重新布线层的方法包括:
步骤2.1)于所述释放层上表面形成第一介质层,并对所述第一介质层进行光刻,以形成开口;
步骤2.2)于所述开口中形成第一金属线层,以形成单层天线结构;
步骤2.3)于所述单层天线结构上表面形成至少一层由第二介质层及第二金属线层构成的叠层结构,以形成重新布线层。
优选地,步骤3)中还包括于所述重新布线层上表面形成连接焊球的步骤,其中,所述半导体芯片的第一表面通过所述连接焊球与所述重新布线层电连接。
优选地,步骤4)中采用打线工艺形成所述引出导线。
优选地,步骤9)中于所述焊球凸块表面焊接一基板的具体方法包括:
步骤9.1)提供一基板,所述基板包括基板本体及设于所述基板本体上的接触焊盘,其中,所述基板本体上设有一贯通所述基板本体以暴露所述半导体芯片的通孔;
步骤9.2)将所述焊球凸块焊接于所述接触焊盘上,以实现所述焊球凸块与所述基板的电连接。
优选地,步骤10)中还包括于所述半导体芯片的第二表面及所述散热片之间形成粘附层的步骤。
本发明还提供了一种扇出型天线封装结构,所述扇出型天线封装结构包括:
单层天线结构;
形成于所述单层天线结构下表面的重新布线层;
形成于所述重新布线层下表面的至少一个半导体芯片,所述半导体芯片包括第一表面及与所述第一表面相对的第二表面,其中,所述半导体芯片的第一表面与所述重新布线层电连接;
形成于所述半导体芯片两侧的重新布线层下表面、且与所述重新布线层电连接的引出导线;
形成于所述重新布线层下表面、且包围所述半导体芯片及所述引出导线的塑封层;
形成于所述塑封层下表面、且与所述引出导线电连接的焊球下金属层;
形成于所述焊球下金属层下表面的焊球凸块;
形成于所述焊球凸块下表面、且与所述焊球凸块电连接的基板;以及
形成于所述半导体芯片第二表面的散热片。
优选地,所述单层天线结构包括具有开口的第一介质层,及形成于所述开口中的第一金属线层;所述重新布线层包括至少一层由第二介质层及第二金属线层构成的叠层结构。
优选地,所述扇出型天线封装结构还包括形成于所述重新布线层及所述半导体芯片第一表面之间的连接焊球。
优选地,所述基板包括基板本体,及设于所述基板本体上的接触焊盘,其中,所述基板本体上设有一贯通所述基板本体以暴露所述半导体芯片的通孔。
优选地,所述扇出型天线封装结构还包括形成于所述半导体芯片第二表面及所述散热片之间的粘附层。
如上所述,本发明的扇出型天线封装结构及其制备方法,具有以下有益效果:本发明通过在形成所述重新布线层之前采用相同制备工艺形成单层天线结构,不仅大大简化了制备工艺步骤,而且大大减小了制造成本;而且通过本发明所述单层天线结构的设计,大大缩小了天线结构的尺寸,在减小天线结构线宽的同时,还大大提高了天线结构的增益;更通过将天线结构集成封装于半导体芯片上,提高了芯片封装结构的整合性。
附图说明
图1显示为本发明所述扇出型天线封装结构制备方法的流程图。
图2~图14显示为本发明所述封装结构的各制作步骤的结构示意图。
元件标号说明
100 扇出型天线封装结构
101 载体
102 释放层
103 天线结构
1031 第一介质层
1032 开口
1033 第一金属线层
104 重新布线层
1041 第二介质层
1042 第二金属线层
105 连接焊球
106 半导体芯片
107 引出导线
108 塑封层
109 焊球下金属层
1091 第三介质层
1092 第三金属线层
110 焊球凸块
1101 金属柱
1102 焊球
111 基板
1111 基板本体
1112 接触焊盘
112 粘附层
113 散热片
具体实施方式
以下由特定的具体实施例说明本发明的实施方式,熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图14。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合载体1说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
实施例一
如图1所示,本实施例提供一种扇出型天线封装结构的制备方法,所述制备方法包括:
步骤1)提供一载体101,并于所述载体101上表面形成释放层102;
步骤2)于所述释放层102上表面形成单层天线结构103,并于所述单层天线结构103上表面形成重新布线层104;
步骤3)于所述重新布线层104上表面形成至少一个半导体芯片106,所述半导体芯片106包括第一表面,及与所述第一表面相对的第二表面,其中,所述半导体芯片106的第一表面与所述重新布线层104电连接;
步骤4)于所述半导体芯片106两侧的所述重新布线层104上形成引出导线107,其中,所述引出导线107与所述重新布线层104电连接;
步骤5)于所述重新布线层104上表面形成塑封层108,其中,所述塑封层108包覆所述半导体芯片106及所述引出导线107;
步骤6)去除部分所述塑封层108,以暴露出所述半导体芯片106的第二表面及引出导线107;
步骤7)于所述塑封层108上表面形成焊球下金属层109,其中,所述焊球下金属层109与所述引出导线107电连接,并于所述焊球下金属层109上表面形成焊球凸块110;
步骤8)去除所述载体101和所述释放层102,以暴露出所述单层天线结构103;
步骤9)于所述焊球凸块110表面焊接一基板111,其中,所述基板111与所述焊球凸块110电连接;以及
步骤10)于所述半导体芯片106的第二表面形成散热片113。
下面请参阅图2至图13对本实施例所述扇出型天线封装结构的制备方法进行详细说明。
如图2所示,提供一载体101,并于所述载体101上表面形成释放层102。
作为示例,所述载体101的材质包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料,其形状可以为晶圆形、方形或其它任意所需形状。
作为示例,所述释放层102的材质包括但不限于胶带、粘合胶、环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、或苯并环丁烯(BCB)中的一种,并通过UV(紫外)固化或热固化形成。
如图3至图5所示,于所述释放层102上表面形成单层天线结构103,并于所述单层天线结构103上表面形成重新布线层104。
作为示例,形成所述单层天线结构103及所述重新布线层104的方法包括:
如图3所示,于所述释放层102上表面形成第一介质层1031,并对所述第一介质层1031进行光刻,以形成开口1032;
如图4所示,于所述开口1032中形成第一金属线层1033,以形成单层天线结构103;
如图5所示,于所述单层天线结构103上表面形成至少一层由第二介质层1041及第二金属线层1042构成的叠层结构,以形成重新布线层104。
具体的,所述单层天线结构103可以与所述重新布线层104电连接,也可以不与所述重新布线层104电连接。
需要说明的是,通过在制备所述重新布线层之前,采用相同制备工艺制备所述单层天线结构,以实现采用同一制备工艺制备所述单层天线结构及重新布线层,不仅简化了制备单层天线结构的工艺步骤,而且还节省了制备成本。
如图6所示,于所述重新布线层104上表面形成至少一个半导体芯片106,所述半导体芯片106包括第一表面,及与所述第一表面相对的第二表面,其中,所述半导体芯片106的第一表面与所述重新布线层104电连接。
作为示例,如图6所示,上述步骤还包括于所述重新布线层104上表面形成连接焊球105的步骤,其中,所述半导体芯片106的第一表面通过所述连接焊球105与所述重新布线层104电连接。
如图7所示,于所述半导体芯片106两侧的所述重新布线层104上采用打线工艺(wire bonder)形成引出导线107,其中,所述引出导线107与所述重新布线层104电连接。
如图8所示,于所述重新布线层104上表面形成塑封层108,其中,所述塑封层108包覆所述半导体芯片106及所述引出导线107。
作为示例,采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层108;其中,所述塑封层108的材质包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种。
如图9所示,采用研磨工艺或减薄工艺去除部分所述塑封层108,以暴露出所述半导体芯片106的第二表面及引出导线107。
如图10和图11所示,于所述塑封层108上表面形成焊球下金属层109,其中,所述焊球下金属层109与所述引出导线107电连接,并于所述焊球下金属层109上表面形成焊球凸块110。
作为示例,如图10所示,形成所述焊球下金属层109的方法包括:于所述塑封层108上表面形成第三介质层1091,并对所述第三介质层1091进行光刻,以形成开口;然后于所述开关中形成第三金属线层1092,以形成焊球下金属层。
作为示例,如图11所示,形成所述焊球凸块110的方法包括:于所述焊球下金属层109上表面形成金属柱1101,并于所述金属柱1101上表面形成焊球1102,以形成焊球凸块110。
如图12所示,去除所述载体101和所述释放层102,以暴露出所述单层天线结构103。
如图13所示,于所述焊球凸块110表面焊接一基板111,其中,所述基板111与所述焊球凸块110电连接。
作为示例,于所述焊球凸块表面焊接一基板的具体方法包括:
如图13所示,提供一基板111,所述基板111包括基板本体1111及设于所述基板本体1111上的接触焊盘1112,其中,所述基板本体1111上设有一贯通所述基板本体1111以暴露所述半导体芯片106的通孔;
如图13所示,将所述焊球凸块110焊接于所述接触焊盘1112上,以实现所述焊球凸块110与所述基板111的电连接。
如图14所示,于所述半导体芯片106的第二表面形成散热片113。
作为示例,如图14所示,上述步骤还包括于所述半导体芯片106的第二表面及所述散热片113之间形成粘附层112的步骤。
具体的,所述粘附层112的材质包括但不限于石墨烯、金属胶或陶瓷中的一种,其不仅具有较好的粘附性,同时还具有较好的散热性。
实施例二
如图14所示,本实施例提供一种扇出型天线封装结构,所述扇出型天线封装结构100包括:
单层天线结构103;
形成于所述单层天线结构103下表面的重新布线层104;
形成于所述重新布线层104下表面的至少一个半导体芯片106,所述半导体芯片106包括第一表面及与所述第一表面相对的第二表面,其中,所述半导体芯片106的第一表面与所述重新布线层104电连接;
形成于所述半导体芯片106两侧的重新布线层104下表面、且与所述重新布线层104电连接的引出导线107;
形成于所述重新布线层104下表面、且包围所述半导体芯片106及所述引出导线107的塑封层108;
形成于所述塑封层108下表面、且与所述引出导线107电连接的焊球下金属层109;
形成于所述焊球下金属层109下表面的焊球凸块110;
形成于所述焊球凸块110下表面、且与所述焊球凸块110电连接的基板111;以及
形成于所述半导体芯片106第二表面的散热片113。
作为示例,所述天线结构103包括具有开口1032的第一介质层1031,及形成于所述开口1032中的第一金属线层1033。
作为示例,所述重新布线层104包括至少一层由第二介质层1041及第二金属线层1042构成的叠层结构。
作为示例,所述扇出型天线封装结构100还包括形成于所述重新布线层104及所述半导体芯片106第一表面之间的连接焊球105。
作为示例,所述焊球下金属层109包括具有开口的第三介质层1091,及形成于所述开口中的第三金属线层1092。
作为示例,所述焊球凸块110包括金属柱1101,及形成于所述金属柱1101下表面的焊球1102。
作为示例,所述基板111包括基板本体1111,及设于所述基板本体1111上的接触焊盘1112,其中,所述基板本体1111上设有一贯通所述基板本体1111以暴露所述半导体芯片106的通孔。
作为示例,所述扇出型天线封装结构100还包括形成于所述半导体芯片106第二表面及所述散热片113之间的粘附层112。
具体的,所述粘附层112的材质包括但不限于石墨烯、金属胶或陶瓷中的一种,其不仅具有较好的粘附性,同时还具有较好的散热性。
综上所述,本发明的扇出型天线封装结构及其制备方法,具有以下有益效果:本发明通过在形成所述重新布线层之前采用相同制备工艺形成单层天线结构,不仅大大简化了制备工艺步骤,而且大大减小了制造成本;而且通过本发明所述单层天线结构的设计,大大缩小了天线结构的尺寸,在减小天线结构线宽的同时,还大大提高了天线结构的增益;更通过将天线结构集成封装于半导体芯片上,提高了芯片封装结构的整合性。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种扇出型天线封装结构的制备方法,其特征在于,所述制备方法包括:
步骤1)提供一载体,并于所述载体上表面形成释放层;
步骤2)于所述释放层上表面形成单层天线结构,并于所述单层天线结构上表面形成重新布线层;其中,采用同一制备工艺形成所述单层天线结构及所述重新布线层,方法包括:
步骤2.1)于所述释放层上表面形成第一介质层,并对所述第一介质层进行光刻以形成开口;
步骤2.2)于所述开口中形成第一金属线层以形成单层天线结构;
步骤2.3)于所述单层天线结构上表面形成至少一层由第二介质层及第二金属线层构成的叠层结构以形成重新布线层;
步骤3)于所述重新布线层上表面形成至少一个半导体芯片,所述半导体芯片包括第一表面,及与所述第一表面相对的第二表面,其中,所述半导体芯片的第一表面与所述重新布线层电连接;
步骤4)于所述半导体芯片两侧的所述重新布线层上形成引出导线,其中,所述引出导线与所述重新布线层电连接;
步骤5)于所述重新布线层上表面形成塑封层,其中,所述塑封层包覆所述半导体芯片及所述引出导线;
步骤6)去除部分所述塑封层,以暴露出所述半导体芯片的第二表面及引出导线;
步骤7)于所述塑封层上表面形成焊球下金属层,其中,所述焊球下金属层与所述引出导线电连接,并于所述焊球下金属层上表面形成焊球凸块;
步骤8)去除所述载体和所述释放层,以暴露出所述单层天线结构;
步骤9)于所述焊球凸块表面焊接一基板,其中,所述基板与所述焊球凸块电连接;以及
步骤10)于所述半导体芯片的第二表面形成散热片。
2.根据权利要求1所述的扇出型天线封装结构的制备方法,其特征在于,步骤3)中还包括于所述重新布线层上表面形成连接焊球的步骤,其中,所述半导体芯片的第一表面通过所述连接焊球与所述重新布线层电连接。
3.根据权利要求1所述的扇出型天线封装结构的制备方法,其特征在于,步骤4)中采用打线工艺形成所述引出导线。
4.根据权利要求1所述的扇出型天线封装结构的制备方法,其特征在于,步骤9)中于所述焊球凸块表面焊接一基板的具体方法包括:
步骤9.1)提供一基板,所述基板包括基板本体及设于所述基板本体上的接触焊盘,其中,所述基板本体上设有一贯通所述基板本体以暴露所述半导体芯片的通孔;
步骤9.2)将所述焊球凸块焊接于所述接触焊盘上,以实现所述焊球凸块与所述基板的电连接。
5.根据权利要求1所述的扇出型天线封装结构的制备方法,其特征在于,步骤10)中还包括于所述半导体芯片的第二表面及所述散热片之间形成粘附层的步骤。
6.一种采用如权利要求1-5任意一项所述制备方法制备的扇出型天线封装结构,其特征在于,所述扇出型天线封装结构包括:
单层天线结构,包括具有开口的第一介质层,及形成于所述开口中的第一金属线层;
形成于所述单层天线结构下表面的重新布线层,包括至少一层由第二介质层及第二金属线层构成的叠层结构;
形成于所述重新布线层下表面的至少一个半导体芯片,所述半导体芯片包括第一表面及与所述第一表面相对的第二表面,其中,所述半导体芯片的第一表面与所述重新布线层电连接;
形成于所述半导体芯片两侧的重新布线层下表面、且与所述重新布线层电连接的引出导线;
形成于所述重新布线层下表面、且包围所述半导体芯片及所述引出导线的塑封层;
形成于所述塑封层下表面、且与所述引出导线电连接的焊球下金属层;
形成于所述焊球下金属层下表面的焊球凸块;
形成于所述焊球凸块下表面、且与所述焊球凸块电连接的基板;以及
形成于所述半导体芯片第二表面的散热片。
7.根据权利要求6所述的扇出型天线封装结构,其特征在于,所述扇出型天线封装结构还包括形成于所述重新布线层及所述半导体芯片第一表面之间的连接焊球。
8.根据权利要求6所述的扇出型天线封装结构,其特征在于,所述基板包括基板本体,及
设于所述基板本体上的接触焊盘,其中,所述基板本体上设有一贯通所述基板本体以暴露所述半导体芯片的通孔。
9.根据权利要求6所述的扇出型天线封装结构,其特征在于,所述扇出型天线封装结构还包括形成于所述半导体芯片第二表面及所述散热片之间的粘附层。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711259488.XA CN107910311B (zh) | 2017-12-04 | 2017-12-04 | 一种扇出型天线封装结构及其制备方法 |
US16/195,706 US10573609B2 (en) | 2017-12-04 | 2018-11-19 | Fan-out antenna packaging structure and preparation thereof |
US16/674,902 US10886243B2 (en) | 2017-12-04 | 2019-11-05 | Fan-out antenna packaging structure and preparation thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711259488.XA CN107910311B (zh) | 2017-12-04 | 2017-12-04 | 一种扇出型天线封装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107910311A CN107910311A (zh) | 2018-04-13 |
CN107910311B true CN107910311B (zh) | 2024-06-14 |
Family
ID=61853955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711259488.XA Active CN107910311B (zh) | 2017-12-04 | 2017-12-04 | 一种扇出型天线封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107910311B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109244642B (zh) * | 2018-08-07 | 2020-11-13 | 清华大学 | 封装天线的制造方法 |
CN112447652A (zh) * | 2019-08-28 | 2021-03-05 | 北京万应科技有限公司 | 天线前端模组制作方法及天线前端模组 |
CN110649001B (zh) * | 2019-09-29 | 2021-11-09 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN111048424B (zh) * | 2019-10-30 | 2021-08-03 | 广东佛智芯微电子技术研究有限公司 | 一种三维异构aip芯片的封装方法及封装结构 |
CN113658957B (zh) * | 2020-04-29 | 2023-05-12 | 上海和辉光电股份有限公司 | 显示面板及其制作方法、显示装置 |
CN111968951A (zh) * | 2020-08-19 | 2020-11-20 | 华进半导体封装先导技术研发中心有限公司 | 功率放大器散热结构及其制备方法 |
CN112259511A (zh) * | 2020-11-02 | 2021-01-22 | 杭州晶通科技有限公司 | 具有环形同轴铜柱环的扇出型封装结构及其制备方法 |
CN113410181B (zh) * | 2021-06-18 | 2022-09-23 | 广东工业大学 | 一种半导体封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266443A (ja) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、及び半導体装置の製造方法 |
CN104867912A (zh) * | 2013-12-18 | 2015-08-26 | 英特尔公司 | 嵌入式毫米波相控阵列模块 |
CN207503965U (zh) * | 2017-12-04 | 2018-06-15 | 中芯长电半导体(江阴)有限公司 | 一种扇出型天线封装结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988299B2 (en) * | 2011-02-17 | 2015-03-24 | International Business Machines Corporation | Integrated antenna for RFIC package applications |
CN104183911A (zh) * | 2013-05-22 | 2014-12-03 | 启碁科技股份有限公司 | 天线的制作方法 |
US9659904B2 (en) * | 2013-12-12 | 2017-05-23 | Intel Corporation | Distributed on-package millimeter-wave radio |
-
2017
- 2017-12-04 CN CN201711259488.XA patent/CN107910311B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266443A (ja) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、及び半導体装置の製造方法 |
CN104867912A (zh) * | 2013-12-18 | 2015-08-26 | 英特尔公司 | 嵌入式毫米波相控阵列模块 |
CN207503965U (zh) * | 2017-12-04 | 2018-06-15 | 中芯长电半导体(江阴)有限公司 | 一种扇出型天线封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107910311A (zh) | 2018-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107910311B (zh) | 一种扇出型天线封装结构及其制备方法 | |
US9728496B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
US10141222B2 (en) | Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP | |
TWI479577B (zh) | 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法 | |
US9324672B2 (en) | Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package | |
US9082780B2 (en) | Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer | |
TWI508202B (zh) | 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法 | |
TWI429050B (zh) | 堆疊式晶片封裝 | |
TWI553794B (zh) | 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法 | |
CN107706521B (zh) | 扇出型天线封装结构及其制备方法 | |
US10276545B1 (en) | Semiconductor package and manufacturing method thereof | |
CN113140519A (zh) | 采用模制中介层的晶圆级封装 | |
US10886243B2 (en) | Fan-out antenna packaging structure and preparation thereof | |
CN103295925A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
US11037898B2 (en) | Semiconductor device package and method for manufacturing the same | |
US7846773B2 (en) | Multi-chip semiconductor package | |
CN104716103A (zh) | 具有间隙的底部填充图案 | |
WO2006112576A1 (en) | Method for manufacturing passive device and semiconductor package using thin metal piece | |
KR20150091933A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
TWI582919B (zh) | 無基板扇出型多晶片封裝構造及其製造方法 | |
US20100123236A1 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
US20080224276A1 (en) | Semiconductor device package | |
CN207503965U (zh) | 一种扇出型天线封装结构 | |
TW201814854A (zh) | 電子封裝件及其製法 | |
TWI590349B (zh) | 晶片封裝體及晶片封裝製程 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Applicant before: SJ Semiconductor (Jiangyin) Corp. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |