JP4906496B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP4906496B2
JP4906496B2 JP2006347434A JP2006347434A JP4906496B2 JP 4906496 B2 JP4906496 B2 JP 4906496B2 JP 2006347434 A JP2006347434 A JP 2006347434A JP 2006347434 A JP2006347434 A JP 2006347434A JP 4906496 B2 JP4906496 B2 JP 4906496B2
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate
heat
lid
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006347434A
Other languages
English (en)
Other versions
JP2008159869A5 (ja
JP2008159869A (ja
Inventor
卓哉 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006347434A priority Critical patent/JP4906496B2/ja
Priority to US11/962,224 priority patent/US7768122B2/en
Priority to KR1020070136058A priority patent/KR20080059514A/ko
Priority to TW096149867A priority patent/TWI430408B/zh
Publication of JP2008159869A publication Critical patent/JP2008159869A/ja
Publication of JP2008159869A5 publication Critical patent/JP2008159869A5/ja
Application granted granted Critical
Publication of JP4906496B2 publication Critical patent/JP4906496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は半導体パッケージに関し、さらに詳しく述べると、光の照射により機能する光機能素子を絶縁性基板上に搭載するとともに、ウィンドウリッドを備えた半導体パッケージに関する。
最近、光の照射により機能する光機能素子を搭載し、素子搭載面を被覆するウィンドウリッド（窓付き蓋体）を備えた半導体パッケージが注目されている。この種の半導体パッケージの一例が、ＤＭＤ、すなわち、デジタル・マイクロミラー・デバイスである。ここで簡単に説明すると、ＤＭＤは、多数の微小鏡面（いわゆる、マイクロミラー；サイズ：約１０μｍ）を光制御素子面として配列したＭＥＭＳデバイスである。映像投影用の光源（ランプ）から光制御素子面に、光透過用開口部を介して、画像に対応する光を照射すると、その光が光制御素子面で反射され、その反射光を投影画面に画像として再生することができる。ＤＭＤを使用すると、例えば、小型軽量で高輝度及び高解像度を備えたデータプロジェクタや、リアプロジェクションテレビを提供することができる。しかしながら、これらの画像再生装置において高輝度化やその他の性能の向上が進むにつれ、パッケージ周辺での熱特性の向上が必要である。なぜならば、かかる半導体パッケージの場合、使用時に多量の熱が発生するという問題がある。問題の１つは、光制御素子（ＤＭＤチップ）から放出される熱であり、もう１つの問題は、基板のチップ搭載面を覆ったウィンドウリッドそのもの（特にガラス窓）の温度上昇に由来する熱である。
ＤＭＤチップから放出される熱の問題は、例えば特許文献１に記載されるように、柱状のサーマルビアを基板内に設けることによって解決することができるであろう。図１は、特許文献１で提案されている放熱方法の一例を示したもので、図示の混成集積回路装置は、多層配線基板１０１と、その上にそれと一体的に形成された薄膜多層配線層１０２とから構成されている。また、薄膜多層配線層１０２には電子部品（例えば、ＬＳＩ素子）１０３がダイパッドを介して搭載され、素子搭載面はメタルキャップ１０５で覆われている。また、多層配線基板１０１には入出力リード１０６が接続されている。さらに、多層配線基板１０１にはサーマルビア（熱伝導率の高い材料で構成された柱状部材；例えば、銅）１０４が厚さ方向に貫通しており、電子部品１０３からの熱をこのサーマルビア１０４を介して、放熱フィン１０７から放出することができる。
特開平６−１３４９１号公報（特許請求の範囲、図３）
問題となるのは、ウィンドウリッドそのものの温度上昇に由来する熱である。ＤＭＤ等のように、その動作時に光の照射を伴う半導体パッケージにおいて、チップから放出される熱に対する対策は特許文献１に記載される方法によって可能となるが、ウィンドウリッドそのものの温度上昇も無視できないにもかかわらず、検討されていないのが現状である。今後、高輝度化のために光源から光機能素子に照射される光の熱量が上昇した場合、ウィンドウリッドの温度上昇による光機能素子の性能低下や損傷が懸念され、新たな放熱対策を講じる必要がある。
本発明の目的は、したがって、ＤＭＤ等の、光の照射により機能する光機能素子を絶縁性基板上に搭載するとともに、光透過用開口部をウィンドウリッドに備えた半導体パッケージにおいて、（１）光機能素子から放出される熱と、（２）素子搭載面を覆ったウィンドウリッドそのものの熱の両方を半導体パッケージの外側に効果的に放散できる構造を提供することにある。
本発明は、光の照射により機能する光機能素子を絶縁性基板上に搭載するとともに、光透過用開口部を備え、その開口部に透光部材が接合されたウィンドウリッドで前記基板の素子搭載面を気密封止した半導体パッケージにおいて、
前記基板が、
前記光機能素子からの熱をその基板の背面から放散させるための第１の放熱経路及び該放熱経路の基板から露出した終端に取り付けられた放熱手段、及び
前記半導体パッケージのウィンドウリッドにおいて発生した熱をその背面及び（又は）側面から放散させるための第２の放熱経路及び該放熱経路の基板から露出した終端に取り付けられた放熱手段
を組み合わせて有していることを特徴とする半導体パッケージにある。なお、「放熱経路」なる語は、それを本願明細書において使用した場合、光機能素子からの熱を放熱手段まで伝達させるための経路を指しているので、「伝熱経路」とも呼ぶことができる。
本発明によれば、以下の詳細な説明から理解されるように、光機能素子を絶縁性基板上に搭載するとともに、ウィンドウリッドで基板の素子搭載面を気密封止した半導体パッケージにおいて、光機能素子においてその動作中に発生した熱と、光照射によりウィンドウリッドそのもの（特に、窓ガラス）の温度上昇により発生した熱を同時にかつコンパクトな構成でパッケージの外側に放散させることができ、基板とウィンドウリッドにより規定される内部キャビティに蓄積された熱もあわせて、効果的に放散させることができる。また、この優れた放熱効果により、搭載された光機能素子において従来発生していた素子性能の低下や可使寿命の短縮、素子やパッケージの損傷などを効果的に防止することができる。
本発明の半導体パッケージは、上記のような優れた効果を奏することができるので、小型軽量で高輝度及び高解像度を備えたデータプロジェクタ、リアプロジェクションテレビ、その他の光学関連装置を提供することができる。
本発明による半導体パッケージは、いろいろな形態で有利に実施することができるが、以下、特にＤＭＤパッケージを参照して本発明を説明する。なお、本発明は、ＤＭＤパッケージ以外の半導体パッケージにおいても、同様に満足しうる効果を奏することは言うまでもない。
図２は、本発明による半導体パッケージの一例であるＤＭＤチップ１０を示したものである。ＤＭＤチップ１０は、図示されるように、光源５からの光の照射により機能する光機能素子（ここでは、ＤＭＤチップ）１を絶縁性の基板２の上に搭載されている。光源５は、ＤＭＤチップ１０のタイプなどに応じていろいろなもの用いられている。典型的な光源５は、例えば、水銀ランプ、ハロゲンランプ、キセノンランプ、メタルハライドランプ、ＬＥＤなどである。
絶縁性の基板２は、特に限定されるものではない。一般的には、この技術分野において通常実施されているように、セラミック基板、特に多層配線基板であることが好ましい。図示の基板２も多層配線基板の形態を採用している。基板２の内部には、説明の簡略化のために一部のみを図示しているが、例えば電源配線層、信号配線層等の配線層が層間絶縁膜を介して積層され、基板の上面及び下面にはそれぞれパッド３５及び３６が設けられている。配線層、層間絶縁膜、パッド及び必要に応じて組み込まれるその他の構成要素は、それぞれ、例えば半導体装置の分野で公知の方法を使用して形成することができ、特定の方法に限定されるものではない。例えば、配線層は、例えば銅、金、アルミニウムなどの導電性金属やその合金を所定の厚さで真空蒸着したり、スパッタリングすることによって成膜することができる。層間絶縁膜は、例えば窒化アルミニウム、炭化ケイ素、アルミナ等の無機材料あるいは例えばポリイミド、ポリアミドイミドなどの高分子有機材料から形成することができる。パッドは、例えば銅、ニッケル、金などの金属もしくはその合金をめっきすることによって形成することができる。
絶縁性の基板２の上に、ＤＭＤチップ１がダイパッド３３を介して搭載されている。ダイパッド３３は、上記のパッドと同様に、例えば銅、ニッケル、金などの金属もしくはその合金をめっきすることによって形成することができる。ＤＭＤチップ１は、例えばアルミニウム製又は金製のボンディングワイヤ３４を介して基板２のパッド３５に接続されている。
ＤＭＤチップ１は、それを外光の影響や振動などから保護するため、ウィンドウリッド（窓付き蓋体）３でカバーされ、気密封止された内部キャビティ１３を規定している。ウィンドウリッド３は、光源５からの光を透過させるための開口部を備え、その光透過用の開口部に透光部材４が接合されている。ここで、基板２に対するウィンドウリッド３の接合は、いろいろな方法を使用して実施できるが、ロウ付けにより行うのが一般的である。
ウィンドウリッド３は、ＤＭＤパッケージに一般的ないろいろな構成を有することができるが、好ましくは、複合構造を有している。例えば、ウィンドウリッド３は、図示されるように、
光透過用開口部（参照番号４に対応する空間）を備え、その光透過開口部に透光部材４が接合された第１の平板状リッド部３１、及び
内部キャビティ１３を規定するものであって、その上面で第１のリッド部３１をその周縁部で保持しかつその下面で基板２の素子搭載面に接合した第２の枠状リッド部３２とからなる。第１のリッド部３１及び第２の枠状リッド部３２は、それぞれ、好ましくは矩形であるが、ＤＭＤパッケージによってはその他の形状を有していてもよい。また、両リッド部の接合は、いろいろな方法を使用して実施できるが、以下に記載するようにそれらの部材は金属もしくはその合金から形成されていることを考慮した場合、例えば、シームウェルド（抵抗溶接）で行うが好適である。その他の方法としては、例えば、レーザー溶接などを挙げることができる。
ウィンドウリッドは、通常、熱伝導性にすぐれた金属又やその合金をプレス成形あるいはその他の成形法で所望とする形状に成形することができ、また、上記したように複合構造を有している場合、第１の平板状リッド部及び第２の枠状リッド部を好ましくは同一の材料から別々に作製し、後段の製造工程において合体することができる。ウィンドウリッドの形成に好適な材料には、以下のものに限定されないが、鉄（Ｆｅ）、鉄−ニッケル（ＦｅＮｉ）合金、鉄−ニッケル−コバルト（ＦｅＮｉＣｏ）合金などを挙げることができる。併用する透光部材（ガラス）とほぼ同じ熱膨張係数を有する材料が好ましく、一般に「コバール（登録商標）」として商業的に入手可能なＦｅＮｉＣｏ系合金（熱膨張係数：約４８×１０−７／℃）が、とりわけ有用である。ウィンドウリッド（本体）の形成後、その上部にレーザ光やその他の光が通過する光透過用開口部（光透過孔）を形成する。開口部は、例えば、打ち抜きによって形成することができる。さらに、開口部を形成した後、ウィンドウリッド（本体）の内面に黒色被覆を施して、最終的に形成される内部キャビティ内において光の乱反射や迷光が発生するのを防止することが好ましい。黒色皮膜は、例えば、Ｓｎ−Ｎｉめっき、Ｚｎ−Ｎｉめっきなどによって形成することができるが、必要に応じて、その他の皮膜や表面処理を利用してもよい。
ウィンドウリッド３の光透過開口部には、図示される通り、透光部材４が接合されている。透光部材４は、所望とするウィンドウリッド３の形状に合わせて、矩形であってもよく、円形であってもよいが、通常は矩形である。透光部材４は、好ましくはガラスであり、さらに好ましくは、ウィンドウリッド３とほぼ同じ熱膨張係数を有しているガラスである。好適なガラスとして、例えば、硬質ガラスなどを挙げることができる。
光透過開口部に透光部材４を接合する場合、いろいろな接合方法を使用することができるが、一般的にはマッチド溶着が好適である。必要に応じて、その他の方法、例えば接合材の使用を利用してもよい。接合材は、いろいろな種類のものを商業的に入手可能であるが、好ましくは低融点ガラスであり、さらに好ましくは無鉛の低融点ガラスである。有鉛である場合、低融点ガラスに含まれる鉛が環境を悪化させるという問題があるからである。本発明の実施には、ビスマス（Ｂｉ）系の低融点ガラスをとりわけ有利に使用することができる。透光部材４は、それを接合した後、研磨によりその表面を平坦化し、清浄化するのが一般的である。
ＤＭＤチップ１０は、その内部に２種類の放熱手段、すなわち、（１）光機能素子（図示の例で、ＤＭＤチップ）からの熱のための放熱手段及び（２）ウィンドウリッド（特に、透光部材）からの熱のための放熱手段を組み合わせて有していることを特徴とする。
図２を参照してさらに詳しく説明すると、本発明の放熱手段（換言すると、放熱部材）は、
（１）光機能素子１からの熱を基板２の背面から放散させるための第１の放熱経路１１及び基板２から露出した放熱経路１１の終端に取り付けられた放熱手段１２、及び
（２）半導体パッケージ１０のウィンドウリッド３において発生した熱を基板２の背面及び（又は）側面から放散させるための第２の放熱経路２１及び基板２から露出した放熱経路２１の終端に取り付けられた放熱手段２２
の組み合わせからなる。放熱効果を高めるため及び構成を単純化するため、放熱経路１１及び２１は、それぞれ、光機能素子１の直下及びウィンドウリッド３（３２）の直下に位置するように形成することが好ましい。
本発明の実施において、放熱手段１２及び放熱手段２２は、それぞれ、同一もしくは異なっていてもよいが、パッケージの構成の単純化及び小型化のため、同一の放熱部材から形成することが好ましい。適当な放熱部材は、半導体装置の製造の分野で一般的に用いられているような各種の放熱部材であることができる。適当な放熱部材としては、以下に列挙するものに限定されないが、ヒートスラグ、ヒートシンク、放熱フィンなどを挙げることができる。例えば放熱フィンは、図１を参照して先に説明したように構成することができる。必要に応じて、放熱部材を回転可能なファンに代えたり、それを併用してもよい。
放熱経路１１及び２１は、放熱手段１２及び放熱手段２２と同様に、任意に変更可能である。好ましくは、放熱経路１１及び２１は、０．３４ｃａｌ／ｃｍ・ｓｅｃ・℃以上の熱伝導度を有する材料から形成することができる。かかる材料の典型例は、以下に列挙するものに限定されないが、モリブデン（０．３４ｃａｌ／ｃｍ・ｓｅｃ・℃）、タングステン（０．３８ｃａｌ／ｃｍ・ｓｅｃ・℃）、金（０．７１ｃａｌ／ｃｍ・ｓｅｃ・℃）、銀（１．００ｃａｌ／ｃｍ・ｓｅｃ・℃）、銅（０．９４ｃａｌ／ｃｍ・ｓｅｃ・℃）、アルミニウム（０．５７ｃａｌ／ｃｍ・ｓｅｃ・℃）などの金属もしくはその合金を包含する（カッコ内は、熱伝導度である）。なお、金、銀、銅及びアルミニウムは、セラミック焼結後の後加工において上記のような熱伝導度の要件を満たすことができる。
放熱経路１１及び２１は、基板２の内部においていろいろなルートで形成することができるが、一般的には、基板２をその厚さの方向に貫通したサーマルビアの形で構成することが好ましい。場合によって、サーマルビア１１が基板２を完全に貫通する一方で、サーマルビア２１は、基板２を完全に貫通していてもよく、基板２の上面から所定の深さのところで貫通が停止していてもよい。例えば、基板２の上面から所定の深さのところで貫通を停止させる場合には、図４及び図５を参照して以下に説明するように、サーマルビアを共通して使用するケース（図４）及びサーマルビアの終端を基板２の側面に誘導するケース（図５）がある。なお、かかるケースでは、基板２の厚さの方向に貫通したサーマルビアに追加して、横方向に延在する追加の放熱経路を設けることが必要である。
サーマルビア１１及び２１は、上記したように、好ましくは熱伝導性の材料からなり、また、それぞれ、光機能素子１の直下及び基板２に対するウィンドウリッド３（３２）の取り付け部の直下に設けられていることが好ましい。ここで、サーマルビア１１及び２１の直径は、ほほ同一であってもよいが、サーマルビア１１の直径よりもサーマルビア２１の直径のほうが大きい方が、放熱効率の向上のために有利である。サーマルビア１１の直径は、通常、約０．３〜１．０ｍｍであり、また、サーマルビア２１の直径は、通常、約０．５〜１．５ｍｍである。
サーマルビア１１及び２１の形成は、いろいろな技法を使用して実施することができる。通常、基板２の所定位置にパンチングなどによってスルーホールを形成した後、それぞれのスルーホールに熱伝導性のサーマルビア形成材料（例えば、モリブデン、タングステン等）を電解めっき又は無電解めっきや金属ペーストの印刷などによって充填することができる。サーマルビアを形成するためのその他の方法としては、例えば、レーザー加工やドリリングなどを挙げることができる。
図３は、図２に示したＤＭＤパッケージにおける放熱手段１２及び２２の配置状態を説明した底面図である。図から理解されるように、基板２の底面には多数のパッド３６が露出しており、ここに任意の配線などを電気的に接続することができる。基板２の底面のほぼ中央部には、ＤＭＤチップのための放熱手段１２が取り付けられている。また、基板２の底面の周縁部には、ウィンドウリッドのための放熱手段２２が取り付けられている。なお、図では、放熱手段２２の配置の理解を容易にするために、本来は放熱手段２２が邪魔をして見ることができないサーマルビア２１の端面も示されている。サーマルビア２１は、その直径がほぼ１ｍｍで、５ｍｍ間隔で配列されている。このように、ウィンドウリッドからの熱を多数のサーマルビア２１を経由して大きな面積の放熱手段２２に誘導することができるので、優れた放熱効果及び冷却効果を達成することができる。
本発明のＤＭＤパッケージにおいて、放熱手段の組み合わせは、いろいろに変更することができる。例えば、図２に示した最も典型的な組み合わせに代えて、図４に示すように、ＤＭＤチップ１のための放熱手段とウィンドウリッド３のための放熱手段２２を一つにまとめて、ＤＭＤチップ１のための放熱手段１２のみを使用してもよい。この場合、基板２の厚さの方向に貫通したサーマルビア２１を基板の途中で終端させ、その終端とサーマルビア１１とを横方向に延在する追加の放熱経路２３によって接続することができる。サーマルビア１１及び２１ならびに放熱経路２３は、それぞれ、同一の熱伝導性材料から形成するのが製法的に有利である。このように構成することによって、基板内における集熱効果を高めることができる。
別法によれば、図５に示されるように、サーマルビア１１及び放熱手段１２の構成を図２の例と同じくする一方で、サーマルビア２１の終端を基板２の側面に誘導してもよい。サーマルビア２１の終端は、図示されるように、横方向に延在する追加の放熱経路２３を経由して、基板２の側面に取り付けられた放熱手段２４に接続することができる。
上記したように、本発明の半導体パッケージは、いろいろな形態で有利に使用することができる。典型的なものが、上述のような、光機能素子が複数個の微小鏡面を備えた反射型表示素子であるＤＭＤパッケージである。また、もう１つの例として、光機能素子が複数個の反射型液晶素子であるリアプロジェクション型液晶パッケージを挙げることができる。その他の半導体パッケージの例としては、例えば、マイクロリボンアレイなどを挙げることができる。
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、下記の実施例によって限定されるものでない。
実施例１
本例では、図２に示したような構成を有するＤＭＤパッケージを作製した。
ウィンドウリッドの作製：
鉄ニッケルコバルト系合金（商品名「コバール（登録商標）」、日立金属社製）をプレス成形して、２つのリッド部材を作製した。１つのリッド部材は、そのほぼ中央に光透過用の開口部を有する第１の平板状矩形リッドである。もう１つのリッド部材は、第１の平板状矩形リッドとほぼ同じ大きさをもった第２の枠状リッド（リッドリング）である。
第１のリッドには、その開口部にそれに見合ったサイズの硬質ガラス（ホウケイ酸ガラス）製の光透過窓を嵌め込み、マッチド溶着を行った。マッチド溶着の条件は、ピーク温度：約１，０００℃、時間（合計）：約２時間であった。さらに、嵌めこんだガラスの表面を研磨し、Ｎｉ／Ａｕめっきを施し、そしてＡＲ（反射防止）コートを実施した。
ＤＭＤユニットの作製：
アルミナのグリーンシートを用意し、その表面にタングステン（Ｗ）からなる導電ペーストを所定のパターンで印刷して配線層を形成した。次いで、サーマルビアが位置する部位（すなわち、ＤＭＤチップの直下及びウィンドウリッドの枠状リッドの直下）を選択して、多層配線基板にスルーホールをパンチングした。ＤＭＤチップのためのスルーホールの直径は約０．５ｍｍ、そして枠状リッドのためのスルーホールの直径は約１．０ｍｍであった。次いで、所要の数のグリーンシートを重ね合わせて積層し、サーマルビア用の熱伝導性材料（モリブデンペースト）を印刷した。その後、積層体を焼結した。焼結条件は、ピーク温度：約１，５００℃、時間（合計）：約２．５日であった。このようにして、サーマルビア付きの多層配線基板が得られた。
ＤＭＤユニットの作製のため、先ず最初に、先の工程で作製しておいた第２の枠状リッドを取り付けた。多層配線基板にＮｉめっきを薄付けした後、第２の枠状リッドをロウ付けで取り付けた。ロウ付けの条件は、ピーク温度：８４０℃、時間（合計）：約２時間であった。
第２の枠状リッドの取り付け後、Ｎｉめっきおよび金めっきによりダイパッド及びボンディングパッドを形成した。次いで、多層配線基板のダイパッドにＤＭＤチップを搭載し、そのチップの電極と同じ基板のパッドとを金のボンディングワイヤで電気的に接続した。
ＤＭＤパッケージの作製：
引き続いて、上記のようにして作製したＤＭＤユニットの第２の枠状リッドの上面に第１のリッド部材をシームウェルド法で溶着した。最後に、基板から露出したサーマルビアの下方端面に、それぞれ、ヒートスラグを取り付けた。本例で使用したヒートスラグは、アルミニウムからできていた。このようにして、放熱のためのヒートスラグを備えたＤＭＤパッケージが完成した。
従来の混成集積回路装置の一例を示した断面図である。 本発明による半導体パッケージの好ましい一例を示した断面図である。 図２に示した半導体パッケージにおける放熱手段の配置状態を説明した底面図である。 本発明による半導体パッケージのもう１つの例を示した断面図である。 本発明による半導体パッケージのさらにもう１つの例を示した断面図である。
符号の説明
１ 光機能素子
２ 絶縁性基板
３ ウィンドウリッド
４ 透光部材
１０ 半導体パッケージ
１１ 第１の放熱経路
１２ 放熱手段
１３ 内部キャビティ
２１ 第２の放熱経路
２２ 放熱手段

Claims (10)

  1. 光の照射により機能する光機能素子を絶縁性基板上に搭載するとともに、光透過用開口部を備え、その開口部に透光部材が接合されたウィンドウリッドで前記基板の素子搭載面を気密封止した半導体パッケージにおいて、
    前記基板が、多層配線基板であって、
    前記光機能素子からの熱をその基板の背面から放散させるための、第１の伝熱経路及び該伝熱経路の基板から露出した終端に取り付けられた熱放散のための放熱手段、及び
    前記半導体パッケージのウィンドウリッドにおいて発生した熱を前記基板の側面から放散させるための、第２の伝熱経路及び該伝熱経路の基板から露出した終端に取り付けられた熱放散のための放熱手段
    を組み合わせて有していることを特徴とする半導体パッケージ。
  2. 前記ウィンドウリッドが、
    光透過用開口部を備え、その開口部に透光部材が接合された第１の平板状リッド部と、
    前記基板及び前記第１の平板状リッド部とともに内部キャビティを規定するものであって、その上面で前記第１のリッド部をその周縁部で保持しかつその下面で前記基板の素子搭載面に接合した第２の枠状リッド部と
    からなることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１及び第２の伝熱経路が、前記基板の少なくとも一部を厚さ方向に貫通した熱伝導性材料充填のサーマルビアを含み、前記サーマルビアが、熱伝導性の材料からなり、かつサーマルビアが、前記光機能素子の直下及び前記基板に対するウィンドウリッドの取り付け部の直下にそれぞれ設けられていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記透光部材がガラスからなり、ガラスとほぼ同じ熱膨張係数を有する材料から前記ウィンドウリッドが形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
  5. 前記ウィンドウリッドがＦｅＮｉＣｏ系合金からなることを特徴とする請求項１〜４のいずれか１項に記載の半導体パッケージ。
  6. 前記放熱手段が、ヒートスラグ、ヒートシンク及び放熱フィンからなる群から選ばれることを特徴とする請求項１〜５のいずれか１項に記載の半導体パッケージ。
  7. 前記第１及び第２の伝熱経路の材料が、０．３４ｃａｌ／ｃｍ・ｓｅｃ・℃以上の熱伝導度を有することを特徴とする請求項１〜６のいずれか１項に記載の半導体パッケージ。
  8. 前記第１及び第２の伝熱経路の材料が、モリブデン、タングステン、金、銀、銅及びアルミニウムからなる群から選択された金属もしくはその合金からなることを特徴とする請求項１〜７のいずれか１項に記載の半導体パッケージ。
  9. デジタル・マイクロミラー・デバイスであることを特徴とする請求項１〜８のいずれか１項に記載の半導体パッケージ。
  10. リアプロジェクション型液晶テレビの構成に用いられることを特徴とする請求項１〜８のいずれか１項に記載の半導体パッケージ。
JP2006347434A 2006-12-25 2006-12-25 半導体パッケージ Active JP4906496B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006347434A JP4906496B2 (ja) 2006-12-25 2006-12-25 半導体パッケージ
US11/962,224 US7768122B2 (en) 2006-12-25 2007-12-21 Semiconductor package
KR1020070136058A KR20080059514A (ko) 2006-12-25 2007-12-24 반도체 패키지
TW096149867A TWI430408B (zh) 2006-12-25 2007-12-25 半導體封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347434A JP4906496B2 (ja) 2006-12-25 2006-12-25 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2008159869A JP2008159869A (ja) 2008-07-10
JP2008159869A5 JP2008159869A5 (ja) 2009-11-12
JP4906496B2 true JP4906496B2 (ja) 2012-03-28

Family

ID=39541623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347434A Active JP4906496B2 (ja) 2006-12-25 2006-12-25 半導体パッケージ

Country Status (4)

Country Link
US (1) US7768122B2 (ja)
JP (1) JP4906496B2 (ja)
KR (1) KR20080059514A (ja)
TW (1) TWI430408B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
US8138588B2 (en) * 2006-12-21 2012-03-20 Texas Instruments Incorporated Package stiffener and a packaged device using the same
JP2010258319A (ja) * 2009-04-28 2010-11-11 Kyocera Corp 配線基板及びその製造方法
US8602640B2 (en) * 2009-05-20 2013-12-10 Entegris—Jetalon Solutions, Inc. Sensing system and method
JP2011018807A (ja) * 2009-07-09 2011-01-27 Toyota Motor Corp パワーモジュール
US8247895B2 (en) * 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US7888852B1 (en) * 2010-02-22 2011-02-15 Wen-Kung Sung LED heat dissipation structure
US8970516B2 (en) 2010-09-23 2015-03-03 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
KR102278123B1 (ko) * 2012-02-07 2021-07-15 가부시키가이샤 니콘 촬상 유닛 및 촬상 장치
KR20130107780A (ko) * 2012-03-23 2013-10-02 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101369293B1 (ko) * 2012-02-13 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101369279B1 (ko) * 2012-02-13 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101370445B1 (ko) * 2012-02-13 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR101369298B1 (ko) * 2012-02-13 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
WO2013164876A1 (ja) 2012-05-01 2013-11-07 三菱電機株式会社 半導体パッケージ
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
JP6046421B2 (ja) * 2012-08-31 2016-12-14 京セラ株式会社 配線基板および電子装置
US9244107B2 (en) * 2012-11-12 2016-01-26 Marvell World Trade Ltd. Heat sink blade pack for device under test testing
JP5364838B1 (ja) * 2012-11-30 2013-12-11 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
JP2014138046A (ja) * 2013-01-16 2014-07-28 Stanley Electric Co Ltd 半導体発光素子パッケージ固定構造
US9142695B2 (en) * 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
JP2015094798A (ja) * 2013-11-11 2015-05-18 セイコーエプソン株式会社 電気光学装置、投射型表示装置および電気光学装置の製造方法
JP6373766B2 (ja) * 2015-01-26 2018-08-15 シチズンファインデバイス株式会社 半導体素子の放熱構造
JP6507779B2 (ja) 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP6520299B2 (ja) * 2015-03-27 2019-05-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6741933B2 (ja) * 2015-10-02 2020-08-19 ミツミ電機株式会社 光走査モジュール、光走査制御装置
JP2017181624A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
JP6720633B2 (ja) * 2016-03-29 2020-07-08 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
US10325828B2 (en) * 2016-03-30 2019-06-18 Qorvo Us, Inc. Electronics package with improved thermal performance
JP6947240B2 (ja) * 2016-04-15 2021-10-13 株式会社Ｊｖｃケンウッド 光デバイス
FR3075467B1 (fr) * 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
FR3075466B1 (fr) 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
FR3075465B1 (fr) 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
FR3079068B1 (fr) * 2018-03-13 2023-05-26 St Microelectronics Grenoble 2 Dispositifs electroniques et procedes de fabrication
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020112817A (ja) * 2020-03-26 2020-07-27 株式会社Ｊｖｃケンウッド 光デバイス
US11637211B2 (en) * 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771365A (en) * 1987-10-30 1988-09-13 Honeywell Inc. Passive cooled electronic chassis
JP3322432B2 (ja) 1992-03-11 2002-09-09 株式会社東芝 多層配線基板
JP2861981B2 (ja) * 1997-04-11 1999-02-24 日本電気株式会社 半導体装置の冷却構造
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
GB9818474D0 (en) * 1998-08-26 1998-10-21 Hughes John E Multi-layer interconnect package for optical devices & standard semiconductor chips
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6683512B2 (en) * 2001-06-21 2004-01-27 Kyocera Corporation High frequency module having a laminate board with a plurality of dielectric layers
US6894853B2 (en) * 2002-05-10 2005-05-17 Texas Instruments Incorporated Stress relieved frame
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
JP2005101337A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 光半導体装置
JP4459031B2 (ja) * 2004-02-23 2010-04-28 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2005311107A (ja) * 2004-04-22 2005-11-04 Shinko Electric Ind Co Ltd 光学半導体装置
JP2006071879A (ja) * 2004-09-01 2006-03-16 Sony Corp 光学装置及び画像生成装置
JP2006145610A (ja) * 2004-11-16 2006-06-08 Shinko Electric Ind Co Ltd 光学部品収納用パッケージ

Also Published As

Publication number Publication date
TWI430408B (zh) 2014-03-11
US7768122B2 (en) 2010-08-03
KR20080059514A (ko) 2008-06-30
TW200828539A (en) 2008-07-01
US20080150065A1 (en) 2008-06-26
JP2008159869A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4906496B2 (ja) 半導体パッケージ
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
JP4044078B2 (ja) 高出力発光ダイオードパッケージ及び製造方法
JP4062334B2 (ja) 発光ダイオード
JP2002203932A (ja) 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材
JP5720759B2 (ja) 光半導体装置
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JPS6373650A (ja) 半導体装置
JPWO2004084319A1 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
US9991434B2 (en) Semiconductor device with metal-bonded heat dissipator and manufacturing method for the same
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP2007242813A (ja) 半導体装置及びその製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2015043374A (ja) 発光素子搭載用部品および発光装置
JP2008205395A (ja) 表面実装型発光ダイオードおよびその製造方法
JP2008147512A (ja) 発光装置およびその製造方法
JP2015038902A (ja) Ｌｅｄモジュール装置及びその製造方法
JP2010272744A (ja) Ｌｅｄモジュール装置及びその製造方法
JP2017163130A (ja) 基板およびその基板の製造方法
JP2006108432A (ja) 発光素子収納用パッケージ
JP2006186000A (ja) 高出力半導体装置及びその製造方法
JP2010238889A (ja) 半導体装置及びその製造方法
JP6954745B2 (ja) セラミックパッケージ
JP2008041892A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4906496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150