JP4897210B2 - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法 Download PDF

Info

Publication number
JP4897210B2
JP4897210B2 JP2004334914A JP2004334914A JP4897210B2 JP 4897210 B2 JP4897210 B2 JP 4897210B2 JP 2004334914 A JP2004334914 A JP 2004334914A JP 2004334914 A JP2004334914 A JP 2004334914A JP 4897210 B2 JP4897210 B2 JP 4897210B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004334914A
Other languages
English (en)
Other versions
JP2006147788A (ja
Inventor
稔之 中村
哲志 町田
幸子 矢部
隆 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2004334914A priority Critical patent/JP4897210B2/ja
Priority to CNB2005101087272A priority patent/CN100483722C/zh
Priority to US11/252,632 priority patent/US7745880B2/en
Priority to KR1020050100109A priority patent/KR101168856B1/ko
Publication of JP2006147788A publication Critical patent/JP2006147788A/ja
Priority to US12/779,244 priority patent/US8076220B2/en
Application granted granted Critical
Publication of JP4897210B2 publication Critical patent/JP4897210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、サファイア(Saphire)基板のような透明な絶縁性基板を用いて半導体製造プロセスを行う場合において、透明な絶縁性基板の認識をするために絶縁性基板に光反射膜を形成する構造及びその形成方法に関するものである。
半導体基板に半導体集積回路を製造する過程において、半導体集積回路製造装置は、光センサを用いることによって半導体基板の位置を検知する。ここで、半導体基板としてサファイア基板を用いた場合、サファイア基板は透明なため、そのもの自体では光センサの検出光を透過してしまうため検出することが出来ない。そのため、透明なサファイア基板上にシリコン(Si)膜を形成して、このシリコン膜に集積回路を形成するSOS(Silicon On Saphire)プロセスでは、従来からサファイア基板を検知させるためにサファイア基板の裏面に光反射膜を形成することが行われている。
たとえば、特許文献1では、電気的または光学的にサファイア基板の存在を検知するために、サファイア基板の表面にポリシリコン(Poly−Si)層とポリシリコン層にP+イオンを打ち込んだ導電性のドーピング領域とを形成した構造及び製造方法が開示されている。ドーピング領域はポリシリコン層内にリン(P)を打ち込むことにより形成される導電性のポリシリコンである。
たとえば、特許文献2では、サファイア基板の裏面に形成された光反射膜(光透過防止膜)とサファイア基板との熱膨張率の違いに起因して基板に反りや割れが生じないように、切れ込みパターンが形成された光反射膜を形成する方法が開示されている。
特開平7−283383 特開平11−220114
上記特許文献1及び特許文献2に記載される光反射膜では、たとえば特許文献1に記載の反射膜の厚さは2.3μmであり、特許文献2に記載の光反射膜の厚さは0.8μmである。しかしながら、技術の革新とともに薄膜化が進み光反射膜に関しても更なる薄膜化が求められている。光反射膜の薄膜化が求められる要因のひとつとして、サファイア基板の反りが挙げられる。たとえば、サファイア基板に光反射膜として2〜3μmの厚さのポリシリコンを形成する場合には、形成するための時間が長くコストが高くなってしまうことの他に、その後行われるリフロー等の加熱工程の際にサファイア基板と光反射膜の熱膨張率の差が大きいためサファイア基板に反りが生じてしまうという問題点がある。サファイア基板に反りが生じることにより、加工の安定性を損ねる虞やサファイア基板にひびや割れを生じる虞が生じる。この現象は、薄膜化が進みサファイア基板自体も薄膜化してきた場合には、より深刻化する事態となる虞がある。
光反射膜の薄膜化が求められる要因のもうひとつには、単純に膜厚を薄くしただけでは単層の光反射膜においては光を透過してしまうことが挙げられる。たとえば、光反射膜としてポリシリコンを用いた場合にはポリシリコンの膜厚が0.5μm以下になると光が透過してしまい光反射膜として機能しなくなるという問題点があった。このため、光反射膜の機能を損ねることなく光反射膜を薄膜化することは困難であった。
本願発明は、上記課題に鑑みて成されたものである。上記課題を解決するにあたり本願発明の半導体装置は、下記のような特徴を有している。
すなわち、ウェハ検出光の多くが反射することによって検出される半導体装置であって、ウェハ検出光を透過する絶縁性基板を有し上面及び該上面に対向する下面を有する第1の基板と、前記第1の基板の前記下面に設けられ前記ウェハ検出光を反射する第1の膜と、前記第1の膜に設けられ該第1の膜よりも屈折率が低い第2の膜と、前記第2の膜に設けられ該第2の膜よりも屈折率が高い第3の膜と、を有し、前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下であることを特徴とする。
また、本願発明の半導体装置の製造方法は、下記のような特徴を有している。
すなわち、ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、ウェハ検出光を透過する絶縁性基板を有し上面と該上面に対向する下面を有する第1の基板を準備する工程と、前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、前記第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、前記第2の膜を加熱する工程と、前記加熱された第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、を含み、前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする。
光反射膜を三層積層することによって0.5μmよりも薄い光反射膜を形成することができる。これによって、従来よりも薄膜化されかつ単層の光反射膜よりも光反射率の高い光反射膜を形成することが出来る。
三層膜を構成するシリコン酸化膜(SiO2)の結晶性を向上させることが出来る。これによって、フッ酸がシリコン酸化膜に入り込みにくくなりシリコン酸化膜がフッ酸によって溶けにくくすることが出来る。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているにすぎず、これによりこの発明が特に限定されるものではない。
以下、図1〜図4を用いて本発明の実施例1に関する半導体装置について説明する。
本発明の実施例1に関する半導体装置は、図1に示すとおり、半導体基板(第1の基板)101と、第1の光反射膜(第1の膜)102と、第2の光反射膜(第2の膜)103と、第3の光反射膜(第3の膜)104とにより構成される。
図1に示すように、半導体基板101の底面101a及び側面101bに第1の光反射膜102が形成される。第1の光反射膜102の材料として、たとえばポリシリコンのような材料が挙げられる。第1の光反射膜102は後述する第2の光反射膜103に用いる材料と比較して屈折率の高い材料が挙げられる。
第1の光反射膜102の底面及び側面に第2の光反射膜103が形成される。第2の光反射膜103の材料として、たとえばシリコン酸化膜のような第1の光反射膜102に用いる材料と比較して屈折率の低い材料が挙げられる。
第2の光反射膜103の底面及び側面に第3の光反射膜104が形成される。第3の光反射膜104の材料として、たとえばポリシリコンのような第2の光反射膜103と比較して屈折率の高い材料が挙げられる。
ここで、第1の光反射膜102、第2の光反射膜103及び第3の光反射膜104の膜厚に関して説明する。
ウェハ検出光が半導体基板101に入射するまでに透過する空間の屈折率をn0、検出される物質の屈折率をnX、検出される物質を透過した後の空間の屈折率をnsとすると反射率を大きくするためには、検出される物質の屈折率nXが一番大きいことが必要である。
さらに、検出される物質の屈折率が一番大きくかつ検出される物質が第1の光反射膜102、第2の光反射膜103及び第3の光反射膜104の三層の膜から構成されるのであれば、第1の光反射膜102及び第3の光反射膜104の屈折率と第2の光反射膜103の屈折率では第2の光反射膜103の屈折率の方が小さい場合に三層の膜全体の反射率を1に近づけることが可能となる。
ウェハ検出光の波長をλとするとき、第1の光反射膜102、第2の光反射膜103及び第3の光反射膜104の屈折率をそれぞれn1、n2及びn3とする。さらに反射率を高くするためには、ウェハ検出光は半導体基板101の上面に対して垂直に入射するものとした場合に、膜厚dとウェハ検出光λと膜の屈折率nは、光の位相と光の強めあう条件との関係から、
Figure 0004897210
を満たすことが必要である。すなわち、上述した三層の膜の屈折率n1、n2及びn3の屈折率の関係と式(1)とを満たすことによって、三層の膜全体の屈折率を1に最も近づけることが可能となる。
ここで、ウェハ検出光の波長をλ=640nmとすると、第1の光反射膜102及び第3の光反射膜103の材料がポリシリコンであるならば屈折率はn1=n3=3.80となり、第2の光反射膜103の材料がシリコン酸化物であるならば屈折率はn2=1.45となる。最小膜厚とするためにN=0とし、第1の光反射膜102及び第3の光反射膜104の膜厚は、n=n1=n3=3.80及びλ=640nmとして式(1)からd=42.1nmと計算することが出来る。第2の光反射膜103の膜厚は、n=n2=1.45として式(1)からd=109.8nmと計算することが出来る。また、このとき第1の光反射膜102及び第3の光反射膜104の材料をポリシリコンとし、第2の光反射膜103の材料をシリコン窒化物(SiN)とすると、n2=2.02であるので、これを用いて式(1)から膜厚を求めると、第1の光反射膜102及び第3の光反射膜104の膜厚はd=42.1、第2の光反射膜103の膜厚はd=79.2nmと計算することが出来る。
ウェハ検出光が半導体基板101に入射するまでに透過する空間の屈折率をn0、第1の光反射膜102の屈折率をn1、第2の光反射膜103の屈折率をn2、第3の光反射膜104の屈折率をn3、第3の光反射膜104を透過した後の空間の屈折率をns、ウェハ検出光は半導体基板の上面に対して垂直に入射するものとすると、ウェハ検出光に対するウェハ全体の反射率は、
Figure 0004897210
から求められる。このとき、絶縁性基板は透明であるため、絶縁性基板の屈折率はウェハ検出光が半導体基板101に入射するまでに透過する空間の屈折率n0と等しいものとする。式(2)は、屈折率の大きい材料を用いた単層の光反射膜よりも反射率を増加させるためには、第1の光反射膜102及び第3の光反射膜104に屈折率の大きい材料を用い、第2の光反射膜103に屈折率の小さい材料を用いることが必要であることを示している。
ウェハ検出光の波長λが変化すると各材料の屈折率nも変化するため、式(2)から、ウェハ検出光の波長λが変化するとウェハ全体の反射率Rも変化する。表1は、第1の光反射膜102及び第3の光反射膜104の材料をポリシリコン、第2の光反射膜103の材料をシリコン酸化物とした場合に、ウェハ検出光の波長λを変化させたときのウェハ全体の反射率Rを表したものである。
Figure 0004897210

ここで、反射率Rが0.8以上となる場合にウェハを検出できるとするならば、ウェハ検出光の波長λの範囲はおおよそ640nm±100nmの範囲となる。このとき、第1の光反射膜102及び第3の光反射膜104の膜厚は、式(1)からd=42.1±6.6nm(以下、略42nmとする)と計算できる。この範囲が、第1の光反射膜102及び第3の光反射膜104の許容膜厚の範囲であるということが出来る。第2の光反射膜103は、式(1)からd=109.8±17.2nm(以下、略110nmとする)と計算できる。この範囲が、第2の光反射膜103の許容膜厚の範囲であるということが出来る。
表2は、第1の光反射膜102及び第3の光反射膜104の材料をポリシリコン、第2の光反射膜103の材料をシリコン窒化物とした場合に、ウェハ検出光の波長λを変化させたときのウェハ全体の反射率Rを表したものである。
Figure 0004897210
ここで、反射率Rが0.7以上となる場合にウェハを検出できるとするならば、ウェハ検出光の波長λの範囲はおおよそ640nm±100nmの範囲となる。このとき、第1の光反射膜102及び第3の光反射膜104の膜厚は、式(1)からd=42.1±6.6nm(略42nm)と計算できる。この範囲が、第1の光反射膜102及び第3の光反射膜104の許容膜厚の範囲であるということが出来る。第2の光反射膜103は、式(1)からd=79.2±12.4nm(以下、略80nmとする)と計算できる。この範囲が、第2の光反射膜103の許容膜厚の範囲であるということが出来る。
以上が、本願発明の実施例1の膜厚に関する説明である。
次に、半導体基板101の構造について説明する。半導体基板101はサファイア基板に適宜膜を形成したものを用いる。この実施例では、半導体基板101は、以下の3つの種類を準備する。本願発明に用いられる半導体基板101は、図2に示すようなサファイア基板(絶縁性基板)105と、サファイア基板105上に形成される素子形成膜(第4の膜)106とにより構成される半導体基板。図2に示す半導体基板101は、600μmの厚さからなるサファイア基板105と、サファイア基板105上に形成された100nmの厚さからなる素子形成膜106とにより構成される。素子形成膜106の材料としては、たとえばシリコンに代表されるようなトランジスタ等が形成することが出来るような材料が挙げられる。
図3に示すようなサファイア基板105と、サファイア基板105上に形成される素子形成膜106と、素子形成膜106上に形成されるシリコン酸化膜(第5の膜)107とにより構成される半導体基板。図3に示す半導体基板101は、600μmの厚さからなるサファイア基板105とサファイア基板105上に形成された100nmの厚さからなる素子形成膜106と素子形成膜106上に形成された10nmの厚さからなるシリコン酸化膜107とにより構成される。素子形成膜106の材料に関しては図2の場合と同様である。図3に示す半導体基板101は、素子形成膜106上にシリコン酸化膜107を形成することにより素子を形成する工程前までに行う工程等から素子形成膜106を保護することが出来る効果を有し、素子形成膜106の膜質を保護することが出来ることからウェハ内での素子の特性バラツキを低減することが出来る。
図4に示すようなサファイア基板105と、サファイア基板105上に形成される素子形成膜106と、素子形成膜106上に形成されるシリコン酸化膜107と、それら各膜の側面及びサファイア基板の底面を覆う保護膜(第6の膜)108とにより構成される半導体基板などから選択される。図4に示す半導体基板101は、600μmの厚さからなるサファイア基板105とサファイア基板105上に形成された100nmの厚さからなる素子形成膜106と素子形成膜106上に形成された10nmの厚さからなるシリコン酸化膜107とそれら各膜の側面及びサファイア基板105の底面を覆う700nmの厚さからなる保護膜108とにより構成される。素子形成膜106の材料に関しては図2の場合と同様である。保護膜108の材料としては、シリコン窒化膜とポリシリコンとの組み合わせが挙げられる。図4に示す半導体基板101は、図3に示す半導体基板101と同様の効果を有し、さらに、素子形成膜106の側面からのフッ酸等による侵食を防ぐことが出来る効果を有し、素子形成膜106及びシリコン酸化膜107の剥がれ等を防止することが出来る。また、素子形成工程でのドーピング等を行う場合に拡散を防止することが出来る効果を有する。
これら図2〜図4に記載の半導体基板101は、用途に合わせ適宜選択することが出来る。
本発明の実施例1における半導体装置は、光反射膜を三層積層させた構造を有することにより従来の単層の光反射膜よりも薄型の光反射膜を設けることが出来る。本願発明によって光反射膜を設けた後に半導体基板上に従来の半導体集積回路製造装置を用いて所望の回路を形成し個片化することによって半導体チップを製造することが出来る。ここで、三層の光反射膜はウェハ全体に形成されなくても良い。すなわち、ウェハ検出光が常にウェハの一部にのみ照射される場合にはウェハの一部のみに形成することも可能である。たとえば、ウェハの端部のみに形成した場合にはウェハに回路を形成したのち個々に個片化して半導体チップを形成するが、このとき個片化された半導体チップには光反射膜が形成されていないため、より薄型の半導体チップを製造することが出来る。
以下、図5〜図9を用いて本発明の実施例2に関する半導体装置の製造方法について説明する。
図1〜図4の半導体基板を代表して図4の半導体基板を、図5に示すような半導体基板201を用いて製造方法について説明する。
図5に示すように、半導体基板201は、光を透過し絶縁性を有するサファイア基板205と、サファイア基板205上に形成されるシリコン膜からなる素子形成膜206と、素子形成膜206上に形成されるシリコン酸化膜207と、サファイア基板205と素子形成膜206とシリコン酸化膜207との側面及びサファイア基板205の下面に亘って形成される保護膜208とにより構成される。
ここで、半導体基板201の製造方法について簡単に述べる。サファイア基板205を準備し、サファイア基板205上にCVD(Chemical Vapor Deposition)法によってシリコン膜を形成する。その後、シリコン膜をインプラすることによってサファイア基板205とシリコン膜との界面近傍にあるシリコン膜をアモルファス化させる。その後、酸素雰囲気下で加熱することにより界面近傍のシリコンが結晶化され素子形成層206が形成され、同時に残りのシリコン膜を酸化させることによりシリコン酸化膜207を形成する。その後、CVD法によって周囲をポリシリコン膜で覆い、その後シリコン窒化膜で周辺を覆う。その後、シリコン酸化膜207を露出させることによって保護膜208が形成される。図4に示す半導体基板201の製造工程は以上の工程によって説明される(図示せず)。
半導体基板201は、上記の構造を有する基板以外にもサファイア基板205と素子形成層206から構成される基板又はサファイア基板205と素子形成層206とシリコン酸化膜207から構成される基板を用いることも出来る。また、サファイア基板のほかにも石英ガラスを用いた基板を用いることも出来る。
図6に示すように、半導体基板201を覆うように第1の光反射膜202を形成する。第1の光反射膜202は、CVD法によって形成されるポリシリコンからなる膜であって膜厚は42nmに調節される。
図7に示すように、第1の光反射膜202を覆うように第2の光反射膜203を形成する。第2の光反射膜203は、CVD法によって形成されるシリコン酸化膜からなる膜であって膜厚は110nmに調節される。その後、第2の光反射膜203を窒素(N2)雰囲気下で950℃、20分間加熱する。CVDによって形成された第2の光反射膜203は水分を多く含んだ結晶性の悪いシリコン酸化膜となる。このため、フッ酸を用いたウェットエッチング等の工程において、CVD法によって形成されたシリコン酸化膜はフッ酸を容易に浸透させ融解してしまう。しかし、この加熱工程によってシリコン酸化膜から水分を放出させることが出来るため、シリコン酸化膜の結晶性が向上し、シリコン酸化膜にフッ酸が浸透しにくくなり融解することを防ぐことが出来る。
図8に示すように、第2の光反射膜203を覆うように第3の光反射膜204を形成する。第3の光反射膜204は、CVD法によって形成されるポリシリコンからなる膜であって膜厚は42nmに調節される。ここで、光反射膜の膜厚を調節するとは、ウェハ検出時に所定の膜厚になるように設定することである。たとえば、第1の光反射膜202、第2の光反射膜203及び第3の光反射膜204を形成した後に行う工程によって膜厚が薄くなる場合には、ウェハ検出が行われるときに上記膜厚となるように、あらかじめ膜厚を厚く形成しておいても良い。
図9に示すように、半導体基板201の素子形成層206を露出させる。素子形成層206を露出させる工程は、ドライエッチングにより半導体基板201の素子形成層206が形成される側の面を露出させるように第1、第2及び第3の光反射膜を除去することによって行われる。
以上の工程によって実施例2における半導体装置が完成する。本願発明によって光反射膜を形成した後に半導体基板上に従来の半導体集積回路製造装置を用いて所望の回路を形成し個片化することによって半導体チップを製造することが出来る。ここで、三層の光反射膜はウェハ全体に形成されなくても良い。すなわち、ウェハ検出光が常にウェハの一部にのみ照射される場合にはウェハの一部に形成された光反射膜を残し、他の部分を除去することも可能である。
本願発明の実施例2の製造方法によれば、第2の光反射膜を形成し加熱をすることによって第2の光反射膜の結晶性が向上する効果を有する。さらに、第1の光反射膜、第2の光反射膜及び第3の光反射膜の材料がそれぞれポリシリコン、シリコン酸化物、ポリシリコンの三層からなる光反射膜を絶縁性基板の裏面にCVD等を用いて順次積層させることによって形成する場合に起こる、三層の光反射膜を形成した後に行われるフッ酸(HF)を用いるプロセスによって第2の光反射膜の材料であるシリコン酸化膜にもフッ酸が反応してしまいシリコン酸化膜が溶けることによって第3の光反射膜が剥がれてしまうという問題点を解決することが出来る。これにより、光反射膜の光透過性が下らないばかりでなく、剥がれた膜がLSIを製造する装置内を汚染するという問題点を解決することが出来る。
以下、図10〜14を用いて本発明の実施例3に関する半導体装置の製造方法について説明する。ここで製造方法について実施例1と同様である部分に関しては、ここでは詳細な説明を省略する。
図10に示すように、サファイア基板305と素子形成膜306とシリコン酸化膜307と保護膜308とにより構成された半導体基板301を用意する。半導体基板301の構造及び製造方法に関しては、実施例1と同様であるためここでは詳細な説明を省略する。
図11に示すように、半導体基板301を覆うように第1の光反射膜302を形成する。第1の光反射膜302は、CVD法によって形成されるポリシリコンからなる膜である。ここで第1の光反射膜302は、その一部が後述する工程によってシリコン酸化膜となる。このとき、第1の光反射膜302の膜厚の2倍程度の厚さのシリコン酸化膜が形成されることが知られている。このため、シリコン酸化膜となる部分の厚さを加えた膜厚を形成するため、第1の光反射膜302の膜厚は100nmに調節される。
図12に示すように、第1の光反射膜302を覆うように第2の光反射膜303を形成する。第2の光反射膜303は、第1の光反射膜302を950℃で酸素雰囲気下で膜厚が110nmとなるように時間を調節して加熱することによって形成される。第2の光反射膜303は加熱によって形成されたシリコン酸化膜であり、このシリコン酸化膜は、CVD法によって形成されたシリコン酸化膜よりも結晶性が良い。このため、フッ酸を用いたウェットエッチング等の工程において、フッ酸に対して浸透しにくく融解することを防ぐことが出来る。
図13に示すように、第2の光反射膜303を覆うように第3の光反射膜304を形成する。ここで、第3の膜304を形成する方法は実施例1と同様であるため、詳細な説明を省略する。
図14に示すように、半導体基板301の素子形成膜306を露出させる。ここで、素子形成膜306を露出させる工程に関しては、実施例1と同様であるため、詳細な説明を省略する。
以上の工程によって実施例3における半導体装置が完成する。本願発明によって光反射膜を形成した後に半導体基板上に従来の半導体集積回路製造装置を用いて所望の回路を形成し個片化することによって半導体チップを製造することが出来る。ここで、三層の光反射膜はウェハ全体に形成されなくても良い。すなわち、ウェハ検出光が常にウェハの一部にのみ照射される場合にはウェハの一部に形成された光反射膜を残し、他の部分を除去することも可能である。
以上の工程によれば、実施例2における効果と同様の効果を有するとともに、第2の光反射膜を酸素雰囲気下で加熱することによって形成するため、実施例2に比べて1工程を削減することが出来るため、より安価に製造することが可能である。
本発明の実施例1における半導体装置を説明する図。 本発明の実施例1における半導体装置に用いる半導体基板の一例を説明する図。 本発明の実施例1における半導体装置に用いる半導体基板の一例を説明する図。 本発明の実施例1における半導体装置に用いる半導体基板の一例を説明する図。 本発明の実施例2における半導体装置の製造方法を説明する図。 本発明の実施例2における半導体装置の製造方法を説明する図。 本発明の実施例2における半導体装置の製造方法を説明する図。 本発明の実施例2における半導体装置の製造方法を説明する図。 本発明の実施例2における半導体装置の製造方法を説明する図。 本発明の実施例3における半導体装置の製造方法を説明する図。 本発明の実施例3における半導体装置の製造方法を説明する図。 本発明の実施例3における半導体装置の製造方法を説明する図。 本発明の実施例3における半導体装置の製造方法を説明する図。 本発明の実施例3における半導体装置の製造方法を説明する図。
符号の説明
101、201 … 半導体基板
101a … 底面
101b … 側面
102、202 … 第1の光反射膜
103、203 … 第2の光反射膜
104、204 … 第3の光反射膜
105、205 … サファイア基板
106、206 … 素子形成膜
107、207 … シリコン酸化膜
108、208 … 保護膜

Claims (35)

  1. ウェハ検出光の多くが反射することによって検出される半導体装置であって、
    当該半導体装置は、
    前記ウェハ検出光を透過する絶縁性基板を有し、上面及び該上面に対向する下面を有する第1の基板と、
    前記第1の基板の前記下面に設けられ、前記ウェハ検出光を反射する材料からなる第1の膜と、
    前記第1の膜に設けられ該第1の膜よりも屈折率が低い第2の膜と、
    前記第2の膜に設けられ該第2の膜よりも屈折率が高い第3の膜と、
    を有し、
    前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下であることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン窒化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記絶縁性基板はサファイアを含む基板であることを特徴とする半導体装置。
  5. 請求項1に記載の半導体装置において、
    前記第1の基板は、前記絶縁性基板上に設けられる第4の膜を有することを特徴とする半導体装置。
  6. 請求項に記載の半導体装置において、
    前記第1の基板は、前記第4の膜上に設けられる第5の膜を有することを特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、
    前記第1の基板は側面を有し該側面を覆う第6の膜を有することを特徴とする半導体装置。
  8. 請求項に記載の半導体装置において、
    前記第1の膜は膜厚が42.1±6.6nmであり、前記第2の膜は膜厚が109.8±17.2nmであり、前記第3の膜は膜厚が42.1±6.6nmであることを特徴とする半導体装置。
  9. 請求項に記載の半導体装置において、
    前記第1の膜は膜厚が42.1±6.6nmであり、前記第2の膜は膜厚が79.2±12.4nmであり、前記第3の膜は膜厚が42.1±6.6nmであることを特徴とする半導体装置。
  10. 請求項に記載の半導体装置において、
    前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置。
  11. 請求項に記載の半導体装置において、
    前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置。
  12. 請求項に記載の半導体装置において、
    前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置。
  13. ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、
    当該半導体装置の製造方法は、
    前記ウェハ検出光を透過する絶縁性基板を有し、上面と該上面に対向する下面を有する第1の基板を準備する工程と、
    前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、
    前記第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、
    前記第2の膜を加熱する工程と、
    前記加熱された第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、
    を含み、
    前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする半導体装置の製造方法
  14. 請求項13に記載の半導体装置の製造方法において、
    前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置の製造方法
  15. 請求項13に記載の半導体装置の製造方法において、
    前記絶縁性基板は、サファイアを含む基板であることを特徴とする半導体装置の製造方法
  16. 請求項13に記載の半導体装置の製造方法において、
    前記基板の前記上面を露出させる工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項13に記載の半導体装置の製造方法において、
    前記第1の基板は、前記絶縁性基板上に第4の膜が形成されることを特徴とする半導体装置の製造方法。
  18. 請求項17に記載の半導体装置の製造方法において、
    前記第1の基板は、前記第4の膜上に第5の膜が形成されることを特徴とする半導体装置の製造方法。
  19. 請求項13に記載の半導体装置の製造方法において、
    前記第1の基板は側面を有し該側面を覆う第6の膜が形成されることを特徴とする半導体装置の製造方法。
  20. 請求項14に記載の半導体装置の製造方法において、
    前記第1の膜は膜厚が42.1±6.6nmになるように形成され、前記第2の膜は膜厚が109.8±17.2nmになるように形成され、前記第3の膜は膜厚が42.1±6.6となるように形成されることを特徴とする半導体装置の製造方法。
  21. 請求項17に記載の半導体装置の製造方法において、
    前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置の製造方法。
  22. 請求項18に記載の半導体装置の製造方法において、
    前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置の製造方法。
  23. 請求項19に記載の半導体装置の製造方法において、
    前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置の製造方法。
  24. ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、
    当該半導体装置の製造方法は、
    前記ウェハ検出光を透過する絶縁性基板を有し、上面と該上面に対向する下面を有する第1の基板を準備する工程と、
    前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、
    前記第1の膜を加熱することによって該第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、
    前記第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、
    を含み、
    前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする半導体装置の製造方法。
  25. 請求項24に記載の半導体装置の製造方法において、
    前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置の製造方法。
  26. 請求項24に記載の半導体装置の製造方法において、
    前記絶縁性基板は、サファイアを含む基板であることを特徴とする半導体装置の製造方法。
  27. 請求項24に記載の半導体装置の製造方法において、
    前記基板の前記上面を露出させる工程を含むことを特徴とする半導体装置の製造方法。
  28. 請求項24に記載の半導体装置の製造方法において、
    前記第1の基板は、前記絶縁性基板上に第4の膜が形成されることを特徴とする半導体装置の製造方法。
  29. 請求項28に記載の半導体装置の製造方法において、
    前記第1の基板は、前記第4の膜上に第5の膜が形成されることを特徴とする半導体装置の製造方法。
  30. 請求項24に記載の半導体装置の製造方法において、
    前記第1の基板は側面を有し該側面を覆う第6の膜が形成されることを特徴とする半導体装置の製造方法。
  31. 請求項25に記載の半導体装置の製造方法において、
    前記第1の膜は膜厚が42.1±6.6nmになるように形成され、前記第2の膜は膜厚が109.8±17.2nmになるように形成され、前記第3の膜は膜厚が42.1±6.6となるように形成されることを特徴とする半導体装置の製造方法。
  32. 請求項28に記載の半導体装置の製造方法において、
    前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置の製造方法。
  33. 請求項29に記載の半導体装置の製造方法において、
    前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置の製造方法。
  34. 請求項30に記載の半導体装置の製造方法において、
    前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置の製造方法。
  35. ウェハ検出光の多くが反射することによって検出される半導体装置であって、
    当該半導体装置は、
    サファイアを含む絶縁性基板と、該絶縁性基板上に設けられるシリコンからなる第4の膜と、該第4の基板上に設けられるシリコン酸化物からなる第5の膜を有し、上面及び該上面に対向する下面を有する第1の基板と、
    前記第1の基板の前記下面に設けられ、ポリシリコンを含む前記ウェハ検出光を反射する膜であって膜厚が42.1±6.6nmである第1の膜と、
    前記第1の膜に設けられ、シリコン酸化膜を含む前記ウェハ検出光を反射する膜であって膜厚が109.8±17.2nmである第2の膜と、
    前記第2の膜に設けられ、ポリシリコンを含む前記ウェハ検出光を反射する膜であって膜厚が42.1±6.6nmである第3の膜と、
    を有することを特徴とする半導体装置。
JP2004334914A 2004-11-18 2004-11-18 半導体装置の構造及びその製造方法 Active JP4897210B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004334914A JP4897210B2 (ja) 2004-11-18 2004-11-18 半導体装置の構造及びその製造方法
CNB2005101087272A CN100483722C (zh) 2004-11-18 2005-09-30 半导体装置的结构及其制造方法
US11/252,632 US7745880B2 (en) 2004-11-18 2005-10-19 Dielectric substrate with reflecting films
KR1020050100109A KR101168856B1 (ko) 2004-11-18 2005-10-24 반도체 장치의 구조 및 그 제조 방법
US12/779,244 US8076220B2 (en) 2004-11-18 2010-05-13 Fabrication method for device structure having transparent dielectric substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004334914A JP4897210B2 (ja) 2004-11-18 2004-11-18 半導体装置の構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006147788A JP2006147788A (ja) 2006-06-08
JP4897210B2 true JP4897210B2 (ja) 2012-03-14

Family

ID=36385370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004334914A Active JP4897210B2 (ja) 2004-11-18 2004-11-18 半導体装置の構造及びその製造方法

Country Status (4)

Country Link
US (2) US7745880B2 (ja)
JP (1) JP4897210B2 (ja)
KR (1) KR101168856B1 (ja)
CN (1) CN100483722C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203663B2 (ja) 2007-09-27 2013-06-05 ラピスセミコンダクタ株式会社 基板構造体、及び基板構造体の製造方法
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN102790163A (zh) * 2012-01-16 2012-11-21 中山大学 一种基于紫光led芯片的白光led及其照明装置
KR101289442B1 (ko) * 2012-03-02 2013-07-24 일진엘이디(주) 분포 브래그 반사기를 포함하는 질화물 반도체 발광소자 및 그 제조 방법
CN113166943A (zh) * 2018-12-17 2021-07-23 应用材料公司 用于透明基板的背侧涂层

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093957A (en) * 1976-07-15 1978-06-06 The United States Of America As Represented By The Secretary Of The Army SOS extrinsic infrared detector and read-out device
US4297719A (en) * 1979-08-10 1981-10-27 Rca Corporation Electrically programmable control gate injected floating gate solid state memory transistor and method of making same
JPS57153445A (en) * 1981-03-17 1982-09-22 Nec Corp Sos semiconductor substrate
JPS57204115A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
US5877094A (en) 1994-04-07 1999-03-02 International Business Machines Corporation Method for fabricating a silicon-on-sapphire wafer
US5604581A (en) * 1994-10-07 1997-02-18 On-Line Technologies, Inc. Film thickness and free carrier concentration analysis method and apparatus
US5784167A (en) * 1996-12-03 1998-07-21 United Microelectronics Corp. Method of measuring thickness of a multi-layers film
US6333522B1 (en) * 1997-01-31 2001-12-25 Matsushita Electric Industrial Co., Ltd. Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
JPH10261803A (ja) * 1997-03-18 1998-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11220114A (ja) 1998-01-29 1999-08-10 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
JP2000036585A (ja) * 1998-07-21 2000-02-02 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP4986333B2 (ja) * 2000-03-27 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
US6248603B1 (en) * 2000-07-13 2001-06-19 Advanced Micro Devices Method of measuring dielectric layer thickness using SIMS
CA2503348A1 (en) * 2002-10-22 2004-05-06 University College Cardiff Consultants Ltd. Semiconductor optical devices
KR100506730B1 (ko) * 2002-12-10 2005-08-08 삼성전기주식회사 발광 다이오드의 제조방법
JP2004361923A (ja) * 2003-05-15 2004-12-24 Sony Corp スクリーン及びその製造方法
WO2005082091A2 (en) * 2004-02-26 2005-09-09 Sioptical, Inc. Active manipulation of light in a silicon-on-insulator (soi) structure
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers

Also Published As

Publication number Publication date
KR20060055320A (ko) 2006-05-23
US7745880B2 (en) 2010-06-29
KR101168856B1 (ko) 2012-07-25
CN1776915A (zh) 2006-05-24
US20060102975A1 (en) 2006-05-18
US8076220B2 (en) 2011-12-13
JP2006147788A (ja) 2006-06-08
CN100483722C (zh) 2009-04-29
US20100240195A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR100243881B1 (ko) 반도체 기판 및 반도체장치의 제조방법
US7314832B2 (en) Low temperature texturing layer to enhance adhesion of subsequent layers
KR101168856B1 (ko) 반도체 장치의 구조 및 그 제조 방법
US20030022463A1 (en) Use of membrane properties to reduce residual stress in an interlayer region
KR102551381B1 (ko) 프론트 사이드 타입 이미저를 위한 기판 및 이러한 기판의 제조 방법
TWI323001B (en) Semiconductor device and method of fabricating semiconductor device
JPH0810768B2 (ja) 光感知半導体デバイス及びその製法
JPS63116458A (ja) フオトセンサと信号処理回路を備えた半導体装置
KR20190100405A (ko) 프론트 사이드 타입 이미저를 위한 기판 및 이러한 기판의 제조 방법
KR100392743B1 (ko) 반도체 장치 및 그 제조 방법
JPH06326091A (ja) 半導体素子のフィールド酸化膜の形成方法
JPH04163907A (ja) 半導体基板
JPH0237747A (ja) 半導体装置の製造方法
JP2892569B2 (ja) 回路内蔵受光素子の作製方法
KR102666552B1 (ko) 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스
JPH0629294A (ja) 半導体装置の製造方法
CN117410302A (zh) 一种半导体器件及其制备方法
JPH11163118A (ja) 半導体装置の製造方法
JPH09219535A (ja) 発光素子の製造方法
JP2623633B2 (ja) 半導体装置の製造方法
JP2961860B2 (ja) 半導体装置の製造方法
JP3900115B2 (ja) 半導体装置およびその製造方法
JP2000353748A (ja) 半導体装置の製造方法
JPS6054277B2 (ja) 非単結晶半導体層の単結晶化方法
KR940008320B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Ref document number: 4897210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350