JPH11163118A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11163118A JPH11163118A JP32120397A JP32120397A JPH11163118A JP H11163118 A JPH11163118 A JP H11163118A JP 32120397 A JP32120397 A JP 32120397A JP 32120397 A JP32120397 A JP 32120397A JP H11163118 A JPH11163118 A JP H11163118A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon oxide
- trench
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチ内に複数層の絶縁膜が埋め込まれ、且
つトレンチ部で段差のないSTI構造を形成する。 【解決手段】半導体基板10にトレンチを形成した後、
該トレンチの途中まで第1のシリコン酸化膜12を埋め
込み形成する。そして、第1のシリコン酸化膜12及び
前記溝内の全面に、該溝の上方に凹部を有するシリコン
窒化膜14を形成する。シリコン窒化膜14の凹部内に
第2のシリコン酸化膜15を埋め込み形成する。第2の
シリコン酸化膜15をマスクとしてシリコン窒化膜14
をエッチングし、基板表面10を露出させる。そして、
第2のシリコン酸化膜15を除去する。
つトレンチ部で段差のないSTI構造を形成する。 【解決手段】半導体基板10にトレンチを形成した後、
該トレンチの途中まで第1のシリコン酸化膜12を埋め
込み形成する。そして、第1のシリコン酸化膜12及び
前記溝内の全面に、該溝の上方に凹部を有するシリコン
窒化膜14を形成する。シリコン窒化膜14の凹部内に
第2のシリコン酸化膜15を埋め込み形成する。第2の
シリコン酸化膜15をマスクとしてシリコン窒化膜14
をエッチングし、基板表面10を露出させる。そして、
第2のシリコン酸化膜15を除去する。
Description
【0001】
【発明の属する技術分野】本発明は、素子領域を分離す
るためのSTI(Shallow Trench Isolation)構造を具
備した半導体装置の製造方法に関する。
るためのSTI(Shallow Trench Isolation)構造を具
備した半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体に形成される素子を分離するため
にLOCOS構造の素子分離が用いられているが、その
素子分離領域の面積はチップの半分以上を占めている。
素子分離領域の面積を減らすために、専有面積の小さい
STI構造の採用が検討されている。
にLOCOS構造の素子分離が用いられているが、その
素子分離領域の面積はチップの半分以上を占めている。
素子分離領域の面積を減らすために、専有面積の小さい
STI構造の採用が検討されている。
【0003】STI構造は、基板の素子分離領域に形成
されたトレンチに絶縁膜を埋め込んで形成する。トレン
チ内に埋め込む絶縁膜としてシリコン酸化膜を用いる
が、通常の製造工程では保護膜としてシリコン酸化膜を
基板表面に形成しエッチングする工程が何度も行われる
ため、トレンチ内のシリコン酸化膜も同時にエッチング
されてしまい、膜減りが生じるという問題があった。
されたトレンチに絶縁膜を埋め込んで形成する。トレン
チ内に埋め込む絶縁膜としてシリコン酸化膜を用いる
が、通常の製造工程では保護膜としてシリコン酸化膜を
基板表面に形成しエッチングする工程が何度も行われる
ため、トレンチ内のシリコン酸化膜も同時にエッチング
されてしまい、膜減りが生じるという問題があった。
【0004】トレンチ内のシリコン酸化膜の膜減りを防
ぐため、トレンチ内に複数層の絶縁膜を形成するSTI
構造の製造方法が、特開平8−227938号公報に開
示されている。このSTI構造の製造方法について図2
を参照して説明する。先ず、図2(a)に示すように、
半導体基板20の素子分離領域に形成されたトレンチの
途中までシリコン酸化膜21を埋め込み形成した後、全
面にシリコン窒化膜22を堆積する。そして、図2
(b)に示すように、CMP法でシリコン窒化膜22を
研磨して半導体基板20上のシリコン窒化膜を取り除
き、トレンチ内に複数層の絶縁膜を形成する。
ぐため、トレンチ内に複数層の絶縁膜を形成するSTI
構造の製造方法が、特開平8−227938号公報に開
示されている。このSTI構造の製造方法について図2
を参照して説明する。先ず、図2(a)に示すように、
半導体基板20の素子分離領域に形成されたトレンチの
途中までシリコン酸化膜21を埋め込み形成した後、全
面にシリコン窒化膜22を堆積する。そして、図2
(b)に示すように、CMP法でシリコン窒化膜22を
研磨して半導体基板20上のシリコン窒化膜を取り除
き、トレンチ内に複数層の絶縁膜を形成する。
【0005】この構造であれば、シリコン酸化膜からな
る保護膜のエッチング工程において、シリコン酸化膜を
選択的にエッチングすることにより、トレンチ内の最上
層に形成されたシリコン窒化膜がエッチングされず、ト
レンチ内の絶縁膜の膜減りが生じることがない。しか
し、素子分離領域の幅が大きい場合、CMP法を用いて
窒化シリコン膜を研磨する際に、ディッシングが起こり
段差が生じるという問題があった。
る保護膜のエッチング工程において、シリコン酸化膜を
選択的にエッチングすることにより、トレンチ内の最上
層に形成されたシリコン窒化膜がエッチングされず、ト
レンチ内の絶縁膜の膜減りが生じることがない。しか
し、素子分離領域の幅が大きい場合、CMP法を用いて
窒化シリコン膜を研磨する際に、ディッシングが起こり
段差が生じるという問題があった。
【0006】
【発明が解決しようとする課題】上記したように、トレ
ンチ内に複数層の絶縁膜が形成されたSTI構造を形成
する際、広い幅の素子分離領域の場合、最上層の絶縁膜
をCMP法を用いて研磨するとディッシングが起こり段
差が生じるという問題がある。本発明の目的は、複数層
の絶縁膜からなるSTI構造を形成する際、素子分離領
域で段差が生じることがない半導体装置の製造方法を提
供することにある。
ンチ内に複数層の絶縁膜が形成されたSTI構造を形成
する際、広い幅の素子分離領域の場合、最上層の絶縁膜
をCMP法を用いて研磨するとディッシングが起こり段
差が生じるという問題がある。本発明の目的は、複数層
の絶縁膜からなるSTI構造を形成する際、素子分離領
域で段差が生じることがない半導体装置の製造方法を提
供することにある。
【0007】
【課題を解決するための手段】[構成]本発明は、上記
目的を達成するために以下のように構成されている。 (1) 本発明(請求項1)は、半導体基板に形成され
る素子を分離する素子分離領域を含む半導体装置の製造
方法であって、前記半導体基板に溝を形成する工程と、
前記半導体基板の溝の途中まで第1の絶縁膜を埋め込み
形成する工程と、前記半導体基板及び前記溝内の全面
に、該溝の上方に凹部を有する第2の絶縁膜を形成する
工程と、第2の絶縁膜の凹部内にストッパ膜を埋め込み
形成する工程と、前記ストッパ膜をマスクとして第2の
絶縁膜をエッチングし、前記半導体基板表面を露出させ
る工程と、前記ストッパ膜を除去する工程とを含むこと
を特徴とする。
目的を達成するために以下のように構成されている。 (1) 本発明(請求項1)は、半導体基板に形成され
る素子を分離する素子分離領域を含む半導体装置の製造
方法であって、前記半導体基板に溝を形成する工程と、
前記半導体基板の溝の途中まで第1の絶縁膜を埋め込み
形成する工程と、前記半導体基板及び前記溝内の全面
に、該溝の上方に凹部を有する第2の絶縁膜を形成する
工程と、第2の絶縁膜の凹部内にストッパ膜を埋め込み
形成する工程と、前記ストッパ膜をマスクとして第2の
絶縁膜をエッチングし、前記半導体基板表面を露出させ
る工程と、前記ストッパ膜を除去する工程とを含むこと
を特徴とする。
【0008】本発明の好ましい実施態様を以下に示す。
凹部を有する第2の絶縁膜を全面に形成する工程におい
て、前記溝の底部の第2の絶縁膜の表面の高さが、前記
基板の表面とほぼ等しくなるように形成する。
凹部を有する第2の絶縁膜を全面に形成する工程におい
て、前記溝の底部の第2の絶縁膜の表面の高さが、前記
基板の表面とほぼ等しくなるように形成する。
【0009】前記第1の絶縁膜及び前記ストッパ膜がシ
リコン酸化膜であり、前記第2の絶縁膜がシリコン窒化
膜である。 [作用]トレンチ内の第1の絶縁膜上に凹部を有する第
2の絶縁膜を形成することによって、この凹部内にマス
クとなるストッパ膜を自己整合的に埋め込み形成するこ
とができる。そして、ストッパ膜をマスクとして、第2
の絶縁膜をエッチングすることによって、段差のないS
TI構造を形成することができる。
リコン酸化膜であり、前記第2の絶縁膜がシリコン窒化
膜である。 [作用]トレンチ内の第1の絶縁膜上に凹部を有する第
2の絶縁膜を形成することによって、この凹部内にマス
クとなるストッパ膜を自己整合的に埋め込み形成するこ
とができる。そして、ストッパ膜をマスクとして、第2
の絶縁膜をエッチングすることによって、段差のないS
TI構造を形成することができる。
【0010】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。図1は本発明の一実施形態に係わ
るSTI構造の製造工程を示す工程断面図である。
を参照して説明する。図1は本発明の一実施形態に係わ
るSTI構造の製造工程を示す工程断面図である。
【0011】先ず、図1(a)に示すように、シリコン
基板10にトレンチを形成した後、熱酸化により露出す
るシリコン基板10の表面に薄い第1の熱酸化膜11を
形成する。次に、全面に化学気相成長法により第1のシ
リコン酸化膜(第1の絶縁膜)12を堆積する。その
後、第1の熱酸化膜11及び第1のシリコン酸化膜12
をエッチングし、シリコン酸化膜12をトレンチの途中
まで埋め込み形成する。この時、シリコン酸化膜12を
後に堆積するシリコン窒化膜の予定膜厚分だけ基板10
の表面より下げておく。
基板10にトレンチを形成した後、熱酸化により露出す
るシリコン基板10の表面に薄い第1の熱酸化膜11を
形成する。次に、全面に化学気相成長法により第1のシ
リコン酸化膜(第1の絶縁膜)12を堆積する。その
後、第1の熱酸化膜11及び第1のシリコン酸化膜12
をエッチングし、シリコン酸化膜12をトレンチの途中
まで埋め込み形成する。この時、シリコン酸化膜12を
後に堆積するシリコン窒化膜の予定膜厚分だけ基板10
の表面より下げておく。
【0012】次いで、図1(b)に示すように、露出し
ている基板10の表面に熱酸化により薄い第2の熱酸化
膜13を形成した後、全面に化学気相成長法を用いてシ
リコン窒化膜(第2の絶縁膜)14を堆積する。このと
き、トレンチ内の第1シリコン酸化膜12の上方に凹部
が形成されるよう形成する。なお、トレンチ内のシリコ
ン窒化膜14の表面と基板10表面とが等しいことが望
ましいが、等しくなくとも良い。そして、全面に化学気
相成長法により第2のシリコン酸化膜(ストッパ膜)1
5を堆積する。
ている基板10の表面に熱酸化により薄い第2の熱酸化
膜13を形成した後、全面に化学気相成長法を用いてシ
リコン窒化膜(第2の絶縁膜)14を堆積する。このと
き、トレンチ内の第1シリコン酸化膜12の上方に凹部
が形成されるよう形成する。なお、トレンチ内のシリコ
ン窒化膜14の表面と基板10表面とが等しいことが望
ましいが、等しくなくとも良い。そして、全面に化学気
相成長法により第2のシリコン酸化膜(ストッパ膜)1
5を堆積する。
【0013】次いで、図1(c)に示すように、反応性
イオンエッチング、CMP法等を用い、シリコン窒化摸
14がエッチングされない条件で第2のシリコン酸化膜
15をエッチングし、第2のシリコン酸化膜15をシリ
コン窒化膜14の凹部に埋め込み形成する。この時、第
2のシリコン酸化膜15は、シリコン窒化膜14の表面
より多少オーバにエッチングされてもよく、後の工程で
マスクとして機能するだけ残っていれば良い。
イオンエッチング、CMP法等を用い、シリコン窒化摸
14がエッチングされない条件で第2のシリコン酸化膜
15をエッチングし、第2のシリコン酸化膜15をシリ
コン窒化膜14の凹部に埋め込み形成する。この時、第
2のシリコン酸化膜15は、シリコン窒化膜14の表面
より多少オーバにエッチングされてもよく、後の工程で
マスクとして機能するだけ残っていれば良い。
【0014】次いで、図1(d)に示すように、第2の
シリコン酸化膜15をマスクとして、シリコン窒化膜1
4をエッチングし、シリコン窒化膜14の表面が基板1
0表面とほぼ同じになるようにする。
シリコン酸化膜15をマスクとして、シリコン窒化膜1
4をエッチングし、シリコン窒化膜14の表面が基板1
0表面とほぼ同じになるようにする。
【0015】次いで、図1(e)に示すように、ウェッ
トエッチング等を用いてマスク材として用いた第2のシ
リコン酸化膜15をエッチングする。以上説明したよう
に本実施形態によれば、素子分離領域のみに自己整合的
にシリコン窒化膜14を埋め込む事ができる。そして、
CMP法を用いていないので、ディッシングが起こら
ず、段差が生じることがない。
トエッチング等を用いてマスク材として用いた第2のシ
リコン酸化膜15をエッチングする。以上説明したよう
に本実施形態によれば、素子分離領域のみに自己整合的
にシリコン窒化膜14を埋め込む事ができる。そして、
CMP法を用いていないので、ディッシングが起こら
ず、段差が生じることがない。
【0016】本発明は上記実施形態に限定されるもので
はない。例えば、第2の絶縁膜として、シリコン窒化膜
を以外の材料を用いることができる。また、上記実施形
態において、第1の絶縁膜とストッパ膜とは同一であっ
たが、異なる材料でも良い。また、ストッパ膜は、絶縁
物である必要はなく、第2の絶縁膜を選択的にエッチン
グする際にマスクとして働く材料であれば、導体又は半
導体を用いることが可能である。その他、本発明は、そ
の要旨を逸脱しない範囲で、種々変形して実施すること
が可能である。
はない。例えば、第2の絶縁膜として、シリコン窒化膜
を以外の材料を用いることができる。また、上記実施形
態において、第1の絶縁膜とストッパ膜とは同一であっ
たが、異なる材料でも良い。また、ストッパ膜は、絶縁
物である必要はなく、第2の絶縁膜を選択的にエッチン
グする際にマスクとして働く材料であれば、導体又は半
導体を用いることが可能である。その他、本発明は、そ
の要旨を逸脱しない範囲で、種々変形して実施すること
が可能である。
【0017】
【発明の効果】以上説明したように本発明によれば、ト
レンチ内の第1の絶縁膜上に凹部を有する第2の絶縁膜
を、該凹部にストッパ膜を埋め込み形成し、該ストッパ
膜をマスクとして第2の絶縁膜をエッチングすることに
よって、段差のないSTI構造を形成することができ
る。また、マスクとなるストッパ膜は、第2の絶縁膜の
凹部に埋め込み形成することによって、リソグラフィ工
程を必要とせずに自己整合的に形成することができる。
レンチ内の第1の絶縁膜上に凹部を有する第2の絶縁膜
を、該凹部にストッパ膜を埋め込み形成し、該ストッパ
膜をマスクとして第2の絶縁膜をエッチングすることに
よって、段差のないSTI構造を形成することができ
る。また、マスクとなるストッパ膜は、第2の絶縁膜の
凹部に埋め込み形成することによって、リソグラフィ工
程を必要とせずに自己整合的に形成することができる。
【図1】本発明の一実施形態に係わる半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図2】従来のSTI構造の製造工程を示す工程断面
図。
図。
10…シリコン基板 11…第1の熱酸化膜 12…第1のシリコン酸化膜(第1の絶縁膜) 13…第2の熱酸化膜 14…シリコン窒化膜(第2の絶縁膜) 15…第2のシリコン酸化膜(ストッパ膜)
Claims (3)
- 【請求項1】半導体基板に形成される素子を分離する素
子分離領域を含む半導体装置の製造方法であって、 前記半導体基板に溝を形成する工程と、 前記半導体基板の溝の途中まで第1の絶縁膜を埋め込み
形成する工程と、 前記半導体基板及び前記溝内の全面に、該溝の上方に凹
部を有する第2の絶縁膜を形成する工程と、 第2の絶縁膜の凹部内にストッパ膜を埋め込み形成する
工程と、 前記ストッパ膜をマスクとして第2の絶縁膜をエッチン
グし、前記半導体基板表面を露出させる工程と、 前記ストッパ膜を除去する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項2】第2の絶縁膜を形成する工程において、 前記溝の底部の第2の絶縁膜の表面の高さが、前記半導
体基板の表面とほぼ等しくなるよう形成することを特徴
とする請求項1に記載の半導体装置の製造方法。 - 【請求項3】第1の絶縁膜及び前記ストッパ膜がシリコ
ン酸化膜であり、第2の絶縁膜がシリコン窒化膜である
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32120397A JPH11163118A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32120397A JPH11163118A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11163118A true JPH11163118A (ja) | 1999-06-18 |
Family
ID=18129954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32120397A Pending JPH11163118A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11163118A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002095819A3 (en) * | 2001-05-24 | 2003-11-20 | Ibm | Structure and method to preserve sti during etching |
JP2006351694A (ja) * | 2005-06-14 | 2006-12-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2009518867A (ja) * | 2005-12-09 | 2009-05-07 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 半導体集積回路基板の絶縁構造およびその製作方法 |
-
1997
- 1997-11-21 JP JP32120397A patent/JPH11163118A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002095819A3 (en) * | 2001-05-24 | 2003-11-20 | Ibm | Structure and method to preserve sti during etching |
JP2004527916A (ja) * | 2001-05-24 | 2004-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチング中にstiを保持する構造および方法 |
CN100343974C (zh) * | 2001-05-24 | 2007-10-17 | 国际商业机器公司 | 蚀刻期间保持浅沟槽隔离的结构和方法 |
JP2009094547A (ja) * | 2001-05-24 | 2009-04-30 | Internatl Business Mach Corp <Ibm> | エッチング中にstiを保持する構造および方法 |
JP2010192919A (ja) * | 2001-05-24 | 2010-09-02 | Internatl Business Mach Corp <Ibm> | 半導体シャロー・トレンチ・アイソレーション(sti)酸化物をエッチングから保護する方法 |
JP2006351694A (ja) * | 2005-06-14 | 2006-12-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2009518867A (ja) * | 2005-12-09 | 2009-05-07 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2015062239A (ja) * | 2005-12-09 | 2015-04-02 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 半導体集積回路基板の絶縁構造およびその製作方法 |
JP2016164998A (ja) * | 2005-12-09 | 2016-09-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 半導体集積回路基板の絶縁構造およびその製作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5731241A (en) | Self-aligned sacrificial oxide for shallow trench isolation | |
KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
JP2006054486A (ja) | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 | |
US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
US7361571B2 (en) | Method for fabricating a trench isolation with spacers | |
KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
US6238997B1 (en) | Method of fabricating shallow trench isolation | |
US6103581A (en) | Method for producing shallow trench isolation structure | |
JPH11163118A (ja) | 半導体装置の製造方法 | |
KR100979230B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR0170897B1 (ko) | 반도체 소자의 소자분리 절연막의 제조방법 | |
KR100195237B1 (ko) | 개선된 트렌치와 로코스 조합형 소자분리방법 | |
KR100758494B1 (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
KR100219539B1 (ko) | 반도체장치의 소자분리방법 | |
JPH1012733A (ja) | 半導体装置およびその製造方法 | |
US6218307B1 (en) | Method of fabricating shallow trench isolation structure | |
KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
KR19980048836A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100587084B1 (ko) | 반도체소자의 제조방법 | |
US20060211215A1 (en) | Semiconductor device and method of manufacturing the same | |
KR0172760B1 (ko) | 반도체 소자의 소자 분리 절연막 제조 방법 | |
US6482075B1 (en) | Process for planarizing an isolation structure in a substrate |