CN1776915A - 半导体装置的结构及其制造方法 - Google Patents

半导体装置的结构及其制造方法 Download PDF

Info

Publication number
CN1776915A
CN1776915A CNA2005101087272A CN200510108727A CN1776915A CN 1776915 A CN1776915 A CN 1776915A CN A2005101087272 A CNA2005101087272 A CN A2005101087272A CN 200510108727 A CN200510108727 A CN 200510108727A CN 1776915 A CN1776915 A CN 1776915A
Authority
CN
China
Prior art keywords
film
semiconductor device
substrate
reflection film
optical reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101087272A
Other languages
English (en)
Other versions
CN100483722C (zh
Inventor
中村稔之
町田哲志
矢部幸子
田口隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1776915A publication Critical patent/CN1776915A/zh
Application granted granted Critical
Publication of CN100483722C publication Critical patent/CN100483722C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的目的在于，在使用了具有薄膜化超前的光反射膜的SOS晶片的半导体装置中，提供0.5μm以下的光反射膜，同时，在光反射膜中使用氧化硅的情况下，提供具有难于通过氢氟酸溶解的光反射膜的半导体装置的制造方法。本发明提供的半导体装置包括：具有透射光的绝缘性衬底，并具有上表面及与该上表面对置的下表面的第1衬底；设置在第1衬底的下表面上，对光进行反射的第1光反射膜；设置在第1光反射膜上，对光进行反射的第2光反射膜；设置在第2光反射膜上，对光进行反射的第3光反射膜。此外，本发明提供的半导体装置的制造方法的特征在于：准备第1衬底，在第1衬底的下表面上形成第1光反射膜，加热设置在第1光反射膜上的第2光反射膜，在加热的第2光反射膜上形成第3光反射膜。

Description

半导体装置的结构及其制造方法
技术领域
本发明涉及在使用像蓝宝石(Saphire)衬底那样透明的绝缘性衬底进行半导体制造工艺的情况下，为了识别透明的绝缘性衬底，而在绝缘性衬底上形成光反射膜的结构及其形成方法。
背景技术
在半导体衬底上制造半导体集成电路的过程中，半导体集成电路制造装置通过使用光传感器来检测半导体衬底的位置。这里，在使用蓝宝石作为半导体衬底的情况下，由于蓝宝石衬底透明，故该衬底自身透射光传感器的检测光，所以不能检测出来。因此，在透明的蓝宝石衬底上形成硅膜(Si)，在该硅膜上形成集成电路的SOS(Silicon On Saphire：硅-蓝宝石)工艺中，迄今为止，为了检测蓝宝石衬底，而在蓝宝石衬底的背面上形成光反射膜。
例如，在专利文献1中，为了从电学方面或者光学方面检测蓝宝石衬底的存在，公布了在蓝宝石衬底的表面上形成多晶硅(Poly-Si)层、以及在多晶硅层上注入了P+离子的导电性掺杂区的结构及其制造方法。掺杂区是通过在多晶硅层内注入磷(P)而形成的导电性的多晶硅。
例如，在专利文献2中，公布了形成光反射膜的方法，该光反射膜上形成了深深刻入图形，使之不会由于形成在蓝宝石衬底背面的光反射膜(光透射防止膜)与蓝宝石衬底的热膨胀率不同而导致衬底的翘曲或裂纹。
[专利文献1]特开平7-283383
[专利文献2]特开平11-220114
在上述专利文献1及专利文献2所述的光反射膜中，例如，专利文献1所述的反射膜的厚度是2.3μm，专利文献2所述的光反射膜的厚度是0.8μm。但是，随着技术的革新，薄膜化迅速进展，光反射膜也要求更加薄膜化。要求光反射膜薄膜化的主要原因之一例如由于蓝宝石衬底的翘曲。例如，在蓝宝石衬底上形成2～3μm厚度的多晶硅作为光反射膜的情况下，用于形成该膜的时间增长，成本上扬，除此之外，在其后进行的回流焊等加热工序时，存在者由于蓝宝石衬底与光反射膜的热膨胀率的差较大，而导致蓝宝石衬底产生翘曲的问题。通过在蓝宝石衬底上产生翘曲，有可能损害加工的稳定性，也有可能在蓝宝石衬底上产生裂口或裂纹。这种现象，在薄膜化迅速发展且蓝宝石衬底自身也不断薄膜化的情况下，有可能进一步加剧。
要求光反射膜薄膜化的另一个主要原因，譬如，如果单纯地使膜厚减薄，则光会从单层光反射膜中透射过去。例如，在使用多晶硅作为光反射膜的情况下，当多晶硅的膜厚低于0.5μm时光就透射过去，失去了作为光反射膜的功能。因此，既不损害光反射膜的功能又能使光反射膜薄膜化是很困难的。
发明内容
本申请的发明就是鉴于上述课题而进行的。当解决上述课题时，本发明的半导体装置具有下述特征：
即，包括：具有透射光的绝缘性衬底且具有上表面及与该上表面对置的下表面的第1衬底；设置在上述第1衬底的上述下表面且对光进行反射的第1膜；设置在上述第1膜上且对光进行反射的第2膜；以及设置在上述第2膜上且对光进行反射的第3膜。
此外，本发明申请的半导体装置的制造方法具有下述特征：
即，包括：准备具有透射光的绝缘性衬底且具有上表面和与该上表面对置的下表面的第1衬底的工序；在上述第1衬底的上述下表面上形成第1膜的工序；在上述第1膜上形成第2膜的工序；加热上述第2膜的工序；以及在上述加热后的第2膜上形成第3膜的工序。
通过将光反射膜进行三层叠层，从而能够形成比0.5μm更薄的光反射膜。据此，能够形成光反射率比目前被薄膜化且单层的光反射膜更高的光反射膜。
能够提高构成三层膜的氧化硅膜(SiO2)的结晶性能。据此，氢氟酸难于进入到氧化硅膜中，氧化硅膜难于被氢氟酸溶解。
附图说明
图1是说明本发明实施例1中的半导体装置的图。
图2是说明使用在本发明实施例1中的半导体装置的半导体衬底的一个例子的图。
图3是说明使用在本发明实施例1中的半导体装置的半导体衬底的一个例子的图。
图4是说明使用在本发明实施例1中的半导体装置的半导体衬底的一个例子的图。
图5是说明本发明实施例2中的半导体装置的制造方法的图。
图6是说明本发明实施例2中的半导体装置的制造方法的图。
图7是说明本发明实施例2中的半导体装置的制造方法的图。
图8是说明本发明实施例2中的半导体装置的制造方法的图。
图9是说明本发明实施例2中的半导体装置的制造方法的图。
图10是说明本发明实施例3中的半导体装置的制造方法的图。
图11是说明本发明实施例3中的半导体装置的制造方法的图。
图12是说明本发明实施例3中的半导体装置的制造方法的图。
图13是说明本发明实施例3中的半导体装置的制造方法的图。
图14是说明本发明实施例3中的半导体装置的制造方法的图。
具体实施方式
以下，参照附图说明本发明的实施方式。再有，在附图中，只不过是在能够理解本发明的程度上概要地表示各结构成分的形状、大小及配置关系，并不是据此特别限定本发明。
[实施例1]
以下，采用图1～图4说明本发明实施例1的半导体装置。
如图1所示，本发明实施例1的半导体装置由半导体衬底(第1衬底)101、第1光反射膜(第1膜)102、第2光反射膜(第2膜)103、第3光反射膜(第3膜)104构成。
如图1所示，在半导体衬底101的底面101a及侧面101b上，形成第1光反射膜102。作为第1光反射膜102的材料，例如可以采用像多晶硅那样的材料。第1光反射膜102推荐采用比后述的第2光反射膜103中使用的材料折射率更高的材料。
在第1光反射膜102的底面及侧面上形成第2光反射膜103。作为第2光反射膜103的材料，例如推荐采用像氧化硅膜那样的比在第1光反射膜102中使用的材料折射率更低的材料。
在第2光反射膜103的底面及侧面上形成第3光反射膜104。作为第3光反射膜104的材料，例如推荐使用像多晶硅那样的比第2光反射膜103折射率更高的材料。
这里，说明第1光反射膜102、第2光反射膜103及第3光反射膜104的膜厚。
当设晶片检测光入射到半导体衬底101之前所透射的空间的折射率为n0、被检测物质的折射率为nx、透射被检测物质后的空间的折射率为ns时，为了增大反射率，需要被检测物质的折射率nx最大。
进而，只要被检测物质的折射率最大，并且，被检测物质是由第1光反射膜102、第2光反射膜103及第3光反射膜104的三层膜构成的，则在第1光反射膜102、第3光反射膜104的折射率、以及第2光反射膜103的折射率中，当第2光反射膜103的折射率较小时，整个三层膜的反射率能够接近于1。
设晶片检测光的波长为λ时，第1光反射膜102、第2光反射膜103及第3光反射膜104的折射率分别设为n1、n2、n3。进而，为了提高反射率，在设晶片检测光相对于半导体衬底101的上表面垂直入射的情况下，膜厚d与晶片检测光λ以及膜的折射率n，根据光的相位与光的相互加强条件的关系，必须满足下式：
[数1]
( 2 N + 1 ) π 2 = 2 πn d λ …式(1)
即，通过满足上述三层膜的折射率n1、n2及n3的折射率的关系与式(1)，从而整个三层膜的折射率能够最接近1。
这里，当设晶片检测光的波长为λ＝640nm时，如果第1光反射膜102及第3光反射膜104的材料是多晶硅，则其折射率为n1＝n3＝3.80，如果第2光反射膜103的材料是氧化硅，则其折射率为n2＝1.45。为了成为最小膜厚而设N＝0，第1光反射膜102及第3光反射膜104的膜厚，能够将n＝n1＝n3＝3.80及λ＝640nm代入，从式(1)计算出d＝42.1nm。第2光反射膜103的膜厚，能够代入n＝n2＝1.45并从式(1)计算出d＝109.8nm。此外，设此时的第1光反射膜102及第3光反射膜104的材料为多晶硅，第2光反射膜103的材料为硅氮化物(SiN)时，由于n2＝2.02，则当采用该值从式(1)求出膜厚时，能够计算出第1光反射膜102及第3光反射膜104的膜厚d＝42.1，第2光反射膜103的膜厚d＝79.2nm。
当设晶片检测光入射到半导体衬底101之前透射的空间的折射率为n0、第1光反射膜102的折射率为n1、第2光反射膜103的折射率为n2、第3光反射膜104的折射率为n3、透射第3光反射膜104后的空间的折射率为ns，当晶片检测光相对于半导体衬底的上表面垂直入射时，整个晶片对晶片检测光的反射率可从下式求出：
[数2]
R = ( n 0 n s n 2 2 - n 1 2 n 3 2 n 0 n s n 2 2 + n 1 2 n 3 2 ) 2 …式(2)
这时，由于绝缘性衬底是透明的，故设绝缘性衬底的折射率与晶片检测光入射到半导体衬底101之前所透射的空间的折射率n0相等。式(2)表示，为了比使用了折射率较大的材料的单层光反射膜进一步增加反射率，必须在第1光反射膜102及第3光反射膜104中使用折射率较大的材料，在第2光反射膜103中使用折射率较小的材料。
由于当晶片检测光的波长λ变化时，各材料的折射率n也发生变化，故从式(2)可知，当晶片检测光的波长λ变化时，晶片全体的反射率R也发生变化。表1表示在第1光反射膜102及第3光反射膜104的材料为多晶硅、第2光反射膜103的材料为氧化硅的情况下，当使晶片检测光的波长λ发生变化时的整个晶片的反射率R。
[表1]
波长λ与反射率R的相关图
Figure A20051010872700111
这里，假设反射率为0.8以上的情况下能够检测出晶片，则晶片检测光的波长λ的范围大致为640nm±100nm。此时，第1光反射膜102及第3光反射膜104的膜厚能够从式(1)计算出d＝42.1±6.0nm(以下，设为约42nm)。该范围是第1光反射膜102及第3光反射膜104的容许膜厚的范围。第2光反射膜103能够从式(1)计算出d＝109.8±17.2nm(以下，设为约110nm)。该范围是第2光反射膜103的容许膜厚的范围。
表2表示在第1光反射膜102及第3光反射膜104的材料为多晶硅、第2光反射膜103的材料为硅氮化物的情况下，晶片检测光的波长λ发生变化时整个晶片的反射率R。
[表2]
波长λ与反射率R的相关图
这里，假定反射率R为0.7以上的情况下能够检测晶片，则晶片检测光的波长λ的范围大致为640nm±100nm。此时，第1光反射膜102及第3光反射膜104的膜厚从式(1)能够计算出d＝42.1±6.6nm(大约42nm)。该范围是第1光反射膜102及第3光反射膜104的容许膜厚范围。第2光反射膜103能够从式(1)中计算出d＝79.2±12.4nm(以下，设为约80nm)。该范围是第2光反射膜103的容许膜厚的范围。
以上，是对本申请所述发明的实施例1的膜厚所进行的说明。
接着，说明半导体衬底101的结构。半导体衬底101使用在蓝宝石衬底上形成了适当的膜的衬底。在该实施例中，半导体衬底101准备以下3种。本申请的发明中使用的半导体衬底101，是由图2所示蓝宝石衬底(绝缘性衬底)105、以及在蓝宝石衬底105上形成的元件形成膜(第4膜)106构成的半导体衬底。图2所示的半导体衬底101由600μm厚度构成的蓝宝石衬底105、以及在蓝宝石衬底105上形成的100nm厚度构成的元件形成膜106构成。作为元件形成膜106的材料，可以采用例如以硅为代表的能够形成晶体管等的材料。
由图3所示的蓝宝石衬底105、在蓝宝石衬底105上形成的元件形成膜106、在元件形成膜106上形成的氧化硅膜(第5膜)107构成半导体衬底。图3所示的半导体衬底101由600μm厚度构成的蓝宝石衬底105、在蓝宝石衬底105上形成的100nm的厚度构成的元件形成膜106、在元件形成膜106上形成的厚度10nm构成的氧化硅膜107构成。元件形成膜106的材料与图2的情况相同。图3所示的半导体衬底101，通过在元件形成膜106上形成氧化硅膜107，从而具有能够保护元件形成膜免受直到形成元件的工序之前所进行的工序等的影响的效果，由于能够保护元件形成膜106的薄膜质量，故能够降低在晶片内的元件特性的离散。
从由图4所示的蓝宝石衬底105、在蓝宝石衬底105上形成的元件形成膜106、在元件形成膜106上形成的氧化硅膜107、覆盖这些各种膜的侧面及蓝宝石衬底的底面的保护膜(第6膜)108构成的半导体衬底等中进行选择。图4所示的半导体衬底101由600μm厚度构成的蓝宝石衬底105、在蓝宝石衬底105上形成的100nm厚度构成的元件形成膜106、在元件形成膜106上形成的10nm厚度构成的氧化硅膜107、覆盖这些各种膜的侧面及蓝宝石衬底105底面的700nm厚度构成的保护膜108构成。元件形成膜106的材料与图2的情况相同。推荐氮化硅膜与多晶硅的组合作为保护膜108的材料。图4所示的半导体衬底101具有与图3所示的半导体衬底101同样的效果，进而，具有能够防止来自元件形成膜106侧面的氢氟酸的侵蚀的效果，并能够防止元件形成膜106及氧化硅膜107的剥离等。此外，在进行元件形成工序的掺杂等情况下，具有能够防止扩散的效果。
上述图2～图4中描述的半导体衬底，可根据用途适当地进行选择。
本发明的实施例1中的半导体装置，通过具有对光反射膜进行三层层叠的结构，从而能够设置比目前的单层光反射膜更薄型的光反射膜。按照本申请的发明，在设置了光反射膜后，在半导体衬底上使用现有的半导体集成电路制造装置形成所希望的电路并单片化(個片化)，从而能够制造半导体芯片。在这里，也可以不在整个晶片上形成三层的光反射膜。即，当晶片检测光经常仅仅照射在晶片的一部分时，也能够仅仅在晶片的一部分上形成。例如，当仅仅在晶片的端部形成时，在晶片上形成电路后，分别单片化并形成半导体芯片，此时，由于在单片化后的半导体芯片上没有形成光反射膜，故能够制造更薄型的半导体芯片。
[实施例2]
以下，采用图5～图9说明本发明实施例2的半导体装置的制造方法。
采用图4的半导体衬底代表图1～图4的半导体衬底，说明使用图5所示的半导体衬底201的制造方法。
如图5所示，半导体衬底201由透射光且具有绝缘性的蓝宝石衬底205、在蓝宝石衬底205上形成的由硅膜构成的元件形成膜206、在元件形成膜206上形成的氧化硅膜207、以及保护膜208构成，其中，保护膜208涉及蓝宝石衬底205和元件形成膜206及氧化硅膜207的侧面、以及蓝宝石衬底205的下表面而形成。
在这里，简单叙述半导体衬底201的制造方法。准备蓝宝石衬底205，在蓝宝石衬底205上通过CVD(Chemical Vapor Deposition：化学汽相淀积)法形成硅膜。然后，通过对硅膜进行离子注入(ィンプラする)，使位于蓝宝石衬底205与硅膜的界面附近的硅膜非晶化。然后，通过在氧气氛下加热，界面附近的硅膜结晶化形成元件形成层206，同时，通过氧化剩余的硅膜形成氧化硅膜207。此后，通过CVD法用多晶硅膜覆盖周围，之后，用氮化硅膜覆盖周边。其后，通过使氧化硅膜207露出，从而形成保护膜208。通过上述工序来说明图4所示的半导体衬底201的制造工序(没有图示)。
半导体衬底201除了具有上述结构的衬底以外，也能够使用由蓝宝石衬底205与元件形成层206构成的衬底或者由蓝宝石衬底205、元件形成层206与氧化硅膜207构成的衬底。此外，除蓝宝石衬底外也能够使用采用了石英玻璃的衬底。
如图6所示，形成第1光反射膜202使之覆盖半导体衬底201。第1光反射膜202是由CVD法形成的多晶硅构成的膜，膜厚调节为42nm。
如图7所示，形成第2光反射膜203，使之覆盖第1光反射膜202。第2光反射膜203是由CVD法形成的由氧化硅膜构成的膜，膜厚调节为110nm。然后，将第2光反射膜203在氮(N2)气氛下，950℃下加热20分钟。采用CVD法形成的第2光反射膜203成为含水分较多的结晶性较差的氧化硅膜。因此，在使用了氢氟酸的湿法腐蚀等工序中，由CVD法形成的氧化硅膜容易让氢氟酸浸透并被溶解。但是，由于通过该加热工序，能够使水分从氧化硅膜中放出，由此提高氧化硅膜的结晶性，使氢氟酸难于浸透氧化硅膜，能够防止溶解。
如图8所示，形成第3光反射膜204使之覆盖第2光反射膜203。第3光反射膜204是由CVD法形成的多晶硅构成的膜，膜厚调节为42nm。这里，所谓的光反射膜的膜厚调节是指设定晶片检测时规定的膜厚。例如，当通过形成第1光反射膜202、第2光反射膜203及第3光反射膜204后进行的工序使膜厚减薄时，也可以预先形成较厚的膜厚，当进行晶片检测时使之成为上述膜厚。
如图9所示，使半导体衬底201的元件形成层206露出。在使元件形成层206露出的工序中，通过干法刻蚀除去第1、第2及第3光反射膜，从而使形成半导体衬底201的元件形成层206一侧的面露出来进行。
通过上述工序完成实施例2中的半导体装置。按照本申请的发明，在形成光反射膜后，使用现有的半导体集成电路制造装置在半导体衬底上形成所希望的电路并单片化，从而能够制造半导体芯片。这里，也可以不在整个晶片上形成三层的光反射膜。即，当晶片检测光经常仅仅照射晶片的一部分时，也可以除去其他的部分，而残留形成在晶片的一部分上的光反射膜。
按照本申请所述发明的实施例2的制造方法，形成第2光反射膜并具有通过加热提高第2光反射膜的结晶性的效果。进而，可以解决如下问题，即：采用CVD等在绝缘性衬底的背面上依次层叠第1光反射膜、第2光反射膜及第3光反射膜的材料分别为多晶硅、氧化硅、多晶硅的由三层构成的光反射膜时所引起的、通过在形成三层的光反射膜后所进行的使用氢氟酸(HF)的工艺使作为第2光反射膜材料的氧化硅膜也与氢氟酸发生反应来溶解氧化硅膜从而导致第3光反射膜剥落。据此，不仅不会降低光反射膜的光透射性，而且能够解决剥落的膜对制造LSI的装置内造成污染的问题。
[实施例3]
以下，采用图10～14说明本发明的实施例3的半导体装置的制造方法。这里，对制造方法中与实施例1相同的部分，省略其详细的说明。
如图10所示，准备由蓝宝石衬底305、元件形成膜306、氧化硅膜307、保护膜308构成的半导体衬底301。由于半导体衬底301的结构及制造方法与实施例1相同，故这里省略其详细的说明。
如图11所示，形成第1光反射膜302使之覆盖半导体衬底301。第1光反射膜302是通过CVD法形成的由多晶硅构成的膜。这里，第1光反射膜302的一部分通过后述的工序成为氧化硅膜。此时，可知：能够形成厚度为第1光反射膜302的膜厚的2倍左右的氧化硅膜。因此，由于形成其厚度增加了变成氧化硅膜的部分的膜厚，故第1光反射膜302的膜厚能够调节到100nm。
如图12所示，形成第2光反射膜303使之覆盖第1光反射膜302。第2光反射膜303通过在950℃的氧气氛下加热第1光反射膜302，并调节加热时间使膜厚变成110nm而形成。第2光反射膜303是通过加热形成的氧化硅膜，该氧化硅膜的结晶性比通过CVD法形成的氧化硅膜好。因此，在使用氢氟酸的湿法腐蚀等工序中，难以被氢氟酸浸透，能够防止被溶解。
如图13所示，形成第3光反射膜304使之覆盖第2光反射膜303。这里，由于形成第3光反射膜的方法与实施例1相同，故省略其详细的说明。
如图14所示，使半导体衬底301的元件形成膜306露出。这里，由于使元件形成膜306露出的工序与实施例1相同，故省略其详细的说明。
通过上述工序完成实施例3中的半导体装置。按照本申请的发明，在形成光反射膜后，使用现有的半导体集成电路制造装置，在半导体衬底上形成所希望的电路并单片化，从而能够制造半导体芯片。这里，也可以不在整个晶片上形成三层的光反射膜。即，当晶片检测光经常仅仅照射晶片的一部分时，也能够除去其他的部分而仅仅残留形成在晶片的一部分上的光反射膜。
按照上述工序，具有与实施例2同样的效果，同时，由于在氧气氛下通过加热形成第2光反射膜，故与实施例2相比能够减少1个工序，故能够更廉价地进行生产。

Claims (42)

1.一种半导体装置，其特征在于，包括：
具有透射光的绝缘性衬底，并具有上表面及与该上表面对置的下表面的第1衬底；
设置在所述第1衬底的所述下表面，并由对光进行反射的材料构成的第1膜；
设置在所述第1膜上，并由与该第1膜不同的对光进行反射的材料构成的第2膜；以及
设置在所述第2膜上，并由对光进行反射的材料构成的第3膜。
2.如权利要求1所述的半导体装置，其特征在于：
所述第2膜比所述第1膜及所述第3膜的折射率低。
3.如权利要求1所述的半导体装置，其特征在于：
所述第1膜、所述第2膜及所述第3膜的膜厚的总和小于等于0.5μm。
4.如权利要求1所述的半导体装置，其特征在于：
所述第1膜是包含多晶硅的膜，所述第2膜是包含硅氧化物的膜，所述第3膜是包含多晶硅的膜。
5.如权利要求1所述的半导体装置，其特征在于：
所述第1膜是包含多晶硅的膜，所述第2膜是包含硅氮化物的膜，所述第3膜是包含多晶硅的膜。
6.如权利要求1所述的半导体装置，其特征在于：
所述绝缘性衬底是包含蓝宝石的衬底。
7.如权利要求1所述的半导体装置，其特征在于：
所述第1衬底具有在所述绝缘性衬底上设置的第4膜。
8.如权利要求7所述的半导体装置，其特征在于：
所述第1衬底具有在所述第4膜上设置的第5膜。
9.如权利要求1所述的半导体装置，其特征在于：
所述第1衬底具有侧面，并具有覆盖该侧面的第6膜。
10.如权利要求1所述的半导体装置，其特征在于：
所述第1膜、所述第2膜及所述第3膜被用来反射用于晶片检测的晶片检测光。
11.如权利要求4所述的半导体装置，其特征在于：
所述第1膜的膜厚约为42nm，所述第2膜的膜厚约为110nm，所述第3膜的膜厚约为42nm。
12.如权利要求5所述的半导体装置，其特征在于：
所述第1膜的膜厚约为42nm，所述第2膜的膜厚约为80nm，所述第3膜的膜厚约为42nm。
13.如权利要求7所述的半导体装置，其特征在于：
所述第4膜是包含硅的膜。
14.如权利要求8所述的半导体装置，其特征在于：
所述第4膜是包含硅的膜，所述第5膜是包含硅氧化物的膜。
15.如权利要求9所述的半导体装置，其特征在于：
所述第6膜是包含多晶硅与硅氮化物的膜。
16.一种半导体装置的制造方法，其特征在于，包括：
准备第1衬底的工序，该第1衬底具有透射光的绝缘性衬底，并具有上表面和与该上表面对置的下表面；
在所述第1衬底的所述下表面上形成第1膜的工序；
在所述第1膜上形成第2膜的工序；
加热所述第2膜的工序；以及
在所述加热后的第2膜上形成第3膜的工序。
17.如权利要求16所述的半导体装置制造方法，其特征在于：
所述第2膜比所述第1膜及所述第3膜的折射率低。
18.如权利要求16所述的半导体装置的制造方法，其特征在于：
形成各膜使所述第1膜、所述第2膜及所述第3膜的膜厚的总和小于等于0.5μm。
19.如权利要求16所述的半导体装置的制造方法，其特征在于：
所述第1膜是包含多晶硅的膜，所述第2膜是包含硅氧化物的膜，所述第3膜是包含多晶硅的膜。
20.如权利要求16所述的半导体装置的制造方法，其特征在于：
所述绝缘性衬底是包含蓝宝石的衬底。
21.如权利要求16所述的半导体装置的制造方法，其特征在于：
包含使所述衬底的所述上表面露出的工序。
22.如权利要求16所述的半导体装置的制造方法，其特征在于：
所述第1衬底在所述绝缘性衬底上形成第4膜。
23.如权利要求22所述的半导体装置的制造方法，其特征在于：
所述第1衬底在所述第4膜上形成第5膜。
24.如权利要求16所述的半导体装置的制造方法，其特征在于：
所述第1衬底具有侧面，并形成覆盖该侧面的第6膜。
25.如权利要求19所述的半导体装置制造方法，其特征在于：
所述第1膜的膜厚形成为约42nm，所述第2膜的膜厚形成为约110nm，所述第3膜的膜厚形成为约42nm。
26.如权利要求22所述的半导体装置的制造方法，其特征在于：
所述第4膜是包含硅的膜。
27.如权利要求23所述的半导体装置的制造方法，其特征在于：
所述第4膜是包含硅的膜，所述第5膜是包含硅氧化物的膜。
28.如权利要求24所述的半导体装置的制造方法，其特征在于：
所述第6膜是包含多晶硅与硅氮化物的膜。
29.一种半导体装置的制造方法，其特征在于，包括：
准备第1衬底的工序，该第1衬底具有透射光的绝缘性衬底，并具有上表面和与该上表面对置的下表面；
在所述第1衬底的所述下表面上形成第1膜的工序；
通过加热所述第1膜，从而在所述第1膜上形成第2膜的工序；以及
在所述第2膜上形成第3膜的工序。
30.如权利要求29所述的半导体装置的制造方法，其特征在于：
所述第2膜比所述第1膜及所述第3膜的折射率低。
31.如权利要求29所述的半导体装置的制造方法，其特征在于：
形成各膜使所述第1膜、所述第2膜及所述第3膜的膜厚的总和小于等于0.5μm。
32.如权利要求29所述的半导体装置的制造方法，其特征在于：
所述第1膜是包含多晶硅的膜，所述第2膜是包含硅氧化物的膜，所述第3膜是包含多晶硅的膜。
33.如权利要求29所述的半导体装置的制造方法，其特征在于：
所述绝缘性衬底是包含蓝宝石的衬底。
34.如权利要求29所述的半导体装置的制造方法，其特征在于：
包含使所述衬底的所述上表面露出的工序。
35.如权利要求29所述的半导体装置的制造方法，其特征在于：
所述第1衬底在所述绝缘性衬底上形成第4膜。
36.如权利要求35所述的半导体装置的制造方法，其特征在于：
所述第1衬底在所述第4膜上形成第5膜。
37.如权利要求29所述的半导体装置的制造方法，其特征在于：
所述第1衬底具有侧面，并形成覆盖该侧面的第6膜。
38.如权利要求32所述的半导体装置的制造方法，其特征在于：
所述第1膜的膜厚形成为约42nm，所述第2膜的膜厚形成为约110nm，所述第3膜的膜厚形成为约42nm。
39.如权利要求35所述的半导体装置的制造方法，其特征在于：
所述第4膜是包含硅的膜。
40.如权利要求36所述的半导体装置的造方法，其特征在于：
所述第4膜是包含硅的膜，所述第5膜是包含硅氧化物的膜。
41.如权利要求37所述的半导体装置的制造方法，其特征在于：
所述第6膜是包含多晶硅与硅氮化物的膜。
42.一种半导体装置，其特征在于，包括：
第1衬底，具有包含蓝宝石的绝缘性衬底、设置在该绝缘性衬底上的由硅构成的第4膜、设置在该第4膜上的由硅氧化物构成的第5膜，并具有上表面及与该上表面对置的下表面；
第1膜，设置在所述第1衬底的所述下表面，是包含多晶硅且对光进行反射的膜，并且膜厚约为42nm；
第2膜，设置在所述第1膜上，是包含氧化硅膜且对光进行反射的膜，并且膜厚约为110nm；以及
第3膜，设置在所述第2膜上，是包含多晶硅且对光进行反射的膜，并且膜厚约为42nm。
CNB2005101087272A 2004-11-18 2005-09-30 半导体装置的结构及其制造方法 Active CN100483722C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP334914/04 2004-11-18
JP2004334914A JP4897210B2 (ja) 2004-11-18 2004-11-18 半導体装置の構造及びその製造方法

Publications (2)

Publication Number Publication Date
CN1776915A true CN1776915A (zh) 2006-05-24
CN100483722C CN100483722C (zh) 2009-04-29

Family

ID=36385370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101087272A Active CN100483722C (zh) 2004-11-18 2005-09-30 半导体装置的结构及其制造方法

Country Status (4)

Country Link
US (2) US7745880B2 (zh)
JP (1) JP4897210B2 (zh)
KR (1) KR101168856B1 (zh)
CN (1) CN100483722C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543675A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN102790163A (zh) * 2012-01-16 2012-11-21 中山大学 一种基于紫光led芯片的白光led及其照明装置
CN113166943A (zh) * 2018-12-17 2021-07-23 应用材料公司 用于透明基板的背侧涂层

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203663B2 (ja) 2007-09-27 2013-06-05 ラピスセミコンダクタ株式会社 基板構造体、及び基板構造体の製造方法
KR101289442B1 (ko) * 2012-03-02 2013-07-24 일진엘이디(주) 분포 브래그 반사기를 포함하는 질화물 반도체 발광소자 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093957A (en) * 1976-07-15 1978-06-06 The United States Of America As Represented By The Secretary Of The Army SOS extrinsic infrared detector and read-out device
US4297719A (en) * 1979-08-10 1981-10-27 Rca Corporation Electrically programmable control gate injected floating gate solid state memory transistor and method of making same
JPS57153445A (en) * 1981-03-17 1982-09-22 Nec Corp Sos semiconductor substrate
JPS57204115A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
US5877094A (en) 1994-04-07 1999-03-02 International Business Machines Corporation Method for fabricating a silicon-on-sapphire wafer
US5604581A (en) * 1994-10-07 1997-02-18 On-Line Technologies, Inc. Film thickness and free carrier concentration analysis method and apparatus
US5784167A (en) * 1996-12-03 1998-07-21 United Microelectronics Corp. Method of measuring thickness of a multi-layers film
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
JPH10261803A (ja) * 1997-03-18 1998-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11220114A (ja) 1998-01-29 1999-08-10 Asahi Kasei Micro Syst Co Ltd 半導体装置の製造方法
JP2000036585A (ja) * 1998-07-21 2000-02-02 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP4986333B2 (ja) * 2000-03-27 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3864670B2 (ja) * 2000-05-23 2007-01-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6248603B1 (en) * 2000-07-13 2001-06-19 Advanced Micro Devices Method of measuring dielectric layer thickness using SIMS
JP4574547B2 (ja) * 2002-10-22 2010-11-04 ユニヴァーシティー カレッジ カーディフ コンサルタンツ リミテッド 半導体光学装置
KR100506730B1 (ko) * 2002-12-10 2005-08-08 삼성전기주식회사 발광 다이오드의 제조방법
JP2004361923A (ja) * 2003-05-15 2004-12-24 Sony Corp スクリーン及びその製造方法
WO2005082091A2 (en) * 2004-02-26 2005-09-09 Sioptical, Inc. Active manipulation of light in a silicon-on-insulator (soi) structure
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543675A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
CN102790163A (zh) * 2012-01-16 2012-11-21 中山大学 一种基于紫光led芯片的白光led及其照明装置
CN113166943A (zh) * 2018-12-17 2021-07-23 应用材料公司 用于透明基板的背侧涂层

Also Published As

Publication number Publication date
US20100240195A1 (en) 2010-09-23
JP4897210B2 (ja) 2012-03-14
JP2006147788A (ja) 2006-06-08
CN100483722C (zh) 2009-04-29
US7745880B2 (en) 2010-06-29
KR20060055320A (ko) 2006-05-23
US20060102975A1 (en) 2006-05-18
KR101168856B1 (ko) 2012-07-25
US8076220B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
CN1191622C (zh) 半导体装置的制造方法
US9034670B2 (en) Solar cell and method for manufacturing such a solar cell
CN1315179C (zh) 半导体器件的制造方法
US7659475B2 (en) Method for backside surface passivation of solar cells and solar cells with such passivation
RU2686583C2 (ru) Органический светоизлучающий диод со слоем модификации поверхности
CN1776915A (zh) 半导体装置的结构及其制造方法
JP3083725B2 (ja) シリコン・オン・サファイア・ウエーハの製造方法
CN114038928B (zh) 太阳能电池及其制备方法、光伏组件
RU2007139437A (ru) Солнечный элемент, способ его изготовления и способ изготовления полупроводникового устройства
TW201010072A (en) Solid-state imaging device and method for manufacturing the same
TW201007936A (en) Semiconductor device and method of fabricating the same
CN114649427B (zh) 太阳能电池及光伏组件
TW201212246A (en) Surface processing method of silicon substrate for solar cell, and manufacturing method of solar cell
TW201241964A (en) Semiconductor device and manufacturing method of semiconductor device
US9368750B1 (en) Method for fabricating intermediate member of electronic element and method for fabricating electronic element
Liao et al. Producing Microscale Ge Textures via Titanium Nitride‐and Nickel‐Assisted Chemical Etching with CMOS‐Compatibility
TWI260697B (en) Semiconductor device and method for preventing damage to anti-reflective structure during removing an overlying photoresist layer
CN1599079A (zh) 薄膜晶体管衬底和制造方法
JP2010165733A (ja) 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置
CN1440049A (zh) 半导体装置的制造方法
US11921318B2 (en) Semiconductor structure and method of forming the same
EP1282164A2 (en) Method to improve the adhesion of dielectric layers to copper
TWI382554B (zh) 光感測元件及其製作方法
TW569342B (en) Method for forming a pattern in a semiconductor substrate
JP6486137B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131127

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131127

Address after: Tokyo, Japan, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo port area, Japan

Patentee before: Oki Electric Industry Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Yokohama City, Kanagawa Prefecture, Japan

Patentee after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Lapis Semiconductor Co., Ltd.