JP4864358B2

JP4864358B2 - カーボンナノ細線トランジスタの製造方法

Info

Publication number: JP4864358B2
Application number: JP2005187919A
Authority: JP
Inventors: 広樹塩谷; 大介岩井; 祐二粟野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-06-28
Filing date: 2005-06-28
Publication date: 2012-02-01
Anticipated expiration: 2025-06-28
Also published as: JP2007012665A

Description

本発明は、カーボンナノチューブ或いはカーボンナノファイバーなどのカーボンナノ細線を用いたトランジスタの製造方法に関する。

従来、カーボンナノ細線を用いたトランジスタ、例えば、ＣＮＴ（ｃａｒｂｏｎｎａｎｏｔｕｂｅ）ＦＥＴ（ｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）（例えば、非特許文献１を参照。）を製造するには次のような方法が採られている。

第１の従来例
先ず、トランジスタのソース電極及びドレイン電極を形成し、その後、有機溶媒に分散させたＣＮＴを電極の上にばら撒き、ソース電極及びドレイン電極に偶々引っ掛かったＣＮＴをチャネルとして利用する偶然に頼った方法。

第２の従来例
原子力間顕微鏡（ａｔｏｍｉｃｆｏｒｃｅｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）を用いて、ＣＮＴをソース及びドレインの電極間に直接運ぶ方法。

第３の従来例
ソース及びドレインの各電極にＣＮＴ触媒を付け、電極から直接ＣＮＴを成長させる方法。

前記例示したＣＮＴＦＥＴの製造方法には種々と問題があり、例えば、第１の従来例に於いては、その主要な工程を制御することができず、偶然に頼っているので、完全なＦＥＴの製造歩留りが低いこと、第２の従来例は、ＦＥＴの作製に長時間を要すること、第３の従来例は、実現が困難であり、そして、成長させたＣＮＴが必ずしも半導体的性質をもつとは限らないこと等が挙げられる。

前記したように、従来の技術に依るＣＮＴをチャネル材料として用いるトランジスタの製造方法は、集積度や製造歩留まりの面からすると効率がよいとはいえない。

ところで、近年、めっき法を用いてＣＮＴを電極に固定すると、電極には半導体的性質を示すＣＮＴのみが引き付けられることが分かった（例えば、非特許文献２を参照。）。

この技術をカーボンナノ細線トランジスタの製造に応用することは有益であるが、その応用には、別な面での考慮が必要となる。即ち、カーボンナノ細線トランジスタを含む実際の高周波回路を考えた場合、大きな電流を流す必要があることから、従来の技術に見られるように、１本のカーボンナノ細線からなるチャネルでソース及びドレイン間を結んだトランジスタでは実用にならない。

従って、実用性があるカーボンナノ細線トランジスタでは、ソース及びドレインの各電極間に複数のカーボンナノ細線を引き揃えて配設して大電流を取り出すことができるチャネルをもつものでなければならず、そこには何らかの工夫が必要となる。
Ｖ．Ｄｅｒｙｃｋｅｅｔａｌ．，"ナノチューブＦＥＴＣＭＯＳ素子"ＮａｎｏＬｅｔｔ．１（２００１）４６３戸室亮（山形大学）、佐野正人（山形大学）「半導体ナノチューブの優先的電着」第２８回フラーレン・ナノチューブ総合シンポジウム講演要旨集

本発明では、半導体的物性を示すカーボンナノ細線をトランジスタに於ける電極間にチャネルとして固定する際、カーボンナノ細線の配向性を向上し、且つ、電極間に複数本のカーボンナノ細線を引き揃えて設置することを可能にし、大電流を取り出すことができるように、また、トランジスタの製造歩留まりを向上できるようにする。

本発明に依るカーボンナノ細線トランジスタの製造方法に於いては、基板にソース電極或いはドレイン電極の何れか一方の電極を形成する工程と、該一方の電極からはみ出る長さをもつカーボンナノ細線の一方側をめっきに依って該一方の電極に固着する工程と、該一方の電極からはみ出たカーボンナノ細線のチャネル長を隔てた他方側上を覆って他方の電極を形成する工程とが含まれてなることが基本になっている。

前記手段を採ることに依り、
（１）カーボンナノ細線をソース・ドレイン間に良好な配向性をもって設置する作業が従来の技術に比較して容易になる。
（２）
ソース・ドレイン間に設置するカーボンナノ細線の本数のばらつきが減り、従来の技術に比較してカーボンナノ細線トランジスタの集積度が向上し、また、製造歩留まりも向上する。
（３）
ソース・ドレイン間のカーボンナノ細線の本数を複数本にすることができるから、オン電流が増大してトランジスタの駆動力、従って、性能が向上する。
（４）
ソース・ドレイン間に半導体的性質をもつカーボンナノ細線が選択的に配置される為、例えば従来の分散によるカーボンナノ細線トランジスタの作製方法に比較し、金属的性質をもつカーボンナノ細線がソース・ドレイン間に架橋する確率は激減する。

図１乃至図６はバックゲート構造のＣＮＴＦＥＴを製造する工程を説明する為の工程要所に於ける説明図であり、図１及び図２はＣＮＴＦＥＴを表す要部切断側面図、図３は本発明で用いた電解めっき装置を表す要部斜面説明図、図４及び図５はＣＮＴＦＥＴを表す要部平面図、図６はＣＮＴＦＥＴを表す要部切断平面図である。以下、これ等の図を参照しつつ説明する。

図１参照
（１）例えば、熱ＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、Ｓｉ或いは多結晶Ｓｉからなる基板１上に厚さ１０ｎｍ〜４００ｎｍの間で選択したＳｉＯ₂からなる絶縁膜２を形成する。尚、バックゲート構造のＣＮＴＦＥＴの場合は、基板１がゲート電極の作用をするから導電性であることが必要である。

図２参照
（２）真空蒸着法法を適用することに依り、絶縁膜２上に厚さ３０ｎｍのＴｉ膜を形成し、次いで、リソグラフィ技術を適用することに依り、Ｔｉ膜のパターニングを行なってソース電極３及びドレイン電極４を形成する。尚、この場合の成膜法としては真空蒸着法はスパッタリング法に代替して良く、また、Ｔｉ膜はＰｄ膜に代替して良い。

図３参照
（３）電解めっき槽１１中に例えばジメチルホルムアミド（ＤＭＦ）からなる有機溶媒１２を満たし、有機溶媒１２にＣＮＴを分散する。その有機溶媒１２中に基板１を＋極として浸漬すると共に−極１３を浸漬する。＋極である基板１と−極１３との間に直流電源（電池）１４を接続し、ソース電極３とドレイン電極４との間をＣＮＴが架橋するように電解めっきを行なう。電解めっきに用いる金属材料には、金、銀、銅、タンタル、タンタルナイトライド、パラジウムなどから選択して良い。

図４参照
（４）前記したように、電解めっきに依ってＣＮＴ５をソース電極３及びドレイン電極４間に配向性良く架橋することで、ＣＮＴ５をチャネルとするＦＥＴが完成する。

ところで、前記説明したようにソース電極３及びドレイン電極４間にチャネルとなるべきＣＮＴ５を架橋するに際しては、ＣＮＴ５の配向性が良好であるように架橋することが好ましいことは勿論であり、特に複数本のＣＮＴ５を架橋する場合には、全てのＣＮＴ５を引き揃えたような状態にして電解めっきを行なって固着することが望ましい。

そのようにするには、前記電解めっきを実施するに際し、図５に見られるように、ソース電極３及びドレイン電極４間に電場或いは磁場などの外場１５を印加することが有効である。

また、図５に見られるような外場１５を印加することの他には、図６に示してあるように、ソース電極３及びドレイン電極４の間に在る絶縁膜２に微細な溝２Ａを形成してＣＮＴ５の配向性を制御することも有効である。

図１乃至図６について説明したＣＮＴＦＥＴはバックゲート構造を成しているが、トップゲート構造のＣＮＴＦＥＴを製造することも容易である。

図７はトップゲート構造のＣＮＴＦＥＴを表す要部切断側面図であり、図１乃至図６に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。

このトップゲート構造のＣＮＴＦＥＴを製造する工程は、基板１から始まってチャネルとなるＣＮＴ５を形成するまでを説明した図１乃至図４に見られる工程と同じである。

（１）その後の工程を図７を参照して説明すると、ＣＶＤ法を適用し、チャネルであるＣＮＴ５を覆うＳｉＯ₂からなるゲート絶縁膜６を形成する。

（２）真空蒸着法を適用することに依り、厚さ３０ｎｍのＴｉ膜（基板側）及び厚さ３００ｎｍのＡｕ膜（表面側）からなるゲート電極材料膜を形成してから、リソグラフィ技術を適用することに依り、該ゲート電極材料膜のパターニングを行なってゲート電極７を形成する。これで、トップゲート構造のＣＮＴＦＥＴが完成される。

前記説明した何れの実施の形態に於いても、基板１上にソース電極３及びドレイン電極４を形成してからＣＮＴ５の電解めっきを行なっているが、これに限定されることなく、電極の形成工程は必要に応じて改変することができる。

図８は製造工程要所に於けるＣＮＴＦＥＴを表す要部平面図であり、図１乃至図７に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。

（１）ＣＮＴを電解めっきすべき電極の一方、例えば、ソース電極３を形成する。
（２）ソース電極３にＣＮＴ５の一端側を電解めっきで固着する。この場合、ＣＮＴ５の長さは電解めっきされるべき部分の長さとチャネル長とを余裕をもってクリアできるようにしなければならない。
（３）ソース電極３から所定のチャネル長を確保した位置にＣＮＴ５を覆ってドレイン電極４を形成する。尚、この際、ドレイン電極４側に於いて、はみ出たＣＮＴ５の不要な部分は除去することは任意である。
（４）電極３からチャネルと反対方向にはみ出たＣＮＴをパターニングして除去する。（５）ＣＮＴ５の下側或いは上側の何れかにゲート構造を形成することでバックゲート構造、或いは、トップゲート構造の何れかになる。

図９乃至図１１は縦型ＣＮＴＦＥＴを製造する工程を説明する為の工程要所に於けるＣＮＴＦＥＴを表す要部切断側面図である。以下、これ等の図を参照しつつ説明する。

図９参照
（１）基板２０上にドレインである第１の金属層２１、第１の絶縁層２２、ゲートである第２の金属層２３、第２の絶縁層２４、ソースである第３の金属層２５を積層形成する。尚、ドレインとソースとは入れ替えても良い。

この場合、第１の金属層２１及び第３の金属層２５の材料には例えばＡｕを、また、第２の金属層の材料には例えばＴｉを用い、更にまた、絶縁層２２及び２４の材料には例えばＳｉＯ₂を用いて良い。成膜法は、金属層には真空蒸着法を、絶縁層には熱ＣＶＤ法をそれぞれ適用して良い。

図１０参照
（２）
リソグラフィ技術を適用することに依り、第３の金属膜２５の表面から基板２０の表面に達する開口２６を形成するぁ

（３）
開口２６内に表出されたＴｉからなる第２の金属層２３の端面２３ＡにＴｉ酸化膜（図示せず）を形成する。

図１１参照
（４）
めっき法を適用することに依り、第１の金属層２１、第２の金属層２３、第３の金属層２５にＣＮＴ２７を固着する。この場合、第１の金属層２１と第３の金属層２５はめっきを行う場合の電極として利用する。

（５）開口２６内の隙間を絶縁材料２８で埋めて縦型ＣＮＴＦＥＴが完成する。

バックゲート構造のＣＮＴＦＥＴを製造する工程を説明する為の工程要所に於けるＣＮＴＦＥＴを表す要部切断側面図である。バックゲート構造のＣＮＴＦＥＴを製造する工程を説明する為の工程要所に於けるＣＮＴＦＥＴを表す要部切断側面図である。本発明で用いた電解めっき装置を表す要部斜面説明図である。ＣＮＴＦＥＴを表す要部切断側面図である。ＣＮＴＦＥＴを表す要部平面図である。ＣＮＴＦＥＴを表す要部平面図である。トップゲート構造のＣＮＴＦＥＴを表す要部切断側面図である。製造工程要所に於けるＣＮＴＦＥＴを表す要部平面図である。製造工程要所に於ける縦型ＣＮＴＦＥＴを表す要部切断側面図である。製造工程要所に於ける縦型ＣＮＴＦＥＴを表す要部切断側面図である。製造工程要所に於ける縦型ＣＮＴＦＥＴを表す要部切断側面図である。

符号の説明

１基板
２絶縁膜
３ソース電極
４ドレイン電極
５ＣＮＴ
６ゲート絶縁膜
７ゲート電極

Claims

基板にソース電極或いはドレイン電極の何れか一方の電極を形成する工程と、
該一方の電極からはみ出る長さをもつカーボンナノ細線の一方側をめっきに依って該一方の電極に固着する工程と、
該一方の電極からはみ出たカーボンナノ細線のチャネル長を隔てた他方側上を覆って他方の電極を形成する工程と
が含まれてなることを特徴とするカーボンナノ細線トランジスタの製造方法。
基板に少なくとも第１の金属層、第１の絶縁層、第２の金属層、第２の絶縁層、第３の金属層を順に積層形成する工程と、
第３の金属層表面から基板表面に達する開口を形成する工程と、
該開口内に表出された第２の金属層端面に酸化膜を形成する工程と、
該開口内に於いて基板上に直立し且つ第１の金属層と第３の金属層とに両端がめっきに依って固着されると共に第２の金属層に一部が酸化膜を介して接触するカーボンナノ細線を設ける工程と、
該開口内の隙間を絶縁材料で埋める工程と
が含まれてなることを特徴とするカーボンナノ細線トランジスタの製造方法。