JP5549073B2 - 有機半導体装置およびその製造方法 - Google Patents
有機半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5549073B2 JP5549073B2 JP2008316550A JP2008316550A JP5549073B2 JP 5549073 B2 JP5549073 B2 JP 5549073B2 JP 2008316550 A JP2008316550 A JP 2008316550A JP 2008316550 A JP2008316550 A JP 2008316550A JP 5549073 B2 JP5549073 B2 JP 5549073B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- organic semiconductor
- drain electrodes
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
特に、優れた特性を示す有機半導体を用いた場合にこの現象が顕著に起こるため、有機半導体と電極間の接触抵抗の低減は有機TFTにおいて大きな課題となっている。
すなわち、カーボンナノチューブを基板上に散布し、有機半導体と電極との間にカーボンナノチューブを介在させることで、接触抵抗の低減を行うものである。
しかしながら、上記手法では、接触抵抗を低減する効果を高めるために高濃度のカーボンナノチューブを散布すると、チャネル領域にも影響がおよび、その結果、オン電流値/オフ電流値(Ion/Ioff)が減少するという問題がある。
[有機半導体装置の構成の第1例]
本発明の第1実施の形態に係る有機半導体装置の構成の第1例を、図1の概略構成断面図によって説明する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極12には、例えば金(Au)で形成されている。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極12を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
上記ゲート絶縁膜13は、例えば有機絶縁膜で形成されている。有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。または、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を用いることができる。
または、上記ゲート絶縁膜13は、例えば無機絶縁膜で形成されていてもよい。無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム(Al2O3)、酸化タンタル(Ta2O5)などの無機絶縁材料を用いることもできる。
このソース・ドレイン電極14、15の表面には触媒金属膜(図示せず)が形成されている。この触媒金属膜は、少なくとも数原子層の厚さに形成されていればよい。
上記触媒金属膜は、ニッケル(Ni)、モリブデン(Mo)、チタン(Ti)、クロム(Cr)、コバルト(Co)、タングステン(W)、ジルコニウム(Zr)、タンタル(Ta)、鉄(Fe)、銅(Cu)、白金(Pt)、亜鉛(Zn)、カドミウム(Cd)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、ビスマス(Bi)、銀(Ag)、金(Au)、インジウム(In)、マンガン(Mn)、パラジウム(Pd)およびタリウム(Tl)から成る群から選択された少なくとも1種類の金属、もしくは、これらの元素を含む金属化合物または合金を挙げることができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成されている。
上記炭素薄膜16、17は、例えば、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成されている。
ここでの炭素薄膜16、17は、結晶性を有していても、結晶性を有していなくてもよい。
具体的には、上記炭素薄膜16、17は、1層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、2層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブである。または、カーボングラファイトシートが重なったカーボンナノファイバーである。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積(付着)したものである。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールである。
上記有機半導体層18には、例えば、ペンタセンを用いる。または、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。
また、上記有機半導体層18には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン[TIPS(triisopropylsilyl)ペンタセン]、ポリアリルアミン等の高分子材料を用いることができる。
このように、有機半導体装置1が構成されている。
よって、Ion/Ioffを低減させることなく、有機半導体層18とソース・ドレイン電極14、15との接触抵抗を低減できることから、高性能化な有機半導体装置1となる。
[有機半導体装置の構成の第2例]
本発明の第2実施の形態に係る有機半導体装置の構成の第2例を、図2の概略構成断面図によって説明する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
このソース・ドレイン電極14、15の表面には触媒金属膜(図示せず)が形成されている。この触媒金属膜は、少なくとも数原子層の厚さに形成されていればよい。
上記触媒金属膜は、ニッケル(Ni)、モリブデン(Mo)、チタン(Ti)、クロム(Cr)、コバルト(Co)、タングステン(W)、ジルコニウム(Zr)、タンタル(Ta)、鉄(Fe)、銅(Cu)、白金(Pt)、亜鉛(Zn)、カドミウム(Cd)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、ビスマス(Bi)、銀(Ag)、金(Au)、インジウム(In)、マンガン(Mn)、パラジウム(Pd)およびタリウム(Tl)から成る群から選択された少なくとも1種類の金属、もしくは、これらの元素を含む金属化合物または合金を挙げることができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成されている。
上記炭素薄膜16、17は、例えば、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成されている。
ここでの炭素薄膜16、17は、結晶性を有していても、結晶性を有していなくてもよい。
具体的には、上記炭素薄膜16、17は、1層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、2層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブである。または、カーボングラファイトシートが重なったカーボンナノファイバーである。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積(付着)したものである。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールである。
上記有機半導体層18には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。または、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン[TIPS(triisopropylsilyl)ペンタセン]、ポリアリルアミン等の高分子材料を用いることができる。
上記ゲート絶縁膜13は、例えば有機絶縁膜で形成されている。この有機絶縁膜材料には、例えばポリパラキシリレンのようなレジスト溶剤に対して耐性を有する樹脂を用いることができる。
または、上記ゲート絶縁膜13は、例えば無機絶縁膜で形成されていてもよい。この無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム(Al2O3)、酸化タンタル(Ta2O5)などの無機絶縁材料を用いることもできる。
上記ゲート電極12には、例えば、金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極12を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
このように、有機半導体装置2が構成されている。
よって、Ion/Ioffを低減させることなく、有機半導体層18とソース・ドレイン電極14、15との接触抵抗を低減できることから、高性能化な有機半導体装置2となる。
[有機半導体装置の製造方法の第1例]
本発明の第3実施の形態に係る有機半導体装置の製造方法の構成の第1例を、図3の製造工程断面図によって説明する。
図3(1)に示すように、表面が絶縁性を有する基板11上にゲート電極12を形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極12を形成するには、例えば、上記基板11上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極12を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、上記ゲート電極12の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
次に、図3(2)に示すように、上記基板11上に上記ゲート電極12を被覆する有機絶縁膜からなるゲート絶縁膜13を形成する。
上記ゲート絶縁膜13は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、150℃〜180℃で1時間のベーキングを行う。このとき、PVPに添加されている架橋剤により、PVPが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
また、上記ゲート絶縁膜13には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム(Al2O3)、酸化タンタル(Ta2O5)などの無機絶縁膜を用いることもできる。
上記有機絶縁膜はスピンコート、上記無機絶縁膜は、蒸着、スパッタ、CVD法等の成膜方法を用いて形成することができる。
次に、図3(3)に示すように、上記ゲート絶縁膜13上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極14、15を離間して形成する。例えば、上記ゲート電極12上方の両側に、上記ソース・ドレイン電極14、15は形成される。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜13上に、例えば触媒金属膜を、例えば50nmの厚さに堆積して形成する。このとき、上記レジストパターン上にも触媒金属膜が堆積して形成される。
次に、上記レジストパターン上に堆積された触媒金属膜とともに上記レジストパターンを除去することで、ゲート絶縁膜13上に触媒金属膜からなるソース・ドレイン電極14、15が離間して形成される。
上記ソース・ドレイン電極14、15の形成方法は、例えば、上記ゲート絶縁膜13上に触媒金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって触媒金属膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成される。
または、前記図3(3)に示した、上記ソース・ドレイン電極14、15の形成工程において、上記ソース・ドレイン電極14、15を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、図4に示すように、上記ソース・ドレイン電極14、15の表面に触媒金属膜19、20を形成する。この触媒金属膜19、20は、少なくとも数原子層の厚さに形成されていればよい。
この触媒金属膜19、20は、ニッケル(Ni)、モリブデン(Mo)、チタン(Ti)、クロム(Cr)、コバルト(Co)、タングステン(W)、ジルコニウム(Zr)、タンタル(Ta)、鉄(Fe)、銅(Cu)、白金(Pt)、亜鉛(Zn)、カドミウム(Cd)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)、ビスマス(Bi)、銀(Ag)、金(Au)、インジウム(In)、マンガン(Mn)、パラジウム(Pd)およびタリウム(Tl)から成る群から選択された少なくとも1種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜19、20は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成される。
その後、例えば蒸着法によって、上記ソース・ドレイン電極14、15の表面に上記触媒金属膜19、20を形成する。よって、上記隙間が狭い場合、例えば形成しようとする触媒金属膜19、20の膜厚程度の隙間の場合には、図示したように、その隙間は上記触媒金属膜19、20によって埋め込まれる。上記隙間が広い場合には、図示していないが、上記触媒金属膜19、20とレジストマスク31との間に上記隙間の一部が残される。
次いで、上記レジストマスク34をそのままマスクに用いて、例えば斜め蒸着法によって、上記ソース・ドレイン電極14、15の表面に上記触媒金属膜19、20を形成する。
その後、上記レジストマスク34を、上記レジストマスク34上に形成された上記ソース・ドレイン電極14、15形成時の金属膜および上記触媒金属膜19、20の形成時の金属膜とともに除去する。なお、図面は上記レジストマスク34を除去する直前の状態を示した。
上記レジストマスク34は、ソース・ドレイン電極14、15が形成される開口部35、36の側壁が逆テーパ形状に形成されることが好ましい。上記開口部35、36の側壁が逆テーパ形状に形成されることによって、上記ソース・ドレイン電極14、15が形成されるとき、上記レジストマスク34とソース・ドレイン電極14、15との間に隙間が生じる。この隙間を利用して、斜め蒸着法によって、上記ソース・ドレイン電極14、15の上面とともに側面にも上記触媒金属膜19、20が形成されることになる。
次に、図3(4)に示すように、少なくとも表面が触媒金属からなる上記ソース・ドレイン電極14、15のそれぞれの表面(触媒金属膜表面)に炭素薄膜16、17を選択的に形成する。この炭素薄膜16、17は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜16、17は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜16、17は、1層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、2層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積(付着)したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。
上記PECVD装置の成膜条件の一例として、プロセスガスにメタン(CH4)と水素(H2)を用い、CH4のガス流量を50cm3/min、H2のガス流量を50cm3/minとした。また、電源パワーを1500W、基板印加電圧を100V、プラズマ密度を3×1012/cm3、反応雰囲気の圧力を0.1Pa、基板支持部の温度を180℃とした。さらに、電子温度を6.5eV、イオン電流密度を25mA/cm2とした。
上記成膜条件により、180℃という低温で、カーボンナノチューブの炭素薄膜16、17の成膜が可能になった。
または、ホットフィラメントCVD法を採用してもよい。このホットフィラメントプラズマCVD法を用い例えば場合、例えば、アセチレン(C2H2)と窒素(N2)との混合ガスをプロセスガスに用いることで、200℃以下の温度で、触媒金属(例えばニッケル)上にのみに、カーボンナノチューブを成長させることができる。
低温による炭素薄膜16、17の成長を促進する場合には、高いプラズマ密度を有し、エネルギーを加え基板に活性種を引き込むことのできる、プラズマCVD法が望ましい。特に低温で成長を促進するためには、上記説明したヘリコン波プラズマCVD法を用いることが望ましい。
上記各CVD時には、基板にバイアスを印加することで、炭素薄膜16、17の成長が促進され、200℃以下の低温でも、炭素薄膜16、17の成長を行うことができる。特に基板11がプラスチックの場合は、バイアスを印加した条件下でCVDを行い、低温で炭素薄膜16、17を成長させることができる。
また、熱CVDを用いた場合でも、ソース・ドレイン電極14、15上に選択的に炭素薄膜16、17の成長を行うことができる。
次に、図3(5)に示すように、上記ゲート絶縁膜13上に上記炭素薄膜16、17が形成された上記ソース・ドレイン電極14、15を被覆する有機半導体層18を形成する。
上記有機半導体層18は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を0.05nm/s(0.5Å/s)、成膜雰囲気の温度を60℃、成膜雰囲気の圧力を10-5Paに設定して、例えば50nmの厚さに形成する。この結果、C軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層18の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層18には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン(triisopropylsilylethynyl pentacene)]、ポリアリルアミン等の高分子材料を用いることができる。
よって、Ion/Ioffを低減させることなく、有機半導体層18とソース・ドレイン電極14、15との接触抵抗を低減できることから、高性能な有機半導体装置1を製造することができる。
さらに、ソース・ドレイン電極14、15がフォトリソグラフィを用いて形成されるので、ソース・ドレイン電極14、15の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にCVD法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板11に大面積の基板を用いることができる。
[有機半導体装置の製造方法の第2例]
本発明の第4実施の形態に係る有機半導体装置の製造方法の第2例を、図8の製造工程断面図によって説明する。
図8(1)に示すように、表面が絶縁性を有する基板11上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極14、15を離間して形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜13上に、例えば触媒金属膜を、例えば50nmの厚さに堆積して形成する。このとき、上記レジストパターン上にも触媒金属膜が堆積して形成される。
次に、上記レジストパターン上に堆積された触媒金属膜とともに上記レジストパターンを除去することで、ゲート絶縁膜13上に触媒金属膜からなるソース・ドレイン電極14、15が離間して形成される。
上記ソース・ドレイン電極14、15の形成方法は、例えば、上記ゲート絶縁膜13上に触媒金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって触媒金属膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成される。
または、前記図8(1)に示した、上記ソース・ドレイン電極14、15の形成工程において、上記ソース・ドレイン電極14、15を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、前記図4によって説明したように、上記ソース・ドレイン電極14、15の表面に触媒金属膜19、20を形成する。この触媒金属膜19、20は、少なくとも数原子層の厚さに形成されていればよい。
次に、図8(2)に示すように、上記ソース・ドレイン電極14、15のそれぞれの表面(触媒金属膜表面)に炭素薄膜16、17を選択的に形成する。この炭素薄膜16、17は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜16、17は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜16、17は、1層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、2層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積(付着)したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。
上記PECVD装置の成膜条件の一例として、プロセスガスにメタン(CH4)と水素(H2)を用い、CH4のガス流量を50cm3/min、H2のガス流量を50cm3/minとした。また、電源パワーを1500W、基板印加電圧を100V、プラズマ密度を3×1012/cm3、反応雰囲気の圧力を0.1Pa、基板支持部の温度を180℃とした。さらに、電子温度を6.5eV、イオン電流密度を25mA/cm2とした。
上記成膜条件により、180℃という低温で、カーボンナノチューブの炭素薄膜16、17の成膜が可能になった。
または、ホットフィラメントCVD法を採用してもよい。このホットフィラメントプラズマCVD法を用い例えば場合、例えば、アセチレン(C2H2)と窒素(N2)との混合ガスをプロセスガスに用いることで、200℃以下の温度で、触媒金属(例えばニッケル)上にのみに、カーボンナノチューブを成長させることができる。
低温による炭素薄膜16、17の成長を促進する場合には、高いプラズマ密度を有し、エネルギーを加え基板に活性種を引き込むことのできる、プラズマCVD法が望ましい。特に低温で成長を促進するためには、上記説明したヘリコン波プラズマCVD法を用いることが望ましい。
上記各CVD時には、基板にバイアスを印加することで、炭素薄膜16、17の成長が促進され、200℃以下の低温でも、炭素薄膜16、17の成長を行うことができる。特に基板11がプラスチックの場合は、バイアスを印加した条件下でCVDを行い、低温で炭素薄膜16、17を成長させることができる。
また、熱CVDを用いた場合でも、ソース・ドレイン電極14、15上に選択的に炭素薄膜16、17の成長を行うことができる。
次に、図8(3)に示すように、上記基板11上に、上記炭素薄膜16、17が形成された上記ソース・ドレイン電極14、15を被覆する有機半導体層18を形成する。
上記有機半導体層18は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を0.05nm/s(0.5Å/s)、成膜雰囲気の温度を60℃、成膜雰囲気の圧力を10-5Paに設定して、例えば50nmの厚さに形成する。この結果、C軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層18の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層18には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン(triisopropylsilylethynyl pentacene)]、ポリアリルアミン等の高分子材料を用いることができる。
次に、図8(4)に示すように、上記有機半導体層18上にゲート絶縁膜13を形成する。
上記ゲート絶縁膜13は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリパラキシリレン(Poly-para-Xylylene)を用いる。このポリパラキシリレンは、例えば熱CVD法によって成膜することができる。また、上記ポリパラキシリレンからなるゲート絶縁膜13は、ペンタセン、ポルフィリン等の低分子材料で形成された上記有機半導体層18上に形成することができる。またトリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン]、ポリアリルアミン等の高分子材料で形成された上記有機半導体層18上にも形成することができる。さらにポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]で形成された上記有機半導体層18上にも形成することができる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記無機絶縁膜は、蒸着、スパッタ、CVD法等の成膜方法を用いて形成することができる。
次に、図8(5)に示すように、上記ゲート絶縁膜13上にゲート電極12を形成する。上記ゲート電極12は、例えば、上記ソース・ドレイン電極14、15間上のゲート絶縁膜13上に形成される。
上記ゲート電極12を形成するには、例えば、上記ゲート絶縁膜13上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極12を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
よって、Ion/Ioffを低減させることなく、有機半導体層18とソース・ドレイン電極14、15との接触抵抗を低減できることから、高性能な有機半導体装置2を製造することができる。
さらに、ソース・ドレイン電極14、15がフォトリソグラフィを用いて形成することが可能なので、ソース・ドレイン電極14、15の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にCVD法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板11に大面積の基板を用いることができる。
Claims (18)
- 表面が絶縁性を有する基板の表面上に形成されたゲート電極と、
前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、
前記ゲート絶縁膜上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された炭素薄膜と、
前記ゲート電極の両側上方の前記ゲート絶縁膜上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層とを有する
有機半導体装置。 - 前記ソース・ドレイン電極は触媒金属膜で形成されている
請求項1記載の有機半導体装置。 - 前記ソース・ドレイン電極は金属で形成され、
前記触媒金属は前記ソース・ドレイン電極の表面を被覆する触媒金属膜で形成されている
請求項1記載の有機半導体装置。 - 前記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成されている
請求項2または請求項3記載の有機半導体装置。 - 前記炭素薄膜は、カーボンナノチューブ、カーボンナノファイバー、もしくはカーボンナノウォールで形成されている
請求項1、請求項2または請求項3記載の有機半導体装置。 - 表面が絶縁性を有する基板の表面上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された炭素薄膜と、
前記基板上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、
前記有機半導体層上に形成されたゲート絶縁膜と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極とを有する
有機半導体装置。 - 前記ソース・ドレイン電極は触媒金属膜で形成されている
請求項6記載の有機半導体装置。 - 前記ソース・ドレイン電極は金属で形成され、
前記触媒金属は前記ソース・ドレイン電極を被覆する触媒金属膜で形成されている
請求項6記載の有機半導体装置。 - 前記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの2種以上からなる合金で形成されている
請求項7または請求項8記載の有機半導体装置。 - 前記炭素薄膜は、カーボンナノチューブ、カーボンナノファイバー、もしくはカーボンナノウォールで形成されている
請求項6、請求項7または請求項8記載の有機半導体装置。 - 表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、
前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、
前記ゲート電極の両側上方の前記ゲート絶縁膜上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に炭素薄膜を形成する工程と、
前記ゲート絶縁膜上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程とを有する
有機半導体装置の製造方法。 - 前記ソース・ドレイン電極は触媒金属膜で形成される
請求項11記載の有機半導体装置の製造方法。 - 前記少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程は、
前記ゲート絶縁膜上にソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に触媒金属膜を形成する工程とを有する
請求項11記載の有機半導体装置の製造方法。 - 前記触媒金属膜にニッケルを用いて前記ソース・ドレイン電極を形成した後で、前記炭素薄膜を形成する前に、
前記触媒金属膜の表面を還元処理する工程を有する
請求項12または請求項13記載の有機半導体装置の製造方法。 - 表面が絶縁性を有する基板の表面上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に炭素薄膜を形成する工程と、
前記基板上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、
前記有機半導体層上にゲート絶縁膜を形成する工程と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程とを有する
有機半導体装置の製造方法。 - 前記ソース・ドレイン電極は触媒金属膜で形成される
請求項15記載の有機半導体装置の製造方法。 - 前記少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程は、
前記基板上にソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に触媒金属膜を形成する工程とを有する
請求項15記載の有機半導体装置の製造方法。 - 前記触媒金属にニッケルを用いて前記ソース・ドレイン電極で形成した後で、前記炭素薄膜を形成する前に、
前記触媒金属膜の表面を還元処理する工程を有する
請求項16または請求項17記載の有機半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316550A JP5549073B2 (ja) | 2008-12-12 | 2008-12-12 | 有機半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316550A JP5549073B2 (ja) | 2008-12-12 | 2008-12-12 | 有機半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141161A JP2010141161A (ja) | 2010-06-24 |
JP5549073B2 true JP5549073B2 (ja) | 2014-07-16 |
Family
ID=42351025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316550A Expired - Fee Related JP5549073B2 (ja) | 2008-12-12 | 2008-12-12 | 有機半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549073B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195580A (ja) * | 2011-03-03 | 2012-10-11 | Mitsubishi Chemicals Corp | 電界効果トランジスタのゲート絶縁層用組成物、ゲート絶縁層、電界効果トランジスタ及び表示パネル |
KR101813176B1 (ko) * | 2011-04-07 | 2017-12-29 | 삼성전자주식회사 | 그래핀 전자 소자 및 제조방법 |
WO2014162625A1 (ja) * | 2013-04-03 | 2014-10-09 | 独立行政法人産業技術総合研究所 | 接続構造及びその製造方法、半導体装置 |
CN104103696B (zh) * | 2013-04-15 | 2018-02-27 | 清华大学 | 双极性薄膜晶体管 |
CN105023951B (zh) * | 2015-07-10 | 2019-08-13 | 广州奥翼电子科技股份有限公司 | 半导体薄膜晶体管及其制造方法以及显示装置及其背板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3428152B2 (ja) * | 1994-07-13 | 2003-07-22 | 松下電器産業株式会社 | 有機el素子の製造方法 |
JP2001176663A (ja) * | 1999-12-15 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 有機発光素子及びその製造方法 |
JP2002033193A (ja) * | 2000-07-13 | 2002-01-31 | Hitachi Ltd | 有機発光素子 |
JP4774679B2 (ja) * | 2004-03-31 | 2011-09-14 | 大日本印刷株式会社 | 有機半導体装置 |
JP5032042B2 (ja) * | 2006-03-17 | 2012-09-26 | 株式会社アルバック | プラズマcvd装置および成膜方法 |
KR100791948B1 (ko) * | 2006-09-27 | 2008-01-04 | 삼성전자주식회사 | 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법 |
JP5151122B2 (ja) * | 2006-11-22 | 2013-02-27 | ソニー株式会社 | 電極被覆材料、電極構造体、及び、半導体装置 |
-
2008
- 2008-12-12 JP JP2008316550A patent/JP5549073B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141161A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4435751B2 (ja) | 有機薄膜トランジスタ及びその製造方法 | |
Biswas et al. | Graphene versus carbon nanotubes in electronic devices | |
JP4586334B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP4737474B2 (ja) | 半導体素子 | |
US9040958B2 (en) | Transistors and methods of manufacturing the same | |
US9035281B2 (en) | Graphene device and method of fabricating a graphene device | |
WO2010010766A1 (ja) | 電界効果型トランジスタおよび回路装置 | |
US9299940B2 (en) | Carbon nanotube network thin-film transistors on flexible/stretchable substrates | |
US10008605B2 (en) | Connecting structure and method for manufacturing the same, and semiconductor device | |
JP4951878B2 (ja) | 電界効果型トランジスタの製造方法 | |
JP5549073B2 (ja) | 有機半導体装置およびその製造方法 | |
JP2010199215A (ja) | スイッチング素子及び不揮発性記憶装置 | |
JP6187185B2 (ja) | 電子装置及びその製造方法 | |
WO2010053171A1 (ja) | スイッチング素子及びその製造方法 | |
JP4826074B2 (ja) | 電界効果型トランジスタ | |
JP2009194362A (ja) | ナノワイヤーを含む薄膜トランジスタおよびその製造方法 | |
JP5501604B2 (ja) | 有機薄膜トランジスタ | |
JP2012175087A (ja) | 電子装置およびその製造方法 | |
JP2005123354A (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ | |
JP2008258558A (ja) | ショットキーゲート型電界効果トランジスタ | |
JP2011159820A (ja) | トランジスタ及びその製造方法 | |
Lee et al. | A process for high yield and high performance carbon nanotube field effect transistors | |
WO2011065083A1 (ja) | 有機薄膜トランジスタ、およびその製造方法 | |
WO2009093698A1 (ja) | カーボンナノチューブ分散膜の形成方法及び半導体素子の製造方法 | |
JP2013004849A (ja) | 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
LAPS | Cancellation because of no payment of annual fees |