JP6215535B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP6215535B2 JP6215535B2 JP2013018374A JP2013018374A JP6215535B2 JP 6215535 B2 JP6215535 B2 JP 6215535B2 JP 2013018374 A JP2013018374 A JP 2013018374A JP 2013018374 A JP2013018374 A JP 2013018374A JP 6215535 B2 JP6215535 B2 JP 6215535B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- source electrode
- gate
- cnts
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、液体電解質をゲートとして使用し、カーボンナノチューブの束群をチャネルに用いた電界効果トランジスタに関する。
電気自動車の制御には高出力かつ低消費電力のトランジスタが必要とされる。とくに近年、アンペアレベルの大電流を制御することができるトランジスタに対するニーズが高い。
ここで、トランジスタで高出力、即ち、大電流を制御するためには、チャネルの長さを短くすることにより、チャネルの抵抗値を小さくすることが有効である。加えて、チャネルの断面積を大きくすることにより、チャネルに流れるキャリアの数を増やす事も有効である。また、電解液やイオン液体からなる液体電解質をゲートに採用した場合、液体電解質とチャネルの表面との接触面積が大きくなり、複数本のチャネルの表面に対して、瞬時かつ一括にゲート絶縁層として機能する電気二重層を生じさせることができ、スイッチング素子としての応答性が向上するので、ゲートとして液体電解質を採用することが有効である。
特許文献１には、互いに対向するソース電極とドレイン電極の間に複数の短い柱状の半導体を配置してチャネルの長さを短く、チャネルの断面積を大きく確保しつつ、その半導体の周囲にイオン液体を充填したゲートを備えたトランジスタが開示されている。
ここで、トランジスタで高出力、即ち、大電流を制御するためには、チャネルの長さを短くすることにより、チャネルの抵抗値を小さくすることが有効である。加えて、チャネルの断面積を大きくすることにより、チャネルに流れるキャリアの数を増やす事も有効である。また、電解液やイオン液体からなる液体電解質をゲートに採用した場合、液体電解質とチャネルの表面との接触面積が大きくなり、複数本のチャネルの表面に対して、瞬時かつ一括にゲート絶縁層として機能する電気二重層を生じさせることができ、スイッチング素子としての応答性が向上するので、ゲートとして液体電解質を採用することが有効である。
特許文献１には、互いに対向するソース電極とドレイン電極の間に複数の短い柱状の半導体を配置してチャネルの長さを短く、チャネルの断面積を大きく確保しつつ、その半導体の周囲にイオン液体を充填したゲートを備えたトランジスタが開示されている。
一方で、近年、半導体材料として広く利用されているシリコンに比べて、高い電子（正孔）移動度を有するカーボンナノチューブ（以下、「ＣＮＴ」と呼ぶ）を用いた電界効果トランジスタ（以下、「ＦＥＴ」と呼ぶ）の研究が行われている。
ＣＮＴは、原子１個分の厚みで炭素原子が６角形のハニカム構造を形成するグラフェンシートと呼ばれるシート状の物質が円筒状に巻かれた形状を有する。炭素原子の最外殻電子４個のうち、３個の電子は隣接する炭素原子との共有結合のために使われているが、未結合の４番目の電子は、グラフェンシートの平面の上下に垂直に伸びた軌道に存在する。この軌道はグラフェンシート全体にわたって広がっている。このシートの上下に広がる電子が、障害となるものに衝突することなくバリスティック伝導（無散乱で電子が走行する）に近い移動を行い得ることから、ＣＮＴは高い電子（正孔）移動度を有し、電気抵抗が小さいという性質を有する。実際、シリコンの電子移動度が約１．５×１０４ｃｍ２／Ｖ・ｓであるのに比べて、ＣＮＴの電子移動度は約１．０×１０５ｃｍ２／Ｖ・ｓであり、１０倍程度大きい。
ＣＮＴは、原子１個分の厚みで炭素原子が６角形のハニカム構造を形成するグラフェンシートと呼ばれるシート状の物質が円筒状に巻かれた形状を有する。炭素原子の最外殻電子４個のうち、３個の電子は隣接する炭素原子との共有結合のために使われているが、未結合の４番目の電子は、グラフェンシートの平面の上下に垂直に伸びた軌道に存在する。この軌道はグラフェンシート全体にわたって広がっている。このシートの上下に広がる電子が、障害となるものに衝突することなくバリスティック伝導（無散乱で電子が走行する）に近い移動を行い得ることから、ＣＮＴは高い電子（正孔）移動度を有し、電気抵抗が小さいという性質を有する。実際、シリコンの電子移動度が約１．５×１０４ｃｍ２／Ｖ・ｓであるのに比べて、ＣＮＴの電子移動度は約１．０×１０５ｃｍ２／Ｖ・ｓであり、１０倍程度大きい。
ところで、ＣＮＴの合成方法として広く知られているレーザーアブレーション法、アークプラズマ法、化学気相成長法（ＣＶＤ法）等を用いて得られるＣＮＴの長さは、数μｍ程度である。このＣＮＴを特許文献１における柱状の半導体チャネルとして使用し、しかもソース電極とドレイン電極の間を連続する１本のＣＮＴで接続しようとすると、ソース電極とドレイン電極との間の距離を数μｍ以下にする必要がある。しかしながら、ソース電極とドレイン電極との間の距離が短すぎると、トンネル効果によるリーク電流が増大し、ＦＥＴの主たる目的である電流のスイッチング素子としての用途を果たさない。
このため、ＣＮＴを用いた従来のＦＥＴでは、ソース電極とドレイン電極との間の距離よりも短い複数本の短尺ＣＮＴをソース電極とドレイン電極との間に分散させたチャネルによって、ソース電極とドレイン電極とを接続する方法が採られてきた（例えば、特許文献２及び特許文献３）。
このような特許文献２及び特許文献３に記載されたトランジスタは、ソース電極とドレイン電極との間の距離よりも短い複数の短尺ＣＮＴをソース電極とドレイン電極との間に分散させたチャネル構造を有することから、ソース電極とドレイン電極との間を連続する１本の金属性ＣＮＴが存在しない。
そして、特許文献２及び特許文献３のチャネルは、短い複数の短尺ＣＮＴを分散液により分散させてチャネルを形成するものであるので、１）チャネルに電子（正孔）輸送の障害となる分散液が残留する、２）構造上ＣＮＴ同士の接点が多いために接触抵抗が増大する、３）分散液中にＣＮＴを高分散させるためＣＮＴの密度に制限がある上にランダムな方向に分散しているので電極との接触面積が小さい等のため、チャネル及びチャネル−電極界面の抵抗が増大してしまうおそれがあった。すなわち、これら１）〜３）の性質は、ソース電極とドレイン電極との間の電気抵抗を増大させる方向に作用するため、ソース電極とドレイン電極との間の電流はせいぜい１２０μＡ／ｍｍ（ドレイン電極とソース電極との間の電圧：ＶＤＳ＝５．０Ｖ、ゲート電極とソース電極との間の電圧：ＶＧＳ＝７．０Ｖ）程度であって、数アンペアレベルの大電流の制御が要求される電気自動車用パワーデバイスには用いることができなかった。
そして、特許文献２及び特許文献３のチャネルは、短い複数の短尺ＣＮＴを分散液により分散させてチャネルを形成するものであるので、１）チャネルに電子（正孔）輸送の障害となる分散液が残留する、２）構造上ＣＮＴ同士の接点が多いために接触抵抗が増大する、３）分散液中にＣＮＴを高分散させるためＣＮＴの密度に制限がある上にランダムな方向に分散しているので電極との接触面積が小さい等のため、チャネル及びチャネル−電極界面の抵抗が増大してしまうおそれがあった。すなわち、これら１）〜３）の性質は、ソース電極とドレイン電極との間の電気抵抗を増大させる方向に作用するため、ソース電極とドレイン電極との間の電流はせいぜい１２０μＡ／ｍｍ（ドレイン電極とソース電極との間の電圧：ＶＤＳ＝５．０Ｖ、ゲート電極とソース電極との間の電圧：ＶＧＳ＝７．０Ｖ）程度であって、数アンペアレベルの大電流の制御が要求される電気自動車用パワーデバイスには用いることができなかった。
このように、ＣＮＴを用いたＦＥＴとして、高出力と低消費電力を同時に実現するトランジスタを作成することは困難であった。
本発明は、配向性を有するＣＮＴの束群のみからなるチャネルを用いてソース電極とドレイン電極との間に数アンペアレベルの大電流を制御することができ、かつこれを制御可能な電界効果トランジスタを提供することを目的とする。
（１）本発明は、ソース電極と、ドレイン電極と、ゲートと、前記ソース電極と前記ドレイン電極との間に設けられたＣＮＴの束群からなるチャネルと、を具備する電界効果トランジスタ（例えば、後述の実施形態の電界効果トランジスタＦＥＴ１）であって、前記ＣＮＴの束群は、同一方向に配向した複数本のＣＮＴからなるＣＮＴ束の集合体であり、ＣＮＴの束群自体としても配向性を有しており、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行に配向し、かつ、前記ＣＮＴの束群を構成するＣＮＴの平均長さがゲート長（Ｌｇａｔｅ）以上である、ことを特徴とする、電界効果トランジスタを提供する。
（１）の発明によれば、優れた配向性を有する長尺なＣＮＴの束群が、ソース電極とドレイン電極との間を架橋しているため、電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、電界効果トランジスタとして制御可能な電流値を向上させることができる。
（１）の発明によれば、優れた配向性を有する長尺なＣＮＴの束群が、ソース電極とドレイン電極との間を架橋しているため、電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、電界効果トランジスタとして制御可能な電流値を向上させることができる。
（２）本発明は、前記ゲートは、液体電解質からなることを特徴とする、ことを特徴とする。
（２）の発明によれば、チャネルの表面に液体電解質が密着性よく含浸し、ゲート参照電極に電圧を印加した際に、液体電解質と個々のチャネルの表面に瞬時かつ一括にゲート絶縁層として機能する電気二重層が生じるため、スイッチング素子としての応答性が向上する。
（２）の発明によれば、チャネルの表面に液体電解質が密着性よく含浸し、ゲート参照電極に電圧を印加した際に、液体電解質と個々のチャネルの表面に瞬時かつ一括にゲート絶縁層として機能する電気二重層が生じるため、スイッチング素子としての応答性が向上する。
（３）本発明は、前記ＣＮＴの束群を形成するＣＮＴの密度は、１．０×１０９〜１．０×１０１２本／ｃｍ２である、ことを特徴とする。
（３）の発明によれば、チャネルの本数及び断面積が従来のものに比べて飛躍的に増大する点に加え、同一方向に配向した複数本のＣＮＴからなるＣＮＴ束の集合体であり、ＣＮＴの束群自体としても配向性を有しているため、ＣＮＴ同士の接触する接点が多くなり、導電経路の選択肢が増える。更に後述する電子（正孔）輸送経路の最適化等が起こる。また、電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さい。これらによって、電界効果トランジスタとして制御可能な電流値を飛躍的に向上させることができる。
（３）の発明によれば、チャネルの本数及び断面積が従来のものに比べて飛躍的に増大する点に加え、同一方向に配向した複数本のＣＮＴからなるＣＮＴ束の集合体であり、ＣＮＴの束群自体としても配向性を有しているため、ＣＮＴ同士の接触する接点が多くなり、導電経路の選択肢が増える。更に後述する電子（正孔）輸送経路の最適化等が起こる。また、電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さい。これらによって、電界効果トランジスタとして制御可能な電流値を飛躍的に向上させることができる。
（４）本発明は、前記ＣＮＴの束群は、先端放電型ラジカルＣＶＤ法によって合成された、ことを特徴とする。
（４）の発明によれば、ソース電極とドレイン電極とを連続して接続できる長さ以上の長尺なＣＮＴの束群を合成できるため、分散液を用いずにＣＮＴのみから構成される電界効果トランジスタのチャネルを製造することができる。
（４）の発明によれば、ソース電極とドレイン電極とを連続して接続できる長さ以上の長尺なＣＮＴの束群を合成できるため、分散液を用いずにＣＮＴのみから構成される電界効果トランジスタのチャネルを製造することができる。
（５）本発明は、ソース電極と、ドレイン電極と、ゲートと、前記ソース電極と前記ドレイン電極との間に設けられたＣＮＴの束群からなるチャネルと、を具備する電界効果トランジスタ（例えば、後述の実施形態の電界効果トランジスタＦＥＴ１）の製造方法であって、先端放電型ラジカルＣＶＤ法によって前記ＣＮＴの束群を合成し、基板上に、ソース電極と、ドレイン電極と、ＣＮＴの束群からなるチャネルと、液体電解質からなるゲートと、を形成し、前記ＣＮＴの束群は、同一方向に配向した複数本のＣＮＴからなるＣＮＴ束の集合体であり、ＣＮＴの束群自体としても配向性を有しており、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行方向に配向し、かつ、前記ＣＮＴの束群を形成する個々のＣＮＴの平均長さがゲート長（Ｌｇａｔｅ）以上である、ことを特徴とする。
（５）の発明によれば、ＣＮＴの束群が、ソース電極とドレイン電極との間を連続して接続しているため、チャネルの電気抵抗値が小さく、更には電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、アンペアレベルの大電流を制御する電界効果トランジスタを製造することができる。
（５）の発明によれば、ＣＮＴの束群が、ソース電極とドレイン電極との間を連続して接続しているため、チャネルの電気抵抗値が小さく、更には電極とチャネルがその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、アンペアレベルの大電流を制御する電界効果トランジスタを製造することができる。
本発明によれば、ＣＮＴ束群のみからなるチャネルを用いてソース電極とドレイン電極との間に数アンペアレベルの大電流を制御することができ、かつこれを制御可能なＦＥＴを提供することができる。
以下、本発明の一実施形態に係る電界効果トランジスタ１（以下、必要に応じ「ＦＥＴ１」と呼ぶ）について図面を適宜参照しつつ説明する。
［構成］
図２は、本発明の一実施形態に係る電界効果トランジスタ１の構成の模式図である。
本発明の一実施形態に係るＦＥＴ１は、基板２、ソース電極３、ドレイン電極４、導電性樹脂５、絶縁性樹脂６、チャネル７、ゲート８、ゲート参照電極９、及び配線１０から構成される。
図２は、本発明の一実施形態に係る電界効果トランジスタ１の構成の模式図である。
本発明の一実施形態に係るＦＥＴ１は、基板２、ソース電極３、ドレイン電極４、導電性樹脂５、絶縁性樹脂６、チャネル７、ゲート８、ゲート参照電極９、及び配線１０から構成される。
基板２は、ガラスで構成されるが、例えば、ポリエチレンナフタレート等の樹脂フィルムやプラスチックであってもよい。
基板２上の一部の領域には、直方体の形状からなるソース電極３及びドレイン電極４がそれぞれ互いに対面するように配置されている。ソース電極３及びドレイン電極４は、各々、チタン及びそのチタンの周囲を金が被覆したもので構成されている。
導電性樹脂５は、導電性エポキシ樹脂又は銀ペーストで構成され、ソース電極３及びドレイン電極４の周囲を覆うように配置されている。
絶縁性樹脂６は、絶縁性エポキシ樹脂で構成され、導電性樹脂５の外周を覆うように配置されている。
基板２上の一部の領域には、直方体の形状からなるソース電極３及びドレイン電極４がそれぞれ互いに対面するように配置されている。ソース電極３及びドレイン電極４は、各々、チタン及びそのチタンの周囲を金が被覆したもので構成されている。
導電性樹脂５は、導電性エポキシ樹脂又は銀ペーストで構成され、ソース電極３及びドレイン電極４の周囲を覆うように配置されている。
絶縁性樹脂６は、絶縁性エポキシ樹脂で構成され、導電性樹脂５の外周を覆うように配置されている。
チャネル７は、同一方向に配向した複数本のＣＮＴからなるＣＮＴ束の集合体（以下、必要に応じ「ＣＮＴの束群」と呼ぶ）として構成され、ソース電極３とドレイン電極４とを接続するように配置されている。
ここで、本発明のチャネル７を構成するＣＮＴの束群は、その長さが少なくともソース電極３とドレイン電極４との間の距離よりも長くなっており、個々のＣＮＴがソース電極３とドレイン電極４との間を連続して接続するようになっている。また、本発明のチャネル７を構成するＣＮＴは、その単位面積当たりの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度で形成されている。
このように、ソース電極３及びドレイン電極４間の距離よりも長く、従来のＣＮＴを、用いたＦＥＴデバイスのチャネル数の比にならないほど高密度化されたＣＮＴをチャネル７に用いることで、本発明のＦＥＴ１では、従来例のような分散処理（短い複数の短尺ＣＮＴを分散液により分散させてチャネル７を形成する処理）を行わずに、ＦＥＴとしての役割を付与することができる。加えて、電子（正孔）輸送を担うキャリアの本数及び断面積の増大によって、チャネルに流れる電流値が飛躍的に増大する。
そして、本発明のＦＥＴ１では、チャネル７内に電子（正孔）輸送の障害となる分散液が残留することもなく、また、チャネル７がゲート８に効率よく含浸されてチャネル７及びゲート８間の接触面積が大きくなるので、ゲート参照電極９に電圧を印加した際に、ゲート８と個々のチャネル７の表面に瞬時かつ一括にゲート絶縁層として機能する電気二重層が生じるため、更にはソース電極３及びドレイン電極４とチャネル７がその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、アンペアレベルの大電流を制御することができる。
ここで、本発明のチャネル７を構成するＣＮＴの束群は、その長さが少なくともソース電極３とドレイン電極４との間の距離よりも長くなっており、個々のＣＮＴがソース電極３とドレイン電極４との間を連続して接続するようになっている。また、本発明のチャネル７を構成するＣＮＴは、その単位面積当たりの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度で形成されている。
このように、ソース電極３及びドレイン電極４間の距離よりも長く、従来のＣＮＴを、用いたＦＥＴデバイスのチャネル数の比にならないほど高密度化されたＣＮＴをチャネル７に用いることで、本発明のＦＥＴ１では、従来例のような分散処理（短い複数の短尺ＣＮＴを分散液により分散させてチャネル７を形成する処理）を行わずに、ＦＥＴとしての役割を付与することができる。加えて、電子（正孔）輸送を担うキャリアの本数及び断面積の増大によって、チャネルに流れる電流値が飛躍的に増大する。
そして、本発明のＦＥＴ１では、チャネル７内に電子（正孔）輸送の障害となる分散液が残留することもなく、また、チャネル７がゲート８に効率よく含浸されてチャネル７及びゲート８間の接触面積が大きくなるので、ゲート参照電極９に電圧を印加した際に、ゲート８と個々のチャネル７の表面に瞬時かつ一括にゲート絶縁層として機能する電気二重層が生じるため、更にはソース電極３及びドレイン電極４とチャネル７がその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さく、アンペアレベルの大電流を制御することができる。
なお、チャネル７を形成する複数のＣＮＴの束構造は、例えば、図１の模式図で示すようになっている。すなわち、ＣＮＴの束構造は、半導体性ＣＮＴ１１と金属性ＣＮＴ１２とから構成され、その比率はおおよそ２：１で構成されている。これは、ＣＮＴがグラフェンシートを巻いたような形状を有するものであり、ＣＮＴの構造上の違いにより半導体的性質と金属的性質とを有するＣＮＴがおおよそ２：１の比率で存在することに起因している。
図１において、白丸が黒丸に重なるように巻かれたＣＮＴは、アームチェア型ＣＮＴと呼ばれ、金属的性質を示す。一方、白丸がそれ以外の丸と重なる様に巻かれた場合であるカイラル型ＣＮＴ及びジグザグ型ＣＮＴは、半導体的性質を示す。つまり、図１のＣＮＴは、１／３程度がアームチェア型ＣＮＴ、２／３程度がカイラル型ＣＮＴ又はジグザグ型ＣＮＴから構成されることから、半導体的性質を有するＣＮＴと、金属的性質を有するＣＮＴがおおよそ２：１の比率となる。
図１において、白丸が黒丸に重なるように巻かれたＣＮＴは、アームチェア型ＣＮＴと呼ばれ、金属的性質を示す。一方、白丸がそれ以外の丸と重なる様に巻かれた場合であるカイラル型ＣＮＴ及びジグザグ型ＣＮＴは、半導体的性質を示す。つまり、図１のＣＮＴは、１／３程度がアームチェア型ＣＮＴ、２／３程度がカイラル型ＣＮＴ又はジグザグ型ＣＮＴから構成されることから、半導体的性質を有するＣＮＴと、金属的性質を有するＣＮＴがおおよそ２：１の比率となる。
図２は、本発明に係る一実施形態としての電界効果トランジスタのチャネルに用いるＣＮＴの模式図である。チャネル７は、複数のＣＮＴが束ねられた束構造として構成され、ソース電極３とドレイン電極４とを架橋するように配置されている。
ここで、図３に示すように、ソース電極３とドレイン電極４との最短距離となる直線の長さＬｇａｔｅを「ゲート長」と呼ぶ。また、基板２の平面に並行であって、ソース電極３とドレイン電極４との最短距離となる直線に直角な方向を「ゲート幅方向」と呼び、チャネル７のゲート幅方向の長さＷｇａｔｅを「ゲート幅」と呼ぶ。そして、チャネル７として用いられるＣＮＴの束群を構成するＣＮＴの長さの平均（以下、「カーボンナノチューブの束群の平均長さ」と呼ぶ）、即ち、平均長さＬｃｎｔを「チャネル長」と呼ぶ。さらに、基板２の平面に垂直な方向を「ゲート高さ方向」と呼び、チャネル７のゲート高さ方向の寸法を「ゲートの厚み」と呼ぶ。
なお、本実施形態においては、例えばゲート長Ｌｇａｔｅ及びゲート幅Ｗｇａｔｅはいずれも１ｍｍであり、ゲートの厚み（基板２の平面に垂直な方向の厚み）は３００μｍである。あるいは、ゲート長Ｌｇａｔｅは、１インチ（２．５４ｍｍ）程度であってもよい。
ここで、図３に示すように、ソース電極３とドレイン電極４との最短距離となる直線の長さＬｇａｔｅを「ゲート長」と呼ぶ。また、基板２の平面に並行であって、ソース電極３とドレイン電極４との最短距離となる直線に直角な方向を「ゲート幅方向」と呼び、チャネル７のゲート幅方向の長さＷｇａｔｅを「ゲート幅」と呼ぶ。そして、チャネル７として用いられるＣＮＴの束群を構成するＣＮＴの長さの平均（以下、「カーボンナノチューブの束群の平均長さ」と呼ぶ）、即ち、平均長さＬｃｎｔを「チャネル長」と呼ぶ。さらに、基板２の平面に垂直な方向を「ゲート高さ方向」と呼び、チャネル７のゲート高さ方向の寸法を「ゲートの厚み」と呼ぶ。
なお、本実施形態においては、例えばゲート長Ｌｇａｔｅ及びゲート幅Ｗｇａｔｅはいずれも１ｍｍであり、ゲートの厚み（基板２の平面に垂直な方向の厚み）は３００μｍである。あるいは、ゲート長Ｌｇａｔｅは、１インチ（２．５４ｍｍ）程度であってもよい。
そして、本発明のチャネル７としては、そのＣＮＴの配向がソース電極３とドレイン電極４との間の電子（正孔）の輸送方向に平行となるように形成されることが望ましいともいえる。すなわち、ＣＮＴの配向が、ソース電極３とドレイン電極４との最短距離となる直線に対して平行であることが望ましい。
ＣＮＴの配向がソース電極３とドレイン電極４との間の電子（正孔）の輸送方向に平行になるほど、ソース電極３及びドレイン電極４間に輸送される電子（正孔）が同じ１本の（あるいはその近傍の）ＣＮＴ上を移動しやすくなり、隣り合うＣＮＴ間の移動が少なくなる分だけチャネル７の抵抗が下がるからである。したがって、高出力のＦＥＴ１を得るためには、ＣＮＴの配向がソース電極３とドレイン電極４との間の電子（正孔）の輸送方向に平行であることが望ましい。
ＣＮＴの配向がソース電極３とドレイン電極４との間の電子（正孔）の輸送方向に平行になるほど、ソース電極３及びドレイン電極４間に輸送される電子（正孔）が同じ１本の（あるいはその近傍の）ＣＮＴ上を移動しやすくなり、隣り合うＣＮＴ間の移動が少なくなる分だけチャネル７の抵抗が下がるからである。したがって、高出力のＦＥＴ１を得るためには、ＣＮＴの配向がソース電極３とドレイン電極４との間の電子（正孔）の輸送方向に平行であることが望ましい。
また、本発明のチャネル７の構造を別の視点から見ると、束構造を構成するＣＮＴのうち、ＣＮＴがソース電極３とドレイン電極４との間を連続して接続するものを含むよう構成されることが望ましいともいえる。
ソース電極３とドレイン電極４の間が１本の連続したＣＮＴで接続されていた方が、従来例のように、短いＣＮＴ同士を複数繋いだ場合よりも、各ＣＮＴ間の接触抵抗がない分だけ、チャネル７の抵抗が小さくなるからである。つまり、高出力のＦＥＴ１を得るという観点からは、ＣＮＴの束群は、ソース電極３とドレイン電極４との間を連続して接続するＣＮＴを含むよう構成されていることも大切である。
ソース電極３とドレイン電極４の間が１本の連続したＣＮＴで接続されていた方が、従来例のように、短いＣＮＴ同士を複数繋いだ場合よりも、各ＣＮＴ間の接触抵抗がない分だけ、チャネル７の抵抗が小さくなるからである。つまり、高出力のＦＥＴ１を得るという観点からは、ＣＮＴの束群は、ソース電極３とドレイン電極４との間を連続して接続するＣＮＴを含むよう構成されていることも大切である。
再び、図２に戻って、本発明の第一実施形態に係る電界効果トランジスタ１の構成を説明する。ゲート８は食塩水であって、基板２、絶縁性樹脂６及びチャネル７に触れる様に液層内に満たされている。特に、チャネル７に対しては、本発明のチャネル７は従来例のような分散処理を行っていないため、ゲート８が、チャネル７の厚み方向（基板２の平面に垂直な方向）へ効率よく含浸している。なお、ゲート８は、食塩水に代えて、リン酸緩衝生理食塩水（ＰＢＳ、又はこれらに塩化水素・水酸化ナトリウム等を加えたもの）、水酸化カリウム、シュウ酸塩、フタル酸塩、中性リン酸塩、ホウ酸塩の溶液等の電解液やイオン液体でもよい。
ゲート参照電極９は、銀の周囲を塩化銀で覆うように構成された銀−塩化銀電極であり、ゲート８の液体電解質の溶液内に浸漬されている。
なお、ゲート参照電極９に電圧が加えられると、ＣＮＴの外周を覆うように電気二重層によるゲート絶縁層１３が形成されることになる。
ゲート参照電極９は、銀の周囲を塩化銀で覆うように構成された銀−塩化銀電極であり、ゲート８の液体電解質の溶液内に浸漬されている。
なお、ゲート参照電極９に電圧が加えられると、ＣＮＴの外周を覆うように電気二重層によるゲート絶縁層１３が形成されることになる。
次に、図４を参照しつつ、本発明のチャネル７の構造を説明する。
図４は、従来技術と本発明のチャネル７構造の違いを説明する概念図である。
図４（ａ）は、従来技術（例えば、特許文献１）に記載されたチャネルの概念図である。図４（ｂ）は、本発明の一実施形態としてのチャネル７の概念図である。
図４（ａ）に示されるチャネルは、半導体性ＣＮＴ１１と、金属性ＣＮＴ１２と、それら以外にも断片化処理及び分散処理に由来する分散溶媒１４、界面活性剤１５、金属微粒子１６等の不純物を含む。さらに、断片化処理では、ＣＮＴの側壁に亀裂等が生じやすいため、図４（ａ）に示されるチャネルは、欠陥のあるＣＮＴ１７を含む。これら不純物や欠陥のあるＣＮＴは、導電特性の低下及びスイッチング特性の低下の原因となる。さらに、従来技術のチャネルは、分散液中にＣＮＴを高分散させるためＣＮＴの密度に制限があるうえに、ＣＮＴがランダムな方向に分散しているので、電極との接触面積が小さくなり、大電流を制御することができない。
図４は、従来技術と本発明のチャネル７構造の違いを説明する概念図である。
図４（ａ）は、従来技術（例えば、特許文献１）に記載されたチャネルの概念図である。図４（ｂ）は、本発明の一実施形態としてのチャネル７の概念図である。
図４（ａ）に示されるチャネルは、半導体性ＣＮＴ１１と、金属性ＣＮＴ１２と、それら以外にも断片化処理及び分散処理に由来する分散溶媒１４、界面活性剤１５、金属微粒子１６等の不純物を含む。さらに、断片化処理では、ＣＮＴの側壁に亀裂等が生じやすいため、図４（ａ）に示されるチャネルは、欠陥のあるＣＮＴ１７を含む。これら不純物や欠陥のあるＣＮＴは、導電特性の低下及びスイッチング特性の低下の原因となる。さらに、従来技術のチャネルは、分散液中にＣＮＴを高分散させるためＣＮＴの密度に制限があるうえに、ＣＮＴがランダムな方向に分散しているので、電極との接触面積が小さくなり、大電流を制御することができない。
一方、図４（ｂ）に示す、本発明の一実施形態としてのチャネル７は、半導体性ＣＮＴ１１と金属性ＣＮＴ１２のみから構成されるため、上述のような、ＣＮＴ以外の不純物を含まない。さらには断片化処理等も不要のため、欠陥のあるＣＮＴの本数が減少する。これらの作用によって優れた導電特性を示す。このため、ゲート８として液体電解質を用いた場合には、ゲート８がチャネル７の厚み方向へ効率よく含浸し、チャネル７とゲート８の接触面積を大きくすることができる。更には、チャネル７が配向していることからソース電極及びドレイン電極とチャネル７がその界面において良好な接触状態を実現しているため、チャネル−電極間の電気抵抗が小さい。上述のように、本発明のＦＥＴ１では、チャネル−ゲート間、チャネル−電極間の接触面積が大きいことに加え、チャネルに高い電子移動度を誇るＣＮＴが、単位面積当たりの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度で形成されたものをもちいることから、アンペアレベルの大電流を制御することが可能である。
［製造方法］
次に、ＦＥＴ１の製造方法について図５〜図９を参照しつつ説明する。
図５は、本発明に係る一実施形態としての電界効果トランジスタのＣＮＴを合成するプラズマＣＶＤ装置の概略図である。
本実施形態におけるチャネル７は、先端放電型ラジカルＣＶＤ法（以下、「プラズマＣＶＤ法」と呼ぶ）によって合成されるＣＮＴから構成される。本実施形態におけるプラズマＣＶＤ法によるＣＮＴの合成装置が、プラズマＣＶＤ装置３０である。プラズマＣＶＤ装置３０は、図５に示すように、チャンバー３１と、基板加熱部３２、基板３３、基板ホルダ３４、マイクロ波導波管３５と、マイクロ波導波管３５から伸びるアンテナ３６と、から構成される。そして、チャンバー３１は、内部に原料ガス３７を導入するための入口である原料ガス導入部３８と、外部に原料ガス３７を排出するための原料ガス排出部３９と、を備えている。
次に、ＦＥＴ１の製造方法について図５〜図９を参照しつつ説明する。
図５は、本発明に係る一実施形態としての電界効果トランジスタのＣＮＴを合成するプラズマＣＶＤ装置の概略図である。
本実施形態におけるチャネル７は、先端放電型ラジカルＣＶＤ法（以下、「プラズマＣＶＤ法」と呼ぶ）によって合成されるＣＮＴから構成される。本実施形態におけるプラズマＣＶＤ法によるＣＮＴの合成装置が、プラズマＣＶＤ装置３０である。プラズマＣＶＤ装置３０は、図５に示すように、チャンバー３１と、基板加熱部３２、基板３３、基板ホルダ３４、マイクロ波導波管３５と、マイクロ波導波管３５から伸びるアンテナ３６と、から構成される。そして、チャンバー３１は、内部に原料ガス３７を導入するための入口である原料ガス導入部３８と、外部に原料ガス３７を排出するための原料ガス排出部３９と、を備えている。
ここで、プラズマＣＶＤ装置３０を用いたＣＮＴの製造方法を説明する。
原料ガス３７は、炭化水素ガスであり、メタンやアセチレン等が好適である。
まず、基板３３上には鉄粒子等の触媒４０が高密度に配置される。触媒４０は、コバルトと鉄の合金、ニッケルと鉄の合金が用いられてもよい。次に、基板３３から離れたアンテナ３６の先端部４１でプラズマを発生させ、プラズマがプラズマ発生領域４２内の原料ガス３７を分解することにより、基板３３の上にＣＮＴが合成される。
本プラズマＣＶＤ装置は、マイクロ波の定在波の腹がちょうどアンテナ３６の先端部４１に位置するよう設計されているため、６０Ｗという低電力で放電可能である。また、基板３３とアンテナ３６の先端部４１との距離ｄは、上下に可動な基板ホルダ３４によって自由に調整することができるので、プラズマを触媒４０から離れた場所で発生させることができる。このため、触媒４０がプラズマによって損傷を受けにくく、触媒４０の活性時間が伸びることになるので、数ｍｍという長尺かつ垂直に配向し、かつ単位面積当たりの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度のＣＮＴを合成することができる。
原料ガス３７は、炭化水素ガスであり、メタンやアセチレン等が好適である。
まず、基板３３上には鉄粒子等の触媒４０が高密度に配置される。触媒４０は、コバルトと鉄の合金、ニッケルと鉄の合金が用いられてもよい。次に、基板３３から離れたアンテナ３６の先端部４１でプラズマを発生させ、プラズマがプラズマ発生領域４２内の原料ガス３７を分解することにより、基板３３の上にＣＮＴが合成される。
本プラズマＣＶＤ装置は、マイクロ波の定在波の腹がちょうどアンテナ３６の先端部４１に位置するよう設計されているため、６０Ｗという低電力で放電可能である。また、基板３３とアンテナ３６の先端部４１との距離ｄは、上下に可動な基板ホルダ３４によって自由に調整することができるので、プラズマを触媒４０から離れた場所で発生させることができる。このため、触媒４０がプラズマによって損傷を受けにくく、触媒４０の活性時間が伸びることになるので、数ｍｍという長尺かつ垂直に配向し、かつ単位面積当たりの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度のＣＮＴを合成することができる。
上述のプラズマＣＶＤ法におるＣＮＴの合成を、６９０℃、２０Ｔｏｒｒ、６０Ｗ、の条件下で行うことにより、長尺なＣＮＴを合成することができる。
図６は、本発明に係る一実施形態としてプラズマＣＶＤ法を用いて合成したＣＮＴのＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を示す図である。なお、図６の右上の写真はこのＳＥＭ像の部分拡大図である。
基板に垂直な方向に成長した自立するＣＮＴ（フォレストと呼ばれる）が合成されているのがわかる。従来の方法では、ＣＮＴの長さはせいぜい数μｍであったのに対し、プラズマＣＶＤ法によれば、図６に示すように、１ｍｍ程度の厚さに成長していることがわかる。そして、図６の右上のＣＮＴの部分拡大図から、個々のＣＮＴは、基板に垂直な方向に配向して伸びている。
図６は、本発明に係る一実施形態としてプラズマＣＶＤ法を用いて合成したＣＮＴのＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を示す図である。なお、図６の右上の写真はこのＳＥＭ像の部分拡大図である。
基板に垂直な方向に成長した自立するＣＮＴ（フォレストと呼ばれる）が合成されているのがわかる。従来の方法では、ＣＮＴの長さはせいぜい数μｍであったのに対し、プラズマＣＶＤ法によれば、図６に示すように、１ｍｍ程度の厚さに成長していることがわかる。そして、図６の右上のＣＮＴの部分拡大図から、個々のＣＮＴは、基板に垂直な方向に配向して伸びている。
図７は、本発明に係る一実施形態としてプラズマＣＶＤ法を用いて合成したＣＮＴのＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像を示す図である。図７から、複数のＣＮＴが、束になった束構造を形成している。
上記のプラズマＣＶＤ法により合成した長尺のＣＮＴの組成比率は、単層ＣＮＴが８２％、２層ＣＮＴが１８％を占める。そして、単層ＣＮＴの平均直径は２．２ｎｍ、２層ＣＮＴの平均直径は３．７ｎｍであった。
次に、本発明の一実施形態に係るＦＥＴ１の製造方法について図８及び図９を参照しつつ説明する。
図８は、本発明の一実施形態に係るＦＥＴ１の製造手順を示すフローチャートである。図９は、本発明の一実施形態に係るＦＥＴ１の製造方法の概略図を示している。図９の（ａ）〜（ｄ）はＦＥＴ１を上方向から俯瞰した図であり、図９の（ａ’）〜（ｅ’）はＦＥＴ１の側面方向から見た図である。図９（ａ）〜（ｄ）は、それぞれ図９（ａ’）〜（ｅ’）に対応している。さらに、図８のステップＳ１２は、図９（ａ）及び（ａ’）に、図８のステップＳ１３は、図９（ｂ）及び（ｂ’）に、図８のステップＳ１４は、図９（ｃ）及び（ｃ’）に、図８のステップＳ１５及びＳ１６は、図９（ｄ）及び（ｄ’）に、図８のステップＳ１７は、図９（ｅ’）に対応している。
図８は、本発明の一実施形態に係るＦＥＴ１の製造手順を示すフローチャートである。図９は、本発明の一実施形態に係るＦＥＴ１の製造方法の概略図を示している。図９の（ａ）〜（ｄ）はＦＥＴ１を上方向から俯瞰した図であり、図９の（ａ’）〜（ｅ’）はＦＥＴ１の側面方向から見た図である。図９（ａ）〜（ｄ）は、それぞれ図９（ａ’）〜（ｅ’）に対応している。さらに、図８のステップＳ１２は、図９（ａ）及び（ａ’）に、図８のステップＳ１３は、図９（ｂ）及び（ｂ’）に、図８のステップＳ１４は、図９（ｃ）及び（ｃ’）に、図８のステップＳ１５及びＳ１６は、図９（ｄ）及び（ｄ’）に、図８のステップＳ１７は、図９（ｅ’）に対応している。
本発明の第一実施形態に係るＦＥＴ１の作成は、次のような手順により実行される。
ステップＳ１１において、プラズマＣＶＤ装置３０により、ゲート長Ｌｇａｔｅの３〜５倍程度の長さのＣＮＴを合成する。
ステップＳ１２において、ステップ１において合成したＣＮＴをゲート長Ｌｇａｔｅの２倍程度の長さになるようにＣＮＴを基板から剥がし取り、ガラスからなる基板２の上に絶縁性樹脂（図示しない）を用いて固定する。この固定されたＣＮＴがチャネル７である（図９（ａ）及び（ａ’）参照）。
ステップＳ１３において、チタンの周囲を金が被覆して構成されるソース電極３及びドレイン電極４を、ソース電極３とドレイン電極４との間の距離（すなわちゲート長）が１ｍｍになるように蒸着する（図９（ｂ）及び（ｂ’）参照）。
ステップＳ１４において、別のガラス基板２上に、ステップＳ１３において作成したＣＮＴのチャネル７と、ソース電極３及びドレイン電極４を移し替える（図９（ｃ）及び（ｃ’）参照）。
ステップＳ１５において、ソース電極３及びドレイン電極４にそれぞれ配線１０を導電性樹脂５（伝導性エポキシ樹脂又は銀ペースト）で電気的に接合する（図９（ｄ）及び（ｄ’）参照）。
ステップＳ１６において、絶縁性樹脂６（絶縁性エポキシ樹脂）によりソース電極３と、ドレイン電極４及び配線１０を覆い、液体電解質からなるゲート８に直接暴露することを防止する（図９（ｄ）及び（ｄ’）参照）。
ステップＳ１７において、絶縁性樹脂６による壁２０を設け、液体電解質を貯留できる液槽とし、液体電解質からなるゲート８に、ゲート参照電極９を浸漬させる（図９（ｅ’）参照）。
［動作］
次に、上述のように、プラズマＣＶＤ法により合成したＣＮＴを用いて作成したＦＥＴ１の動作について説明する。
ゲート参照電極９に、電圧がゼロの状態から電圧を印加すると、チャネル７の個々のＣＮＴとゲート８の液体電解質との界面に電気二重層によるゲート絶縁層１３が形成される。ゲート８は、液体電解質であるため、ＣＮＴとの密着性がよく、容易かつ均一に電界をチャネル７に作用させることができるため、高速にゲート絶縁層１３を形成することができる。
そして、当該ゲート絶縁層１３を介してＣＮＴチャネル７に電界が作用するので、このときにソース電極３とドレイン電極４との間に電圧を印加しておくと、ソース電極３とドレイン電極４との間に電流が流れる。
次に、上述のように、プラズマＣＶＤ法により合成したＣＮＴを用いて作成したＦＥＴ１の動作について説明する。
ゲート参照電極９に、電圧がゼロの状態から電圧を印加すると、チャネル７の個々のＣＮＴとゲート８の液体電解質との界面に電気二重層によるゲート絶縁層１３が形成される。ゲート８は、液体電解質であるため、ＣＮＴとの密着性がよく、容易かつ均一に電界をチャネル７に作用させることができるため、高速にゲート絶縁層１３を形成することができる。
そして、当該ゲート絶縁層１３を介してＣＮＴチャネル７に電界が作用するので、このときにソース電極３とドレイン電極４との間に電圧を印加しておくと、ソース電極３とドレイン電極４との間に電流が流れる。
図１０は、本発明に係る一実施形態としての電界効果トランジスタの性能評価を示す図である。
ゲート参照電極９とソース電極３の間の電圧（以下、「ゲート参照電極−ソース電極間電圧」と呼ぶ）ＶＧＳを０Ｖ、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖに設定し、ドレイン電極４とソース電極３の間の電圧（以下、「ドレイン−ソース電極間電圧」と呼ぶ）ＶＤＳを印加した際のドレイン電極４−ソース電極３間に流れる電流（以下、「ドレイン−ソース電極間電流」と呼ぶ）ＩＤＳが図１０に示されている。
ゲート参照電極−ソース電極間電圧ＶＧＳ＝０Ｖの場合とゲート参照電極−ソース電極間電圧ＶＧＳ＝０．５Ｖの場合とで、ドレイン−ソース電極間電流ＩＤＳに大差がない。これは、ゲート参照電極−ソース電極間電圧ＶＧＳが０．０Ｖ〜０．５Ｖの範囲では、チャネル７に十分に電気二重層が形成されていないためと考えられる。
その後、ゲート参照電極−ソース電極間電圧ＶＧＳが１．０Ｖ以上になると、ゲート参照電極−ソース電極間電圧ＶＧＳが大きくなるほどドレイン−ソース電極間電流ＩＤＳがよく流れることを図１０は示している。つまり、ゲート参照電極−ソース電極間電圧ＶＧＳ＝０．５Ｖ以上では、ゲート参照電極−ソース電極間電圧ＶＧＳが０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖの順に大きくなるほど、ソース電極３とドレイン電極４の間の抵抗（ＶＤＳ／ＩＤＳ）は、３．１Ω、１．８Ω、１．２Ω、１．０Ωの順に小さくなり、本発明のＦＥＴ１がトランジスタとして機能していることが分かる。
なお、ゲート参照電極−ソース電極間電圧ＶＧＳが０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖの場合のＦＥＴ１のオン抵抗値を、測定に用いたＦＥＴ１の実際のゲート幅Ｗｇａｔｅ、厚み及びゲート長Ｌｇａｔｅを考慮して体積抵抗率に換算すると、１．２×１０−３Ω・ｃｍ、７．０×１０−４Ω・ｃｍ、４．７×１０−４Ω・ｃｍ、４．０×１０−４Ω・ｃｍとなる。
以上のように、本発明のＦＥＴ１では、ドレイン−ソース電極間電圧ＶＤＳ＝２．０Ｖ、ゲート参照電極−ソース電極間電圧ＶＧＳ＝２．０Ｖにおいて、ドレイン−ソース電極間電流ＩＤＳ＝２．０Ａ／ｍｍの電流、すなわちアンペアレベルの大電流を制御することができる。
ゲート参照電極９とソース電極３の間の電圧（以下、「ゲート参照電極−ソース電極間電圧」と呼ぶ）ＶＧＳを０Ｖ、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖに設定し、ドレイン電極４とソース電極３の間の電圧（以下、「ドレイン−ソース電極間電圧」と呼ぶ）ＶＤＳを印加した際のドレイン電極４−ソース電極３間に流れる電流（以下、「ドレイン−ソース電極間電流」と呼ぶ）ＩＤＳが図１０に示されている。
ゲート参照電極−ソース電極間電圧ＶＧＳ＝０Ｖの場合とゲート参照電極−ソース電極間電圧ＶＧＳ＝０．５Ｖの場合とで、ドレイン−ソース電極間電流ＩＤＳに大差がない。これは、ゲート参照電極−ソース電極間電圧ＶＧＳが０．０Ｖ〜０．５Ｖの範囲では、チャネル７に十分に電気二重層が形成されていないためと考えられる。
その後、ゲート参照電極−ソース電極間電圧ＶＧＳが１．０Ｖ以上になると、ゲート参照電極−ソース電極間電圧ＶＧＳが大きくなるほどドレイン−ソース電極間電流ＩＤＳがよく流れることを図１０は示している。つまり、ゲート参照電極−ソース電極間電圧ＶＧＳ＝０．５Ｖ以上では、ゲート参照電極−ソース電極間電圧ＶＧＳが０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖの順に大きくなるほど、ソース電極３とドレイン電極４の間の抵抗（ＶＤＳ／ＩＤＳ）は、３．１Ω、１．８Ω、１．２Ω、１．０Ωの順に小さくなり、本発明のＦＥＴ１がトランジスタとして機能していることが分かる。
なお、ゲート参照電極−ソース電極間電圧ＶＧＳが０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖの場合のＦＥＴ１のオン抵抗値を、測定に用いたＦＥＴ１の実際のゲート幅Ｗｇａｔｅ、厚み及びゲート長Ｌｇａｔｅを考慮して体積抵抗率に換算すると、１．２×１０−３Ω・ｃｍ、７．０×１０−４Ω・ｃｍ、４．７×１０−４Ω・ｃｍ、４．０×１０−４Ω・ｃｍとなる。
以上のように、本発明のＦＥＴ１では、ドレイン−ソース電極間電圧ＶＤＳ＝２．０Ｖ、ゲート参照電極−ソース電極間電圧ＶＧＳ＝２．０Ｖにおいて、ドレイン−ソース電極間電流ＩＤＳ＝２．０Ａ／ｍｍの電流、すなわちアンペアレベルの大電流を制御することができる。
ところで、本発明では、ゲート参照電極９に電圧を印加していない場合であっても、ソース電極３とドレイン電極４との間に電圧を印加すると、チャネル７に電流（いわゆるリーク電流）が流れる。これは、本発明のＦＥＴ１において、少なくとも１本の連続した金属性ＣＮＴがソース電極３とドレイン電極４とを接続していることに伴うものである。
例えば、本発明では、ドレイン−ソース電極間電圧ＶＤＳ＝２．０Ｖ、ゲート参照電極−ソース電極間電圧ＶＧＳ＝０．０Ｖにおいて、ドレイン−ソース電極間電流ＩＤＳ＝０．６Ａ／ｍｍの電流が流れている（前述の体積低効率に勘案すると、１．３×１０−３Ω・ｃｍ（２．０Ｖ／０．６５Ａ×１０μｍ×３μｍ／１０μｍ）である）。
しかしながら、本発明のＦＥＴ１の用途として、リーク電流の存在を気にしない用途を考慮すれば、本発明のＦＥＴ１で生じるリーク電流は実使用上問題になることはない。むしろ、本発明のＦＥＴ１は、その高出力用のＦＥＴ１としての有用性が高いことは、既に述べたとおりである。
例えば、本発明では、ドレイン−ソース電極間電圧ＶＤＳ＝２．０Ｖ、ゲート参照電極−ソース電極間電圧ＶＧＳ＝０．０Ｖにおいて、ドレイン−ソース電極間電流ＩＤＳ＝０．６Ａ／ｍｍの電流が流れている（前述の体積低効率に勘案すると、１．３×１０−３Ω・ｃｍ（２．０Ｖ／０．６５Ａ×１０μｍ×３μｍ／１０μｍ）である）。
しかしながら、本発明のＦＥＴ１の用途として、リーク電流の存在を気にしない用途を考慮すれば、本発明のＦＥＴ１で生じるリーク電流は実使用上問題になることはない。むしろ、本発明のＦＥＴ１は、その高出力用のＦＥＴ１としての有用性が高いことは、既に述べたとおりである。
以上のように、プラズマＣＶＤ法によって合成されたＣＮＴをチャネル７に用いた本発明のＦＥＴ１は、以下の特徴を有する。
（１）単位面積当たりのＣＮＴの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度であるので、ＦＥＴ１全体、ソース及びゲート単位面積あたりにおけるチャネル数が飛躍的に増大し、電流値及び電流密度の大幅な向上が可能となる。
（２）個々のＣＮＴが数ｍｍという長尺であるために、連続するＣＮＴによってドレイン−ソース電極間を接続することが可能となる。このため、短いＣＮＴ同士を複数繋いだ場合よりも、その接触抵抗が無い分だけ、チャネル抵抗の大幅な軽減が可能となる。
（３）チャネル７は複数のＣＮＴが束ねられた複数本の束（バンドル）構造を形成しており、個々の束において、電子（正孔）輸送経路の最適化が見込まれる。
（４）チャネル７に分散処理を行わず、かつ、ゲート８に液体電解質を用いることで、ゲート８がチャネル７の厚み方向へ効率よく含浸し、ＣＮＴとゲート８の接触面積を大きくすることができる。このため、チャネル７を構成する各ＣＮＴの表面に電気二重層が形成され、ドレイン−ソース電極間にアンペアレベルの大電流を制御することができ、かつこれを制御可能なＦＥＴを提供することができる。
（１）単位面積当たりのＣＮＴの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度であるので、ＦＥＴ１全体、ソース及びゲート単位面積あたりにおけるチャネル数が飛躍的に増大し、電流値及び電流密度の大幅な向上が可能となる。
（２）個々のＣＮＴが数ｍｍという長尺であるために、連続するＣＮＴによってドレイン−ソース電極間を接続することが可能となる。このため、短いＣＮＴ同士を複数繋いだ場合よりも、その接触抵抗が無い分だけ、チャネル抵抗の大幅な軽減が可能となる。
（３）チャネル７は複数のＣＮＴが束ねられた複数本の束（バンドル）構造を形成しており、個々の束において、電子（正孔）輸送経路の最適化が見込まれる。
（４）チャネル７に分散処理を行わず、かつ、ゲート８に液体電解質を用いることで、ゲート８がチャネル７の厚み方向へ効率よく含浸し、ＣＮＴとゲート８の接触面積を大きくすることができる。このため、チャネル７を構成する各ＣＮＴの表面に電気二重層が形成され、ドレイン−ソース電極間にアンペアレベルの大電流を制御することができ、かつこれを制御可能なＦＥＴを提供することができる。
図１１は、本発明に係る一実施形態としての電界効果トランジスタのＣＮＴの束構造による電子（正孔）輸送経路の最適化を示す概念図である。
ＣＮＴの束構造の周囲に、電気二重層によるゲートが形成されることで以下の効果が表れる。
１．送距離ショートカット経路
本発明のＣＮＴは、その単位面積当たりのＣＮＴの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度を有している。このような高密度なＣＮＴの束構造内には、半導体性ＣＮＴ同士が接触する接点が多く存在する。電子（正孔）は、接点による分岐の度に、ソース電極からドレイン電極までの輸送距離が最も短くなる経路を選択することになるので、結果としてショートカット経路が形成される。
２．高伝導チャネルシフト経路
上記のような高密度なＣＮＴの束構造内には、半導体性ＣＮＴと金属性ＣＮＴが接触する接点も多く存在することになる。チャネル７に形成された電気二重層によって半導体性ＣＮＴから輸送される電子（正孔）が、ある接点による分岐において、より伝導度の高い金属性チャネルにシフトする経路が形成される。
３．欠陥チャネル迂回経路
上記のような高密度なＣＮＴの束構造を採用することで、本来ならば電子（正孔）の輸送が行えない、破断点等を持つ欠陥ＣＮＴが存在する場合であっても、ＣＮＴ同士の接触する接点による分岐において、欠陥が無いＣＮＴに迂回する経路が形成される。
ＣＮＴの束構造の周囲に、電気二重層によるゲートが形成されることで以下の効果が表れる。
１．送距離ショートカット経路
本発明のＣＮＴは、その単位面積当たりのＣＮＴの本数が１．０×１０９〜１．０×１０１２本／ｃｍ２という高密度を有している。このような高密度なＣＮＴの束構造内には、半導体性ＣＮＴ同士が接触する接点が多く存在する。電子（正孔）は、接点による分岐の度に、ソース電極からドレイン電極までの輸送距離が最も短くなる経路を選択することになるので、結果としてショートカット経路が形成される。
２．高伝導チャネルシフト経路
上記のような高密度なＣＮＴの束構造内には、半導体性ＣＮＴと金属性ＣＮＴが接触する接点も多く存在することになる。チャネル７に形成された電気二重層によって半導体性ＣＮＴから輸送される電子（正孔）が、ある接点による分岐において、より伝導度の高い金属性チャネルにシフトする経路が形成される。
３．欠陥チャネル迂回経路
上記のような高密度なＣＮＴの束構造を採用することで、本来ならば電子（正孔）の輸送が行えない、破断点等を持つ欠陥ＣＮＴが存在する場合であっても、ＣＮＴ同士の接触する接点による分岐において、欠陥が無いＣＮＴに迂回する経路が形成される。
本発明のＦＥＴ１では、上述の送距離ショートカット経路、高伝導チャネルシフト経路、欠陥チャネル迂回経路は、チャネル全体の電流の抵抗値を小さくするよう寄与するため、これらの効果によってドレイン−ソース間電流が飛躍的に増大するといえる。
以上より、プラズマＣＶＤ法によって合成したＣＮＴをチャネル７に用いることで、ドレイン−ソース電極間にアンペアレベルの大電流を制御することができ、これを制御可能なＦＥＴの作成が可能となる。
以上より、プラズマＣＶＤ法によって合成したＣＮＴをチャネル７に用いることで、ドレイン−ソース電極間にアンペアレベルの大電流を制御することができ、これを制御可能なＦＥＴの作成が可能となる。
以上説明したように、本発明では、電界効果トランジスタ１は、ソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４との間に設けられた複数の長尺ＣＮＴからなるチャネル７と、液体電解質からなるゲート８を具備しており、ＣＮＴの束群は、ソース電極３とドレイン電極４を連続して接続しているＣＮＴを含む。
たとえば、本発明の電界効果トランジスタ１のチャネル７は、ゲートとドレイン電極との間の電圧がゼロの場合、体積抵抗率が１．３×１０−３Ω・ｃｍ以下である。また、本発明のチャネル７を構成するＣＮＴの配向は、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行に配向し、かつ、前記ＣＮＴの束群を構成するＣＮＴの平均長さ（Ｌｃｎｔ）がゲート長（Ｌｇａｔｅ）以上である。
そして、かかる構成を有しているため、電界効果トランジスタ１がオンした場合であっても、体積抵抗率が小さく、アンペアレベルの大電流を制御することができる。また、ゲートが液体電解質であるため、低い電圧であっても液体電解質とチャネル７の表面に容易に電気二重層が生じ、低消費電力でアンペアレベルの大電流を制御することができる。さらに、ゲートが液体電解質であるため、ＣＮＴからなるチャネル７の表面と、液体電解質との間の密着性がよく、高い電子（正孔）移動度がもたらされ、応答性の高いトランジスタを実現することができる。
たとえば、本発明の電界効果トランジスタ１のチャネル７は、ゲートとドレイン電極との間の電圧がゼロの場合、体積抵抗率が１．３×１０−３Ω・ｃｍ以下である。また、本発明のチャネル７を構成するＣＮＴの配向は、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行に配向し、かつ、前記ＣＮＴの束群を構成するＣＮＴの平均長さ（Ｌｃｎｔ）がゲート長（Ｌｇａｔｅ）以上である。
そして、かかる構成を有しているため、電界効果トランジスタ１がオンした場合であっても、体積抵抗率が小さく、アンペアレベルの大電流を制御することができる。また、ゲートが液体電解質であるため、低い電圧であっても液体電解質とチャネル７の表面に容易に電気二重層が生じ、低消費電力でアンペアレベルの大電流を制御することができる。さらに、ゲートが液体電解質であるため、ＣＮＴからなるチャネル７の表面と、液体電解質との間の密着性がよく、高い電子（正孔）移動度がもたらされ、応答性の高いトランジスタを実現することができる。
要するに、本発明では、電界効果トランジスタが、液体電解質からなるゲート８と、ソース電極３とドレイン電極４を連続して接続しているＣＮＴを含む長尺でかつ高密度なＣＮＴの束群からなるチャネル７とを備えているため、高出力、低消費電力、高速応答が実現される。
なお、上述した本発明の一実施形態に係るＦＥＴ１の製造手順におけるステップＳ１５とステップＳ１６との間で、ソース電極３とドレイン電極４との間に比較的大きな電圧を印加してＣＮＴからなるチャネル７に比較的大きな電流を制御することで、金属性ＣＮＴを選択除去し、チャネル７における金属製ＣＮＴの比率を下げるイニシャライズ処理を行うことは、適宜、行うことができる。
以上、本発明の実施形態について説明したが、この実施形態は、例示に過ぎず、本発明の技術的範囲を限定するものではない。本発明はその他の様々な実施形態を取ることが可能であり、さらに、本発明の要旨を逸脱しない範囲で、省略や置換等種々の変更を行うことができる。これら実施形態やその変形は、本明細書等に記載された発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１・・・電界効果トランジスタ
２・・・基板
３・・・ソース電極
４・・・ドレイン電極
５・・・導電性樹脂
６・・・絶縁性樹脂
７・・・チャネル
８・・・ゲート
９・・・ゲート参照電極
１０・・・配線
１１・・・半導体性ＣＮＴ
１２・・・金属性ＣＮＴ
１３・・・ゲート絶縁層
１４・・・分散溶媒
１５・・・界面活性剤
１６・・・金属微粒子
１７・・・欠陥のあるＣＮＴ
２０・・・壁
３０・・・プラズマＣＶＤ装置
３１・・・チャンバー
３２・・・基板加熱部
３３・・・基板
３４・・・基板ホルダ
３５・・・マイクロ波導波管
３６・・・アンテナ
３７・・・原料ガス
３８・・・原料ガス導入部
３９・・・原料ガス排出部
４０・・・触媒
４１・・・先端部
４２・・・プラズマ発生領域
２・・・基板
３・・・ソース電極
４・・・ドレイン電極
５・・・導電性樹脂
６・・・絶縁性樹脂
７・・・チャネル
８・・・ゲート
９・・・ゲート参照電極
１０・・・配線
１１・・・半導体性ＣＮＴ
１２・・・金属性ＣＮＴ
１３・・・ゲート絶縁層
１４・・・分散溶媒
１５・・・界面活性剤
１６・・・金属微粒子
１７・・・欠陥のあるＣＮＴ
２０・・・壁
３０・・・プラズマＣＶＤ装置
３１・・・チャンバー
３２・・・基板加熱部
３３・・・基板
３４・・・基板ホルダ
３５・・・マイクロ波導波管
３６・・・アンテナ
３７・・・原料ガス
３８・・・原料ガス導入部
３９・・・原料ガス排出部
４０・・・触媒
４１・・・先端部
４２・・・プラズマ発生領域
Claims (4)
- ソース電極と、ドレイン電極と、ゲートと、前記ソース電極と前記ドレイン電極との間に設けられた同一方向に配向した複数本のカーボンナノチューブからなるカーボンナノチューブ束の集合体であり、集合体自体としても配向性を有しているカーボンナノチューブの束群からなるチャネルと、を具備する電界効果トランジスタであって、
前記カーボンナノチューブの束構造は、カイラル型カーボンナノチューブと、ジグザグ型カーボンナノチューブと、アームチェア型カーボンナノチューブと、を含み、
前記カーボンナノチューブの束の構造の２／３を前記カイラル型カーボンナノチューブ又は前記ジグザグ型カーボンナノチューブが占めており、
前記カーボンナノチューブの束群は、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行に配向し、かつ、前記カーボンナノチューブの束群を構成するカーボンナノチューブの平均長さ（Ｌｃｎｔ）がゲート長（Ｌｇａｔｅ）以上である、
ことを特徴とする電界効果トランジスタ。 - 前記ゲートは、液体電解質からなることを特徴とする、請求項１に記載の電界効果トランジスタ。
- 前記カーボンナノチューブの密度は、１．０×１０９〜１．０×１０１２本／ｃｍ２である、ことを特徴とする請求項１又は請求項２のいずれか１項に記載の電界効果トランジスタ。
- ソース電極と、ドレイン電極と、ゲートと、前記ソース電極と前記ドレイン電極との間に設けられたカーボンナノチューブの束群からなるチャネルと、を具備する電界効果トランジスタの製造方法であって、
先端放電型ラジカルＣＶＤ法によって前記カーボンナノチューブを合成し、
基板上に、ソース電極と、ドレイン電極と、カーボンナノチューブの束群と、液体電解質からなるゲートと、を形成し、
前記カーボンナノチューブの束構造は、カイラル型カーボンナノチューブと、ジグザグ型カーボンナノチューブと、アームチェア型カーボンナノチューブと、を含み、
前記カーボンナノチューブの束の構造の２／３を前記カイラル型カーボンナノチューブ又は前記ジグザグ型カーボンナノチューブが占めており、
前記カーボンナノチューブの束群は、同一方向に配向した複数本のカーボンナノチューブからなるカーボンナノチューブ束の集合体であり、集合体自体としても配向性を有しており、前記ソース電極と前記ドレイン電極とを結ぶ最短距離の直線に対して平行に配向し、かつ、前記カーボンナノチューブの束群を構成するカーボンナノチューブの平均長さがゲート長（Ｌｇａｔｅ）以上である、
ことを特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013018374A JP6215535B2 (ja) | 2013-02-01 | 2013-02-01 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013018374A JP6215535B2 (ja) | 2013-02-01 | 2013-02-01 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014150173A JP2014150173A (ja) | 2014-08-21 |
| JP6215535B2 true JP6215535B2 (ja) | 2017-10-18 |
Family
ID=51572924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013018374A Expired - Fee Related JP6215535B2 (ja) | 2013-02-01 | 2013-02-01 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6215535B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9455421B2 (en) | 2013-11-21 | 2016-09-27 | Atom Nanoelectronics, Inc. | Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays |
| US10541374B2 (en) | 2016-01-04 | 2020-01-21 | Carbon Nanotube Technologies, Llc | Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices |
| US10847757B2 (en) | 2017-05-04 | 2020-11-24 | Carbon Nanotube Technologies, Llc | Carbon enabled vertical organic light emitting transistors |
| KR102366816B1 (ko) * | 2017-05-08 | 2022-02-23 | 아톰 에이치투오, 엘엘씨 | 탄소나노튜브 박막트랜지스터 백플레인의 제조 및 그 디스플레이 통합 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017508A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電界効果トランジスタ |
| JP2005101424A (ja) * | 2003-09-26 | 2005-04-14 | Sony Corp | 電界効果半導体装置の製造方法 |
| WO2005113432A1 (en) * | 2004-05-14 | 2005-12-01 | Sony Deutschland Gmbh | Composite materials comprising carbon nanotubes and metal carbonates |
| JP4864358B2 (ja) * | 2005-06-28 | 2012-02-01 | 富士通株式会社 | カーボンナノ細線トランジスタの製造方法 |
| JP5092500B2 (ja) * | 2007-03-30 | 2012-12-05 | 富士通株式会社 | カーボンナノチューブデバイス及びその製造方法 |
| JP5269352B2 (ja) * | 2007-06-08 | 2013-08-21 | 学校法人早稲田大学 | 単層カーボンナノチューブ製造方法、半導体配線構造の製造方法、フィールドエミッションディスプレイ用電子部品の製造方法及び探針製造方法 |
| JP2009032819A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 電子装置の製造方法及びそれを用いた電子装置 |
| JP5347964B2 (ja) * | 2007-09-07 | 2013-11-20 | 日本電気株式会社 | カーボンナノチューブ膜を用いる半導体装置及びその製造方法 |
| WO2009087793A1 (ja) * | 2008-01-11 | 2009-07-16 | National Institute Of Japan Science And Technology Agency | 電界効果トランジスタ、電界効果トランジスタの製造方法、中間体及び第２中間体 |
| JP5605705B2 (ja) * | 2008-04-30 | 2014-10-15 | 国立大学法人大阪大学 | 縦型電界効果トランジスタ |
| JP2010123765A (ja) * | 2008-11-20 | 2010-06-03 | Nec Corp | 半導体装置、その製造方法及びその駆動方法 |
-
2013
- 2013-02-01 JP JP2013018374A patent/JP6215535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014150173A (ja) | 2014-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4666270B2 (ja) | 半導体装置及びその製造方法 | |
| US8115187B2 (en) | Triodes using nanofabric articles and methods of making the same | |
| JP4053083B1 (ja) | カーボンナノチューブを含む素子、および、その素子を備える回路、電池充電回路、自動車システム、コンピュータシステム、または電子機器 | |
| JP6215535B2 (ja) | 電界効果トランジスタ | |
| CN105810746B (zh) | N型薄膜晶体管 | |
| JP2004517489A (ja) | ナノストラクチャの電気誘発性破壊のためのシステムおよび方法 | |
| CN103972296B (zh) | 薄膜晶体管 | |
| US20100173478A1 (en) | Concentric gate nanotube transistor devices | |
| US7462890B1 (en) | Nanotube transistor integrated circuit layout | |
| Ameri et al. | Liquid gated three dimensional graphene network transistor | |
| CN105810587B (zh) | N型薄膜晶体管的制备方法 | |
| JP4737473B2 (ja) | 半導体装置及びその製造方法 | |
| CN108933134A (zh) | 半导体器件 | |
| JP6215536B2 (ja) | キャリア輸送方向に対して直交する方向にｃｎｔチャネルを有する電界効果トランジスタ | |
| JP6215537B2 (ja) | 半導体装置に好適なカーボンナノチューブ束群を用いた半導体装置の製造方法、及び半導体装置 | |
| Rashid | Review of:" Nano Fullerenes with The Ability to Store Electrostatic Energy That can be Used as Nano Supercapacitors With Very High Capacity | |
| JP2010258246A (ja) | グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス，電子集積回路及び光／電子集積回路 | |
| CN105097429B (zh) | 碳纳米管复合膜的制备方法 | |
| JP2012038888A (ja) | 半導体装置およびその製造方法 | |
| Bandaru | Electrical characterization of carbon nanotube Y-junctions: a foundation for new nanoelectronics | |
| CN105810747B (zh) | N型薄膜晶体管 | |
| KR101173115B1 (ko) | 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법 | |
| JP2004185985A (ja) | 電気伝導線 | |
| CN105810586B (zh) | N型薄膜晶体管的制备方法 | |
| TW201131745A (en) | Memory cell and method for manufacturing memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6215535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |