JP4854319B2 - レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法 - Google Patents

レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法 Download PDF

Info

Publication number
JP4854319B2
JP4854319B2 JP2006027117A JP2006027117A JP4854319B2 JP 4854319 B2 JP4854319 B2 JP 4854319B2 JP 2006027117 A JP2006027117 A JP 2006027117A JP 2006027117 A JP2006027117 A JP 2006027117A JP 4854319 B2 JP4854319 B2 JP 4854319B2
Authority
JP
Japan
Prior art keywords
semiconductor
design
optical proximity
pattern
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006027117A
Other languages
English (en)
Other versions
JP2007086717A (ja
Inventor
載 寅 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007086717A publication Critical patent/JP2007086717A/ja
Application granted granted Critical
Publication of JP4854319B2 publication Critical patent/JP4854319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、半導体素子の製造方法に関するもので、詳しくは、レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法に関するものである。
一般に、ＤＲＡＭなどの半導体メモリ素子の設計図面を検証する方法として、デザインルールチェック(Design Rule Check； ＤＲＣ)、レイアウト対回路図(Layout Versus Schematic；ＬＶＳ)またはレイアウト対レイアウト(Layout Versus Layout；ＬＶＬ)方法などが用いられており、半導体の原デザインと光学近接効果補正(Optical Proximity Correction；ＯＰＣ)が行われた修正デザインとの比較時には、主にレイアウト対レイアウト方法が用いられている。
図１は、従来のレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示したフローチャートで、図２乃至図４は、図１のフローチャートを説明するための図である。
図１乃至図４に示すように、まず、半導体の原デザイン２００を製作する(段階１１０)。ここで、半導体の原デザイン２００とは、半導体素子の各種の単位構成要素を実際に実現するために、多様なパターン２１０を配置させる図面をいう。半導体の原デザイン２００を製作した後、光学近接効果補正(ＯＰＣ)を行って光学近接効果(Optical Proximity Effect)が考慮された半導体の修正デザイン３００を製作する(段階１２０)。通常、光学近接効果は、パターンの大きさが解像限界に接近するにつれて、光の回折及び干渉が発生してパターンが変形される現象である。したがって、半導体の修正デザイン３００には、変形された各パターン３１０が配置される。次に、半導体の原デザイン２００と半導体の修正デザイン３００とを互いに比較する(段階１３０)。次に、この比較結果として示される偏差パターン４１０，４２０を基準値と比較し、半導体の原デザイン２００内に漏れたパターンが存在するかどうか、半導体の原デザイン２００におけるエラー発生有無を判別し、かつ、半導体の修正デザイン３００が定まった規則内で行われたかどうか、半導体の修正デザイン３００におけるエラー発生有無を判別する(段階１４０)。
しかしながら、従来の方法においては、半導体の原デザイン及び半導体の修正デザイン内の各パターンの大きさのみを比較するため、露光条件の影響を考慮できないという問題点があった。例えば、多様な露光条件の一つである照明系の場合、用いられる照明系にしたがって、特に、所定の方向性を有する変形照明系(Off-Axis Illumination；ＯＡＩ)にしたがって方向別に相異なる結果が示されるという点を考慮できず、半導体の原デザインと半導体の修正デザインとの間の差異点を精密に検査できないという問題点があった。
米国特許第６，９３４，９２９号明細書 米国特許第６，４５１，６８０号明細書
本発明は、上記の問題点を解決するためになされたもので、露光条件を考慮することで、半導体の原デザインと半導体の修正デザインとの間の差異点及び光学近接効果補正の正確度を正確かつ精密に検査できるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を提供することを目的とする。
上記の目的を達成するために、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法は、半導体の原デザインに対して光学近接効果補正を行い、半導体の修正デザインを製作する段階と;前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階と;前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階と;互いに分離された偏差パターンを基準値とそれぞれ比較し、光学近接効果補正に対するエラー発生有無を判別する段階と；を含むことを特徴とする。
前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階は、前記半導体の原デザイン内のパターンと前記半導体の修正デザイン内のパターンとの一致程度を確認して行う。
前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系の方向性に対応する方向によって前記偏差パターンを分離することで行うことが好ましい。
前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がクロスポールまたはクォドラポールである場合、前記偏差パターンを直交方向及び対角方向に分離して行うことが好ましい。
前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がダイポールである場合、前記偏差パターンを垂直方向及び水平方向に分離して行うことが好ましい。
前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がｎ個の開口数を有するマルチポールである場合、前記偏差パターンを前記各開口数の角度に対応するｎ個の方向に分離して行うことが好ましい。
本発明において、前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階を行った後、前記比較結果として示される偏差パターンの縁部を除去する段階をさらに含む。
上記の目的を達成するために、本発明の他の実施形態によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法は、半導体の原デザインに対してダイポール照明系を適用した光学近接効果補正を行い、半導体の修正デザインを製作する段階と;前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階と;前記比較結果として示された偏差パターンを垂直方向の第１偏差パターンと水平方向の第２偏差パターンとに分離する段階と;前記第１偏差パターンを第１基準値と比較して垂直方向に配置されたパターンに対する光学近接効果補正のエラー発生有無を判別する段階と;前記第２偏差パターンを第２基準値と比較して水平方向に配置されたパターンに対する光学近接効果補正のエラー発生有無を判別する段階と；を含むことを特徴とする。
前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階は、前記半導体の原デザイン内のパターンと前記半導体の修正デザイン内のパターンとの一致程度を確認して行う。
本発明において、前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階を行った後、前記比較結果として示される第１及び第２偏差パターンの縁部を除去する段階をさらに含む。
本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法によると、露光条件、例えば、方向性を有する変形照明系を考慮して方向別に光学近接効果補正を検証することで、半導体の原デザインと半導体の修正デザインとの間の差異点及び光学近接効果補正の正確度を正確かつ精密に検査できるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
図５は、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示したフローチャートで、図６及び図７は、図５の段階５４０における照明系の各例を説明する図である。
図５に示すように、まず、半導体の原デザインを製作する(段階５１０)。半導体の原デザイン内には、半導体素子の各種の単位構成要素を実際に実現するための多様なパターンが配置される。次に、光学近接効果補正(ＯＰＣ)を行い、光学近接効果が考慮された半導体の修正デザインを製作する(段階５２０)。半導体の修正デザイン内には、半導体の原デザイン内のパターンを変形した各変形パターンが配置される。次に、半導体の原デザインと半導体の修正デザインとを互いに比較する(段階５３０)。この比較は、半導体の原デザイン内のパターンと前記半導体の修正デザイン内の変形パターンとの一致程度を確認することで行われる。通常、変形パターンは、半導体の原デザイン内のパターンに追加される部分を含むか、場合によっては、半導体の原デザイン内のパターンから削除される部分を含む。以下、このような半導体の原デザイン内のパターンと半導体の修正デザイン内の変形パターンとの差を、偏差パターンという。
次に、前記比較結果として示される偏差パターンを照明系にしたがって互いに分離する(段階５４０)。すなわち、照明系として変形照明系を用いる場合、変形照明系の開口部が配置される位置によって、フォトリソグラフィ工程は全般的に方向性を有するようになる。この方向性は、光学近接効果を検証するためにも考慮すべきものであり、本発明では、偏差パターンを照明系にしたがって多様な方向に分離する。
一例として、図６に示すように、変形照明系として光遮断領域６１０及びＹ軸方向に互いに対向して配置される各開口部６２１，６２２を有するダイポール(dipole)照明系６００を用いる場合、フォトリソグラフィ工程時に加えられるバイアスは、Ｙ方向及びＸ方向によって相異なる。したがって、この場合、前記偏差パターンをＹ方向の第１偏差パターンとＸ方向の第２偏差パターンとに分離する。場合によっては、前記各開口部６２１，６２２がＸ方向に互いに対向して配置されるが、この場合も、偏差パターンをＸ方向及びＹ方向の各パターンに互いに分離する。
他の例として、図７に示すように、変形照明系として光遮断領域７１０、Ｙ軸方向に互いに対向して配置される各開口部７２１，７２２及びＸ軸方向に互いに対向して配置される各開口部７２３，７２４を有するクロスポール(crosspole)変形照明系７００を用いる場合、フォトリソグラフィ工程時に加えられるバイアスは、Ｘ軸方向及びＹ軸方向の直交方向と、略４５゜角度の斜線方向によって相異なる。したがって、この場合、前記偏差パターンを直交方向の第１偏差パターンと斜線方向の第２偏差パターンとに分離する。これは、各開口部がＸ軸及びＹ軸上に配置されずに斜線方向に配置されるクォドラポール(quadrapole)変形照明系の場合にも、クロスポール変形照明系の場合と同様に適用される。
さらに他の例として、変形照明系が互いに対称的に配置されるｎ個の開口数を有するマルチポール(multipole)変形照明系である場合、偏差パターンを各開口数の角度に対応する各方向に分離して行い、この場合、ｎ個の分離された各偏差パターンが得られる。
前記偏差パターンを分離した後、この分離された各偏差パターンを基準値とそれぞれ比較し、半導体の原デザインにおけるエラー発生有無、例えば、半導体の原デザイン内に漏れたパターンが存在するかどうかを判別し、かつ、半導体の修正デザインにおけるエラー発生有無、例えば、半導体の修正デザインが定まった規則内で行われたかどうかを判別する(段階５５０)。
以下、本発明のダイポール変形照明系を用いる場合を、図８乃至図１４に基づいて具体的に説明する。
まず、図８に示すように、半導体の原デザイン８００を製作する。この半導体の原デザイン８００内には、半導体素子の各種の単位構成要素を実際に実現するためのパターン８１０が配置される。次に、図９に示すように、光学近接効果補正(ＯＰＣ)を行って光学近接効果が考慮された半導体の修正デザイン９００を製作する。半導体の修正デザイン９００内には、半導体の原デザイン８００内のパターン８１０を変形した変形パターン９１０が配置される。次に、図１０に示すように、半導体の原デザイン(図８の８００)と半導体の修正デザイン(図９の９００)とを互いに比較する。この比較は、半導体の原デザイン８００内のパターン８１０と半導体の修正デザイン９００内の変形パターン９１０との一致程度を確認することで行われる。
前記比較結果、図１１に示すように、半導体の原デザイン８００内のパターン８１０と半導体の修正デザイン９００内の変形パターン９１０との差、すなわち、互いに重ならない部分からなる偏差パターン１１００が生成される。この偏差パターン１１００は、半導体の原デザイン８００内のパターン８１０には存在しないが、変形パターン９１０には存在する部分１１１０と、半導体の原デザイン８００内のパターン８１０には存在するが、変形パターン９１０には存在しない部分１１２０と、を含む。
次に、図１２に示すように、偏差パターン１１００の縁部(図１１のＡ)を除去する。これは、通常、パターンの側面部及び縁部に加えられるバイアス大きさの差が大きいためであり、バイアス大きさの類似した側面部及び縁部を別途に分離して検証するために行われる。次に、前記偏差パターン１１００をＹ方向の第１偏差パターン１１１０とＸ方向の第２偏差パターン１１２０とに分離する。本実施形態では、説明の便宜上、半導体の原デザイン８００内のパターン８１０には存在しないが、変形パターン９１０には存在する部分と第１偏差パターン１１１０とを一致させ、半導体の原デザイン８００内のパターン８１０には存在するが、変形パターン９１０には存在しない部分と第２偏差パターン１１２０とを一致させたが、通常、一致しない場合も発生しうる。
次に、図１３に示すように、第１偏差パターン１１１０を第１基準値と比較して半導体の原デザイン(図８の８００)におけるエラー発生有無、例えば、半導体の原デザイン(図８の８００)内のパターン８１０のうちＹ方向に漏れたものがあるかどうかを判別し、かつ、半導体の修正デザイン(図９の９００)におけるエラー発生有無、すなわち、光学近接効果補正がＹ方向に定まった規則内で行われたかどうかを判別する。例えば、光学近接効果補正の基本規則としてＹ方向へのパターン偏差の大きさを１０ｎｍ内に限定する場合、前記第１基準値は、第１偏差パターン１１１０の大きさが１０ｎｍの範囲内であるかどうかを判断するための値であり、これによって、第１偏差パターン１１１０の大きさが１０ｎｍ内であるか、それとも、１０ｎｍ内の範囲を越えるかを判断する。この判断結果、１０ｎｍ内の範囲を越える場合、所望の光学近接効果補正が行われてないと判断する。このように、所望の光学近接効果補正が行われてない場合、実際にフォトリソグラフィ工程を行ってウエハー上にパターンを形成するときにパターン不良が発生しえる。よって、上記の方法によって光学近接効果補正を検証すると、Ｙ方向に対して所望の光学近接効果補正が行われたかどうかを正確に判別できる。
次に、図１４に示すように、第２偏差パターン１１２０を第２基準値と比較して半導体の原デザイン(図８の８００)におけるエラー発生有無、例えば、半導体の原デザイン(図８の８００)内のパターン８１０のうちＸ方向に漏れたものがあるかどうかを判別し、かつ、半導体の修正デザイン(図９の９００)におけるエラー発生有無、すなわち、光学近接効果補正がＸ方向に定まった規則内で行われたかどうかを判別する。例えば、光学近接効果補正の基本規則としてＸ方向への偏差パターンの大きさを３０ｎｍ内に限定する場合、前記第２基準値は、第２偏差パターン１１２０の大きさが３０ｎｍの範囲内であるかどうかを判断するための値であり、これによって、第２偏差パターン１１２０の大きさが３０ｎｍ内であるか、それとも、３０ｎｍ内の範囲を越えるかを判断する。この判断結果、３０ｎｍ内の範囲を越える場合、所望の光学近接効果補正が行われてないと判断する。このように所望の光学近接効果補正が行われてない場合、実際にフォトリソグラフィ工程を行ってウエハー上にパターンを形成するときにパターン不良が発生しうる。よって、上記の方法によって光学近接効果補正を検証すると、Ｘ方向に対して所望の光学近接効果補正が行われたどうかを正確に判別できる。
以上、本発明を好ましい実施形態に基づいて説明したが、本発明は、前記実施形態に限定されるものでなく、当該技術分野で通常の知識を有する者によって本発明の技術的思想内で多様に変形可能である。
従来のレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示したフローチャートである。 図１のフローチャートを説明するための図である。 図１のフローチャートを説明するための図である。 図１のフローチャートを説明するための図である。 本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示したフローチャートである。 図５の段階５４０における照明系の各例を示した図である。 図５の段階５４０における照明系の各例を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。 ダイポール変形照明系を用いる場合、本発明によるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を示した図である。
符号の説明
２００，８００ 原デザイン、２１０，８１０ パターン、３００，９００ 修正デザイン、３１０，９１０ 変形パターン、４１０，４２０ 偏差パターン、６００ ダイポール照明系、６１０，７１０ 光遮断領域、６２１，６２２，７２１，７２２，７２３ 開口部、７００ クロスポール変形照明系。

Claims (10)

  1. 半導体の原デザインに対して光学近接効果補正を行い、半導体の修正デザインを製作する段階と;
    前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階と;
    前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階と;
    互いに分離された偏差パターンを基準値とそれぞれ比較し、光学近接効果補正に対するエラー発生有無を判別する段階と；
    を含むことを特徴とする光学近接効果補正の検証方法。
  2. 前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階は、前記半導体の原デザイン内のパターンと前記半導体の修正デザイン内のパターンとの一致程度を確認して行うことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  3. 前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、
    前記照明系の方向性に対応する方向によって前記偏差パターンを分離することで行うことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  4. 前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がクロスポールまたはクォドラポールである場合、前記偏差パターンを直交方向及び対角方向に分離して行うことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  5. 前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がダイポールである場合、前記偏差パターンを垂直方向及び水平方向に分離して行うことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  6. 前記比較結果として示された偏差パターンを照明系にしたがって互いに分離する段階は、前記照明系がｎ個の開口数を有するマルチポールである場合、前記偏差パターンを前記各開口数の角度に対応するｎ個の方向に分離して行うことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  7. 前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階を行った後、前記比較結果として示される偏差パターンの縁部を除去する段階をさらに含むことを特徴とする請求項１に記載の光学近接効果補正の検証方法。
  8. 半導体の原デザインに対してダイポール照明系を適用した光学近接効果補正を行って半導体の修正デザインを製作する段階と;
    前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階と;
    前記比較結果として示された偏差パターンを垂直方向の第１偏差パターンと水平方向の第２偏差パターンとに分離する段階と;
    前記第１偏差パターンを第１基準値と比較して垂直方向に配置されたパターンに対する光学近接効果補正のエラー発生有無を判別する段階と;
    前記第２偏差パターンを第２基準値と比較して水平方向に配置されたパターンに対する光学近接効果補正のエラー発生有無を判別する段階と；を含むことを特徴とする光学近接効果補正の検証方法。
  9. 前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階は、前記半導体の原デザイン内のパターンと前記半導体の修正デザイン内のパターンとの一致程度を確認して行うことを特徴とする請求項８に記載の光学近接効果補正の検証方法。
  10. 前記半導体の原デザインと半導体の修正デザインとを互いに比較する段階を行った後、前記比較結果として示される第１及び第２偏差パターンの縁部を除去する段階をさらに含むことを特徴とする請求項８に記載の光学近接効果補正の検証方法。
JP2006027117A 2005-09-20 2006-02-03 レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法 Expired - Fee Related JP4854319B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0087202 2005-09-20
KR1020050087202A KR100642417B1 (ko) 2005-09-20 2005-09-20 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법

Publications (2)

Publication Number Publication Date
JP2007086717A JP2007086717A (ja) 2007-04-05
JP4854319B2 true JP4854319B2 (ja) 2012-01-18

Family

ID=37649967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027117A Expired - Fee Related JP4854319B2 (ja) 2005-09-20 2006-02-03 レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法

Country Status (3)

Country Link
US (1) US7546564B2 (ja)
JP (1) JP4854319B2 (ja)
KR (1) KR100642417B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840664B1 (ko) * 2007-05-17 2008-06-24 주식회사 동부하이텍 광학적 근접보정의 검증방법
JP5495481B2 (ja) * 2007-09-26 2014-05-21 株式会社東芝 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム
CN101763902B (zh) * 2008-12-23 2014-06-04 慧帝科技(深圳)有限公司 测试储存装置的方法及其***
KR20130006737A (ko) 2011-02-28 2013-01-18 삼성전자주식회사 반도체 소자의 제조방법
US8458631B2 (en) * 2011-08-11 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Cycle time reduction in data preparation
KR102575073B1 (ko) 2016-04-12 2023-09-06 삼성전자주식회사 마스크 데이터 검증 방법
KR20220078124A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 Opc 방법 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
JP3718951B2 (ja) 1997-03-31 2005-11-24 Ｊｆｅスチール株式会社 環流管
JPH11174659A (ja) * 1997-12-16 1999-07-02 Sony Corp マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP3413110B2 (ja) 1998-09-28 2003-06-03 株式会社東芝 パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JP2002006475A (ja) * 2000-06-22 2002-01-09 Toshiba Corp マスクパターン設計方法及びその方法により形成されるマスク
JP2002212945A (ja) 2001-01-17 2002-07-31 Nippon Steel Corp 山留め壁芯材用ｈ形鋼及びこれを用いた地下構造物の構築工法
US6451680B1 (en) 2001-01-31 2002-09-17 United Microelectronics Corp. Method for reducing borderless contact leakage by OPC
JP2002326056A (ja) 2001-05-07 2002-11-12 Nsk Ltd 転動体選別方法、該選別方法に使用される転動体選別装置
KR100576752B1 (ko) * 2001-10-09 2006-05-03 에이에스엠엘 마스크툴즈 비.브이. 2차원 피처모델 캘리브레이션 및 최적화 방법
JP3592666B2 (ja) * 2001-12-04 2004-11-24 株式会社東芝 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法
JP2003180447A (ja) 2001-12-21 2003-07-02 Kao Corp マスカラ化粧用具
JP4133047B2 (ja) * 2002-07-05 2008-08-13 シャープ株式会社 補正マスクパターン検証装置および補正マスクパターン検証方法
JP4282051B2 (ja) 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
JP2004133427A (ja) * 2002-07-26 2004-04-30 Asml Masktools Bv ダイポール照明技術とともに用いる配向依存遮蔽
JP2004163472A (ja) 2002-11-08 2004-06-10 Sony Corp フォトマスクの設計方法、フォトマスク、及び半導体装置
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US6934929B2 (en) 2003-01-13 2005-08-23 Lsi Logic Corporation Method for improving OPC modeling
TWI290262B (en) * 2003-01-14 2007-11-21 Asml Masktools Bv Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography
JP2005017551A (ja) 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd 近接効果補正の検証方法及び検証装置
US20050008942A1 (en) * 2003-07-08 2005-01-13 Yung-Feng Cheng [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]
JP4247104B2 (ja) * 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム
JP4455129B2 (ja) * 2004-04-06 2010-04-21 キヤノン株式会社 収差計測方法及びそれを用いた投影露光装置
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
EP1635222A3 (en) * 2004-09-14 2007-09-19 ASML MaskTools B.V. A method for performing full-chip manufacturing reliability checking and correction
CN101305320B (zh) * 2005-09-09 2012-07-04 Asml荷兰有限公司 采用独立掩模误差模型的掩模验证***和方法

Also Published As

Publication number Publication date
KR100642417B1 (ko) 2006-11-03
US7546564B2 (en) 2009-06-09
JP2007086717A (ja) 2007-04-05
US20070067752A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
JP4854319B2 (ja) レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法
US8146025B2 (en) Method for correcting layout pattern using rule checking rectangle
US7827520B2 (en) Method for correcting optical proximity effect
JP4628832B2 (ja) フォトマスクデータベースパターンの不良検査方法
TWI594067B (zh) 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法
US8151222B2 (en) Method for decomposing designed pattern layout and method for fabricating exposure mask using the same
KR101082103B1 (ko) 광 근접효과 보정의 검증방법
KR20080001438A (ko) 마스크 레이아웃 제작 방법
US7890908B2 (en) Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device
JP2007292983A (ja) 半導体レイアウトパタン検証装置及びマスクパタン生成装置
US20060206853A1 (en) Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device
CN110727170A (zh) 一种光罩的缺陷修复方法及光罩
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
US8233695B2 (en) Generating image inspection data from subtracted corner-processed design data
KR100788358B1 (ko) 광 근접 보정의 검증 방법
Mukherjee et al. Optical rule checking for proximity-corrected mask shapes
US8555211B2 (en) Mask making with error recognition
JP4562934B2 (ja) フォトマスクデータのｏｐｃ補正処理の検証方法
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR20090071738A (ko) 복수 레이아웃의 데이터를 이용한 패턴 검증 방법
US6741733B1 (en) Drawing pattern verifying method
JP2006337668A (ja) 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP2008040294A (ja) マスクレイアウト図形と光学像の検証方法
KR100840664B1 (ko) 광학적 근접보정의 검증방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees