JP4133047B2 - 補正マスクパターン検証装置および補正マスクパターン検証方法 - Google Patents
補正マスクパターン検証装置および補正マスクパターン検証方法 Download PDFInfo
- Publication number
- JP4133047B2 JP4133047B2 JP2002197993A JP2002197993A JP4133047B2 JP 4133047 B2 JP4133047 B2 JP 4133047B2 JP 2002197993 A JP2002197993 A JP 2002197993A JP 2002197993 A JP2002197993 A JP 2002197993A JP 4133047 B2 JP4133047 B2 JP 4133047B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask pattern
- correction
- correction mask
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証装置および補正マスクパターン検証方法に関し、特に、露光の際の光近接効果に対して補正を施した露光用マスクに、所望のパターンが適切に発生されているか否かを検証するための補正マスクパターン検証装置および補正マスクパターン検証方法に関する。
【０００２】
【従来の技術】
半導体集積回路の製造工程においては、設計データから作成されたレイアウトパターンをフォトマスク（露光用マスク）に形成し、マスクパターンをウェハ上に投影露光することによって、レイアウトパターンをウェハ上に作製するフォトリソグラフィー工程が複数回行われる。このようなフォトリソグラフィー工程に用いられるフォトマスクは、一般に、石英基板上に遮光部が形成された構造を有しており、遮光部と光透過部とによってマスクパターンが構成されている。
【０００３】
近年では、半導体集積回路の微細化に伴って、レイアウトパターンも微細化しており、フォトマスクに形成されるマスクパターンおよびウェハ上に投影露光されるパターンも微細化されている。ウェハ上に投影露光されるパターンが微細化すると、光の回折現象による干渉効果が顕著に現れ、本来の設計データと大きく異なるパターンが、ウェハに転写されてしまう。このように本来の設計データと大きく異なるパターンがウェハ上に形成されると、最終的に形成される半導体集積回路の歩留まり低下、動作の不具合などの原因となる。
【０００４】
図１８および図１９は、それぞれ、光の干渉効果の影響例を示す模式図である。図１８は、原マスクパターン（補正前の設計マスクパターン）５１におけるパターンの角部を示す。また、図１９は、図１８に示すようなマスクパターンが設けられたフォトマスクを用いて投影露光されたパターン５２の角部を示す。図１９に示すように、パターンの角部で光の干渉効果によりパターンが丸まり、パターン欠け５２ａが生じている。
【０００５】
このような光の干渉効果による投影露光後のパターンの変形を低減するために、ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ Ｃｏｒｒｅｃｔｉｏｎ）と称される技術が開発されている。このＯＰＣでは、光の回折現象による干渉効果の影響を光学的なシミュレーション、もしくは実際に投影露光されたテストパターンなどから評価し、その評価結果に基づいて、フォトマスクパターンを設計データに対して補正することによって、投影露光により形成されるパターンをより設計データに忠実に再現することができる。
【０００６】
図２０および図２１は、それぞれ、ＯＰＣ処理の例を示す模式図である。図２０に示す補正マスクパターン５３は、図１８に示す原マスクパターン５１に対して角部に突出部５３ａが設けられている。また、図２１は、図２０に示すような補正マスクパターンが設けられたフォトマスクを用いて投影露光されたパターン５４の角部を示す。図２１では、フォトマスク５３に突出部５３ａが設けられていることによって、その部分がパターン欠け５４ａとなり、図１９に比べてパターンの角部での後退量が減少して、より設計データが忠実に再現されてていることが分かる。
【０００７】
ところで、図２０に示すようなマスクパターンの補正を実際の半導体集積回路の製造工程に適用する場合には、光学的なシミュレーションに基づいて補正量を決定するシミュレーションベースによる方法と、一定の規則に基づいて特定のパターン毎に決まった補正を行うルールベースによる方法とがある。一般に、ルールベースによる方法は、シミュレーションベースによる方法に比べて、補正の効果は限定されるが、処理に必要とされる時間が少ない等の特徴があり、一般には、必要とされる精度に応じて両者が使い分けられる。
【０００８】
【発明が解決しようとする課題】
上述したようなマスクパターンの補正は、半導体集積回路のマスクパターン全体に対して行われるが、実際にマスクパターンを補正する際には、補正しようとするパターンが数μｍ〜数百μｍ程度の領域に分割され、各分割領域に対して補正が行われる。これは、光の波長に対して充分に大きな領域を考慮する必要があるために、ある程度の大きさが必要となる一方、電子計算機の処理能力等によって一度に取り扱うことができるデータ量が制限されるためである。
【０００９】
このような分割領域の境界部では、境界のどちらの領域に属するかによって補正パターンが変化することがあり、正常なパターン補正が行われないことがある。また、境界の設定の仕方によっては、補正しようとするパターンの周辺でパターンが異なっているように補正してしまい、正常なパターン補正が行われないこともある。さらに、補正プログラムもしくは電子計算機の不正な処理により、本来意図していないようなパターン補正をおこなっているおそれもある。
【００１０】
このように正常な補正パターンとは異なるパターン補正が行われると、所望のマスクパターンが形成されず、マスク製造工程で擬似的な欠陥が発生するなど、様々な不具合の原因となるため、半導体集積回路の不具合、歩留まり低下によるコストアップなどの原因となる。
【００１１】
このような不適切な補正マスクパターンが形成されることを防ぐために、補正後のマスクパターンを検証するための様々な検証方法が提案されている。例えば、特開平１１−１７４６５９号公報には、所定の最大補正量だけ原マスクパターンを拡大処理または縮小処理したパターンに、補正後のマスクパターンが内包されるか否かを判定することによって、適切な補正が行われているか否かを検証する方法が開示されている。
【００１２】
図２２は、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法を示すブロック図である。
【００１３】
この補正マスクパターン検証方法では、まず、原マスクパターンデータ（設計マスクパターンデータ）１１と補正マスクパターンデータ（補正後のマスクパターンデータ）１２を用意して、原マスクパターンデータ１１によって規定されるパターン形状に対して縮小図形演算処理１３および拡大図形演算処理１４を施す。次に、補正マスクパターンデータ１２によって規定されるパターン形状と縮小図形演算処理１３を施した縮小パターンとに対して差分図形演算処理１５を施し、この差分図形演算結果にパターンデータが含まれているか否かを判定する判定処理１７を行う。同様に、補正マスクパターンデータ１２によって規定されるパターン形状と拡大図形演算処理１４を施した拡大パターンとに対して差分図形演算処理１６を施し、この差分図形演算結果にパターンデータが含まれているか否かを判定する判定処理１８を行う。そして、いずれの判定処理１７および１８においてもパターンデータが含まれていないと判定された場合に、補正後のマスクパターンは正常な補正が行われていると判定する。
【００１４】
例えば、図２２に示す原マスクパターンデータ１１が図２３に示すようなＬ字状のパターン１１ａを表しているとすると、図形拡大演算処理を施した拡大パターンは図２４に示すように、原マスクパターンに対して長さ方向に各辺を一様に拡大したパターン１４ａとなる。
【００１５】
しかしながら、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法では、原マスクパターン対して、縮小演算処理もしくは拡大演算処理を施して生成されるパターン領域内に含まれるようなエラーパターンは、検出することができない。
【００１６】
例えば、補正を行うときに、誤って図２５および図２６に示すような補正マスクパターン５５および５６が形成された場合に、補正の誤りが検出されない。図２５に示す補正マスクパターン５５では、原マスクパターンの角部に補正パターンを形成する際に、原マスクパターンの一辺に沿って不要なパターン５５ａが付加されている。また、図２６に示す補正マスクパターン５６では、原マスクパターンの角部の２辺に形成されるべき補正パターンの１辺が欠落してパターン欠け５６ａが生じている。このような不要なパターン５５ａおよびパターン欠け５６ａが生じても、そのサイズは本来形成されるべき補正パターンのサイズと同等であるため、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法では、原マスクパターン対して、縮小演算処理もしくは拡大演算処理を施して生成されるパターン領域内に含まれ、エラーパターンとして検出することができない。
【００１７】
さらに、補正マスクパターンを検証する方法として、例えば特開平１１−１８４０６４号公報には、光学的シミュレーションにより原マスクパターンとＯＰＣ処理後のマスクパターンとを比較検証する方法が開示されている。しかしながら、光学的シミュレーションを用いる方法は、フーリエ変換等の計算工程を含み、計算時間が長くなって、半導体集積回路のコストアップの要因となる。
【００１８】
本発明は、このような従来技術の課題を解決するためになされたものであり、設計マスクパターンにＯＰＣ処理等の補正を行った補正マスクパターンに対して、適切な補正が行われているか否かを高速、かつ、低コストで検証するための補正マスクパターン検証装置および補正マスクパターン検証方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の補正マスクパターン検証装置は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証装置であって、該設計マスクパターンデータで規定されるパターン形状および該補正マスクパターンデータで規定されるパターン形状に対して所定の図形演算を施す図形演算手段と、該図形演算手段からの出力データで規定されるパターン形状に対して縮小処理および拡大処理を施す縮小−拡大図形演算手段と、該縮小−拡大図形演算手段からの出力データにパターンデータが含まれるか否かを判定する第１判定手段と、該図形演算手段からの出力データで規定されるパターン形状の面積を算出して、算出された面積値を所定の面積と比較し、所定範囲外の面積を有するパターンデータを出力する面積比較演算手段と、該面積比較演算手段からの出力データにパターンデータが含まれるか否かを判定する第２判定手段と、該第１判定手段の判定結果および該第２判定手段の判定結果が共にパターンデータが含まれていないことを判定する第３判定手段とを備え、そのことにより上記目的が達成される。
【００２０】
前記図形演算手段は、二つのパターン形状の差分図形演算処理を行うものであってもよい。また、前記図形演算手段は、二つのパターン形状の排他的論理和図形演算処理を行うものであってもよい。
【００２１】
本発明の補正マスクパターン検証方法は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形差分演算する第１ステップと、該第１ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第２ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第３ステップとを含む第１差分パターン生成処理と、該第１差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第１判定処理と、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該設計マスクパターンデータで規定されるパターン形状から該補正マスクパターンデータで規定されるパターン形状を図形差分演算する第４ステップと、該第４ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第５ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第６ステップとを含む第２差分パターン生成処理と、該第２差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第２判定処理と、該第１判定処理の判定結果と該第２判定処理の判定結果が共に算出面積値が所定の範囲内である場合に、該補正マスクパターンは適切に補正が行われていると判定する第３判定処理とを含み、そのことにより上記目的が達成される。
【００２２】
好ましくは、前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第２ステップおよび前記第５ステップにおける図形縮小処理の所定値、前記第３ステップおよび前記第６ステップにおける図形拡大処理の所定値、並びに前記第１判定処理および前記第２判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う。
【００２３】
本発明の補正マスクパターン検証方法は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形排他的論理和演算する第７ステップと、該第７ステップで得られた図形排他的差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第８ステップと、該第８ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第９ステップとを含む第３差分パターン生成処理と、該第３差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第４判定処理とを含み、そのことにより上記目的が達成される。
【００２４】
好ましくは、前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第８ステップにおける図形縮小処理の所定値、前記第９ステップにおける図形拡大処理の所定値、および前記第４判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う。
【００２５】
好ましくは、評価用設計マスクパターンデータに対して光学的なモデル計算により評価用補正マスクパターンを生成し、該評価用補正マスクパターンに対して、ある初期値からマスクパターンの最小形状を規定する単位長分を減算する毎に、検証結果が不適切であると判定されるまで補正マスクパターンの検証を実施し、適切であると判定された最小値のマスクパターンから、前記図形縮小処理の所定値および前記図形拡大処理の所定値を求める。
【００２６】
以下に、本発明の作用について説明する。
【００２７】
本発明においては、光近接効果補正（ＯＰＣ処理）等の補正処理を行った補正後のマスクパターンデータと、補正前の原マスクパターンデータ（設計マスクパターンデータ）から、差分図形パターンまたは排他的論理和図形パターンを求めて、この差分図形パターンまたは排他的論理和図形パターンに対して、所定の縮小−拡大図形演算処理、および面積比較処理を行う。
【００２８】
補正マスクパターンが所望のサイズである場合には、差分図形パターンまたは排他的論理和図形パターンに対して所定の縮小−拡大図形演算処理を行ったときにパターンが残らないため、適切な補正が行われているか否かを判定することができる。また、補正マスクパターンが所望のサイズよりも大きい場合には、差分図形パターンまたは排他的論理和図形パターンに対して所定の縮小−拡大図形演算処理を行ったときにパターンが残るため、不適切な補正を検出することができる。
【００２９】
また、差分図形パターンまたは排他的論理和図形パターンに対して、面積が所定の範囲内であるか否かを判定することによって、補正マスクパターンが所定の面積範囲外である場合には、不適切な補正として検出することができる。
【００３０】
本発明によれば、補正後のマスクパターンが、原マスクパターンに対して所望の補正が施されたものであり、正常なＬＳＩ動作を保証するものであることを検証することが可能となるため、半導体集積回路の歩留まりを向上すると共に、半導体集積回路のコストアップを抑制することが可能となる。
【００３１】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００３２】
図１は、本発明の一実施形態である補正マスクパターン検証装置１００の構成を示すブロック図である。
【００３３】
この補正マスクパターン検証装置１００は、差分図形演算手段３、縮小−拡大図形演算手段４、面積比較演算手段５、判定手段６〜８を備えている。
【００３４】
差分図形演算手段３には、原マスクパターンデータ（設計マスクパターンデータ）１および補正マスクパターンデータ（補正後のマスクパターンデータ）２が入力され、両マスクパターンデータ１および２で規定されるパターン形状の差分データが求められる。求められた差分データは、縮小−拡大図形演算手段４および面積比較演算手段５に入力される。
【００３５】
縮小−拡大図形演算手段４では、入力された差分データで規定されるパターン形状が長さ方向に所定量だけ縮小−拡大処理され、縮小−拡大処理後にパターンデータが残っているか否かが判定手段６によって判定される。判定結果は判定手段８に入力される。
【００３６】
また、面積比較演算手段５では、入力された差分データで規定されるパターン形状の面積と所定の面積値とが比較処理され、所定の範囲外のパターンデータが含まれているか否かが判定手段７によって判定される。判定結果は判定手段８に入力される。
【００３７】
判定手段８では、判定手段６および判定手段７による判定結果が正常であるか否かが判定されて、補正マスクパターンデータ２が正常なデータであるか否かが最終的に判定され、判定結果９として出力される。
【００３８】
次に、各手段での処理を具体的なパターン例を示して説明する。図２〜図７は、それぞれ、各手段による具体的なパターン例を示す模式図である。
【００３９】
この例では、原マスクパターンデータ１で規定されるパターン形状６１は、図２に示すようなポリゴン（多角形状）であり、補正マスクパターンデータ２によって規定されるパターン形状６２は、図３に示すように、原マスクパターンにＯＰＣ処理を施した補正マスクパターンになっている。図３に示す補正マスクパターン６２は、角部が丸くなることを防止するために、角が凸形状になっている外側角部では凸形状のＯＰＣパターン６２ａが設けられ、角が凹形状になっている内側角部では凹形状のＯＰＣパターン６２ｂが設けられている。
【００４０】
差分図形演算手段３では、図形演算により、原マスクパターンデータ１から補正マスクパターンデータ２が引き算されると共に、補正マスクパターンデータ２から原マスクパターンデータ１が引き算される。ここで、図形演算による引き算とは、演算される元のパターンから演算するパターンと共通する図形領域を削除する処理を行うものとする。従って、図２に示す原マスクパターン６１から図３に示す補正マスクパターン６２を図形演算により引き算した結果は、図４に示すように、外側角部に設けられた凸形状の差分パターン６２ａとなる。また、補正マスクパターン６２から原マスクパターン６１を図形演算により引き算した結果は、図５に示すように、内側角部に設けられた凹形状の差分パターン６２ｂとなる。
【００４１】
また、縮小―拡大図形演算手段４では、差分図形演算手段３で求められた差分パターンデータで規定されるパターン形状（差分パターン）に対して、各辺が長さ方向に所定量だけ短くなるように縮小処理が行われ、縮小された差分パターンに対して、同じ大きさだけ、各辺が長さ方向に拡大される。ここで、差分パターンが、本来補正に適用されるべき大きさである場合には、差分パターンの大きさは縮小される所定量よりも小さくなるため、縮小処理後にはパターンは残らない。一方、例えば、図６（ａ）に示すように、差分パターンが、本来補正に適用されるべきパターンよりも大きい場合には、差分パターンの大きさは縮小される所定量よりも大きくなるため、この差分パターンを縮小処理すると、図６（ｂ）に示すような縮小パターンが残り、その後の拡大処理によって図６（ｃ）に示すような拡大パターンが残ることになる。
【００４２】
判定手段６では、縮小−拡大図形演算手段４から出力されたデータにパターンが残っているか否かが判定され、補正が正しく行われたか否かが検証される。
【００４３】
しかしながら、上記差分パターンに対する縮小−拡大処理による検証のみでは、補正パターンが所望のサイズよりも大きい場合には検証が可能であるが、補正パターンが所望のパターンより小さい場合には、縮小処理によってパターンが消えてしまうために、検証することができない。
【００４４】
そこで、面積比較手段５では、差分図形演算手段３で求められた差分パターンデータで規定されるパターン形状（差分パターン）の面積が算出され、その面積と所定の面積値との大小関係が比較されて、面積が所定の範囲外である差分パターンデータが出力される。例えば、図７（ａ）〜図７（ｃ）に示すように、差分パターンの面積Ｓを所定の面積Ｓ１およびＳ２と比較して、図７（ａ）に示すように面積ＳがＳ１＜Ｓ＜Ｓ２の範囲内であればその差分パターンデータは出力されず、図７（ｂ）に示すように面積Ｓが面積Ｓ１よりも小さい場合、および図７（ｃ）に示すように面積Ｓが面積Ｓ２よりも大きい場合にはその差分パターンデータが出力される。
【００４５】
判定手段７では、面積比較手段５から出力されたデータにパターンが含まれているか否かが判定され、補正が正しく行われたか否かが検証される。従って、各差分パターンが所定の面積範囲内にある場合には正常と判定され、縮小―拡大処理では検証が不可能な、所望のパターンより小さい補正パターン等も検証することが可能となる。
【００４６】
以上のように、判定手段６および判定手段７でそれぞれ判定が行われた後、判定手段８によって、両者の判定結果が共に正常な補正パターンであると判定された場合に、最終的に正常な補正パターンであると判定される。
【００４７】
次に、このように構成された本実施形態の補正マスクパターン検証装置１００を用いた補正マスクパターンデータ検証方法について、図８のフローチャートを用いて説明する。
【００４８】
まず、ステップ１では、補正マスクパターンから原マスクパターンの図形差分演算を行い、求めた差分パターンをΔＡとする。
【００４９】
次に、ステップ２では、差分パターンΔＡに対して長さ方向にＲａだけ図形縮小処理を行い、処理結果をパターンΔＡ１とする。次に、ステップ３ではパターンΔＡ１に対して長さ方向にＲａだけ図形拡大処理を行い、処理結果をパターンΔＡ２とする。このステップ２およびステップ３の縮小・拡大処理に用いられる値Ｒａは、正常な補正が行われた場合に期待される、差分の長さの最大値である。
【００５０】
次に、ステップ４では、ステップ３で求めたパターンΔＡ２にパターンが含まれているか否かを判定する。ΔＡ２にパターンが含まれている場合（ΔＡ２≠０）には、期待される範囲外の不適切な補正が行われており、エラーと判定され、必要に応じてステップ１１で修正される。また、ΔＡ２＝０の場合には、ステップ５に進む。
【００５１】
次に、ステップ５では、差分パターンΔＡに対して所定の面積値との大小比較を行い、所定の範囲内（Ｓａｍｉｎ＜ΔＡ＜Ｓａｍａｘ）であれば、ステップ６に進む。このステップ５の面積比較処理に用いられる値ＳａｍｉｎおよびＳａｍａｘは、正常な補正が行われた場合に期待される、差分の面積の最小値および最大値である。
【００５２】
次にステップ６では、原マスクパターンから補正マスクパターンの差分演算を行い、求めた差分パターンΔＢに対して、ステップ７〜ステップ１０において、ステップ１〜ステップ５と同様の処理を行う。
【００５３】
ステップ７では差分パターンΔＢに対して長さ方向にＲｂだけ図形縮小処理を行い、処理結果をパターンΔＢ１とする。次に、ステップ８ではパターンΔＢ１に対して長さ方向にＲｂだけ拡大処理を行い、処理結果をパターンΔＢ２とする。
【００５４】
次に、ステップ９では、ステップ８で求めたΔＢ２にパターンが含まれているか否かを判定する。ΔＢ２にパターンが含まれている場合（ΔＢ２≠０）には、期待される範囲外の不適切な補正が行われており、エラーと判定され、必要に応じてステップ１１で修正される。また、ΔＢ２＝０の場合には、ステップ１０に進む。
【００５５】
次に、ステップ１０では、差分パターンΔＢに対して所定の面積値との大小比較を行い、所定の範囲内（Ｓｂｍｉｎ＜ΔＡ＜Ｓｂｍａｘ）であれば、補正が正常に行われていると判定される。
【００５６】
なお、以上の説明では、原マスクパターンで規定されるパターン形状および補正マスクパターンで規定されるパターン形状に対して図形演算による引き算を行って差分パターンを求めたが、図形演算による排他的論理和により求めた差分パターンを用いても、同様な検証を行うことが可能である。ここで、図形演算による排他的論理和とは、二つの図形パターンの不一致点を抽出する処理を行うものとする。但し、この場合には、差分パターンに対する縮小―拡大演算処理において、存在する可能性のあるパターンの最大値を用いる。また、面積比較処理においては、存在する可能性のあるパターンサイズの最小値および最大値を用いる。
【００５７】
また、論理集積回路などでは、一般に、集積回路の全パターンに対して、一定のルールに従ってパターン補正量が決定されるが、メモリ集積回路内のメモリセル部のように、マスクパターンが規則的に配置される領域を含むような場合には、メモリセル部ではパターンの規則性に最適化した特別な補正を行い、それ以外の回路部分では別の補正を行うことが多い。
【００５８】
このように、ルールベースにより補正量が決定される場合には、それぞれの領域に対して、図７に示すステップ２、ステップ３、ステップ６およびステップ７の縮小―拡大処理における所定の値ＲａおよびＲｂ、並びにステップ５およびステップ１０の面積比較処理における所定の値Ｓａｍｉｎ、Ｓａｍａｘ、ＳｂｍｉｎおよびＳｂｍａｘをそれぞれ設定することにより、より正確な検証を行うことが可能である。また、二つ以上の異なる補正規則を有する集積回路では、それぞれの領域に応じて適切な値を設定することができる。
【００５９】
このように一つの集積回路に対して複数の補正規則が適用される場合の処理について、図９のフローチャートを用いて説明する。
【００６０】
まず、ステップ２１では、特定の補正規則が規定された領域１を選択して、これをＰ１とする。通常、一つのマスクパターン上に、異なる補正規則が適用される領域が複数存在する場合には、それぞれの領域を覆うパターンが存在しており、これらのパターンと図形パターンとの和演算処理を行うことによって、領域を選択することが可能である。
【００６１】
次に、ステップ２２では、選択された領域Ｐ１に対して、図８のステップ１〜ステップ１０と同様の処理を行う。但し、この場合には、Ｒａ、Ｓａｍｉｎ、Ｓａｍａｘ、Ｒｂ、ＳｂｍｉｎおよびＳｂｍａｘは、それぞれ、領域Ｐ１で正常な補正が行われた場合に期待される値である。エラーと判定された場合には、ステップ２３に進んで処理を終了し、正常と判定された場合にはステップ２４に進む。
【００６２】
次に、ステップ２４およびステップ２５では、領域２に対してステップ２１およびステップ２２と同様の処理を行う。以降、同様にして、任意の領域ｎに対して補正マスクパターンの検証を行うことができる。
【００６３】
さらに、シミュレーションベースにより光近接効果補正を行う場合には、その補正量は補正パターンの光学的なシミュレーションにより決定されるため、パターン毎に縮小―拡大処理に用いられる値ＲａおよびＲｂは異なる。しかしながら、このような場合でも、原マスクパターンの設計ルールが規定されたデザインルール上の最小パターンなどから、補正の最大量を決定することは可能である。
【００６４】
例えば、図１０（ａ）に示すデザインルール上で許される最小線幅パターン７１、図１０（ｂ）に示すデザインルール上で許される最小スペースパターン７２、メモリセルなどの特徴的なパターン等を評価用原マスクパターン（テストパターン）として作成する。このような評価用原マスクパターンに対して、それぞれ、シミュレーションベースによる光近接効果補正ＯＰＣを行って評価用補正マスクパターンを作成する。例えば、図１０（ａ）に示す評価用原マスクパターン７１からは、図１１（ａ）に示すようにＯＰＣパターン７３ａが設けられた評価用補正マスクパターン７３が作成され、図１０（ｂ）に示す評価用原マスクパターン７２からは、図１１（ｂ）に示すようにＯＰＣパターン７４ａが設けられた評価用補正マスクパターン７４が作成される。
【００６５】
シミュレーションベースによる補正方法では、光学的なモデル計算により補正量を決定して補正を行うため、デザインルール上で許される最小パターンに施される補正が、最大補正量となる。図１１（ａ）および図１１（ｂ）では、この最大補正量を最大変位幅Ｒａｍｏｄと表している。
【００６６】
この最大変位幅Ｒａｍｏｄを求める処理について、図１２のフローチャートを用いて説明する。
【００６７】
まず、ステップ３１でＲａを光学的に考えられる変位量より、十分に大きな値を、最大値（初期値）として設定し、ステップ３２で、図８のステップ１〜ステップ１０と同様の処理を行う。この際、決定しようとしている変数Ｒａ以外の値は、各ステップでエラーとならないような値を設定しておく。例えば、Ｒｂ＝１０μｍ、Ｓａｍｉｎ＝Ｓｂｍｉｎ＝０μｍ２、Ｓａｍａｘ＝Ｓｂｍａｘ＝1０μｍ２。このようにしてステップ４でエラーと判定された場合には、ステップ３３に進んで処理を終了し、正常と判定された場合にはステップ３４に進む。
【００６８】
次に、ステップ３４では、最大値から所定の値ΔＲａを引いた値をＲａと設定し、ステップ３５で図８のステップ１〜ステップ１０と同様の処理を行う。以降、同様にして、ＲａをΔＲａずつ減少させながら、順次検証処理を行い、エラーの有無を確認する。
【００６９】
例えば、原マスクパターンの設計グリッド（マスクパターンの最小形状を規定する仮想的な座標）の最小単位が０．０１μｍであり、図１１に示すＲａｍｏｄ＝０．１６である場合、縮小−拡大処理において辺の長さを変更する際の所定量であるＲａを、光学的に十分大きいと考えられる値、例えばＲａ＝０．３０からΔＲａ=０．０１ずつ減少させていくと、Ｒａ＝０．１６までは縮小−拡大処理により差分パターンが消えるが、Ｒａ＝０．１５以下では差分パターンが残り、エラーとして検出される。
【００７０】
従って、シミュレーションベースによる光近接効果補正においても、補正量を決定することが可能である。ここでは、縮小−拡大処理に用いられるＲａを決定する方法について説明したが、他の値（Ｒｂ、Ｓａｍｉｎ、Ｓｂｍｉｎ、Ｓａｍａｘ、Ｓｂｍａｘ）についても同様にして決定することが可能である。また、補正量の決定処理は、デザインルールが決定されたときに一度だけ行えばよく、決定された値を用いて、図８の処理フローにより、補正マスクパターンを検証することが可能である。
【００７１】
以上のように、本実施形態によれば、マスクパターンデータで規定されるパターン形状と補正マスクパターンデータで規定されるパターン形状との差分パターンを図形演算により生成し、差分パターンに対して、縮小−拡大演算処理および面積比較処理を行うことによって、補正後のマスクパターンが原マスクパターンに対して所望の補正が行われたパターンであるか否かを、高精度に検証することが可能である。
【００７２】
また、本実施形態によれば、図形演算により補正マスクパターンの検証を行うため、特開平１１−１８４０６４号公報に開示されているような光学的シミュレーションにより原マスクパターンとＯＰＣ処理後のマスクパターンとを比較検証する方法と比べて、計算時間を数倍から数十倍短くすることができ、補正後のマスクパターンを、高速、かつ、低コストに検証することが可能である。
【００７３】
以下に、本発明の実施形態について、より具体的なパターン例を挙げて説明する。
【００７４】
ここでは、図２に示す原マスクパターン６１に対して、角部での丸まりを防止するために、図３に示すように、補正マスクパターン６２は、角部が凸形状となっている外側の角部に、凸形状の補正パターン（ＯＰＣパターン）６２ａが突き出し量０．０４μｍ、オーバーラップ量０．１０μｍで行われ、角部が凹形状となっている内側の角部に、凹形状の補正パターン（ＯＰＣパターン）６２ｂが突き出し量０．０６μｍ、オーバーラップ量０．１０μｍで行われているものとする。
【００７５】
図１３（ａ）は、図２に示す原マスクパターン６１から補正マスクパターン６２を図形演算により引き算して得られる差分パターン６２ａを示す図であり、図１３（ｂ）はその部分拡大図である。また、図１４は、図３に示す補正マスクパターン６２から原マスクパターン６１を図形演算により引き算して得られる差分パターン６２ｂを示す図であり、図１４（ｂ）はその部分拡大図である。
【００７６】
まず、拡大−縮小処理による検証について説明する。
【００７７】
図１３に示す差分パターン６２ａでは、その突き出し量が０．０４μｍであることから、その半分の０．０２μｍだけ、差分パターン６２ａの各辺を長さ方向に縮小し、その後、０．０２μｍだけ長さ方向に拡大する。これにより、すべてのポリゴン（多角形状）が消えた場合には、正常な補正が行われていると判定することができる。同様に、図１４に示す差分パターン６２ｂでは、その突き出し量が０．０６μｍであることから、その半分の０．０３μｍだけ、差分パターン６２ｂの各辺を長さ方向に縮小し、その後、０．０３μｍだけ長さ方向に拡大する。これにより、すべてのポリゴンが消えた場合には、正常な補正が行われていると判定することができる。
【００７８】
これに対して、補正処理に何らかの問題が生じて、例えば図１５（ａ）に示すように、外側角部の補正パターンにおいて、片側だけ、突き出し量が０．０６μｍとなっている場合を考える。この場合、上記と同様に、図１５（ａ）に示すように原マスクパターンと補正マスクパターンとの差分パターンを求め、図１５（ｂ）に示すように０．０２μｍだけ、差分パターンの各辺を長さ方向に縮小し、その後、図５（ｃ）に示すように０．０２μｍだけ長さ方向に拡大すると、突き出し量が０．０６μｍとなっている側のパターンが残り、縮小拡大図形演算手段４から出力される。これにより、補正後のマスクパターンが、所望の形状と異なっていることが分かる。
【００７９】
次に、面積比較による検証について、説明する。
【００８０】
図１３に示す差分パターン６２ａにおいて、正常な補正が行われた場合には各差分パターンの面積が０．００９６μｍ２ であることから、例えば０．００９μｍ２ より小さく、０．０１０μｍ２ より大きい差分パターンだけを面積比較演算手段５から出力するようにする。図１３に示す例では、全ての差分パターンの面積が０．００９６μｍ２ であることから、図１６（ａ）に示すように、出力されるポリゴンは存在せず、正常な補正が行われていると判定することができる。
【００８１】
これに対して、補正処理に何らかの問題が生じて、例えば図１７（ｂ）に示すように、外側角部の補正パターンにおいて、片側だけ、パターンが欠けている場合を考える。この場合、差分パターンの面積を求めると、０．００４μｍ２ であることから、この片側が欠けた差分パターンのみが出力され、正常に補正が行われなかったと判定される。
【００８２】
以上の説明では、原マスクパターンと補正マスクパターンとの差分パターンを求めるために、図形演算による引き算を用いたが、両パターンの図形演算による排他的論理和により差分パターンを求めることも可能である。この場合には、差分パターンを求めるための演算が一回で済むため、検証時間の短縮化が可能である。
【００８３】
但し、図形演算による排他的論理和により差分パターンを求めた場合には、その後の演算処理で指定される値を、最も大きいパターンに合わせる必要があり、図形演算による引き算により差分パターンを求めた場合に比べて、検証の精度は悪くなる。例えば、図１７に示すような差分パターンでは、縮小―拡大演算で指定される値を、より大きなパターン６２ｂに合わせて０．０３μｍにする必要がある。このため、例えば、外側角部における凸形状の補正パターン６２ａの突き出し量が０．０６μｍより大きい誤りパターンは検出可能であるが、これよりも小さい値、例えば、突き出し量が０．０２５μｍなどの誤りパターンは検出することができない。従って、差分パターンを求める際には、必要とされる検出精度、検証作業時間等によって、図形演算による引き算および図形演算による排他的論理和を使い分けることが好ましい。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、光近接効果補正等の補正処理を行ったマスクパターンが、補正前の原マスクパターンに対して正常な補正が行われたものであり、半導体集積回路の製造工程に適したマスクパターンであることを、計算時間が長く、コストアップの要因となる光学的シミュレーションを用いずに、非常に高い精度で検証することが可能になる。さらには、最終的に製造される半導体集積回路の不具合を回避し、歩留まりを向上すると共に、集積回路の低コスト化を図ることも可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態である補正マスクパターン検証装置の構成を示すブロック図である。
【図２】実施形態における原マスクパターンの一例を示す模式図である。
【図３】実施形態における補正後のマスクパターンの一例を示す模式図である。
【図４】実施形態における差分パターンの一例を示す模式図である。
【図５】実施形態における差分パターンの一例を示す模式図である。
【図６】（ａ）〜（ｃ）は、それぞれ、実施形態における縮小−拡大図形演算処理の一例を示す模式図である。
【図７】（ａ）〜（ｃ）は、それぞれ、実施形態における面積比較演算処理の一例を示す模式図である。
【図８】本発明の一実施形態である補正マスクパターン検証方法について説明するためのフローチャートである。
【図９】本発明の他の実施形態である補正マスクパターン検証方法について説明するためのフローチャートである。
【図１０】（ａ）および（ｂ）は、それぞれ、実施形態における評価用原マスクパターンの一例を示す模式図である。
【図１１】（ａ）および（ｂ）は、それぞれ、実施形態における評価用補正マスクパターンの一例を示す模式図である。
【図１２】シミュレーションベースによる補正量（Ｒａ）決定方法について説明するためのフローチャートである。
【図１３】（ａ）は、実施形態における差分パターンの一例を示す模式図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１４】（ａ）は、実施形態における差分パターンの一例を示す模式図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１５】（ａ）〜（ｃ）は、それぞれ、実施形態における縮小−拡大図形演算処理の一例を示す模式図である。
【図１６】（ａ）および（ｂ）は、それぞれ、実施形態における面積比較演算処理の一例を示す模式図である。
【図１７】実施形態における差分パターンの他の例を示す模式図である。
【図１８】原マスクパターンの一例を示す模式図である。
【図１９】図１８に示す原マスクパターンによる露光パターンを示す模式図である。
【図２０】補正後のマスクパターンの一例を示す模式図である。
【図２１】図２０に示す補正後のマスクパターンによる露光パターンを示す模式図である。
【図２２】従来の補正マスクパターン検証装置の構成を示すブロック図である。
【図２３】従来例における原マスクパターンの一例を示す模式図である。
【図２４】従来例における拡大演算処理後のマスクパターンの一例を示す模式図である。
【図２５】不適切な補正マスクパターンの一例を示す模式図である。
【図２６】不適切な補正マスクパターンの他の例を示す模式図である。
【符号の説明】
１、１１ 原マスクパターンデータ
２、１２ 補正マスクパターンデータ
３ 差分図形演算手段
４ 縮小−拡大図形演算手段
５ 面積比較演算手段
６〜８ 判定手段
９ 判定結果
１１ａ、５１、６１ 原マスクパターン
１３ 縮小図形演算処理
１４ 拡大図形演算処理
１５ 差分図形演算処理
１６ 差分図形演算処理
１７、１８ 判定処理
１４ａ 拡大演算後のマスクパターン
５２ 露光パターン
５２ａ、５４ａ、５６ａ パターン欠け
５３、６２ 補正マスクパターン
５３ａ 突出部
５５、５６ 不適切な補正マスクパターン
５５ａ 不要なパターン
６２ａ、６２ｂ 差分パターン（補正パターン）
７１、７２ 評価用原マスクパターン
７３、７４ 評価用補正マスクパターン
７３ａ、７４ａ ＯＰＣパターン
１００ 補正マスクパターン検証装置
【発明の属する技術分野】
本発明は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証装置および補正マスクパターン検証方法に関し、特に、露光の際の光近接効果に対して補正を施した露光用マスクに、所望のパターンが適切に発生されているか否かを検証するための補正マスクパターン検証装置および補正マスクパターン検証方法に関する。
【０００２】
【従来の技術】
半導体集積回路の製造工程においては、設計データから作成されたレイアウトパターンをフォトマスク（露光用マスク）に形成し、マスクパターンをウェハ上に投影露光することによって、レイアウトパターンをウェハ上に作製するフォトリソグラフィー工程が複数回行われる。このようなフォトリソグラフィー工程に用いられるフォトマスクは、一般に、石英基板上に遮光部が形成された構造を有しており、遮光部と光透過部とによってマスクパターンが構成されている。
【０００３】
近年では、半導体集積回路の微細化に伴って、レイアウトパターンも微細化しており、フォトマスクに形成されるマスクパターンおよびウェハ上に投影露光されるパターンも微細化されている。ウェハ上に投影露光されるパターンが微細化すると、光の回折現象による干渉効果が顕著に現れ、本来の設計データと大きく異なるパターンが、ウェハに転写されてしまう。このように本来の設計データと大きく異なるパターンがウェハ上に形成されると、最終的に形成される半導体集積回路の歩留まり低下、動作の不具合などの原因となる。
【０００４】
図１８および図１９は、それぞれ、光の干渉効果の影響例を示す模式図である。図１８は、原マスクパターン（補正前の設計マスクパターン）５１におけるパターンの角部を示す。また、図１９は、図１８に示すようなマスクパターンが設けられたフォトマスクを用いて投影露光されたパターン５２の角部を示す。図１９に示すように、パターンの角部で光の干渉効果によりパターンが丸まり、パターン欠け５２ａが生じている。
【０００５】
このような光の干渉効果による投影露光後のパターンの変形を低減するために、ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ Ｃｏｒｒｅｃｔｉｏｎ）と称される技術が開発されている。このＯＰＣでは、光の回折現象による干渉効果の影響を光学的なシミュレーション、もしくは実際に投影露光されたテストパターンなどから評価し、その評価結果に基づいて、フォトマスクパターンを設計データに対して補正することによって、投影露光により形成されるパターンをより設計データに忠実に再現することができる。
【０００６】
図２０および図２１は、それぞれ、ＯＰＣ処理の例を示す模式図である。図２０に示す補正マスクパターン５３は、図１８に示す原マスクパターン５１に対して角部に突出部５３ａが設けられている。また、図２１は、図２０に示すような補正マスクパターンが設けられたフォトマスクを用いて投影露光されたパターン５４の角部を示す。図２１では、フォトマスク５３に突出部５３ａが設けられていることによって、その部分がパターン欠け５４ａとなり、図１９に比べてパターンの角部での後退量が減少して、より設計データが忠実に再現されてていることが分かる。
【０００７】
ところで、図２０に示すようなマスクパターンの補正を実際の半導体集積回路の製造工程に適用する場合には、光学的なシミュレーションに基づいて補正量を決定するシミュレーションベースによる方法と、一定の規則に基づいて特定のパターン毎に決まった補正を行うルールベースによる方法とがある。一般に、ルールベースによる方法は、シミュレーションベースによる方法に比べて、補正の効果は限定されるが、処理に必要とされる時間が少ない等の特徴があり、一般には、必要とされる精度に応じて両者が使い分けられる。
【０００８】
【発明が解決しようとする課題】
上述したようなマスクパターンの補正は、半導体集積回路のマスクパターン全体に対して行われるが、実際にマスクパターンを補正する際には、補正しようとするパターンが数μｍ〜数百μｍ程度の領域に分割され、各分割領域に対して補正が行われる。これは、光の波長に対して充分に大きな領域を考慮する必要があるために、ある程度の大きさが必要となる一方、電子計算機の処理能力等によって一度に取り扱うことができるデータ量が制限されるためである。
【０００９】
このような分割領域の境界部では、境界のどちらの領域に属するかによって補正パターンが変化することがあり、正常なパターン補正が行われないことがある。また、境界の設定の仕方によっては、補正しようとするパターンの周辺でパターンが異なっているように補正してしまい、正常なパターン補正が行われないこともある。さらに、補正プログラムもしくは電子計算機の不正な処理により、本来意図していないようなパターン補正をおこなっているおそれもある。
【００１０】
このように正常な補正パターンとは異なるパターン補正が行われると、所望のマスクパターンが形成されず、マスク製造工程で擬似的な欠陥が発生するなど、様々な不具合の原因となるため、半導体集積回路の不具合、歩留まり低下によるコストアップなどの原因となる。
【００１１】
このような不適切な補正マスクパターンが形成されることを防ぐために、補正後のマスクパターンを検証するための様々な検証方法が提案されている。例えば、特開平１１−１７４６５９号公報には、所定の最大補正量だけ原マスクパターンを拡大処理または縮小処理したパターンに、補正後のマスクパターンが内包されるか否かを判定することによって、適切な補正が行われているか否かを検証する方法が開示されている。
【００１２】
図２２は、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法を示すブロック図である。
【００１３】
この補正マスクパターン検証方法では、まず、原マスクパターンデータ（設計マスクパターンデータ）１１と補正マスクパターンデータ（補正後のマスクパターンデータ）１２を用意して、原マスクパターンデータ１１によって規定されるパターン形状に対して縮小図形演算処理１３および拡大図形演算処理１４を施す。次に、補正マスクパターンデータ１２によって規定されるパターン形状と縮小図形演算処理１３を施した縮小パターンとに対して差分図形演算処理１５を施し、この差分図形演算結果にパターンデータが含まれているか否かを判定する判定処理１７を行う。同様に、補正マスクパターンデータ１２によって規定されるパターン形状と拡大図形演算処理１４を施した拡大パターンとに対して差分図形演算処理１６を施し、この差分図形演算結果にパターンデータが含まれているか否かを判定する判定処理１８を行う。そして、いずれの判定処理１７および１８においてもパターンデータが含まれていないと判定された場合に、補正後のマスクパターンは正常な補正が行われていると判定する。
【００１４】
例えば、図２２に示す原マスクパターンデータ１１が図２３に示すようなＬ字状のパターン１１ａを表しているとすると、図形拡大演算処理を施した拡大パターンは図２４に示すように、原マスクパターンに対して長さ方向に各辺を一様に拡大したパターン１４ａとなる。
【００１５】
しかしながら、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法では、原マスクパターン対して、縮小演算処理もしくは拡大演算処理を施して生成されるパターン領域内に含まれるようなエラーパターンは、検出することができない。
【００１６】
例えば、補正を行うときに、誤って図２５および図２６に示すような補正マスクパターン５５および５６が形成された場合に、補正の誤りが検出されない。図２５に示す補正マスクパターン５５では、原マスクパターンの角部に補正パターンを形成する際に、原マスクパターンの一辺に沿って不要なパターン５５ａが付加されている。また、図２６に示す補正マスクパターン５６では、原マスクパターンの角部の２辺に形成されるべき補正パターンの１辺が欠落してパターン欠け５６ａが生じている。このような不要なパターン５５ａおよびパターン欠け５６ａが生じても、そのサイズは本来形成されるべき補正パターンのサイズと同等であるため、特開平１１−１７４６５９号公報に開示されている補正マスクパターン検証方法では、原マスクパターン対して、縮小演算処理もしくは拡大演算処理を施して生成されるパターン領域内に含まれ、エラーパターンとして検出することができない。
【００１７】
さらに、補正マスクパターンを検証する方法として、例えば特開平１１−１８４０６４号公報には、光学的シミュレーションにより原マスクパターンとＯＰＣ処理後のマスクパターンとを比較検証する方法が開示されている。しかしながら、光学的シミュレーションを用いる方法は、フーリエ変換等の計算工程を含み、計算時間が長くなって、半導体集積回路のコストアップの要因となる。
【００１８】
本発明は、このような従来技術の課題を解決するためになされたものであり、設計マスクパターンにＯＰＣ処理等の補正を行った補正マスクパターンに対して、適切な補正が行われているか否かを高速、かつ、低コストで検証するための補正マスクパターン検証装置および補正マスクパターン検証方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の補正マスクパターン検証装置は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証装置であって、該設計マスクパターンデータで規定されるパターン形状および該補正マスクパターンデータで規定されるパターン形状に対して所定の図形演算を施す図形演算手段と、該図形演算手段からの出力データで規定されるパターン形状に対して縮小処理および拡大処理を施す縮小−拡大図形演算手段と、該縮小−拡大図形演算手段からの出力データにパターンデータが含まれるか否かを判定する第１判定手段と、該図形演算手段からの出力データで規定されるパターン形状の面積を算出して、算出された面積値を所定の面積と比較し、所定範囲外の面積を有するパターンデータを出力する面積比較演算手段と、該面積比較演算手段からの出力データにパターンデータが含まれるか否かを判定する第２判定手段と、該第１判定手段の判定結果および該第２判定手段の判定結果が共にパターンデータが含まれていないことを判定する第３判定手段とを備え、そのことにより上記目的が達成される。
【００２０】
前記図形演算手段は、二つのパターン形状の差分図形演算処理を行うものであってもよい。また、前記図形演算手段は、二つのパターン形状の排他的論理和図形演算処理を行うものであってもよい。
【００２１】
本発明の補正マスクパターン検証方法は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形差分演算する第１ステップと、該第１ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第２ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第３ステップとを含む第１差分パターン生成処理と、該第１差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第１判定処理と、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該設計マスクパターンデータで規定されるパターン形状から該補正マスクパターンデータで規定されるパターン形状を図形差分演算する第４ステップと、該第４ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第５ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第６ステップとを含む第２差分パターン生成処理と、該第２差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第２判定処理と、該第１判定処理の判定結果と該第２判定処理の判定結果が共に算出面積値が所定の範囲内である場合に、該補正マスクパターンは適切に補正が行われていると判定する第３判定処理とを含み、そのことにより上記目的が達成される。
【００２２】
好ましくは、前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第２ステップおよび前記第５ステップにおける図形縮小処理の所定値、前記第３ステップおよび前記第６ステップにおける図形拡大処理の所定値、並びに前記第１判定処理および前記第２判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う。
【００２３】
本発明の補正マスクパターン検証方法は、半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形排他的論理和演算する第７ステップと、該第７ステップで得られた図形排他的差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第８ステップと、該第８ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第９ステップとを含む第３差分パターン生成処理と、該第３差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第４判定処理とを含み、そのことにより上記目的が達成される。
【００２４】
好ましくは、前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第８ステップにおける図形縮小処理の所定値、前記第９ステップにおける図形拡大処理の所定値、および前記第４判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う。
【００２５】
好ましくは、評価用設計マスクパターンデータに対して光学的なモデル計算により評価用補正マスクパターンを生成し、該評価用補正マスクパターンに対して、ある初期値からマスクパターンの最小形状を規定する単位長分を減算する毎に、検証結果が不適切であると判定されるまで補正マスクパターンの検証を実施し、適切であると判定された最小値のマスクパターンから、前記図形縮小処理の所定値および前記図形拡大処理の所定値を求める。
【００２６】
以下に、本発明の作用について説明する。
【００２７】
本発明においては、光近接効果補正（ＯＰＣ処理）等の補正処理を行った補正後のマスクパターンデータと、補正前の原マスクパターンデータ（設計マスクパターンデータ）から、差分図形パターンまたは排他的論理和図形パターンを求めて、この差分図形パターンまたは排他的論理和図形パターンに対して、所定の縮小−拡大図形演算処理、および面積比較処理を行う。
【００２８】
補正マスクパターンが所望のサイズである場合には、差分図形パターンまたは排他的論理和図形パターンに対して所定の縮小−拡大図形演算処理を行ったときにパターンが残らないため、適切な補正が行われているか否かを判定することができる。また、補正マスクパターンが所望のサイズよりも大きい場合には、差分図形パターンまたは排他的論理和図形パターンに対して所定の縮小−拡大図形演算処理を行ったときにパターンが残るため、不適切な補正を検出することができる。
【００２９】
また、差分図形パターンまたは排他的論理和図形パターンに対して、面積が所定の範囲内であるか否かを判定することによって、補正マスクパターンが所定の面積範囲外である場合には、不適切な補正として検出することができる。
【００３０】
本発明によれば、補正後のマスクパターンが、原マスクパターンに対して所望の補正が施されたものであり、正常なＬＳＩ動作を保証するものであることを検証することが可能となるため、半導体集積回路の歩留まりを向上すると共に、半導体集積回路のコストアップを抑制することが可能となる。
【００３１】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面に基づいて説明する。
【００３２】
図１は、本発明の一実施形態である補正マスクパターン検証装置１００の構成を示すブロック図である。
【００３３】
この補正マスクパターン検証装置１００は、差分図形演算手段３、縮小−拡大図形演算手段４、面積比較演算手段５、判定手段６〜８を備えている。
【００３４】
差分図形演算手段３には、原マスクパターンデータ（設計マスクパターンデータ）１および補正マスクパターンデータ（補正後のマスクパターンデータ）２が入力され、両マスクパターンデータ１および２で規定されるパターン形状の差分データが求められる。求められた差分データは、縮小−拡大図形演算手段４および面積比較演算手段５に入力される。
【００３５】
縮小−拡大図形演算手段４では、入力された差分データで規定されるパターン形状が長さ方向に所定量だけ縮小−拡大処理され、縮小−拡大処理後にパターンデータが残っているか否かが判定手段６によって判定される。判定結果は判定手段８に入力される。
【００３６】
また、面積比較演算手段５では、入力された差分データで規定されるパターン形状の面積と所定の面積値とが比較処理され、所定の範囲外のパターンデータが含まれているか否かが判定手段７によって判定される。判定結果は判定手段８に入力される。
【００３７】
判定手段８では、判定手段６および判定手段７による判定結果が正常であるか否かが判定されて、補正マスクパターンデータ２が正常なデータであるか否かが最終的に判定され、判定結果９として出力される。
【００３８】
次に、各手段での処理を具体的なパターン例を示して説明する。図２〜図７は、それぞれ、各手段による具体的なパターン例を示す模式図である。
【００３９】
この例では、原マスクパターンデータ１で規定されるパターン形状６１は、図２に示すようなポリゴン（多角形状）であり、補正マスクパターンデータ２によって規定されるパターン形状６２は、図３に示すように、原マスクパターンにＯＰＣ処理を施した補正マスクパターンになっている。図３に示す補正マスクパターン６２は、角部が丸くなることを防止するために、角が凸形状になっている外側角部では凸形状のＯＰＣパターン６２ａが設けられ、角が凹形状になっている内側角部では凹形状のＯＰＣパターン６２ｂが設けられている。
【００４０】
差分図形演算手段３では、図形演算により、原マスクパターンデータ１から補正マスクパターンデータ２が引き算されると共に、補正マスクパターンデータ２から原マスクパターンデータ１が引き算される。ここで、図形演算による引き算とは、演算される元のパターンから演算するパターンと共通する図形領域を削除する処理を行うものとする。従って、図２に示す原マスクパターン６１から図３に示す補正マスクパターン６２を図形演算により引き算した結果は、図４に示すように、外側角部に設けられた凸形状の差分パターン６２ａとなる。また、補正マスクパターン６２から原マスクパターン６１を図形演算により引き算した結果は、図５に示すように、内側角部に設けられた凹形状の差分パターン６２ｂとなる。
【００４１】
また、縮小―拡大図形演算手段４では、差分図形演算手段３で求められた差分パターンデータで規定されるパターン形状（差分パターン）に対して、各辺が長さ方向に所定量だけ短くなるように縮小処理が行われ、縮小された差分パターンに対して、同じ大きさだけ、各辺が長さ方向に拡大される。ここで、差分パターンが、本来補正に適用されるべき大きさである場合には、差分パターンの大きさは縮小される所定量よりも小さくなるため、縮小処理後にはパターンは残らない。一方、例えば、図６（ａ）に示すように、差分パターンが、本来補正に適用されるべきパターンよりも大きい場合には、差分パターンの大きさは縮小される所定量よりも大きくなるため、この差分パターンを縮小処理すると、図６（ｂ）に示すような縮小パターンが残り、その後の拡大処理によって図６（ｃ）に示すような拡大パターンが残ることになる。
【００４２】
判定手段６では、縮小−拡大図形演算手段４から出力されたデータにパターンが残っているか否かが判定され、補正が正しく行われたか否かが検証される。
【００４３】
しかしながら、上記差分パターンに対する縮小−拡大処理による検証のみでは、補正パターンが所望のサイズよりも大きい場合には検証が可能であるが、補正パターンが所望のパターンより小さい場合には、縮小処理によってパターンが消えてしまうために、検証することができない。
【００４４】
そこで、面積比較手段５では、差分図形演算手段３で求められた差分パターンデータで規定されるパターン形状（差分パターン）の面積が算出され、その面積と所定の面積値との大小関係が比較されて、面積が所定の範囲外である差分パターンデータが出力される。例えば、図７（ａ）〜図７（ｃ）に示すように、差分パターンの面積Ｓを所定の面積Ｓ１およびＳ２と比較して、図７（ａ）に示すように面積ＳがＳ１＜Ｓ＜Ｓ２の範囲内であればその差分パターンデータは出力されず、図７（ｂ）に示すように面積Ｓが面積Ｓ１よりも小さい場合、および図７（ｃ）に示すように面積Ｓが面積Ｓ２よりも大きい場合にはその差分パターンデータが出力される。
【００４５】
判定手段７では、面積比較手段５から出力されたデータにパターンが含まれているか否かが判定され、補正が正しく行われたか否かが検証される。従って、各差分パターンが所定の面積範囲内にある場合には正常と判定され、縮小―拡大処理では検証が不可能な、所望のパターンより小さい補正パターン等も検証することが可能となる。
【００４６】
以上のように、判定手段６および判定手段７でそれぞれ判定が行われた後、判定手段８によって、両者の判定結果が共に正常な補正パターンであると判定された場合に、最終的に正常な補正パターンであると判定される。
【００４７】
次に、このように構成された本実施形態の補正マスクパターン検証装置１００を用いた補正マスクパターンデータ検証方法について、図８のフローチャートを用いて説明する。
【００４８】
まず、ステップ１では、補正マスクパターンから原マスクパターンの図形差分演算を行い、求めた差分パターンをΔＡとする。
【００４９】
次に、ステップ２では、差分パターンΔＡに対して長さ方向にＲａだけ図形縮小処理を行い、処理結果をパターンΔＡ１とする。次に、ステップ３ではパターンΔＡ１に対して長さ方向にＲａだけ図形拡大処理を行い、処理結果をパターンΔＡ２とする。このステップ２およびステップ３の縮小・拡大処理に用いられる値Ｒａは、正常な補正が行われた場合に期待される、差分の長さの最大値である。
【００５０】
次に、ステップ４では、ステップ３で求めたパターンΔＡ２にパターンが含まれているか否かを判定する。ΔＡ２にパターンが含まれている場合（ΔＡ２≠０）には、期待される範囲外の不適切な補正が行われており、エラーと判定され、必要に応じてステップ１１で修正される。また、ΔＡ２＝０の場合には、ステップ５に進む。
【００５１】
次に、ステップ５では、差分パターンΔＡに対して所定の面積値との大小比較を行い、所定の範囲内（Ｓａｍｉｎ＜ΔＡ＜Ｓａｍａｘ）であれば、ステップ６に進む。このステップ５の面積比較処理に用いられる値ＳａｍｉｎおよびＳａｍａｘは、正常な補正が行われた場合に期待される、差分の面積の最小値および最大値である。
【００５２】
次にステップ６では、原マスクパターンから補正マスクパターンの差分演算を行い、求めた差分パターンΔＢに対して、ステップ７〜ステップ１０において、ステップ１〜ステップ５と同様の処理を行う。
【００５３】
ステップ７では差分パターンΔＢに対して長さ方向にＲｂだけ図形縮小処理を行い、処理結果をパターンΔＢ１とする。次に、ステップ８ではパターンΔＢ１に対して長さ方向にＲｂだけ拡大処理を行い、処理結果をパターンΔＢ２とする。
【００５４】
次に、ステップ９では、ステップ８で求めたΔＢ２にパターンが含まれているか否かを判定する。ΔＢ２にパターンが含まれている場合（ΔＢ２≠０）には、期待される範囲外の不適切な補正が行われており、エラーと判定され、必要に応じてステップ１１で修正される。また、ΔＢ２＝０の場合には、ステップ１０に進む。
【００５５】
次に、ステップ１０では、差分パターンΔＢに対して所定の面積値との大小比較を行い、所定の範囲内（Ｓｂｍｉｎ＜ΔＡ＜Ｓｂｍａｘ）であれば、補正が正常に行われていると判定される。
【００５６】
なお、以上の説明では、原マスクパターンで規定されるパターン形状および補正マスクパターンで規定されるパターン形状に対して図形演算による引き算を行って差分パターンを求めたが、図形演算による排他的論理和により求めた差分パターンを用いても、同様な検証を行うことが可能である。ここで、図形演算による排他的論理和とは、二つの図形パターンの不一致点を抽出する処理を行うものとする。但し、この場合には、差分パターンに対する縮小―拡大演算処理において、存在する可能性のあるパターンの最大値を用いる。また、面積比較処理においては、存在する可能性のあるパターンサイズの最小値および最大値を用いる。
【００５７】
また、論理集積回路などでは、一般に、集積回路の全パターンに対して、一定のルールに従ってパターン補正量が決定されるが、メモリ集積回路内のメモリセル部のように、マスクパターンが規則的に配置される領域を含むような場合には、メモリセル部ではパターンの規則性に最適化した特別な補正を行い、それ以外の回路部分では別の補正を行うことが多い。
【００５８】
このように、ルールベースにより補正量が決定される場合には、それぞれの領域に対して、図７に示すステップ２、ステップ３、ステップ６およびステップ７の縮小―拡大処理における所定の値ＲａおよびＲｂ、並びにステップ５およびステップ１０の面積比較処理における所定の値Ｓａｍｉｎ、Ｓａｍａｘ、ＳｂｍｉｎおよびＳｂｍａｘをそれぞれ設定することにより、より正確な検証を行うことが可能である。また、二つ以上の異なる補正規則を有する集積回路では、それぞれの領域に応じて適切な値を設定することができる。
【００５９】
このように一つの集積回路に対して複数の補正規則が適用される場合の処理について、図９のフローチャートを用いて説明する。
【００６０】
まず、ステップ２１では、特定の補正規則が規定された領域１を選択して、これをＰ１とする。通常、一つのマスクパターン上に、異なる補正規則が適用される領域が複数存在する場合には、それぞれの領域を覆うパターンが存在しており、これらのパターンと図形パターンとの和演算処理を行うことによって、領域を選択することが可能である。
【００６１】
次に、ステップ２２では、選択された領域Ｐ１に対して、図８のステップ１〜ステップ１０と同様の処理を行う。但し、この場合には、Ｒａ、Ｓａｍｉｎ、Ｓａｍａｘ、Ｒｂ、ＳｂｍｉｎおよびＳｂｍａｘは、それぞれ、領域Ｐ１で正常な補正が行われた場合に期待される値である。エラーと判定された場合には、ステップ２３に進んで処理を終了し、正常と判定された場合にはステップ２４に進む。
【００６２】
次に、ステップ２４およびステップ２５では、領域２に対してステップ２１およびステップ２２と同様の処理を行う。以降、同様にして、任意の領域ｎに対して補正マスクパターンの検証を行うことができる。
【００６３】
さらに、シミュレーションベースにより光近接効果補正を行う場合には、その補正量は補正パターンの光学的なシミュレーションにより決定されるため、パターン毎に縮小―拡大処理に用いられる値ＲａおよびＲｂは異なる。しかしながら、このような場合でも、原マスクパターンの設計ルールが規定されたデザインルール上の最小パターンなどから、補正の最大量を決定することは可能である。
【００６４】
例えば、図１０（ａ）に示すデザインルール上で許される最小線幅パターン７１、図１０（ｂ）に示すデザインルール上で許される最小スペースパターン７２、メモリセルなどの特徴的なパターン等を評価用原マスクパターン（テストパターン）として作成する。このような評価用原マスクパターンに対して、それぞれ、シミュレーションベースによる光近接効果補正ＯＰＣを行って評価用補正マスクパターンを作成する。例えば、図１０（ａ）に示す評価用原マスクパターン７１からは、図１１（ａ）に示すようにＯＰＣパターン７３ａが設けられた評価用補正マスクパターン７３が作成され、図１０（ｂ）に示す評価用原マスクパターン７２からは、図１１（ｂ）に示すようにＯＰＣパターン７４ａが設けられた評価用補正マスクパターン７４が作成される。
【００６５】
シミュレーションベースによる補正方法では、光学的なモデル計算により補正量を決定して補正を行うため、デザインルール上で許される最小パターンに施される補正が、最大補正量となる。図１１（ａ）および図１１（ｂ）では、この最大補正量を最大変位幅Ｒａｍｏｄと表している。
【００６６】
この最大変位幅Ｒａｍｏｄを求める処理について、図１２のフローチャートを用いて説明する。
【００６７】
まず、ステップ３１でＲａを光学的に考えられる変位量より、十分に大きな値を、最大値（初期値）として設定し、ステップ３２で、図８のステップ１〜ステップ１０と同様の処理を行う。この際、決定しようとしている変数Ｒａ以外の値は、各ステップでエラーとならないような値を設定しておく。例えば、Ｒｂ＝１０μｍ、Ｓａｍｉｎ＝Ｓｂｍｉｎ＝０μｍ２、Ｓａｍａｘ＝Ｓｂｍａｘ＝1０μｍ２。このようにしてステップ４でエラーと判定された場合には、ステップ３３に進んで処理を終了し、正常と判定された場合にはステップ３４に進む。
【００６８】
次に、ステップ３４では、最大値から所定の値ΔＲａを引いた値をＲａと設定し、ステップ３５で図８のステップ１〜ステップ１０と同様の処理を行う。以降、同様にして、ＲａをΔＲａずつ減少させながら、順次検証処理を行い、エラーの有無を確認する。
【００６９】
例えば、原マスクパターンの設計グリッド（マスクパターンの最小形状を規定する仮想的な座標）の最小単位が０．０１μｍであり、図１１に示すＲａｍｏｄ＝０．１６である場合、縮小−拡大処理において辺の長さを変更する際の所定量であるＲａを、光学的に十分大きいと考えられる値、例えばＲａ＝０．３０からΔＲａ=０．０１ずつ減少させていくと、Ｒａ＝０．１６までは縮小−拡大処理により差分パターンが消えるが、Ｒａ＝０．１５以下では差分パターンが残り、エラーとして検出される。
【００７０】
従って、シミュレーションベースによる光近接効果補正においても、補正量を決定することが可能である。ここでは、縮小−拡大処理に用いられるＲａを決定する方法について説明したが、他の値（Ｒｂ、Ｓａｍｉｎ、Ｓｂｍｉｎ、Ｓａｍａｘ、Ｓｂｍａｘ）についても同様にして決定することが可能である。また、補正量の決定処理は、デザインルールが決定されたときに一度だけ行えばよく、決定された値を用いて、図８の処理フローにより、補正マスクパターンを検証することが可能である。
【００７１】
以上のように、本実施形態によれば、マスクパターンデータで規定されるパターン形状と補正マスクパターンデータで規定されるパターン形状との差分パターンを図形演算により生成し、差分パターンに対して、縮小−拡大演算処理および面積比較処理を行うことによって、補正後のマスクパターンが原マスクパターンに対して所望の補正が行われたパターンであるか否かを、高精度に検証することが可能である。
【００７２】
また、本実施形態によれば、図形演算により補正マスクパターンの検証を行うため、特開平１１−１８４０６４号公報に開示されているような光学的シミュレーションにより原マスクパターンとＯＰＣ処理後のマスクパターンとを比較検証する方法と比べて、計算時間を数倍から数十倍短くすることができ、補正後のマスクパターンを、高速、かつ、低コストに検証することが可能である。
【００７３】
以下に、本発明の実施形態について、より具体的なパターン例を挙げて説明する。
【００７４】
ここでは、図２に示す原マスクパターン６１に対して、角部での丸まりを防止するために、図３に示すように、補正マスクパターン６２は、角部が凸形状となっている外側の角部に、凸形状の補正パターン（ＯＰＣパターン）６２ａが突き出し量０．０４μｍ、オーバーラップ量０．１０μｍで行われ、角部が凹形状となっている内側の角部に、凹形状の補正パターン（ＯＰＣパターン）６２ｂが突き出し量０．０６μｍ、オーバーラップ量０．１０μｍで行われているものとする。
【００７５】
図１３（ａ）は、図２に示す原マスクパターン６１から補正マスクパターン６２を図形演算により引き算して得られる差分パターン６２ａを示す図であり、図１３（ｂ）はその部分拡大図である。また、図１４は、図３に示す補正マスクパターン６２から原マスクパターン６１を図形演算により引き算して得られる差分パターン６２ｂを示す図であり、図１４（ｂ）はその部分拡大図である。
【００７６】
まず、拡大−縮小処理による検証について説明する。
【００７７】
図１３に示す差分パターン６２ａでは、その突き出し量が０．０４μｍであることから、その半分の０．０２μｍだけ、差分パターン６２ａの各辺を長さ方向に縮小し、その後、０．０２μｍだけ長さ方向に拡大する。これにより、すべてのポリゴン（多角形状）が消えた場合には、正常な補正が行われていると判定することができる。同様に、図１４に示す差分パターン６２ｂでは、その突き出し量が０．０６μｍであることから、その半分の０．０３μｍだけ、差分パターン６２ｂの各辺を長さ方向に縮小し、その後、０．０３μｍだけ長さ方向に拡大する。これにより、すべてのポリゴンが消えた場合には、正常な補正が行われていると判定することができる。
【００７８】
これに対して、補正処理に何らかの問題が生じて、例えば図１５（ａ）に示すように、外側角部の補正パターンにおいて、片側だけ、突き出し量が０．０６μｍとなっている場合を考える。この場合、上記と同様に、図１５（ａ）に示すように原マスクパターンと補正マスクパターンとの差分パターンを求め、図１５（ｂ）に示すように０．０２μｍだけ、差分パターンの各辺を長さ方向に縮小し、その後、図５（ｃ）に示すように０．０２μｍだけ長さ方向に拡大すると、突き出し量が０．０６μｍとなっている側のパターンが残り、縮小拡大図形演算手段４から出力される。これにより、補正後のマスクパターンが、所望の形状と異なっていることが分かる。
【００７９】
次に、面積比較による検証について、説明する。
【００８０】
図１３に示す差分パターン６２ａにおいて、正常な補正が行われた場合には各差分パターンの面積が０．００９６μｍ２ であることから、例えば０．００９μｍ２ より小さく、０．０１０μｍ２ より大きい差分パターンだけを面積比較演算手段５から出力するようにする。図１３に示す例では、全ての差分パターンの面積が０．００９６μｍ２ であることから、図１６（ａ）に示すように、出力されるポリゴンは存在せず、正常な補正が行われていると判定することができる。
【００８１】
これに対して、補正処理に何らかの問題が生じて、例えば図１７（ｂ）に示すように、外側角部の補正パターンにおいて、片側だけ、パターンが欠けている場合を考える。この場合、差分パターンの面積を求めると、０．００４μｍ２ であることから、この片側が欠けた差分パターンのみが出力され、正常に補正が行われなかったと判定される。
【００８２】
以上の説明では、原マスクパターンと補正マスクパターンとの差分パターンを求めるために、図形演算による引き算を用いたが、両パターンの図形演算による排他的論理和により差分パターンを求めることも可能である。この場合には、差分パターンを求めるための演算が一回で済むため、検証時間の短縮化が可能である。
【００８３】
但し、図形演算による排他的論理和により差分パターンを求めた場合には、その後の演算処理で指定される値を、最も大きいパターンに合わせる必要があり、図形演算による引き算により差分パターンを求めた場合に比べて、検証の精度は悪くなる。例えば、図１７に示すような差分パターンでは、縮小―拡大演算で指定される値を、より大きなパターン６２ｂに合わせて０．０３μｍにする必要がある。このため、例えば、外側角部における凸形状の補正パターン６２ａの突き出し量が０．０６μｍより大きい誤りパターンは検出可能であるが、これよりも小さい値、例えば、突き出し量が０．０２５μｍなどの誤りパターンは検出することができない。従って、差分パターンを求める際には、必要とされる検出精度、検証作業時間等によって、図形演算による引き算および図形演算による排他的論理和を使い分けることが好ましい。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、光近接効果補正等の補正処理を行ったマスクパターンが、補正前の原マスクパターンに対して正常な補正が行われたものであり、半導体集積回路の製造工程に適したマスクパターンであることを、計算時間が長く、コストアップの要因となる光学的シミュレーションを用いずに、非常に高い精度で検証することが可能になる。さらには、最終的に製造される半導体集積回路の不具合を回避し、歩留まりを向上すると共に、集積回路の低コスト化を図ることも可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態である補正マスクパターン検証装置の構成を示すブロック図である。
【図２】実施形態における原マスクパターンの一例を示す模式図である。
【図３】実施形態における補正後のマスクパターンの一例を示す模式図である。
【図４】実施形態における差分パターンの一例を示す模式図である。
【図５】実施形態における差分パターンの一例を示す模式図である。
【図６】（ａ）〜（ｃ）は、それぞれ、実施形態における縮小−拡大図形演算処理の一例を示す模式図である。
【図７】（ａ）〜（ｃ）は、それぞれ、実施形態における面積比較演算処理の一例を示す模式図である。
【図８】本発明の一実施形態である補正マスクパターン検証方法について説明するためのフローチャートである。
【図９】本発明の他の実施形態である補正マスクパターン検証方法について説明するためのフローチャートである。
【図１０】（ａ）および（ｂ）は、それぞれ、実施形態における評価用原マスクパターンの一例を示す模式図である。
【図１１】（ａ）および（ｂ）は、それぞれ、実施形態における評価用補正マスクパターンの一例を示す模式図である。
【図１２】シミュレーションベースによる補正量（Ｒａ）決定方法について説明するためのフローチャートである。
【図１３】（ａ）は、実施形態における差分パターンの一例を示す模式図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１４】（ａ）は、実施形態における差分パターンの一例を示す模式図であり、（ｂ）は、（ａ）の部分拡大図である。
【図１５】（ａ）〜（ｃ）は、それぞれ、実施形態における縮小−拡大図形演算処理の一例を示す模式図である。
【図１６】（ａ）および（ｂ）は、それぞれ、実施形態における面積比較演算処理の一例を示す模式図である。
【図１７】実施形態における差分パターンの他の例を示す模式図である。
【図１８】原マスクパターンの一例を示す模式図である。
【図１９】図１８に示す原マスクパターンによる露光パターンを示す模式図である。
【図２０】補正後のマスクパターンの一例を示す模式図である。
【図２１】図２０に示す補正後のマスクパターンによる露光パターンを示す模式図である。
【図２２】従来の補正マスクパターン検証装置の構成を示すブロック図である。
【図２３】従来例における原マスクパターンの一例を示す模式図である。
【図２４】従来例における拡大演算処理後のマスクパターンの一例を示す模式図である。
【図２５】不適切な補正マスクパターンの一例を示す模式図である。
【図２６】不適切な補正マスクパターンの他の例を示す模式図である。
【符号の説明】
１、１１ 原マスクパターンデータ
２、１２ 補正マスクパターンデータ
３ 差分図形演算手段
４ 縮小−拡大図形演算手段
５ 面積比較演算手段
６〜８ 判定手段
９ 判定結果
１１ａ、５１、６１ 原マスクパターン
１３ 縮小図形演算処理
１４ 拡大図形演算処理
１５ 差分図形演算処理
１６ 差分図形演算処理
１７、１８ 判定処理
１４ａ 拡大演算後のマスクパターン
５２ 露光パターン
５２ａ、５４ａ、５６ａ パターン欠け
５３、６２ 補正マスクパターン
５３ａ 突出部
５５、５６ 不適切な補正マスクパターン
５５ａ 不要なパターン
６２ａ、６２ｂ 差分パターン（補正パターン）
７１、７２ 評価用原マスクパターン
７３、７４ 評価用補正マスクパターン
７３ａ、７４ａ ＯＰＣパターン
１００ 補正マスクパターン検証装置
Claims (8)
- 半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証装置であって、
該設計マスクパターンデータで規定されるパターン形状および該補正マスクパターンデータで規定されるパターン形状に対して所定の図形演算を施す図形演算手段と、
該図形演算手段からの出力データで規定されるパターン形状に対して縮小処理および拡大処理を施す縮小−拡大図形演算手段と、
該縮小−拡大図形演算手段からの出力データにパターンデータが含まれるか否かを判定する第１判定手段と、
該図形演算手段からの出力データで規定されるパターン形状の面積を算出して、算出された面積値を所定の面積と比較し、所定範囲外の面積を有するパターンデータを出力する面積比較演算手段と、
該面積比較演算手段からの出力データにパターンデータが含まれるか否かを判定する第２判定手段と、
該第１判定手段の判定結果および該第２判定手段の判定結果が共にパターンデータが含まれていないことを判定する第３判定手段とを備えている補正マスクパターン検証装置。 - 前記図形演算手段は、二つのパターン形状の差分図形演算処理を行う請求項１に記載の補正マスクパターン検証装置。
- 前記図形演算手段は、二つのパターン形状の排他的論理和図形演算処理を行う請求項１に記載の補正マスクパターン検証装置。
- 半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、
該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形差分演算する第１ステップと、該第１ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第２ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第３ステップとを含む第１差分パターン生成処理と、
該第１差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第１判定処理と、
該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該設計マスクパターンデータで規定されるパターン形状から該補正マスクパターンデータで規定されるパターン形状を図形差分演算する第４ステップと、該第４ステップで得られた図形差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第５ステップと、該第２ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第６ステップとを含む第２差分パターン生成処理と、
該第２差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第２判定処理と、
該第１判定処理の判定結果と該第２判定処理の判定結果が共に算出面積値が所定の範囲内である場合に、該補正マスクパターンは適切に補正が行われていると判定する第３判定処理とを含む補正マスクパターン検証方法。 - 前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第２ステップおよび前記第５ステップにおける図形縮小処理の所定値、前記第３ステップおよび前記第６ステップにおける図形拡大処理の所定値、並びに前記第１判定処理および前記第２判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う請求項４に記載の補正マスクパターン検証方法。
- 半導体集積回路製造工程に用いられる露光用マスクの設計マスクパターンデータに所定の形状補正を施して得られる補正マスクパターンデータに対して、適切に補正が行われたか否かを検証する補正マスクパターン検証方法であって、
該補正マスクパターンの全ての領域、または該補正マスクパターンを複数の領域に分割した各パターン領域に対して、該補正マスクパターンデータで規定されるパターン形状から該設計マスクパターンデータで規定されるパターン形状を図形排他的論理和演算する第７ステップと、該第７ステップで得られた図形排他的差分演算結果パターンを長さ方向に所定の値だけ図形縮小処理する第８ステップと、該第８ステップで得られた縮小パターンを長さ方向に該所定の値だけ図形拡大処理する第９ステップとを含む第３差分パターン生成処理と、
該第３差分パターン生成処理で得られた処理結果にパターンが含まれているか否かを判定して、パターンが含まれている場合にはそのパターンの面積を算出し、算出された面積値が所定の範囲内の面積であるか否かを判定する第４判定処理とを含む補正マスクパターン検証方法。 - 前記補正マスクパターンを複数の領域に分割した各パターン領域に対して、補正マスクパターンの検証を行う場合に、前記第８ステップにおける図形縮小処理の所定値、前記第９ステップにおける図形拡大処理の所定値、および前記第４判定処理における判定基準は各々可変であり、該補正マスクパターンを複数の領域に分割した全てのパターン領域に対して該補正マスクパターンの検証を行う請求項６に記載の補正マスクパターン検証方法。
- 評価用設計マスクパターンデータに対して光学的なモデル計算により評価用補正マスクパターンを生成し、該評価用補正マスクパターンに対して、ある初期値からマスクパターンの最小形状を規定する単位長分を減算する毎に、検証結果が不適切であると判定されるまで補正マスクパターンの検証を実施し、適切であると判定された最小値のマスクパターンから、前記図形縮小処理の所定値および前記図形拡大処理の所定値を求める請求項４〜請求項７のいずれかに記載の補正マスクパターン検証方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197993A JP4133047B2 (ja) | 2002-07-05 | 2002-07-05 | 補正マスクパターン検証装置および補正マスクパターン検証方法 |
| US10/613,691 US6901569B2 (en) | 2002-07-05 | 2003-07-07 | Corrected mask pattern verification apparatus and corrected mask pattern verification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197993A JP4133047B2 (ja) | 2002-07-05 | 2002-07-05 | 補正マスクパターン検証装置および補正マスクパターン検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004038046A JP2004038046A (ja) | 2004-02-05 |
| JP4133047B2 true JP4133047B2 (ja) | 2008-08-13 |
Family
ID=29997097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002197993A Expired - Fee Related JP4133047B2 (ja) | 2002-07-05 | 2002-07-05 | 補正マスクパターン検証装置および補正マスクパターン検証方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6901569B2 (ja) |
| JP (1) | JP4133047B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070044063A1 (en) * | 2005-08-22 | 2007-02-22 | Faour Fouad A | Method for estimating voltage droop on an ASIC |
| KR100642417B1 (ko) * | 2005-09-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법 |
| JP5020003B2 (ja) * | 2007-09-04 | 2012-09-05 | 株式会社ジーダット | レチクル検証システム及びプログラム |
| US7765518B2 (en) * | 2008-03-20 | 2010-07-27 | International Business Machines Corporation | System and method for implementing optical rule checking to identify and quantify corner rounding errors |
| TWI385549B (zh) * | 2008-05-27 | 2013-02-11 | United Microelectronics Corp | 一種修正佈局圖形之方法 |
| US7886254B2 (en) * | 2008-05-27 | 2011-02-08 | United Microelectronics Corp. | Method for amending layout patterns |
| TWI452480B (zh) * | 2008-11-27 | 2014-09-11 | United Microelectronics Corp | 一種決定製程裕度的方法 |
| US8225237B2 (en) * | 2008-11-27 | 2012-07-17 | United Microelectronics Corp. | Method to determine process window |
| JP5509692B2 (ja) * | 2009-06-26 | 2014-06-04 | 富士通セミコンダクター株式会社 | 半導体装置の設計方法及び半導体装置の製造方法 |
| JP6350204B2 (ja) * | 2014-10-21 | 2018-07-04 | 株式会社ニューフレアテクノロジー | 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置 |
| US10290087B2 (en) * | 2017-09-11 | 2019-05-14 | Applied Materials Israel Ltd. | Method of generating an examination recipe and system thereof |
| TWI743807B (zh) * | 2020-05-27 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 用於光學鄰近修正的重定位方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JPH11174659A (ja) | 1997-12-16 | 1999-07-02 | Sony Corp | マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法 |
| US6440619B1 (en) * | 2000-05-25 | 2002-08-27 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | Method of distortion compensation by irradiation of adaptive lithography membrane masks |
| US6665857B2 (en) * | 2000-07-24 | 2003-12-16 | Ronald Frederick Ayres | System and method of generating integrated circuit mask data |
| US6704921B2 (en) * | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US6821689B2 (en) * | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
-
2002
- 2002-07-05 JP JP2002197993A patent/JP4133047B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-07 US US10/613,691 patent/US6901569B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004038046A (ja) | 2004-02-05 |
| US20040006758A1 (en) | 2004-01-08 |
| US6901569B2 (en) | 2005-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
| US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
| US6038020A (en) | Mask pattern verification apparatus employing super-resolution technique, mask pattern verification method employing super-resolution technique, and medium with program thereof | |
| US7526748B2 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
| JP2010506336A (ja) | 電子設計自動化における特性 | |
| JP2002140381A (ja) | リソグラフィシミュレーション用マスクレイアウトデータ及びフォトマスク用最適マスクレイアウトデータの生成方法、及び関連する装置及びプログラム | |
| JP2009276798A (ja) | 歩留りベースの光近接効果補正法を用いたマスク・パターン生成方法 | |
| JP4133047B2 (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
| US6553558B2 (en) | Integrated circuit layout and verification method | |
| JP2006292941A (ja) | 光近接効果補正方法およびその装置 | |
| JP4171718B2 (ja) | 集積回路の重ね合せ不良を予測する方法 | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| JP2000214577A (ja) | パタ―ン歪検出方法、パタ―ン歪検出装置およびその記録媒体 | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| JP2007292983A (ja) | 半導体レイアウトパタン検証装置及びマスクパタン生成装置 | |
| JP2011028120A (ja) | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 | |
| KR100864934B1 (ko) | 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치 | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| TW201430484A (zh) | 光學鄰近修正方法 | |
| JP3588575B2 (ja) | マスク設計データ作成方法 | |
| US7313774B2 (en) | Method and apparatus for associating an error in a layout with a cell | |
| KR100944332B1 (ko) | 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법 | |
| JP2004302110A (ja) | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 | |
| JP4068290B2 (ja) | マスクパターン補正方法及び補正装置 | |
| JP5248540B2 (ja) | マスク検証方法、半導体装置の製造方法およびマスク検証プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |