JP4136844B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4136844B2
JP4136844B2 JP2003298056A JP2003298056A JP4136844B2 JP 4136844 B2 JP4136844 B2 JP 4136844B2 JP 2003298056 A JP2003298056 A JP 2003298056A JP 2003298056 A JP2003298056 A JP 2003298056A JP 4136844 B2 JP4136844 B2 JP 4136844B2
Authority
JP
Japan
Prior art keywords
electrode
melting point
electronic component
alloy
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298056A
Other languages
English (en)
Other versions
JP2004111935A (ja
Inventor
公三 藤本
和尚 池見
裕彦 渡邉
慶一 松村
将義 下田
克己 谷口
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003298056A priority Critical patent/JP4136844B2/ja
Publication of JP2004111935A publication Critical patent/JP2004111935A/ja
Application granted granted Critical
Publication of JP4136844B2 publication Critical patent/JP4136844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、例えば、小型化が必要とされる回路基板あるいはモジュール（マルチチップモジュール）等において、半導体チップ等の電子部品をプリント基板等の回路基板に直接実装する方法に関する。
近年の電子機器等の小型化や高機能化に伴い、回路基板上へ、半導体チップ等の電子部品を直接実装する、いわゆるベアチップ実装と呼ばれる実装方法が広く行なわれている。
図３（ａ）、（ｂ）には、従来から行なわれているベアチップ実装の一例が示されている。
図３（ａ）においては、基板５０上に設けられた回路基板電極５１と、半導体チップ６０上に電極パッド６２を介して設けられた、Ａｕ、又は、はんだからなるバンプ（電極）６１とを対向させて接触させた後、はんだ７０によって回路基板電極５１とバンプ６１との接合が行なわれ、更に、絶縁のために、はんだ７０の周囲が樹脂８０で覆われている。
また、図３（ｂ）においては、同じく基板５０上に設けられた回路基板電極５１と、半導体チップ６０上に電極パッド６２を介して設けられた、Au又ははんだからなるバンプ６１とを対向させ、両者を、導電性粒子９１を含有した樹脂である、異方導電性接着剤（ＡＣＦ）９０で覆うことにより、回路基板電極５１とバンプ６１とを接合し、両者の導通が導電性粒子９１によって行なわれるように構成されている。
上記のような、回路基板電極と、半導体チップ等の電子部品とをバンプで直接接続する方法はフリップチップ技術と呼ばれ、回路基板電極と電子部品とをワイヤで結線するワイヤボンド方式に比べて小型化が可能であることから、従来から広く用いられている実装方法である。
また、上記フリップチップ技術に用いられるバンプとして、蒸着法によって合金のはんだバンプを形成することも知られており、例えば、多層膜形成による鉛フリーはんだバンプの形成法として、Ｓｎ1-xＭx（Ｍ：Ａｕ、Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ＜０．５）なる組成になるように設定したＳｎおよびＭの膜厚を交互に蒸着して多層膜を形成し、その後マスクを除去して前記多層膜からなる、はんだバンプ前駆体を形成し、つぎにアニールを行ってバンプ前駆体の組成の均一化を行い、更に、前駆体の共晶温度においてリフローさせてはんだバンプを形成することが開示されている（特許文献１参照）。
また、蒸着用るつぼ中に、予め所望の組成及び膜厚の合金膜が得られるように調整した組成及び量の母合金を用意し、この母合金を蒸発し切ることによって基板上に目的の合金膜を得ることができ、目的の組成の合金を蒸着するための母合金組成を予め求めおくことによって、任意の組成の合金の蒸着膜を得る合金蒸着方法が開示されている（特許文献２参照）。
特開２００２−４３３４８号公報 特開平５−９７１３号公報
上記のように、従来のフリップチップ実装技術においては、半導体チップ６０上のバンプ６１と、回路基板上の電極５１との接合手段は、はんだや樹脂接着剤等を介して行われている。
この場合、接合時の加熱温度は、はんだを用いた場合には、はんだ材料の融点に依存するので、通常のはんだでは２００〜３００℃の高温が必要とされ、電子部品への熱的ダメージが生じ易いという問題がある。また、樹脂接着剤の場合においては、加熱温度は１５０〜２００℃と低温であるが、樹脂の硬化に３０〜６０分の長時間を要するという問題があった。
また、強度や疲労寿命等に代表される接合部の信頼性は、介在する接合材料の特性に依存することになる。しかしながら、上記のはんだや樹脂接着剤を接合材とした場合には、高温特性や熱疲労寿命に問題があり、充分な接合部の信頼性が得られないという問題があった。
更に、はんだ接合においては、通常厚さで１５μｍ以上の、多量のはんだを供給する必要があるため、３００μｍ以上の接合間隔が必要であり、微細接合が困難である。また、樹脂接着剤による接合においても、絶縁特性や接続抵抗を満足するためには、通常１００μｍ以上の接合間隔が必要とされることから、やはり、１００μｍ未満の接合間隔での微細接合が困難であった。
また、特開２００２−４３３４８号公報の鉛フリーはんだバンプの形成法においては、低温、短時間での接合が不充分であり、例えば、２００℃以下の低温で、かつ、短時間での接合が困難であった。
また、特開平５−９７１３号公報の合金蒸着方法においては、あらかじめ、るつぼ中の母合金の組成と、蒸着膜における合金組成との関係を求め、その補正曲線から母合金組成を決定する必要があるため、蒸着に至るまでの準備工程が煩雑であるという問題があった。
本発明は、以上の問題点を鑑みなされたもので、半導体チップなどの電子部品の電極と回路基板電極とを対向させて、電子部品を基板上に直接実装する方法において、低温かつ短時間の接合を可能とし、また、より信頼性の高い接合部を得ることができ、更に、微細なピッチでの接合が可能な、電子部品の実装方法を提供することを目的とする。
上記目的を達成するため、本発明の電子部品の実装方法は、回路基板上に形成された金属からなる回路電極と、電子部品上に形成された金属からなる素子電極とを接合して、前記電子部品を前記回路基板上に実装する方法において、前記回路電極及び／又は前記素子電極上に、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより、低融点金属層をあらかじめ形成した後、前記回路電極及び前記素子電極を対向させて、少なくとも低融点金属層が溶融する温度で加熱加圧し、前記低融点金属層を、前記回路電極及び前記素子電極中へ固液拡散させることによって、前記回路電極と前記素子電極とを接合することを特徴とする。
本発明の方法によれば、電極上に低融点金属層を形成したので、低温、かつ、短時間での接合が可能となる。また、低融点金属層は少なくとも拡散するのに充分な量であればよく、例えば合計厚さ１０μｍあるいはそれ以下の薄膜とすることができるので、メッキや蒸着による微細なパターン形成が容易であり、微細間隔での接合が可能となって、よりコンパクトな実装が可能となる。そして、低融点金属層は、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることで、合金層における合金組成や供給量のバラツキがなくなり、低温での安定した拡散接合が可能となり、信頼性の高い接合部を得ることができる。更に、低融点金属層の固液拡散による接合方式を採用して、高温特性や熱疲労寿命特性に問題のある、はんだや樹脂接着剤などの接合材を不要としたことにより、接合部の信頼性が向上する。
本発明においては、前記低融点金属層が、ＳｎＩｎ又はＳｎＢｉであることが好ましい。これによれば、上記の金属は、いずれも融点が１８０℃以下の低融点であるので、本発明に特に好適に使用可能である。
また、本発明においては、前記接合時の加熱温度が、前記低融点金属層の融点より０〜１００℃高い温度であることが好ましい。上記の低融点金属層は、いずれも融点が１８０℃以下の材料であるから、加熱温度もより低温とすることができるので、実装する電子部品への熱によるダメージを防止することができる。
更に、本発明においては、前記回路電極及び前記素子電極の材質が、Ｃｕ、Ｎｉ、Ａｕより選択される一種又はそれらの合金であることが好ましい。これによれば、Ｃｕ、Ｎｉ、Ａｕより選択される一種又はそれらの合金は、低融点金属が固液拡散しやすいので、本発明に特に好適に用いられる。
また、本発明においては、前記回路電極及び前記素子電極表面の表面粗さＲａが０．４〜１０μｍの粗面であって、前記接合時に前記粗面同士が塑性変形して接合可能となるように加圧することが好ましい。これによれば、電極表面が塑性変形するまで加圧するので、例えば、電解メッキ等によって形成される電極のように、表面に析出による凹凸がある場合においても、良好な接合状態を得ることができる。
更に、本発明においては、前記回路電極及び前記素子電極の材質が、Ｃｕ、Ｎｉ、Ａｕ、及びそれらの合金より選択される一種の同じ金属からなり、前記加熱加圧は、前記低融点金属層が、前記回路電極及び前記素子電極中に完全に固液拡散して、前記回路電極、前記素子電極及び前記低融点金属層が全体として単一の合金層となるまで行なうことが好ましい。これによれば、低融点金属層が完全に固液拡散して、全体として単一の合金層となり、はんだのように、合金層が接合部に中間層として存在しない。したがって、接合部の信頼性は、介在する接合材料の特性に依存せず、主に電極の母材金属によるので、更に接続部の信頼性を向上することができる。
また、本発明においては、前記加熱加圧において、前記低融点金属層が、前記回路電極と前記素子電極との間に、中間合金層を形成するまで所定時間維持することが好ましい。これによれば、低融点金属層が、完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるので、接合に要する時間を大幅に短縮することができる。また、低融点金属の供給量は、中間合金層を形成するための必要量以上が供給されておればよいので、低融点金属の供給量の厳密な管理が不要となる。
本発明によれば、従来のはんだや接着剤を使用した接合方式に比べ、低温でかつ短時間での接合が可能となり、接合時の加熱による電子部品の損傷を抑制できるとともに、生産効率を向上できる。また、接合部の信頼性を向上させることができ、更に、微細なピッチでの接合が可能な、電子部品の実装方法を提供できる。
以下、図面を用いて本発明について説明する。図１には、本発明の電子部品の実装方法の一実施形態が示されている。
図１は本発明の実装方法における電極同士の接合原理を示す工程図である。
まず、図１（ａ）に示すように、この実施形態においては、回路基板１０上に形成された金属からなる回路電極１１と、電子部品２０上に形成された金属からなる素子電極２１とが対向するように配置されており、回路電極１１及び素子電極２１上には、低融点金属層３１、３２がそれぞれ形成されている。
回路基板１０としては、例えば、従来公知のプリント基板等の配線板が使用でき、特に限定されない。また、回路基板１０上に形成された金属からなる回路電極１１は、導電性を有する金属であれば特に限定されないが、低融点金属層３１、３２と固液拡散を行ないやすい点から、Ｃｕ、Ｎｉ、Ａｕより選択される一種又はそれらの合金であることが好ましい。回路基板１０上に回路電極１１を形成する方法としては、従来公知の蒸着やエッチング等によるパターン形成が可能であり特に限定されない。
電子部品２０としては、例えば、半導体チップ等が挙げられるが、これらに限定されるものではない。また、電子部品２０上に形成される素子電極２１としては、上記の回路電極１１と同様に特に限定されないが、低融点金属層３１、３２と固液拡散を行ないやすい点から、やはり、Ｃｕ、Ｎｉ、Ａｕより選択される一種又はそれらの合金であることが好ましい。
また、素子電極２１は、半導体チップ等の電極パッド上にバンプとして形成されていることが好ましい。これにより、回路基板電極と、半導体チップ等の電子部品とをバンプで直接接続するフリップチップ技術において、本発明の方法が特に好適に使用できる。
なお、回路電極１１、素子電極２１の表面粗さは平滑であるほうが接合状態が良好となるので好ましいが、本発明においては、表面粗さＲａが０．４〜１０μｍの粗面であってもよい。
次に、低融点金属層３１、３２について説明すると、回路電極１１及び素子電極２１上には、あらかじめ、合計厚さ１０μｍ以下の低融点金属層３１、３２がそれぞれ形成されている。
低融点金属層３１、３２に用いられる金属としては、回路電極１１及び素子電極２１と固液拡散によって合金を形成するような金属であればよく、更に、融点が２２０℃以下、より好ましくは１８０℃以下の金属であることが好ましい。これにより、従来用いられている、錫鉛共晶はんだ（融点１８３℃）や、代表的な鉛フリーはんだであるＳｎＡｇ系（融点２１０〜２２３℃）に比べて、低温での接合が可能となるので、電子部品への熱的ダメージを抑えることができる。
このような低融点金属としては、例えば、ＳｎＩｎ、Ｉｎ、Ｂｉ、ＳｎＢｉより選択される一種を少なくとも含有する金属が挙げられる。これらの金属材料は、単独又は複数組み合わせて用いてもよく、また、合金の場合の組成比についても適宜設定可能である。
また、上記の金属材料をベース金属として、更に微量の添加元素が含有されていてもよい。このような添加元素としては、例えば、Ｃｕ、Ｎｉ、Ｇｅ、Ｓｂ、Ａｇ、Ｐ等が挙げられる。
また、低融点金属層３１、３２の厚さは、両者を合計して１０μｍ以下であり、好ましくは０．１〜１０μｍである。
合計厚さが１０μｍを越えると、数分の接合時間では拡散しきれず、低融点金属の状態で電極間に残存しやすくなり、接合部の信頼性が低下するので好ましくない。また、０．１μｍ以下では、充分な固液拡散が起こらないため、電極の表面の酸化膜あるいは電極上に形成された低融点金属層の表面の酸化膜の除去ができず、また、均一な低融点金属層の形成が困難となり、結果として接合が不充分となるので好ましくない。
低融点金属層３１、３２の形成方法としては、上記の従来公知の薄膜形成法が利用でき特に限定されず、蒸着、スパッタリング、メッキ、エッチング等を適宜用いることができる。また、メタルマスクを用いた蒸着や、フォトレジストを用いたエッチッグ等により、必要に応じてパターン形成して設けることができる。ここで、上記のように、本発明においては接合材となる低融点金属の供給量が非常に少量でよく、低融点金属層３０の厚さを極めて薄くすることができるため、微細なパターニングが可能となる。
なお、本発明においては、低融点金属層３１、３２のそれぞれの厚さは異なっていてもよい。また、低融点金属層３１又は３２は、どちらか一方のみが形成されていてもよい。
上記の低融点金属層３１、３２の形成方法のうち、前記のＳｎＩｎやＳｎＢｉ等の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、この積層した金属層を予備加熱して反応させて合金層とすることにより形成する方法が好ましく用いられる。
例えば、ＳｎＩｎの場合、Ｓｎの融点は２３２℃、Ｉｎの融点は１５７℃であるが、それより低い１２１℃で、ＳｎはＩｎに２６．４％固溶することが知られている。したがって、あらかじめＳｎ層とＩｎ層とを積層しておき、これを予備加熱によって反応させて、低融点金属層３１、３２としてＳｎＩｎ合金層を形成した後に、この合金層を、回路電極１１及び素子電極２１中へ固液拡散させることによって、回路電極１１と素子電極２１とを接合できる。
これにより、合金層における合金組成や供給量のバラツキがないので、低温での接合を確実に行なうことができ、信頼性の高い接合部を得ることができる。なお、上記のＳｎＩｎ合金の場合には、最表面がＩｎ層となるように積層することが好ましい。これにより、Ｓｎ層が酸化されるのを防止することができる。
それぞれの単一金属層の膜厚は、目標とする合金組成に合わせて適宜選択されるが、短時間の予備加熱で合金層が形成される点から薄いほうが好ましく、具体的には、それぞれ０．１〜１μｍの範囲であることが好ましい。また、それぞれの単一金属層は１層づつ設けられていてもよく、複数の層が交互に設けられていてもよい。
その他の低融点金属層３１、３２の形成方法としては、低融点金属がＳｎＩｎやＳｎＢｉ等の２元以上の合金である場合には、合金を蒸発源として蒸着することにより形成し、前記蒸着時に、前記合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成となるように成膜する方法も好ましく用いられる。
上記のように、接合時の温度は、低融点金属層３１、３２の融点に依存する。例えばＳｎＩｎ合金においては、共晶温度は１１７℃であり、そのときの共晶組成は、Ｉｎ：Ｓｎ＝５２：４８である。したがって、この共晶組成以外では低融点金属層３１、３２の融点が上昇してしまうので、低温接合を安定的に可能にするには、低融点金属層３１、３２の合金組成をＩｎ：Ｓｎ＝５２：４８に維持することが必要である。
しかし、通常、母合金を単一の蒸発源とする蒸着法によって合金薄膜層を形成する場合、それぞれの金属成分によって蒸気圧が異なるため、あらかじめＩｎ：Ｓｎ＝５２：４８の母合金を蒸発源としても、ＩｎとＳｎの蒸気圧が同じでないために、形成される蒸着膜の組成は目標からずれてしまう。したがって、蒸着時に、合金の各金属成分の蒸気圧比を制御することによって、目標とする合金組成を維持しながら成膜できる。
特に、あらかじめ蒸発源の合金組成と、蒸着後の合金層の合金組成とが等しくなるような各金属成分の蒸気圧比を求めておき、この蒸気圧比を蒸着中に制御すれば、低融点金属層として、蒸発源の母合金と同じ組成の蒸着膜を得ることができ、上記の目標からのずれを解消できる。このような制御条件である各金属成分の蒸気圧比は、例えば、以下の計算にしたがって求めることができる。
まず、合金蒸気の主成分は、合金に含まれている金属の原子であるから、各成分の分圧を、以下の（１）式のような、希薄溶液の溶媒の蒸気圧に関するＲａｏｕｌｔの法則を拡張適用することにより見積もることができる。
Figure 0004136844
上記の（１）式がそのまま成立する場合は稀であるので、実測のａiがＲａｏｕｌｔの法則からどの程度ずれているかを表すために、以下の（２）式で定義される活量係数γiを用いる。
Figure 0004136844
 合金のｉ成分に対する部分モル自由エネルギー変化ΔＧiは、以下の（３）式で与えられるので、（２）式を用いて、（４）式のように変形できる。
Figure 0004136844
Figure 0004136844
 ここで、Ｒは気体定数、Ｔは絶対温度である。また、組成Ｘにおける自由エネルギーΔＧiは、以下の（５）式で表すことができる。
Figure 0004136844
 ここで、例えば、ＳｎＩｎの共晶合金の場合、上記のように、Ｉｎの組成はＸ＝５２、Ｓｎの組成はＸ＝４８である。
ここで、ＩｎとＣｕとの反応性を考慮して（５）式の各係数にＡij＝−１２９９０、Ｂij＝−１４３８３、Ｃij＝２３９８２、Ｘ＝０．５２を代入すると、
Figure 0004136844
 が得られる。同様に、ＳｎとＣｕとの反応性を考慮して、（５）式の各係数にＡij＝−３５４７９、Ｂij＝−１９１８２、Ｃij＝５９４９３、Ｘ＝０．４８を代入すると、
Figure 0004136844
 が得られる。（３）式と（６）式より、Ｉｎ-Ｃｕ反応における活量ａAを求め、（３）式と（７）式より、Ｓｎ-Ｃｕ反応における活量ａBを求めると、以下の（８）（９）式となる。ただし、Ｒ＝８．３１４[Ｊ・ｍｏｌ-1・Ｋ-1]、Ｔ＝７００Ｋ（４２７℃）である。
Figure 0004136844
Figure 0004136844
 次に、真空蒸着における各成分の線束を考えると、２元合金が蒸発しているとき、ある瞬間における表面組成をχA、χBとすれば、蒸発線束比ＪA／ＪBは、以下の（１０）、（１１）式で表される。
Figure 0004136844
Figure 0004136844
 この（１０）、（１１）式のＺの値が１となるときが、蒸発成分比が元の合金の組成（Ｉｎの組成：χA＝５２、Ｓｎの組成：χB＝４８）に等しくなる条件である。よって、（１０）式において、Ｉｎの分子量ＭA＝１１４．８１８、Ｓｎの分子量ＭB＝１１８．７１０、ａA＝０．８３５、ａB＝０．６３２、Ｚ＝１を代入して、
Figure 0004136844
 が得られる。したがって、この（１２）式を満たす蒸気圧となるような条件下で蒸着することで、Ｉｎ：Ｓｎ＝５２：４８となるような、Ｃｕ上へのＳｎＩｎ共晶合金の成膜が可能となる。
なお、上記の蒸気圧比（ｐA／ｐB）は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度を制御することによって制御可能である。このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながら、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
蒸発源の温度および蒸着中の真空度のいずれか一方を制御してもよく、両方の制御を組み合わせてもよい。
また、Ｉｎ−Ｃｕ反応およびＳｎ−Ｃｕ反応における活量ａA、ａBを求める際に（５）式に代入した係数Ａij、Ｂij、Ｃijの値は、所定の基準温度条件について得られている物性値であるので、蒸着対象であるＣｕ電極の温度が前記基準温度になるように、蒸着対象に対するヒータ加熱温度を調整する。
なお、本発明においては、上記の蒸着時の各金属成分の反応過程における蒸気圧比の代わりに、各金属成分の反応過程における蒸気圧比及び活量係数比の積を制御してもよい。
この場合、例えば、ＳｎＩｎ共晶合金における、ＩｎおよびＳｎの各組成をＷA、ＷB（重量％）で示すと、以下の（１３）、（１４）式となる。
Figure 0004136844
Figure 0004136844
 したがって、上記の（１３）、（１４）式を、（１０）、（１１）式に代入して、蒸発線束重量比ΓA／ΓBは、以下の（１５）式で表される。
Figure 0004136844
 （１３）、（１４）式において、Ｉｎの分子量ＭA＝１１４．８１８、Ｓｎの分子量ＭB＝１１８．７１０、Ｉｎの重量％ＷA＝０．５２、Ｓｎの重量％ＷB＝０．４８を代入すると、χA＝０．５２８、χB＝０．４７２を得る。
したがって、（１５）式の左辺（ΓA／ΓB）が０．５２／０．４８となるような（γAｐA／γBｐB）の比を計算すると、
Figure 0004136844
 が得られる。したがって、この（１６）式を満たす活量係数及び蒸気圧となるような条件下で蒸着することで、Ｉｎ：Ｓｎ＝５２：４８となるような、Ｃｕ上へのＳｎＩｎ共晶合金の成膜が可能となる。
なお、上記の蒸気圧比及び活量係数比の積(γAｐA／γBｐB)は、実際の蒸着時に、蒸発源の温度、蒸着中の真空度および蒸着対象の温度を制御することによって制御可能である。
このうち、蒸発源である母合金の温度は、電子ビーム蒸着装置の場合、加熱用電子ビームのエネルギーの調整により制御することができる。電子ビームエネルギーの調整により溶融状態の母合金の温度が変化すると、各金属成分の蒸発源からの蒸発速度および活量がそれぞれ変化するが、温度変化に対応する蒸発速度および活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸着中の真空度は、蒸着槽内を真空ポンプで真空引きしながち、調整する。真空度の調整により、各金属成分の蒸気圧の和が変化すると、各金属成分のモル分率が変化し、活量が変化するが、真空度の変化に対応する活量の相対変化率が各金属成分毎に異なることにより、蒸気圧比が変化する。
次に、蒸気対象であるＣｕ電極の温度は加熱用ヒータへの供給電力により調整することができる。ヒータへの供給電力の調整により蒸着対象のＣｕ電極の温度が変化すると、各金属成分Ｉｎ、Ｓｎと母材金属Ｃｕとの反応における活量が変化するが、温度変化に対応する活量の相対変化率が各金属成分毎に異なることにより、活量係数比が変化する。
蒸発源の温度，蒸着中の真空度および蒸着対象の温度の各制御項目のいずれか一つの制御項目を制御してもよく、複数の制御項目を組み合わせてもよい。
なお、条件出しの蒸着プロセスにより目標の膜組成比に対応した制御パラメータ値を求めていく場合、第1回目のプロセスで設定する暫定的な制御パラメータ値を求めるのには、各金属成分の蒸気圧比を制御する方式がより適合しており、その後の第２回目以降のプロセスで設定する制御パラメータの見直し値を求めるのには、各金属成分の蒸気圧比及び活量係数比の積を制御する方式がより適合しているので、条件出しの段階では、両者の方式を組合わせるとより効率的である。
また、以上では、低融点金属層として蒸発源の母合金と同じ組成の蒸着膜を得ることができるようにするための方法を述べたが、本発明における低融点金属層の形成方法は、上述のような方法に限定されるものではなく、蒸発源の母合金と異なる組成の蒸着膜を得るようにしてもよい。この場合、蒸発源の母合金の組成比と目標の膜組成比との関係に応じて、各金属成分の蒸気圧比の制御目標値あるいは各金属成分の蒸気圧比及び活量係数比の積の制御目標値が決まる。
次に、図１（ａ）に示す低融点金属層３１、３２が対向した状態から、図１（ｂ）に示すように、電子部品２０を回路基板１０側へ移動させ、低融点金属層３１、３２同士が接触するように配置する。
そして、この状態で、２００℃以下で加熱加圧を行なうと、図１（ｃ）に示すように、低融点金属層３１、３２が溶融して低融点金属層３０となり、更に、回路電極１１及び素子電極２１中へ固液拡散して、図１（ｄ）に示すように接合が行なわれる。
なお、上記の電極同士の位置決めや、移動、加熱加圧等の操作は、従来公知の実装設備である、例えば、フリップチップボンダなどを用いて行なうことができる。また、電極同士の位置決めは、カメラ等を用いた座標決定により正確に行なうことができる。
このように、本発明においては、加熱加圧を２００℃以下で行なうようにすることができる。これにより、従来のはんだ接合における一般的な加熱温度である、２００〜２５０℃に比べて低温での接合が可能となるので、電子部品２０への熱的ダメージを抑えることができる。この場合、更に、接合時の加熱温度は、低融点金属層３１、３２の融点より０〜１００℃高い温度であることが好ましい。
また、この実施形態においては、低融点金属層３０が、回路電極１１及び素子電極２１中へ完全に固液拡散するまで、加熱加圧状態が維持される。本発明においては、このように、低融点金属層が、電極中へ完全に固液拡散するまで所定の時間、加熱加圧することが好ましい。
これによって、図１（ｄ）に示すように、接合後の接合部においては、接合電極３５が、全体として単一の合金層として形成される。この接合電極３５は、その中央部分から各電極側に向かって低融点金属の濃度勾配を有するが、全体として単一の合金層となる。
したがって、接合電極３５には、中間合金層が別途形成されていないので、接合部の信頼性は介在する接合材料の特性に依存せず、主に電極の母材金属によることになる。したがって、はんだ等の場合と比較して、接続部の信頼性を向上させることができる。
このように、電極中へ低融点金属層が完全に固液拡散するのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって異なるが、通常、１０〜１８０秒である。
また、加圧条件としては、上記の加熱温度、電極材料、低融点金属の材料等によって異なるが、好ましくは１０〜３０ＭＰａである。
また、上記のように、回路電極１１、素子電極２１の表面粗さＲａが０．４〜１０μｍの粗面である場合においては、接合時に粗面同士が塑性変形して接合可能となるように加圧することが好ましい。これによれば、電極表面が塑性変形するまで加圧するので、電解メッキの析出条件やバラツキ等によって、形成される電極表面に凹凸がある場合においても、良好な接合状態を得ることができる。この場合の加圧条件としては、好ましくは５０〜１００ＭＰａである。
なお、前記のように、低融点金属層３１、３２が、２層以上の単一金属層を反応させて得られる合金層からなる場合には、まず、それぞれの単一金属の融点以下の温度で予備加熱を行い、２層以上の単一金属層を固溶させて合金層を形成し、その後、２００℃以下で加熱加圧を行なうことが好ましい。
この場合、予備加熱の温度は、合金層を形成する単一金属層の種類や膜厚によって適宜選択できるが、例えば、Ｓｎ層とＩｎ層とからなる２層構成の場合には、１１０〜１２５℃で予備加熱を行なうことが好ましい。
図２には、本発明の実装方法の他の実施形態が示されている。なお、以下の実施形態の説明においては、前記実施形態と同一部分には同符合を付して、その説明を省略することにする。
この実施形態においては、図２（ａ）に示すように、回路電極１１、素子電極２１上に形成された低融点金属層３１、３２を対向させて位置合わせを行い、図２（ｂ）に示すように、低融点金属層３１、３２を接触させる。そして、この状態で、図２（ｃ）に示すように加熱加圧して、低融点金属層３１、３２を溶融させて低融点金属層３０とし、更に、図２（ｄ）に示すように、回路電極１１、素子電極２１とが拡散反応により中間合金層３６を形成するまで加熱加圧を行なう。
そして、中間合金層３６を形成した後、加圧に加えて、図２（ｄ）に示すように、電子部品２０を保持するフリップチップボンダのヘッド部４０によって、電子部品２０を、図２（ｄ）の矢印方向に沿って左右に振動させる。
このように加圧状態で左右に振動させることで、低融点金属中にある酸化物が除去され、対向した両電極の未接触部の接触状態が向上するとともに、加圧、振動により押し出された余剰分の低融点金属が、はみ出し部３６ａとなって接合部の側面外周に突出し、回路電極１１と素子電極２１との接合部として、中間合金層３６のみが介在し、余剰の低融点金属が残存しない接合部を得ることができる。
上記の加熱加圧工程における、中間合金層３６を形成するのに要する時間は、加熱温度、圧力、電極材料、低融点金属の材料等によって適宜設定されるが、上記の低融点金属を完全に拡散させる実施形態に比べて短く、通常１〜５秒でよい。
なお、この接合部における、中間合金層３６の厚さは１〜５μｍであることが好ましい。また、この明確な中間合金層３６の存在は、断面の観察によっても確認でき、また、電気抵抗、熱抵抗等の測定によって非破壊で確認することもできる。
この実施形態によれば、低融点金属層が完全には拡散せず、中間合金層を形成する段階まで加熱すれば足りるので、接合に要する時間を大幅に短縮することができる。また、低融点金属の供給量は、中間合金層を形成するための必要量以上が供給されておればよいので、低融点金属の供給量の厳密な管理が不要となる。
参考例１
図１に示す方法を用いて電子部品を回路基板上に実装した。
まず、電子部品としては半導体チップを用い、この半導体チップ上に電極としてＣｕのバンプを形成した。一方、回路基板上にもＣｕ電極を形成した。
次に、低融点金属層として、半導体チップのＣｕバンプ上、及び、回路基板のＣｕ電極上に、それぞれ２μｍ及び２μｍ、合計厚さ４μｍのＳｎＩｎ（融点１１７℃）を蒸着により形成した。
このとき、蒸着方法としては、蒸発源としてＳｎＩｎの母合金（Ｉｎ：Ｓｎ＝５２：４８）を用い、上記の（１２）式における蒸気圧比（ｐA／ｐB）＝０．８１となるように蒸着条件を制御しながら成膜を行った。なお、蒸着装置は電子ビーム蒸着装置を用い、蒸着時の真空度は１０-5Ｐａ、蒸着速度は０．４ｎｍ／ｍｉｎで行った。
その結果、形成されたＳｎＩｎ薄膜の組成を、断面サンプルのμ−ＡＥＳ分析によって調べたところ、Ｉｎ：Ｓｎ＝５２：４８となっており、目的とする合金組成の低融点金属層が得られていた。
そして、図１（ａ）に示すように、半導体チップのＣｕバンプと、回路基板のＣｕ電極の位置を合わせた後、図１（ｂ）に示すように電極を接触させ、図１（ｃ）に示すように、ＳｎＩｎの融点より２０℃高い、温度１３７℃、圧力９０ＭＰａで、３０秒間加熱加圧して接合した。
その結果、図１（ｄ）に示すように、ＳｎＩｎは、Ｃｕ電極中へ完全に拡散され、中間合金層が存在しない、全体として１つの合金層である接合部が得られていることが、高真空走査型電子顕微鏡による断面観察と、Ｘ線マイクロアナライザ（ＥＰＭＡ）による接合界面の元素分析によって確認できた。
参考例２
蒸着による低融点金属層の形成において、上記の（１６）式における蒸気圧比と活量係数比の積（γAｐA／γBｐB）＝０．９８となるように制御しながら成膜を行った以外は参考例１と同様の条件で、半導体チップと回路基板との接合を行った。
その結果、形成されたＳｎＩｎ薄膜の組成はＩｎ：Ｓｎ＝５２：４８となっており、目的とする合金組成の低融点金属層が得られていた。
また、接合後は、図１（ｄ）に示すように、ＳｎＩｎは、Ｃｕ電極中へ完全に拡散され、中間合金層が存在しない、全体として１つの合金層である接合部が得られていることが、高真空走査型電子顕微鏡による断面観察と、Ｘ線マイクロアナライザ（ＥＰＭＡ）による接合界面の元素分析によって確認できた。
実施例１
図１に示す方法を用いて電子部品を回路基板上に実装した。
まず、電子部品としては半導体チップを用い、この半導体チップ上に電極としてＣｕのバンプを形成した。一方、回路基板上にもＣｕ電極を形成した。
次に、低融点金属層として、半導体チップのＣｕバンプ上、及び、回路基板のＣｕ電極上のそれぞれに、単一金属層として、Ｓｎ層０．４８μｍ、Ｉｎ層０．５２μｍを順に積層し、合計厚さ１μｍとなるように蒸着により形成した。
そして、図１（ａ）に示すように、半導体チップのＣｕバンプと、回路基板のＣｕ電極の位置を合わせた後、図１（ｂ）に示すように電極を接触させ、温度１２０℃で１０秒間の予備加熱を行い、Ｓｎ層とＩｎ層とを固溶させてＳｎＩｎの合金層を得た。
その後、図１（ｃ）に示すように、ＳｎＩｎの融点より２０℃高い、温度１３７℃、圧力９０ＭＰａで、３０秒間加熱加圧して接合した。
その結果、図１（ｄ）に示すように、ＳｎＩｎは、Ｃｕ電極中へ完全に拡散され、中間合金層が存在しない、全体として１つの合金層である接合部が得られていることが、高真空走査型電子顕微鏡による断面観察と、Ｘ線マイクロアナライザ（ＥＰＭＡ）による接合界面の元素分析によって確認できた。
本発明は、例えば、小型化が必要とされる回路基板あるいはモジュール（マルチチップモジュール）等において、半導体チップ等の電子部品をプリント基板等の回路基板への直接実装に好適に利用できる。
本発明の実装方法の一実施形態における電極同士の接合原理を示す工程図であって、（ａ）電極同士を対向させた状態、（ｂ）電極同士を接触させた状態、（ｃ）加熱加圧を行なっている接合部の状態、（ｄ）接合後の状態を示す図である。 本発明の実装方法の他の実施形態における電極同士の接合原理を示す概念図であって、（ａ）電極同士を対向させた状態、（ｂ）電極同士を接触させた状態、（ｃ）加熱加圧を行なっている接合部の状態、（ｄ）電子部品の振動を行なっている状態、（ｅ）接合後の接合部の状態を示す図である。 従来技術における基板へ電子部品を実装した状態を示す概略図である。
符号の説明
１０：回路基板
１１：回路電極
２０：電子部品
２１：素子電極
３０、３１、３２：低融点金属層
３５：接合電極
３６：中間合金層
３６ａ：はみ出し部
４０：ヘッド部

Claims (7)

  1. 回路基板上に形成された金属からなる回路電極と、電子部品上に形成された金属からなる素子電極とを接合して、前記電子部品を前記回路基板上に実装する方法において、
    前記回路電極及び／又は前記素子電極上に、融点が２２０℃以下の２元以上の合金を形成できる、少なくとも２種類以上の金属を２層以上に積層し、該積層した金属層を予備加熱して反応させて合金層とすることにより、低融点金属層をあらかじめ形成した後、前記回路電極及び前記素子電極を対向させて、少なくとも低融点金属層が溶融する温度で加熱加圧し、前記低融点金属層を、前記回路電極及び前記素子電極中へ固液拡散させることによって、前記回路電極と前記素子電極とを接合することを特徴とする電子部品の実装方法。
  2. 前記低融点金属層が、ＳｎＩｎ又はＳｎＢｉである請求項１に記載の電子部品の実装方法。
  3. 前記接合時の加熱温度が、前記低融点金属層の融点より０〜１００℃高い温度である請求項２に記載の電子部品の実装方法。
  4. 前記回路電極及び前記素子電極の材質が、Ｃｕ、Ｎｉ、Ａｕより選択される一種又はそれらの合金である請求項１〜３のいずれか１つに記載の電子部品の実装方法。
  5. 前記回路電極及び前記素子電極表面の表面粗さＲａが０．４〜１０μｍの粗面であって、前記接合時に前記粗面同士が塑性変形して接合可能となるように加圧する請求項１〜４のいずれか１つに記載の電子部品の実装方法。
  6. 前記回路電極及び前記素子電極の材質が、Ｃｕ、Ｎｉ、Ａｕ、及びそれらの合金より選択される一種の同じ金属からなり、前記加熱加圧は、前記低融点金属層が、前記回路電極及び前記素子電極中に完全に固液拡散して、前記回路電極、前記素子電極及び前記低融点金属層が全体として単一の合金層となるまで行なう請求項１〜５のいずれか１つに記載の電子部品の実装方法。
  7. 前記加熱加圧は、前記低融点金属層が、前記回路電極と前記素子電極との間に中間合金層を形成するまで行なう請求項１〜５のいずれか１つに記載の電子部品の実装方法。
JP2003298056A 2002-08-30 2003-08-22 電子部品の実装方法 Expired - Fee Related JP4136844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003298056A JP4136844B2 (ja) 2002-08-30 2003-08-22 電子部品の実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002254941 2002-08-30
JP2003298056A JP4136844B2 (ja) 2002-08-30 2003-08-22 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2004111935A JP2004111935A (ja) 2004-04-08
JP4136844B2 true JP4136844B2 (ja) 2008-08-20

Family

ID=32301373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298056A Expired - Fee Related JP4136844B2 (ja) 2002-08-30 2003-08-22 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4136844B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136845B2 (ja) 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
WO2005086221A1 (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co., Ltd. 電子部品の実装方法
JP5696173B2 (ja) * 2005-08-12 2015-04-08 アンタヤ・テクノロジーズ・コープ はんだ組成物
EP2052805B1 (en) 2006-08-04 2016-09-28 Panasonic Intellectual Property Management Co., Ltd. Bonding material, bonded portion and circuit board
JP4822526B2 (ja) * 2006-09-15 2011-11-24 株式会社豊田中央研究所 接合体
JPWO2010021267A1 (ja) 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
JP5537143B2 (ja) * 2009-12-15 2014-07-02 株式会社不二工機 可溶栓
JP5630060B2 (ja) * 2010-04-02 2014-11-26 富士通株式会社 はんだ接合方法、半導体装置及びその製造方法
CN102275043A (zh) * 2010-06-10 2011-12-14 中国科学院金属研究所 一种消除SnBi焊料与铜基底连接界面脆性的方法
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
DE112013007187B4 (de) * 2013-09-13 2023-08-10 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Bondschicht
JP7014645B2 (ja) * 2018-03-06 2022-02-01 シャープ株式会社 半導体発光装置
JP2022043722A (ja) * 2020-09-04 2022-03-16 株式会社新菱 Ｓｎ－Ｉｎ系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法

Also Published As

Publication number Publication date
JP2004111935A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
US8013428B2 (en) Whisker-free lead frames
EP1386356B1 (en) Fluxless flip chip interconnection
JP2007019360A (ja) 電子部品の実装方法
KR101805147B1 (ko) 접합 구조체 제조 방법 및 가열 용융 처리 방법과 그 시스템
JP4136844B2 (ja) 電子部品の実装方法
KR102121176B1 (ko) 반도체 패키지의 제조 방법
JP4136845B2 (ja) 半導体モジュールの製造方法
JP4552934B2 (ja) 電子部品の実装方法
TWI301738B (en) Method of mounting an electronic part
JP2006135264A (ja) 電子部品の製造方法及びそれを用いた電子部品
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
JP2007044754A (ja) 金属板接合方法
US7750484B2 (en) Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
JP2001298051A (ja) はんだ接続部
JPH02117772A (ja) 金属表面の結合方法
JP3998484B2 (ja) 電子部品の接続方法
JP5376356B2 (ja) 電子素子の実装方法および該実装方法によって実装された電子部品
JP4508189B2 (ja) 半導体モジュールの製造方法
JP2009010302A (ja) ソルダペースト層形成方法
JP4590783B2 (ja) はんだボールの形成方法
JPH07235763A (ja) 電子回路の製造方法
KR102181706B1 (ko) 반도체 칩의 제조 방법
JP2009194357A (ja) 半導体装置およびその製造方法
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Ref document number: 4136844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees