JP4804261B2 - 半導体光素子の製造方法および半導体光素子用半導体基板 - Google Patents

Description

本発明は、半導体光素子の製造方法および半導体光素子用半導体基板に係り、特に、４元半導体をクラッド層に使用した半導体光素子の製造方法およびこの半導体光素子の製造に使用する半導体基板に関する。

光通信システム等で広く使用されている半導体レーザをはじめとする半導体光素子は、安定して高い出力が得られることが望ましいため、本出願人も４元半導体をｎ型クラッド層に使用した半導体光素子を既に提案している（例えば、特許文献１参照）。

特許文献１に開示されている従来の半導体光素子４０は、図３の斜視図（ａ）に示すように、多重量子井戸構造の活性層３４が、第１の光閉込構造（ＳＣＨ）層３３および第２のＳＣＨ層３５を介して、インジウム・ガリウム・ヒ素・リン（ＩｎＧａＡｓＰ）からなるｎ型クラッド層３２およびインジウム・リン（ＩｎＰ）からなるｐ型クラッド層３６で挟まれた構造を有している。

そして、図３（ｂ）に示すように、第１のＳＣＨ層３３および第２のＳＣＨ層３５の屈折率を、活性層３４の屈折率よりも小とし、かつｎ型クラッド層３２およびｐ型クラッド層３６の屈折率よりも大とすることにより、キャリアと光とを同時に同一領域に集中させ発光効率を高めている。

しかしながら、活性層３４に過度に光を閉じ込めると、発生した光が活性層３４に吸収され却って出力が低下してしまう。

そこで、高出力半導体レーザにあっては、活性層３４ならびに第１のＳＣＨ層３３および第２のＳＣＨ層３５の光閉じ込め係数を小さくすることが有効となるが、光閉じ込め係数を小さくすると光分布が広大化し、ｎ型クラッド層３２およびｐ型クラッド層３６に沁み出す光の量が増加する。

特に、ＩｎＰからなるｐ型クラッド層３６に漏れる光の量が増大すると、価電子帯間光吸収による光損失が増大してしまう。価電子帯間光吸収は、ＩｎＰ内の不純物濃度を小さくすることで低減できるが、不純物濃度を小さくするとｐ型クラッド層３６の電気抵抗が増大するため、半導体光素子４０を高電流で使用する際には発熱によって光出力が低下してしまう。

また、光分布が広大化することに伴いｎ型クラッド層３２およびｐ型クラッド層３６の厚さをある程度確保することが必要となる。ところが、ｐ型クラッド層３６の厚さを増した場合には、ｐ型クラッド層３６の電気抵抗が増大するため、先に述べた発熱による光出力の低下をもたらしてしまう。

図４は、図３（ａ）の点線で囲んだ部分の拡大図（ａ）および光分布特性を示す図（ｂ）である。ｎ型クラッド層３２とｐ型クラッド層３６の屈折率が等しい場合の光分布（点線）に対して、ｎ型クラッド層３２の屈折率がｐ型クラッド層３６の屈折率より大きい場合の光分布（実線）はｎ型クラッド層３２側に偏る。

そこで、上記提案に係る半導体光素子にあっては、ｎ型クラッド層３２の屈折率をｐ型クラッド層３６の屈折率より大きくして、光分布をｎ型クラッド層３２に偏らせることにより、光出力の低下および光損失の増大を回避している。
特許３５２５２５７号

しかしながら、図４に示したように光分布をｎ型クラッド層に偏らせた場合には、ｎ型クラッド層の厚さを十分に厚く、望ましくは５マイクロメートル以上とする必要があるため、ｎ型クラッド層を積層するためには２時間程度を要し製造時間がかかるという課題があった。

上記の光分布をｎ型クラッド層に偏らせる構造は、レーザだけでなく、光増幅器、スーパールミネッセントダイオード（ＳＬＤ）に対しても適用可能であるため、ｎ型半導体基板上にｎ型クラッド層を積層した中間製品を一度に大量に製造しておけば、この中間製品上に活性層等の光機能層およびｐ型クラッド層を積層することにより半導体光素子の製造時間を実質的に短縮できる。

本発明は、上記知見に鑑みなされたものであって、製造時間を短縮することのできる半導体光素子の製造方法および半導体光素子用半導体基板を提供することを目的とする。

本発明の半導体光素子の製造方法は、ＩｎＰからなるｎ型半導体基板に、組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰで且つ５マイクロメートル以上の所定厚さのｎ型クラッド層を積層するｎ型クラッド層積層段階と、前記ｎ型クラッド層の上面に、ＩｎＧａＡｓまたは組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰからなる保護膜を形成する保護膜形成段階と、選択エッチングを用いて前記保護膜を削除し、前記ｎ型クラッド層の上面を再積層に適したクリーンな状態で表出させる保護膜削除段階と、前記保護膜を削除することにより表出した前記ｎ型クラッド層の上面に、製造すべき半導体光素子に対応した光機能層を積層する光機能層積層段階と、前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階と、を含む。

この製造方法により、半導体光素子の製造時間を短縮することができることとなる。
また、この製造方法により、ｎ型クラッド層側への光分布の偏りに対して、ｎ型クラッド層の厚さを十分な厚さとすることができることとなる。

本発明の半導体光素子用半導体基板は、ｎ型半導体基板上に、ｎ型クラッド層、光機能層、および前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層が順次形成される半導体光素子の中間製品である半導体光素子用半導体基板であって、ＩｎＰからなる前記ｎ型半導体基板と、前記ｎ型半導体基板上に積層された、組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰで且つ５マイクロメートル以上の所定厚さの前記ｎ型クラッド層と、前記ｎ型クラッド層の上面に形成され、ＩｎＧａＡｓまたは組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰからなり、前記ｎ型クラッド層の上面を保護する保護膜と、を含み、前記保護膜は、製造すべき半導体光素子に対応した前記光機能層を前記ｎ型クラッド層の上面に形成する際に、選択エッチングにより削除され、前記ｎ型クラッド層の上面を再積層に適したクリーンな状態で表出させることを特徴とする構成を有している。

この構成により、ｎ型クラッド層の上面を長期間に渡ってクリーンな状態に保つことができることとなる。
また、この構成により、ｎ型クラッド層側への光分布の偏りに対して、ｎ型クラッド層の厚さを十分な厚さとすることができることとなる。

本発明は、ｎ型半導体基板にｎ型クラッド層を積層した中間製品を製造することにより、半導体光素子の製造時間を短縮することができる半導体光素子の製造方法および半導体光素子用半導体基板を提供することができるものである。

以下、本発明に係る半導体光素子の製造方法の実施形態について、図面を用いて説明する。

（第１の実施形態）
本発明の第１の実施形態の半導体光素子の製造方法は、図１に示すように、（ａ）〜（ｈ）の８段階から成る。

（ａ）ｎ型クラッド層積層段階：ｎ型半導体基板１１上にｎ型クラッド層１２を積層する。
ｎ型半導体としては、インジウム・リン（ＩｎＰ）を使用することが適当である。また、ｎ型クラッド層１２としては、インジウム・ガリウム・ヒ素・リン（ＩｎＧａＡｓＰ）を使用することが適当である。なお、ＩｎＧａＡｓＰの組成波長は０．９７マイクロメートル以下であることが好ましい。

ＩｎＧａＡｓＰは、ＩｎＰからなるｎ型半導体基板１１の格子間隔と一致させて積層することが必要であり、これらを５マイクロメートル以上の所定厚さに積層するためには２〜３時間を要することとなる。

（ｂ）保護膜形成段階：ｎ型クラッド層１２の上面に保護膜１３を形成する。
ｎ型クラッド層１２の上面を長期間に渡ってクリーンな状態に保つために、保護膜１３として、例えばＩｎＧａＡｓＰと組成の異なるインジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）を用いることが適当である。なお、保護膜１３は、ｎ型クラッド層１２と選択エッチング可能な組成差を有する組成波長が１．３マイクロメートルよりも大きなＩｎＧａＡｓＰであってもよい。この段階で、ｎ型半導体基板１１上にｎ型クラッド層１２および保護膜１３を積層した半導体光素子用半導体基板１０が完成することとなる。

（ｃ）保護膜削除段階：選択エッチングなどの手法で半導体光素子用半導体基板１０から保護膜１３を削除し、クリーンなｎ型クラッド層１２の上面を表出する。

（ｄ）光機能層積層段階：保護膜１３を削除したｎ型クラッド層１２の上面に光機能層１４を積層する。
光機能層１４としては、レーザ、光増幅器、ＳＬＤなどの機能を持った層を形成することができる。

（ｅ）ｐ型クラッド層積層段階：光機能層１４の上面にｎ型クラッド層１２の光屈折率より小さい光屈折率のｐ型クラッド層１５を積層する。
ｐ型クラッド層１５としては、ＩｎＰを使用することが適当である。

（ｆ）メサ形状形成段階：プラズマＣＶＤ法等により全面にＳｉＮｘ膜を堆積し、これをフォトリソグラフィ工程でストライプ状に形成したものをエッチングマスクとして、エッチング溶液に浸し、メサ形状を形成する。

（ｇ）埋込段階：上記ＳｉＮｘ膜を成長阻害マスクに利用して、ＭＯＶＰＥ法により、ｐ型下部埋込層１６、ｎ型上部埋込層１７を積層して、メサ両側部を埋め込んだ後、ＳｉＮｘ膜を除去する。その後全面にｐ型クラッド層１５の上層部１８を成長する。

（ｈ）電極形成段階：上層部１８にｐ型コンタクト層１９を成長し、ｐ型コンタクト層１９の上面にｐ電極２０を形成し、ｎ型半導体基板１１の下側にｎ電極２１を形成する。

最後に、（ａ）から（ｈ）までの工程を経て製造された半導体光素子のウエハを劈開、ダイシング等の分離方法を用いて、個々の半導体光素子に分離する。

以上説明したように、５マイクロメートル以上の所定厚さのｎ型クラッド層１２を積層した半導体光素子用半導体基板１０を中間製品として一度に大量生産して貯蔵しておき、半導体レーザ、光増幅器、ＳＬＤ等の半導体光素子を製造するときに、保護膜１３を削除した半導体光素子用半導体基板１０を使用することとすれば、半導体光素子の製造に要する時間を実質的に短縮することが可能となる。

（参考実施形態）
参考実施形態の半導体光素子の製造方法は、図２に示すように、（ａ）〜（ｇ）の７段階から成る。なお、上述の第１の実施形態と同様の段階については説明を省略する。

（ａ）ｎ型クラッド層積層段階：ｎ型半導体基板１１上にｎ型クラッド層１２を積層する。
ｎ型クラッド層１２の層厚は、５マイクロメートル以上の厚さの所定厚さに、（ｂ）の切削段階で切削するための切削厚さｔを加えた厚さとする。この段階で、ｎ型半導体基板１１上にｎ型クラッド層１２を積層した半導体光素子用半導体基板３０が完成することとなる。

（ｂ）切削段階：ｎ型クラッド層１２を切削厚さｔ切削する。
選択エッチングなどの手法で半導体光素子用半導体基板１０のｎ型クラッド層１２を切削厚さｔ切削することにより、ｎ型クラッド層１２のクリーンな面を表出することができる。なお、このエッチングは、ＭＯＶＰＥ装置などの半導体積層装置内で行ってもよい。

（ｃ）光機能層積層段階：切削厚さｔ切削したｎ型クラッド層１２の上面に光機能層１４を積層する。

（ｄ）ｐ型クラッド層積層段階：光機能層１４の上面にｎ型クラッド層１２の光屈折率より小さい光屈折率のｐ型クラッド層１５を積層する。

（ｅ）メサ形状形成段階：プラズマＣＶＤ法等により全面にＳｉＮｘ膜を堆積し、これをフォトリソグラフィ工程でストライプ状に形成したものをエッチングマスクとして、エッチング溶液に浸し、メサ形状を形成する。

（ｆ）埋込段階：上記ＳｉＮｘ膜を成長阻害マスクに利用して、ＭＯＶＰＥ法により、ｐ型下部埋込層１６、ｎ型上部埋込層１７を積層して、メサ両側部を埋め込んだ後、ＳｉＮｘ膜を除去する。その後全面にｐ型クラッド層１５の上層部１８を成長する。

（ｇ）電極形成段階：上層部１８にｐ型コンタクト層１９を成長し、ｐ型コンタクト層１９の上面にｐ電極２０を形成し、ｎ型半導体基板１１の下側にｎ電極２１を形成する。

最後に、（ａ）から（ｇ）までの工程を経て製造された半導体光素子のウエハを劈開、ダイシング等の分離方法を用いて、個々の半導体光素子に分離する。

以上説明したように、５マイクロメートル以上の所定厚さと切削厚さｔを加えた厚さのｎ型クラッド層１２を積層した半導体光素子用半導体基板３０を中間製品として一度に大量生産して貯蔵しておき、半導体レーザ、光増幅器、ＳＬＤ等の半導体光素子を製造するときに、切削厚さｔ切削した半導体光素子用半導体基板３０を使用することとすれば、半導体光素子の製造に要する時間を実質的に短縮することが可能となる。

以上のように、本発明に係る半導体光素子の製造方法および半導体光素子用半導体基板は、半導体光素子の製造時間を短縮することができるという効果を有し、半導体基板等として有効である。

本発明に係る第１の実施形態の半導体光素子の製造方法の製造段階を示す断面図 参考実施形態の半導体光素子の製造方法の製造段階を示す断面図 従来の半導体光素子の斜視図および屈折率特性を示す図 図３の拡大図および光分布特性を示す図

符号の説明

１０、３０ 半導体光素子用半導体基板
１１ ｎ型半導体基板
１２ ｎ型クラッド層
１３ 保護膜
１４ 光機能層
１５ ｐ型クラッド層

Claims (2)

1. ＩｎＰからなるｎ型半導体基板に、組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰで且つ５マイクロメートル以上の所定厚さのｎ型クラッド層を積層するｎ型クラッド層積層段階と、
   前記ｎ型クラッド層の上面に、ＩｎＧａＡｓまたは組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰからなる保護膜を形成する保護膜形成段階と、
   選択エッチングを用いて前記保護膜を削除し、前記ｎ型クラッド層の上面を再積層に適したクリーンな状態で表出させる保護膜削除段階と、
   前記保護膜を削除することにより表出した前記ｎ型クラッド層の上面に、製造すべき半導体光素子に対応した光機能層を積層する光機能層積層段階と、
   前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階と、を含む半導体光素子の製造方法。
2. ｎ型半導体基板上に、ｎ型クラッド層、光機能層、および前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層が順次形成される半導体光素子の中間製品である半導体光素子用半導体基板であって、
   ＩｎＰからなる前記ｎ型半導体基板と、
   前記ｎ型半導体基板上に積層された、組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰで且つ５マイクロメートル以上の所定厚さの前記ｎ型クラッド層と、
   前記ｎ型クラッド層の上面に形成され、ＩｎＧａＡｓまたは組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰからなり、前記ｎ型クラッド層の上面を保護する保護膜と、を含み、
   前記保護膜は、製造すべき半導体光素子に対応した前記光機能層を前記ｎ型クラッド層の上面に形成する際に、選択エッチングにより削除され、前記ｎ型クラッド層の上面を再積層に適したクリーンな状態で表出させることを特徴とする半導体光素子用半導体基板。

Images