JP4800524B2 - 半導体装置の製造方法、及び、製造装置 - Google Patents

半導体装置の製造方法、及び、製造装置 Download PDF

Info

Publication number
JP4800524B2
JP4800524B2 JP2001273082A JP2001273082A JP4800524B2 JP 4800524 B2 JP4800524 B2 JP 4800524B2 JP 2001273082 A JP2001273082 A JP 2001273082A JP 2001273082 A JP2001273082 A JP 2001273082A JP 4800524 B2 JP4800524 B2 JP 4800524B2
Authority
JP
Japan
Prior art keywords
chip
die
chips
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001273082A
Other languages
English (en)
Other versions
JP2003086758A (ja
Inventor
俊一 阿部
哲也 上林
直生 和泉
暁 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001273082A priority Critical patent/JP4800524B2/ja
Priority to US10/090,842 priority patent/US6784021B2/en
Publication of JP2003086758A publication Critical patent/JP2003086758A/ja
Priority to US10/798,345 priority patent/US6995468B2/en
Application granted granted Critical
Publication of JP4800524B2 publication Critical patent/JP4800524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、チップが積層された半導体装置の製造方法、製造装置、及び、半導体装置に関するものである。
【０００２】
【従来の技術】
従来から、半導体装置の高集積化を目的として、１つのダイパッド上に種類の異なる複数のチップが積層された半導体装置が開発されている。
以下、図３にて、従来の半導体装置の製造方法について、簡単に説明する。図３は、従来の半導体装置の製造方法のフロー図である。
【０００３】
同図において、１ａ、１ｂはダイシングされたチップを有するウエハ、３ａ、３ｂはウエハ１ａ、１ｂ上のチップ、５ａ、５ｂはチップ３ａ、３ｂをダイパッド１２上に搬送するコレット、７ａはチップ３ａとチップ３ｂとの間に設けられたダイボンド材、７ｂはチップ３ｂとダイパッド１２との間に設けられたダイボンド材、１２はステージ上に載置されたダイパッド、１５はチップ３ａ、３ｂが積層された半導体装置、２０ａ、２０ｂはそれぞれ半導体装置の製造装置としてのダイボンダを示す。
【０００４】
同図に示すように、まず、第１のダイボンダ２０ａ内の図示せぬウエハ保持部に、第１のウエハ１ｂが載置される。ここで、第１のダイボンダ２０ａ内には、第１のウエハ１ｂを複数枚搭載した図示せぬウエハカセットが、挿脱自在に設置されている。そして、第１のウエハ１ｂは、ウエハカセットからウエハ保持部に、ウエハ搬送部により搬送されたものである。
【０００５】
次に、ダイシングされたウエハ１ｂ上のチップ３ｂを、コレット５ａにより、１つピックアップする。そして、裏面にフィルム状のダイボンド材７ｂが形成されたチップ３ｂを、コレット５ａにより、ダイパッド１２を備えたリードフレームを保持するステージ上に搬送する。
【０００６】
そして、ステージを加熱するとともに、コレット５ａを図中の矢印方向に移動して、チップ３ｂをダイパッド１２に圧接することで、チップ３ｂは、ダイパッド１２に接合される。
このように、第１のチップ３ｂが接合されたダイパッド１２は、第１のダイボンダ２０ａの装置外に搬送される。
【０００７】
次に、第１のダイボンダ２０ａの外に搬送されたチップ３ｂを搭載したダイパッド１２は、第２のダイボンダ２０ｂ内の図示せぬステージに搬送される。
他方、第２のダイボンダ２０ｂ内の図示せぬウエハ保持部には、第２のウエハ１ａが載置される。ここで、第２のダイボンダ２０ｂ内には、第２のウエハ１ａを複数枚搭載した図示せぬウエハカセットが、挿脱自在に設置されている。そして、第２のウエハ１ａは、ウエハカセットからウエハ保持部に、ウエハ搬送部により搬送されたものである。また、第２のウエハ１ａは、第１のウエハ１ｂとは異なるウエハである。すなわち、第２のウエハ１ａ上に形成された第２のチップ３ａと、第１のウエハ１ｂ上に形成された第１のチップ３ｂとには、それぞれ別の素子や回路が形成されており、そのチップの大きさも異なる。
【０００８】
次に、ダイシングされたウエハ１ａ上のチップ３ａを、コレット５ｂにより、１つピックアップする。そして、裏面にフィルム状のダイボンド材７ａが形成されたチップ３ａを、コレット５ｂにより、ダイパッド１２を備えたリードフレームを保持するステージ上に搬送する。
【０００９】
そして、ステージを加熱するとともに、コレット５ｂを図中の矢印方向に移動して、チップ３ａをダイパッド１２上のチップ３ｂに圧接することで、第２のチップ３ａは、第１のチップ３ｂに接合される。
こうして、ダイパッド１２上には、２つの異なるチップ３ａ、３ｂが積層される。
【００１０】
【発明が解決しようとする課題】
上述の従来の半導体装置の製造方法では、ダイパッドに積層されるチップの数と同数のダイボンダが必要となっていた。
詳しくは、ダイパッドへの下段のチップのボンディング工程は、第１のダイボンダで行われ、下段のチップへの上段のチップのボンディング工程は、第２のダイボンダで行われる。すなわち、１つのボンディング工程ごとに、１台のダイボンダを必要としていた。
【００１１】
これは、１台のダイボンダで複数のボンディング工程を実施しようとすると、各工程間でダイボンダの段取り変更を行わなければならず、装置の稼働率が低下してしまうからである。
このように、異なるボンディング工程ごとに、ダイボンダを用意すれば、装置の稼働率を向上することができる。しかし、それでもなお、ダイパッドを、１つのダイボンダから別のダイボンダへと移動させる工程には、比較的時間を要するという問題があり、これが量産性向上の妨げになっていた。
さらに、複数のダイボンダを用意しているために、全体の設備の規模も大きくなり、設備費も高くなるという問題があった。
【００１２】
この発明は、上述のような課題を解決するためになされたもので、複数のチップが積層される半導体装置の積層工程における工程時間が短く、設備の規模が比較的小さく、設備費も比較的低廉な半導体装置の製造方法、製造装置、及び、半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明の請求項１記載の発明にかかる半導体装置の製造方法は、ダイボンダ内に複数のウエハを載置する工程と、上記ダイボンダ内にて、上記複数のウエハからそれぞれ切り出した複数のチップを、ダイボンド材を介して、接合する工程と、上記ダイボンダ内にて、上記接合工程にて積層された複数のチップを、ダイボンド材を介して、ダイパッド上に接合する工程とを備えたものである。
【００１４】
また、請求項２記載の発明にかかる半導体装置の製造方法は、上記請求項１記載の発明において、上記積層された複数のチップ上にさらに単数又は複数のチップを積層する工程を含むものである。
【００１５】
また、請求項３記載の発明にかかる半導体装置の製造方法は、上記請求項１又は請求項２に記載の発明において、上記複数のチップが積層された上記ダイパッドの積層面の裏面に、さらに単数又は複数のチップを積層する工程を含むものである。
【００１６】
また、請求項４記載の発明にかかる半導体装置の製造方法は、上記請求項１〜請求項３のいずれかに記載の発明において、上記ダイボンダは予備ステージを備え、上記予備ステージは、上記チップとの対向面が上記ダイボンド材と接合しないように形成されたものである。
【００１７】
また、この発明の請求項５記載の発明にかかる半導体装置は、請求項１〜請求項４のいずれかに記載の半導体装置の製造方法で製造したものである。
【００１８】
また、この発明の請求項６記載の発明にかかる半導体装置の製造装置は、複数のウエハをそれぞれ保持する複数のウエハ保持部と、上記複数のウエハ保持部に保持された上記複数のウエハから複数のチップをそれぞれ切り出して搬送するチップ搬送部と、上記チップ搬送部にて搬送された上記複数のチップを積層して、ダイボンド材を介して接合するための予備ステージと、上記予備ステージ上で接合された上記複数のチップを、上記予備ステージからダイパッド上に搬送する積層チップ搬送部と、上記積層チップ搬送部にて搬送された上記複数のチップを、ダイボンド材を介して上記ダイパッド上に接合するためのステージとを備えたことを特徴とする半導体装置の製造装置。
【００１９】
また、請求項７記載の発明にかかる半導体装置の製造方法は、上記請求項６に記載の発明において、上記予備ステージは、上記チップとの対向面が上記ダイボンド材と接合しないように形成されたものである。
【００２０】
【発明の実施の形態】
以下に、この発明の実施の形態について図面を参照して詳細に説明する。なお、各図中、同一または相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００２１】
実施の形態．
以下、この発明の実施の形態を図面に基づいて詳細に説明する。図１は、この発明の実施の形態を示す半導体装置の製造方法のフロー図である。また、図２は、この発明の実施の形態を示す半導体装置の製造装置の概略図である。
図１、図２において、１ａ、１ｂはダイシングされたチップを有するウエハ、３ａ、３ｂはウエハ１ａ、１ｂ上のチップ、５ａは２つのチップ３ａ、３ｂをそれぞれ予備ステージ上に搬送するコレット、５ｂは積層されたチップ３ａ、３ｂをダイパッド上に搬送するコレット、７ａはチップ３ａとチップ３ｂとの間に設けられたダイボンド材、７ｂはチップ３ｂとダイパッド１２との間に設けられたダイボンド材、１０はチップ３ａとチップ３ｂとを積層するための予備ステージ、１１はダイボンド７ａを介して接合されたチップ３ａとチップ３ｂとの積層チップ、１２はステージ上に載置されたダイパッド、１５はチップ３ａ、３ｂが積層された半導体装置、１７はダイパッド１２を備えたリードフレーム、２０は半導体装置の製造装置としてのダイボンダを示す。
【００２２】
図１に示すように、まず、ダイボンダ２０内の図示せぬ第１のウエハ保持部に、第１のウエハ１ａが載置される。他方、ダイボンダ２０内の図示せぬ第２のウエハ保持部に、第２のウエハ１ｂが載置される。ここで、ダイボンダ２０内には、第１のウエハ１ａを複数枚搭載した図示せぬ第１のウエハカセットと、第２のウエハ１ｂを複数枚搭載した図示せぬ第２のウエハカセットとが、それぞれ、挿脱自在に設置されている。そして、第１のウエハ１ａは第１のウエハカセットから第１のウエハ保持部に、第２のウエハ１ｂは第２のウエハカセットから第２のウエハ保持部に、ウエハ搬送部により搬送されたものである。
【００２３】
次に、第２のウエハ１ｂ上のチップ３ｂを、コレット５ａにより、１つピックアップする。そして、裏面にフィルム状のダイボンド材７ｂが予め形成されたチップ３ｂを、コレット５ａにより、予備ステージ１０上の所定位置に搬送する。
その後、第１のウエハ１ａ上のチップ３ａを、コレット５ａにより、１つピックアップする。そして、裏面にフィルム状のダイボンド材７ａが予め形成されたチップ３ａを、コレット５ａにより、予備ステージ１０に載置されたチップ３ｂ上に搬送する。
【００２４】
そして、予備ステージ１０を加熱するとともに、コレット５ａを図中の矢印方向に移動して、一方のチップ３ａを他方のチップ３ｂに圧接することで、双方のチップ３ａ、３ｂは接合されて積層チップ１１を形成する。
ここで、予備ステージ１０の表面（チップ３ｂとの接触面である。）には、例えば、ダイボンド７ｂに対する接合性の悪い材料がコーティングされている。これにより、予備ステージ１０を加熱して、コレット５ａによる加圧をすることで、２つのチップ３ａ、３ｂのみが接合され、チップ３ｂと予備ステージ１０とは接合されないことになる。
【００２５】
次に、予備ステージ１０上の積層チップ１１を、コレット５ｂにより、ダイパッド１２が載置された図示せぬステージ上に向けて搬送する。
そして、ステージを加熱するとともに、コレット５ｂを図中の矢印方向に移動して、積層チップ１１をダイパッド１２に圧接することで、積層チップ１１はダイパッド１２に接合されて半導体装置１５を形成する。
ここで、ダイパッド１２は、図２に示すリードフレーム１７上に複数設けられており、リードフレーム１７がステージ上を図中の矢印方向に移動して、上述の工程が繰り返されることで、複数のダイパッド１２に次々と積層チップ１１が接合されることになる。
【００２６】
なお、本実施の形態における半導体装置の製造装置としてのダイボンダ２０は、主として、複数のウエハ保持部と、チップ搬送部としてのコレット５ａと、予備ステージ１０と、積層チップ搬送部としてのコレット５ｂと、ダイパッド１２を載置するステージとによって、構成されるものである。
そして、このようなダイボンダ２０内で、ダイパッド１２上にチップ３ａ、３ｂが積層された半導体装置１５は、その後、ワイヤボンディング工程、パッケージ工程等を経て、最終的な製品としての半導体装置の形態を完成させることになる。
【００２７】
以上説明したように、本実施の形態における半導体装置の製造方法は、ダイボンダ２０内に、複数のチップ３ａ、３ｂを積層するためにステージとは異なる予備ステージ１０を設けているために、１台のダイボンダ２０内で、複数のチップ３ａ、３ｂをダイパッド１２上に積層することができる。これによって、複数のチップ３ａ、３ｂを積層する積層工程における工程時間が短くなり全体の生産性が向上するとともに、設備の規模が比較的小さくなり、設備費を比較的安くすることができる。
【００２８】
なお、本実施の形態では、チップ３ａの裏面に形成されるダイボンド材７ａや、チップ３ｂの裏面に形成されるダイボンド材７ｂとして、フィルム状のダイボンド材を用いた。これに対して、ダイボンド７ａ、７ｂとして、ペースト状のダイボンド材を用いる場合についても、本発明を適用することができる。その場合には、ダイボンド７ａは、接合前に、予めチップ３ｂにおけるチップ３ａとの対向面側に形成される。また、ダイボンド７ｂは、接合前に、予めダイパッド１２における積層チップ１１との対向面側に形成される。このように、ペースト状のダイボンド材を用いたときでも、本実施の形態と同様の効果を奏することになる。
【００２９】
また、本実施の形態では、チップ搬送部としてのコレット５ａと、積層チップ搬送部としてのコレット５ｂとを、別々の部材として構成したが、同一部材とすることもできる。
また、本実施の形態では、２つのウエハ１ａ、１ｂから予備ステージ１０へのそれぞれのチップ３ａ、３ｂの搬送を、１つのコレット５ａにて行ったが、それぞれのチップ３ａ、３ｂごとにコレットを用意して、２つのコレットにより搬送工程を行うこともできる。
【００３０】
さらに、本実施の形態では、２つのウエハ１ａ、１ｂを、ダイボンダ２０内に載置したが、それよりも多いウエハを装置内に載置することもできる。この場合、予備ステージ１０上にて、ウエハの数に応じた複数のチップを積層した後に、ダイパッド１２上にその積層チップを搬送することになる。
また、本実施の形態により、積層されるチップ３ａ、３ｂは、同一種類のチップであってもよいし、異なる種類のチップであってもよい。
【００３１】
また、本実施の形態で示した工程によりチップ３ａ、３ｂが積層された半導体装置１５上に、さらに単数又は複数のチップを積層することができる。例えば、チップ３ａ、３ｂが積層された半導体装置１５に対して、本実施の形態で示した工程を繰り返して行うことができる。具体的には、半導体装置１５を、さらにダイボンダ２０に設置して、その上に予備ステージ１０で積層された積層チップ１１を接合する。この場合にも、本実施の形態と同様の効果を奏することになる。
【００３２】
また、本実施の形態で示した工程によりチップ３ａ、３ｂが積層された半導体装置１５の積層面の裏面に、さらに単数又は複数のチップを積層することができる。例えば、チップ３ａ、３ｂが積層された半導体装置１５に対して、本実施の形態で示した工程を繰り返して行うことができる。具体的には、チップ３ａ、３ｂが積層されたダイパッド１２の積層面の裏面にチップを積層する。すなわち、チップ３ａ、３ｂが積層された半導体装置１５を、逆さまにして、裏面側が上方を向くようにダイボンダ２０のステージに載置する。そして、半導体装置１５の裏面上に、予備ステージ１０で積層された積層チップ１１を接合することができる。この場合にも、本実施の形態と同様の効果を奏することになる。
【００３３】
なお、本発明が上記実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態の中で示唆した以外にも、実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００３４】
【発明の効果】
本発明は以上のように構成されているので、複数のチップを積層する積層工程の時間が短く生産性の高い、設備の規模が比較的小さく、設備費が比較的低廉な半導体装置の製造方法、製造装置、及び、半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態を示す半導体装置の製造方法のフロー図である。
【図２】 この発明の実施の形態を示す半導体装置の製造装置の概略図である。
【図３】 従来の半導体装置の製造方法のフロー図である。
【符号の説明】
１ａ、１ｂ ウエハ、 ３ａ、３ｂ チップ、 ５ａ、５ｂ コレット、
７ａ、７ｂ ダイボンド材、 １０ 予備ステージ、 １１ 積層チップ、 １２ ダイパッド、 １５ 半導体装置、 １７ リードフレーム、
２０、２０ａ、２０ｂ ダイボンダ。

Claims (4)

  1. ダイボンダ内に複数のウエハを載置する工程と、
    上記ダイボンダ内にて、上記複数のウエハからそれぞれ切り出した複数のチップを、ダイボンド材を介して、接合する工程と、
    上記ダイボンダ内にて、上記接合工程にて積層された複数のチップを、ダイボンド材を介して、ダイパッド上に接合する工程とを備え、
    上記ダイボンダは予備ステージを備え、
    上記予備ステージの、上記チップとの対向面には、上記ダイボンド材よりも、上記チップとの接合性の悪い材料がコーティングされていることを特徴とする半導体装置の製造方法。
  2. 上記積層された複数のチップ上にさらに単数又は複数のチップを積層する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 上記複数のチップが積層された上記ダイパッドの積層面の裏面に、さらに単数又は複数のチップを積層する工程を含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 複数のウエハをそれぞれ保持する複数のウエハ保持部と、
    上記複数のウエハ保持部に保持された上記複数のウエハから複数のチップをそれぞれ切り出して搬送するチップ搬送部と、
    上記チップ搬送部にて搬送された上記複数のチップを積層して、ダイボンド材を介して接合するための予備ステージと、
    上記予備ステージ上で接合された上記複数のチップを、上記予備ステージからダイパッド上に搬送する積層チップ搬送部と、
    上記積層チップ搬送部にて搬送された上記複数のチップを、ダイボンド材を介して上記ダイパッド上に接合するためのステージとを備え、
    上記予備ステージの、上記チップとの対向面には、上記ダイボンド材よりも、上記チップとの接合性の悪い材料がコーティングされていることを特徴とする半導体装置の製造装置。
JP2001273082A 2001-09-10 2001-09-10 半導体装置の製造方法、及び、製造装置 Expired - Fee Related JP4800524B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001273082A JP4800524B2 (ja) 2001-09-10 2001-09-10 半導体装置の製造方法、及び、製造装置
US10/090,842 US6784021B2 (en) 2001-09-10 2002-03-06 Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus
US10/798,345 US6995468B2 (en) 2001-09-10 2004-03-12 Semiconductor apparatus utilizing a preparatory stage for a chip assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001273082A JP4800524B2 (ja) 2001-09-10 2001-09-10 半導体装置の製造方法、及び、製造装置

Publications (2)

Publication Number Publication Date
JP2003086758A JP2003086758A (ja) 2003-03-20
JP4800524B2 true JP4800524B2 (ja) 2011-10-26

Family

ID=19098348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001273082A Expired - Fee Related JP4800524B2 (ja) 2001-09-10 2001-09-10 半導体装置の製造方法、及び、製造装置

Country Status (2)

Country Link
US (2) US6784021B2 (ja)
JP (1) JP4800524B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800524B2 (ja) * 2001-09-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び、製造装置
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP2005045023A (ja) * 2003-07-22 2005-02-17 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP4055762B2 (ja) * 2004-05-25 2008-03-05 セイコーエプソン株式会社 電気光学装置の製造方法
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
TW200727446A (en) 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
JP4508016B2 (ja) * 2005-07-07 2010-07-21 パナソニック株式会社 部品実装方法
JP4548310B2 (ja) * 2005-11-07 2010-09-22 パナソニック株式会社 電子部品実装方法
US8037918B2 (en) * 2006-12-04 2011-10-18 Stats Chippac, Inc. Pick-up heads and systems for die bonding and related applications
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
JP5460984B2 (ja) 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268305B2 (ja) 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US20140048946A1 (en) * 2012-08-17 2014-02-20 Freescale Semiconductor, Inc. Sensor packages and method of packaging dies of various sizes
JP6408394B2 (ja) * 2015-02-06 2018-10-17 株式会社ジェイデバイス 半導体装置、半導体装置の製造方法、及び製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591921A (en) * 1968-09-30 1971-07-13 Varo Method for making rectifier stacks
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
AU4242693A (en) * 1992-05-11 1993-12-13 Nchip, Inc. Stacked devices for multichip modules
JPH06151701A (ja) 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
JP3262728B2 (ja) 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
KR100199293B1 (ko) * 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
JP3425315B2 (ja) * 1997-01-21 2003-07-14 株式会社東芝 半導体装置の製造方法
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3494901B2 (ja) * 1998-09-18 2004-02-09 シャープ株式会社 半導体集積回路装置
JP2000269243A (ja) 1999-03-12 2000-09-29 Shibaura Mechatronics Corp ペレットボンディング方法及び装置
JP2000294724A (ja) 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
KR20010001101A (ko) * 1999-06-01 2001-01-05 김영남 홀로그램 회절격자를 이용한 배광필터
JP4128319B2 (ja) * 1999-12-24 2008-07-30 株式会社新川 マルチチップボンディング方法及び装置
JP2002353401A (ja) * 2001-05-28 2002-12-06 Fujitsu Ltd チップ吸着用ダイコレット及び半導体製造方法
JP4800524B2 (ja) * 2001-09-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び、製造装置
US6620651B2 (en) * 2001-10-23 2003-09-16 National Starch And Chemical Investment Holding Corporation Adhesive wafers for die attach application

Also Published As

Publication number Publication date
US20030049915A1 (en) 2003-03-13
US6995468B2 (en) 2006-02-07
US6784021B2 (en) 2004-08-31
US20040180468A1 (en) 2004-09-16
JP2003086758A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
JP4800524B2 (ja) 半導体装置の製造方法、及び、製造装置
TWI283902B (en) Stack MCP and manufacturing method thereof
JP4848153B2 (ja) 半導体装置の製造方法
TWI705524B (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP3822043B2 (ja) チップ部品組立体の製造方法
TW201250923A (en) Pre-cut wafer applied underfill film
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2001068487A (ja) チップボンディング方法及びその装置
TWI327344B (en) Apparatus for mounting semiconductor chips
US7498202B2 (en) Method for die attaching
JP2004128339A (ja) 半導体装置の製造方法
JP2950821B1 (ja) ダイボンディング装置
JP2006156550A (ja) ダイボンディング装置
JP3621908B2 (ja) ベアチップ実装方法および実装システム
JP2010087035A (ja) ３次元半導体装置の製造装置およびその製造方法
TW200949988A (en) Apparatus and method for bonding wafer and method for level-bonding wafers
JP2007250566A (ja) 半導体装置およびその製造方法
TW201537655A (zh) 接合裝置及方法
JP4544676B2 (ja) 半導体装置の製造方法
TWI726812B (zh) 區塊預排之固晶方法
JPH07153766A (ja) ボール状バンプの接合方法及び接合装置
JP2782929B2 (ja) インナーリードのボンディング機構及びｔａｂ式半導体装置の製造方法
JP3479391B2 (ja) チップマウンタおよびチップ接続方法
CN113053760A (zh) 封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees