JP4512632B2

JP4512632B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4512632B2
Application number: JP2007326783A
Authority: JP
Inventors: 典弘川岸; 勇一大久保
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2007-12-19
Filing date: 2007-12-19
Publication date: 2010-07-28
Anticipated expiration: 2027-12-19
Also published as: JP2009153249A; US7859242B2; US20090160418A1

Description

本発明は、外部電圧から所望の安定電圧を出力するＤＣ−ＤＣコンバータに関するものである。

従来から、振幅の変化によって電圧が変動する整流されたライン電圧等の非安定化電圧源から、入力電圧の変動や可変出力負荷に関係なく所望のレベルの安定した出力電圧を供給するための装置としてＤＣ−ＤＣコンバータが知られている。

ＤＣ−ＤＣコンバータを帰還形式で分類すると、電圧モード制御（ＶＭＣ：voltage mode control）と電流モード制御（ＣＭＣ：current mode control）とに大別することができる。電圧モード制御のＤＣ−ＤＣコンバータにおいては、出力電圧の一部を制御信号に帰還し、それによってスイッチング素子のデューティ比を制御して出力電圧を安定化させる。電流モード制御のＤＣ−ＤＣコンバータにおいては、電圧モード制御におけるスイッチング素子のデューティ比の制御に加えてインダクタに流れる電流の変化も制御に利用する。従って、電流モード制御のＤＣ−ＤＣコンバータは、ラインレギュレーションに優れている点、位相補償も容易である点、電流制御が容易である点及び並列に接続して大容量化するのに適する点等の多くの利点があることから、電圧モード制御よりも電流モード制御のＤＣ−ＤＣコンバータが近年において多く利用されている。

特許文献１には、電流モード制御のＤＣ−ＤＣコンバータの一例として、入力電圧に応じて出力電圧の値を広範囲に変更可能なＤＣ−ＤＣコンバータが開示されている。特許文献１に開示されたＤＣ−ＤＣコンバータは、スイッチング素子に並列に接続されたＰ型ＭＯＳトランジスタのオン抵抗による電圧降下を、２つの抵抗比によって決定される倍率で増幅することにより、インダクタに流れる電流を検出して出力電圧を制御している。
特開２００７−２０９１０３号公報

特許文献１に開示されたＤＣ−ＤＣコンバータにおいては、インダクタに流れる電流に比例した電流をスイッチング素子に並列に接続されたＭＯＳトランジスタによって電圧へ変換しているが、かかる電圧への変換率はＭＯＳトランジスタのばらつき、温度依存及び周囲の温度によって変化することとなる。また、ＭＯＳトランジスタは、ゲート電圧によってオン抵抗は変動するため、電源電圧依存性を有している。

しかしながら、ＭＯＳトランジスタの電圧降下を増幅する増幅器の負入力端子には、電源電圧が抵抗を介して入力されていることから、増幅器の増幅率が入力端子に接続されたＭＯＳトランジスタ及び抵抗の温度特性等の特性差によって不安定となり、高精度の電流検出が出来ず、出力電圧が不安定になるという問題点があった。

本発明は、以上の如き事情に鑑みてなされたものであり、電源電圧依存及び温度依存等の素子特性に依存することなく、高精度の電流検出行って、出力電圧の安定化を図ることが出来るＤＣ−ＤＣコンバータを提供することを目的とする。

上述した課題を解決するために、出力電圧供給ＭＯＳトランジスタ及び出力電圧放電ＭＯＳトランジスタの直列回路と、前記出力電圧供給ＭＯＳトランジスタのソースドレイン間に接続された２つのＭＯＳトランジスタからなる直列回路と、から構成され、駆動信号に応じてオン状態となり、このオン状態において電源電圧をインダクタを介して外部出力電圧端子に中継するスイッチング回路と、前記スイッチング回路に前記駆動信号を供給する駆動信号供給回路と、前記スイッチング回路に接続されて、前記スイッチング回路の入出力間電圧に応じた参照電圧を生成する参照電圧生成回路と、前記参照電圧生成回路に接続されて、前記参照電圧に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を有するＤＣ−ＤＣコンバータであって、前記参照電圧生成回路は、前記電源電圧と前記駆動信号供給回路とに各々接続されたソース及びゲートを備える第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタに直列接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタに直列接続された抵抗素子と、前記スイッチング回路の入出力間電圧を増幅して前記第２ＭＯＳトランジスタのゲートに供給する増幅回路と、からなる電流検出回路を含み、前記第１ＭＯＳトランジスタのオン抵抗値は、前記（出力）電圧供給ＭＯＳトランジスタ又は前記２つのＭＯＳトランジスタの一方のオン抵抗値よりも大きいことを特徴とするＤＣ−ＤＣコンバータが提供される。

また、前記第１ＭＯＳトランジスタは、オン抵抗値以外の特性が前記電圧供給ＭＯＳトランジスタ又は前記２つのＭＯＳトランジスタの一方と同一であっても良い。

また、前記抵抗素子は、温度依存性の低い性質を有しても良い。更に、前記抵抗素子がトリミングによって抵抗値を変化することができる可変抵抗素子であっても良い。

本発明のＤＣ−ＤＣコンバータにおいては、スイッチング回路へ供給する駆動信号のパルス幅決定のための参照電圧Ｖ_ｒｅｆを生成する参照電圧生成回路２１が、第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタ、抵抗素子及び増幅回路からなる電流検出回路を含む故、電源電圧依存及び温度依存等の素子特性に依存することなく、高精度の電流検出行って、出力電圧の安定化を図ることが出来る。

発明を実施するための形態

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。

図１に示された回路図を参照しつつ、本発明の実施例のＤＣ−ＤＣコンバータ１０を詳細に説明する。

外部出力電圧端子Ｖ_ｏｕｔには、接続点Ｔ１を介してコンデンサＣ１及び出力電圧検出用の抵抗Ｒ１が接続されている。また、抵抗Ｒ１には接続点Ｔ２を介して抵抗Ｒ２が接続されている。更に、コンデンサＣ１及び抵抗Ｒ２は接地電位に接続されている。

抵抗Ｒ１及び抵抗Ｒ２は、接続点Ｔ２を介して誤差増幅回路１１の負入力端子に接続されている。また、外部制御電圧入力端子ＰＡＢＩＡＳについても、抵抗Ｒ３及び接続点Ｔ２を介して誤差増幅回路１１の負入力端子に接続されている。

誤差増幅回路１１の正入力端子は、基準電圧Ｖ_ｂａｓｅを介して接地電位に接続されている。従って、誤差増幅回路１１の正入力端子には、基準電圧Ｖ_ｂａｓｅが印加されることとなる。また、誤差増幅回路１１の出力端子は、ＰＷＭコンパレータ１２の負入力端子に接続されている。

ＰＷＭコンパレータ１２の正入力端子には後述する参照電圧生成回路２１が接続され、参照電圧生成回路の参照電圧Ｖ_ｒｅｆがＰＷＭコンパレータ１２の正入力端子に印加されている。また、ＰＷＭコンパレータ１２の出力端子は、フリップフロップ回路１３のリセット入力端子Ｒに接続されている。

なお、誤差増幅回路１１、ＰＷＭコンパレータ１２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３及び基準電圧Ｖ_ｂａｓｅからリセット信号供給回路１４が構成されている。

フリップフロップ回路１３のセット入力端子Ｓには、所定周期のクロック信号が入力されている。また、フリップフロップ回路１３の出力端子Ｑは、ドライバ回路１５の入力端子Ｉに接続されている。

ドライバ回路１５の出力端子Ｐは、Ｐ型ＭＯＳトランジスタＭ１、Ｍ２及びＭ３のゲートに接続されている。また、ドライバ回路１５の出力端子Ｐは、後述する参照電圧生成回路２１のＰ型ＭＯＳトランジスタＭ５並びに後述する第１補償電圧生成回路２３のＮ型ＭＯＳトランジスタＭ１０及びＰ型ＭＯＳトランジスタＭ１１のゲートに接続されている。更に、ドライバ回路１５の出力端子Ｎは、Ｎ型ＭＯＳトランジスタＭ４のゲートに接続されている。

Ｐ型ＭＯＳトランジスタＭ１のソースは電源電圧Ｖ_ｉｎに接続されている。また、Ｐ型ＭＯＳトランジスタＭ１のドレインは接続点Ｔ３を介してＮ型ＭＯＳトランジスタＭ４のドレイン及びインダクタＬ１に接続されている。Ｐ型ＭＯＳトランジスタＭ１のソースゲート間には、Ｐ型ＭＯＳトランジスタＭ２及びＭ３からなる直列回路１６が並列に接続されている。また、Ｎ型ＭＯＳトランジスタＭ４のソースは接地電位に接続されている。更に、インダクタＬ１は端子Ｔ１を介して外部出力電圧端子Ｖ_ｏｕｔ及びコンデンサＣ１に接続されている。

ドライバ回路１５の出力端子Ｐ及びＱからは同一位相の駆動信号が出力されることから、Ｐ型ＭＯＳトランジスタＭ１及びＮ型ＭＯＳトランジスタＭ４が交互にオン／オフすることとなる。すなわち、Ｐ型ＭＯＳトランジスタＭ１がオン状態のときにはコンデンサＣ１に容量を充電することとなり、Ｎ型ＭＯＳトランジスタ４がオン状態のときにはコンデンサＣ１の容量を放電することとなる。従って、Ｐ型ＭＯＳトランジスタＭ１が出力電圧を供給し、Ｎ型ＭＯＳトランジスタＭ４が出力電圧を放電するように機能することとなる。また、直列回路１６を構成するＰ型ＭＯＳトランジスタＭ２及びＭ３は、ドライバ回路１５の出力端子Ｐから駆動信号を供給されることから、出力電圧供給用のＰ型ＭＯＳトランジスタＭ１と同期してオン／オフすることとなる。なお、Ｐ型ＭＯＳトランジスタＭ１、Ｎ型ＭＯＳトランジスタＭ４及び直列回路１６からスイッチング回路１７が構成されている。また、スイッチング回路１７は、上述した構成に限られることはなく、例えば、Ｐ型ＭＯＳトランジスタＭ１及びＮ型ＭＯＳトランジスタＭ４から構成されていても良い。また、ｃｌｏｃｋ、フリップフロップ回路１３及びドライバ回路１５から駆動信号生成回路が構成されていても良い。

Ｐ型ＭＯＳトランジスタＭ２のドレインとＰ型ＭＯＳトランジスタＭ３のソースとの接続点Ｔ４は、演算増幅回路１８の正入力端子に接続されている。また、演算増幅回路１８の負入力端子は、Ｐ型ＭＯＳトランジスタＭ５のドレインとＰ型ＭＯＳトランジスタＭ６のソースとの接続点Ｔ５に接続されている。すなわち、演算増幅回路１８の入力端子には、Ｐ型ＭＯＳトランジスタＭ２及びＭ５の電圧降下である各ドレイン電圧が入力されることとなる。また、演算増幅回路１８の出力はＰ型ＭＯＳトランジスタＭ６のゲートに接続されている。

Ｐ型ＭＯＳトランジスタＭ５のソースは電源電圧Ｖ_ｉｎに接続され、ゲートは上述したようにドライバ回路１５の出力端子Ｐに接続されている。Ｐ型ＭＯＳトランジスタＭ５のドレインは接続点Ｔ５を介してＰ型ＭＯＳトランジスタＭ６のソースに接続されている。また、Ｐ型ＭＯＳトランジスタＭ６のドレインは、抵抗Ｒ４を介して接地電位に接続されている。更に、Ｐ型ＭＯＳトランジスタＭ６のドレインは、抵抗Ｒ５を介して演算増幅回路１９の正入力端子にも接続されている。なお、Ｐ型ＭＯＳトランジスタＭ５、Ｐ型ＭＯＳトランジスタＭ６、演算増幅回路１８及び抵抗４から電流検出回路２０が構成されている。

例えば、Ｐ型ＭＯＳトランジスタＭ１のオン抵抗（すなわち、導通時のＰ型ＭＯＳトランジスタＭ１の抵抗値）を０．４Ω、Ｐ型ＭＯＳトランジスタＭ２のオン抵抗を３０Ω、Ｐ型ＭＯＳトランジスタＭ３のオン抵抗を１０Ω、Ｐ型ＭＯＳトランジスタＭ５をＰ型ＭＯＳトランジスタＭ２に対して１００分の１のサイズとし、スイッチング回路１７がオン状態のときのインダクタＬ１に流れる電流をＩＬとすると、直列回路１６に流れる検出電流Ｉ_senseは、数式（１）によって表わすことが出来る。

数式１

また、Ｐ型ＭＯＳトランジスタＭ２及びＭ５のドレインソース間電圧及びゲートソース間電圧が等しいため、Ｐ型ＭＯＳトランジスタＭ５に流れる電流Ｉ_senseの１００分の１の電流Ｉ_se2が流れることとなる。従って、接続点Ｔ６の電圧Ｖ_ｓｅは数式（２）によって表わすことが出来る。

数式２

ここで、Ｐ型ＭＯＳトランジスタＭ２とＰ型ＭＯＳトランジスタＭ５をサイズのみが異なることとし、温度特性及び経年変化等の諸特性を同一（すなわち、素子間のマッチングが取れた状態）にする。従って、接続点Ｔ６の電圧Ｖ_ｓｅは、演算増幅回路１８の入力端子電圧の電源電圧依存によるばらつきがなくなり、高精度でインダクタＬ１に流れる電流ＩＬの検出が可能となる。

なお、スイッチング回路１７がＰ型ＭＯＳトランジスタＭ１及びＮ型トランジスタＭ４から構成される場合には、Ｐ型ＭＯＳトランジスタＭ５の特性をＰ型ＭＯＳトランジスタＭ１の特性と同一にしても良い。

また、電流検出回路２０における電流検出精度は、抵抗Ｒ４の絶対値に応じて変化もする。従って、抵抗Ｒ４を温度依存性の少ない抵抗素子をしようすることで、電流検出精度を向上させることが出来る。

また、抵抗Ｒ４をトリミングによって抵抗値を変化することができる可変抵抗とし、スイッチング回路１７に任意の電流を流したときに、接続点Ｔ６の電圧Ｖ_ｓｅをモニターし、電圧Ｖ_ｓｅが数式（２）を満たすように抵抗Ｒ４を調整しても良い。かかる調整によって、ＤＣ−ＤＣコンバータ１０の製造ばらつきによる誤差の発生を防止することが出来る。

演算増幅回路１９の正入力端子は接続点Ｔ７を介して抵抗Ｒ８に接続し、負入力端子はＮ型ＭＯＳトランジスタＭ７のソースに接続されている。また、演算増幅回路１９の負入力端子は、抵抗Ｒ６を介して接地電位に接続されている。Ｎ型ＭＯＳトランジスタＭ７のドレインは、Ｐ型ＭＯＳトランジスタＭ８のドレイン及びゲートに接続されている。また、Ｐ型ＭＯＳトランジスタＭ８のソースは電源電圧Ｖ_ｉｎに接続されている。更に、Ｎ型ＭＯＳトランジスタＭ７のドレイン及びＰ型ＭＯＳトランジスタＭ８のゲートは、Ｐ型ＭＯＳトランジスタＭ９のゲートに接続されている。

Ｐ型ＭＯＳトランジスタＭ９のソースは電源電圧Ｖ_ｉｎに接続され、ドレインは接続点Ｔ８及び抵抗Ｒ７を介して接地電位に接続されている。また、Ｐ型ＭＯＳトランジスタＭ９のドレインは、接続点Ｔ８を介してＰＷＭコンパレータ１２の正入力端子に接続されている。従って、接続点Ｔ８の電圧が参照電圧Ｖ_ｒｅｆとしてＰＷＭコンパレータ１２の正入力端子に入力されることとなる。なお、電流検出回路２０、抵抗Ｒ５からＲ７、演算増幅回路１９、Ｎ型ＭＯＳトランジスタ７、Ｐ型ＭＯＳトランジスタＭ８及びＰ型ＭＯＳトランジスタＭ９から参照電圧生成回路２１が構成されている。

抵抗Ｒ８は、接続点Ｔ７を介して抵抗Ｒ５及び演算増幅回路１９の正入力端子に接続されている。また、抵抗Ｒ８は、接続点Ｔ９を介してＮ型ＭＯＳトランジスタＭ１０のドレインに接続されている。Ｎ型ＭＯＳトランジスタ１０のゲートは、上述したように、ドライバ回路１５の出力端子Ｐに接続され、ソースは基準電位に接続されている。

また、抵抗Ｒ８及びＮ型ＭＯＳトランジスタＭ１０のドレインは、接続点Ｔ９及び接続点Ｔ１０を介してコンデンサＣ２及びＰ型ＭＯＳトランジスタ１１のドレインに接続している。Ｐ型ＭＯＳトランジスタＭ１１のソースは電流源２２に接続され、ゲートはドライバ回路１５の出力端子Ｐに接続されている。また、電流源２２は、電源電圧Ｖ_ｉｎにも接続されている。なお、Ｎ型ＭＯＳトランジスタＭ１０、Ｐ型ＭＯＳトランジスタＭ１１、抵抗Ｒ８、コンデンサＣ２及び電流源２２から第１補償電圧生成回路２３が構成されている。

第１補償電圧生成回路２３においては、スイッチング回路１７がオン状態のとき、Ｎ型ＭＯＳトランジスタＭ１０はオフ状態となり、Ｐ型ＭＯＳトランジスタＭ１１はオン状態となる。かかる場合には、コンデンサＣ２を充電することが可能となる。一方で、Ｎ型ＭＯＳトランジスタＭ１０がオン状態のとき、コンデンサＣ２の電圧は瞬時に低下することとなる。また、コンデンサＣ２の電圧は、抵抗Ｒ８を介して演算増幅回路１９の正入力端子に入力されているので、接続点Ｔ６の電圧Ｖ_seと加算されることとなる。

第１参照電圧補正回路２３の接続点Ｔ１０には、Ｎ型ＭＯＳトランジスタＭ１２のドレインが接続されている。Ｎ型ＭＯＳトランジスタＭ１２のソースは接地電位に接続され、ゲートはＮ型ＭＯＳトランジスタＭ１３のゲート及びドレインに接続されている。また、Ｎ型ＭＯＳトランジスタＭ１３のソースは、接地電位に接続されている。従って、Ｎ型ＭＯＳトランジスタＭ１２及びＮ型ＭＯＳトランジスタＭ１３からカレントミラー回路２４が構成されている。

Ｎ型ＭＯＳトランジスタＭ１３のドレインは、Ｐ型ＭＯＳトランジスタＭ１４のドレインに接続されている。Ｐ型ＭＯＳトランジスタＭ１４のソースは電源電圧Ｖ_ｉｎに接続され、ゲートはＰ型ＭＯＳトランジスタＭ１５のゲート及びドレインに接続されている。また、Ｐ型ＭＯＳトランジスタＭ１５のソースは、電源電圧Ｖ_ｉｎに接続されている。従って、Ｐ型ＭＯＳトランジスタＭ１４及びＰ型ＭＯＳトランジスタＭ１５からカレントミラー回路２５が構成されている。

Ｐ型ＭＯＳトランジスタＭ１５のドレインはＮ型ＭＯＳトランジスタＭ１６のドレインに接続されている。Ｎ型ＭＯＳトランジスタＭ１６のソースは抵抗Ｒ９及び演算増幅回路２６の負入力端子に接続されている。演算増幅回路２６の出力端子はＮ型ＭＯＳトランジスタＭ１６のゲートに接続され、正入力端子は外部制御電圧入力端子ＰＡＢＩＡＳに接続されている。また、抵抗Ｒ９は、接地電位にも接続されている。なお、カレントミラー回路２４、２５、Ｎ型ＭＯＳトランジスタＭ１６、抵抗Ｒ９及び演算増幅回路２６から第２補償電圧生成回路２７が構成されている。

第２補償電圧生成回路２７は、第１補償電圧生成回路２３において生成された補償電圧を外部制御電圧Ｖ_{ＰＡＢＩＡＳ}に応じて、更に補正する（すなわち、補償電圧を生成する）回路である。外部制御電圧Ｖ_{ＰＡＢＩＡＳ}は、演算増幅回路２６、Ｎ型ＭＯＳトランジスタＭ１６及び抵抗Ｒ９によって、電流信号Ｉ_{ＰＡＢＩＡＳ}に変換される。電流信号Ｉ_{ＰＡＢＩＡＳ}は、カレントミラー回路２５によって電流の向きを変更され、カレントミラー回路２４に流れることとなる。カレントミラー回路２４は、接続点Ｔ１０に接続されているため、電流信号Ｉ_{ＰＡＢＩＡＳ}が流れると、電流源２２がコンデンサＣ２に充電するための電流の一部がカレントミラー回路２４に流れることとなる。すなわち、電流信号Ｉ_{ＰＡＢＩＡＳ}が大きいほど、コンデンサＣ２の充電量が減少するため、接続点Ｔ７における電圧加算量が減少することとなる。

次に、図２を参照しつつ、ＤＣ−ＤＣコンバータ１０の動作を詳細に説明する。

フリップフロップ回路１３のセット入力端子Ｓには一定周期のクロックパルスが入力されており、クロックパルスの立ち上がりにおいてフリップフロップ回路１３をセットし、出力端子Ｑをハイレベルにする。

フリップフロップ回路１３のリセット入力端子Ｒには、ＰＷＭコンパレータ１２の出力が接続されており、フリップフロップ回路１３がセットされた後、ＰＷＭコンパレータ１２の出力に応じてフリップフロップ回路１３がリセットされ、出力端子Ｑをローレベルに戻す。具体的には、ＰＷＭコンパレータ１２の正入力端子に入力される電圧が、負入力端子に入力される電圧よりも高くなると、ＰＷＭコンパレータ１２の出力端子からリセット信号としての出力信号が出力されることとなる。従って、ＰＷＭコンパレータ１２の正入力端子に入力される電圧が、負入力端子に入力される電圧よりも高くなると、フリップフロップ回路１３の出力端子Ｑは次のクロックパルスが入力されるまでローレベルとなり、ドライバ回路１５の出力端子Ｐもローレベルとなる。（図２の２〜４段目の波形参照）。

ドライバ回路１５の出力端子Ｐから駆動信号（すなわち、ハイレベルの信号）が出力されると、スイッチング回路１７のＰ型ＭＯＳトランジスタＭ１、Ｍ２及びＭ３がオン状態に移行し、インダクタＬ１に流れる電流ＩＬ及び直列回路１６に流れる検出電流Ｉ_senseが増加することとなる。また、参照電圧生成回路２１のＰ型ＭＯＳトランジスタＭ５もオン状態に移行するため、接続点Ｔ６の電圧Ｖ_ｓｅも増加することとなる。

一方で、ドライバ回路１５の出力端子Ｐ及びＮからローレベルの信号が出力されると、Ｐ型ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３及びＭ５がオフ状態に移行し、Ｎ型ＭＯＳトランジスタＭ４がオン状態になるため、電流ＩＬ、検出電流Ｉ_sense及び電圧Ｖ_ｓｅは減少することとなる（図２の５〜７段目の波形参照）。

また、出力電圧Ｖ_ｏｕｔについても、上述した電流ＩＬに応じて微小ではあるが増加及び減少を繰り返すこととなる（図２の８段目の波形参照）。

次に、ＰＡＢＩＡＳの電圧が減少すると、ＰＷＭコンパレータ１２の負入力端子に入力される電圧が上昇する（図２の１及び２段目の波形参照）。かかるＰＡＢＩＡＳの電圧変化によって、ＰＷＭコンパレータ１２の正入力端子に入力される電圧が、負入力端子に入力される電圧よりも低くなる期間が長くなる。従って、ドライバ回路１５の出力端子Ｐから出力されるハイレベル信号のパルス幅が長くなる（図２の４段目の波形参照）。すなわち、スイッチング回路１７がオン状態の期間が長くなり、コンデンサＣ１への充電量が増加して出力電圧が増加することとなる（図２の８段目の波形参照）。

なお、ＤＣ−ＤＣコンバータ１０は、Ｂｕｃｋ型のコンバータであっても良く、Ｂｏｏｓｔ型のコンバータであっても良い。

以上のように、本実施例による共振器によれば、スイッチング回路１７へ供給する駆動信号のパルス幅決定のための参照電圧Ｖ_ｒｅｆを生成する参照電圧生成回路２１が、Ｐ型ＭＯＳトランジスタＭ５、Ｐ型ＭＯＳトランジスタＭ６、抵抗Ｒ４及び演算増幅回路１７からなる電流検出回路２０を含む故、電源電圧依存及び温度依存等の素子特性に依存することなく、高精度の電流検出行って、出力電圧の安定化を図ることが出来る。

本発明の実施例としてのＤＣ−ＤＣコンバータを示す回路図である。本発明の実施例としてのＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。

符号の説明

１０ＤＣ−ＤＣコンバータ
１４リセット信号供給回路
１７スイッチング回路
２０電流検出回路
２１参照電圧生成回路
２３第１補償電圧生成回路
２７第２補償電圧生成回路
Ｖ_ｉｎ電源電圧
Ｖ_ｏｕｔ外部出力電圧端子
ＰＡＢＩＡＳ外部制御電圧入力端子

Claims

出力電圧供給ＭＯＳトランジスタ及び出力電圧放電ＭＯＳトランジスタの直列回路と、前記出力電圧供給ＭＯＳトランジスタのソースドレイン間に接続された２つのＭＯＳトランジスタからなる直列回路と、から構成され、駆動信号に応じてオン状態となり、このオン状態において電源電圧をインダクタを介して外部出力電圧端子に中継するスイッチング回路と、
前記スイッチング回路に前記駆動信号を供給する駆動信号供給回路と、
前記スイッチング回路に接続されて、前記スイッチング回路の入出力間電圧に応じた参照電圧を生成する参照電圧生成回路と、
前記参照電圧生成回路に接続されて、前記参照電圧に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を有するＤＣ−ＤＣコンバータであって、
前記参照電圧生成回路は、前記電源電圧と前記駆動信号供給回路とに各々接続されたソース及びゲートを備える第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタに直列接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタに直列接続された抵抗素子と、前記スイッチング回路の入出力間電圧を増幅して前記第２ＭＯＳトランジスタのゲートに供給する増幅回路と、からなる電流検出回路を含み、
前記第１ＭＯＳトランジスタのオン抵抗値は、前記出力電圧供給ＭＯＳトランジスタ又は前記２つのＭＯＳトランジスタの一方のオン抵抗値よりも大きいことを特徴とするＤＣ−ＤＣコンバータ。
前記第１ＭＯＳトランジスタは、オン抵抗値以外の特性が前記電圧供給ＭＯＳトランジスタ又は前記２つのＭＯＳトランジスタの一方と同一であることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
前記抵抗素子は、温度依存性の低い性質を有することを特徴とする請求項１又は２に記載のＤＣ−ＤＣコンバータ。
前記抵抗素子がトリミングによって抵抗値を変化することができる可変抵抗素子であることを特徴とする請求項１乃至３のいずれか１に記載のＤＣ−ＤＣコンバータ。
出力電圧供給ＭＯＳトランジスタ及び出力電圧放電ＭＯＳトランジスタの直列回路と、前記出力電圧供給ＭＯＳトランジスタのソースドレイン間に接続された２つのＭＯＳトランジスタからなる直列回路と、から構成され、駆動信号に応じてオン状態となり、このオン状態において電源電圧をインダクタを介して外部出力電圧端子に中継するスイッチング回路と、
前記スイッチング回路に前記駆動信号を供給する駆動信号供給回路と、
前記スイッチング回路に接続されて、前記スイッチング回路の入出力間電圧に応じた参照電圧を生成する参照電圧生成回路と、
前記参照電圧生成回路に接続されて、前記参照電圧に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を有するＤＣ−ＤＣコンバータであって、
前記参照電圧生成回路は、前記電源電圧と前記駆動信号供給回路とに各々接続されたソース及びゲートを備える第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタに直列接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタに直列接続された抵抗素子と、前記スイッチング回路の入出力間電圧を増幅して前記第２ＭＯＳトランジスタのゲートに供給する増幅回路と、からなる電流検出回路を含み、
前記第１ＭＯＳトランジスタのサイズは、前記出力電圧供給ＭＯＳトランジスタ又は前記２つのＭＯＳトランジスタの一方のサイズよりも小さいことを特徴とするＤＣ−ＤＣコンバータ。