JP3523091B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3523091B2 JP3523091B2 JP31999298A JP31999298A JP3523091B2 JP 3523091 B2 JP3523091 B2 JP 3523091B2 JP 31999298 A JP31999298 A JP 31999298A JP 31999298 A JP31999298 A JP 31999298A JP 3523091 B2 JP3523091 B2 JP 3523091B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching element
- power supply
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、定電流帰還ループ
を備えた電流モード制御形のスイッチング電源装置に関
する。
を備えた電流モード制御形のスイッチング電源装置に関
する。
【０００２】
【従来の技術】従来から、大容量のＤＣ−ＤＣコンバー
タの主スイッチング素子として電力用のＭＯＳ−ＦＥＴ
（メタル・オキサイド・セミコンダクタ・電界効果トラ
ンジスタ）が使用されている。
タの主スイッチング素子として電力用のＭＯＳ−ＦＥＴ
（メタル・オキサイド・セミコンダクタ・電界効果トラ
ンジスタ）が使用されている。
【０００３】図１１は主スイッチング素子として電力用
のＭＯＳ−ＦＥＴを用いたスイッチング電源装置の１例
であり、Ｔは一次巻線及び二次巻線を有するトランス、
Ｑ10はＭＯＳ−ＦＥＴ、ＯＰ1，ＯＰ2は演算増幅器、Ｒ
11は電流検出抵抗である。トランスＴの一次巻線、ＭＯ
Ｓ−ＦＥＴ Ｑ10、電流検出抵抗Ｒ11の直列回路に対し
て直流電源Ｅからの直流電源電圧が印加されている。Ｃ
1は入力側のコンデンサであり、直流電源Ｅに並列接続
されている。トランスＴの二次巻線には整流平滑回路を
構成するダイオードＤ2及びコンデンサＣ3が接続され、
これを介して負荷ＬＤが二次巻線に接続されている。演
算増幅器ＯＰ1は負荷両端の電圧、すなわち出力電圧を
基準電圧Ｖrefと比較し、重負荷で出力電圧が低下して
いるときは、高い比較出力電圧を演算増幅器ＯＰ2に印
加し、軽負荷で出力電圧が上昇しているときは、低い比
較出力電圧を演算増幅器ＯＰ2の一端に印加する。従っ
て、重負荷の場合、演算増幅器ＯＰ2の一端の比較出力
電圧が高いため、その他端に加わる電流検出抵抗Ｒ11の
検出値が大きくなるまでＭＯＳ−ＦＥＴ Ｑ10のオン状
態が継続される（ターンオフのタイミングが遅れる）。
逆に軽負荷の場合、演算増幅器ＯＰ2の一端の比較出力
電圧が低いため、その他端に加わる電流検出抵抗Ｒ11の
検出値が小さな値でＭＯＳ−ＦＥＴ Ｑ10がターンオフ
する（ターンオフのタイミングが早まる）。
のＭＯＳ−ＦＥＴを用いたスイッチング電源装置の１例
であり、Ｔは一次巻線及び二次巻線を有するトランス、
Ｑ10はＭＯＳ−ＦＥＴ、ＯＰ1，ＯＰ2は演算増幅器、Ｒ
11は電流検出抵抗である。トランスＴの一次巻線、ＭＯ
Ｓ−ＦＥＴ Ｑ10、電流検出抵抗Ｒ11の直列回路に対し
て直流電源Ｅからの直流電源電圧が印加されている。Ｃ
1は入力側のコンデンサであり、直流電源Ｅに並列接続
されている。トランスＴの二次巻線には整流平滑回路を
構成するダイオードＤ2及びコンデンサＣ3が接続され、
これを介して負荷ＬＤが二次巻線に接続されている。演
算増幅器ＯＰ1は負荷両端の電圧、すなわち出力電圧を
基準電圧Ｖrefと比較し、重負荷で出力電圧が低下して
いるときは、高い比較出力電圧を演算増幅器ＯＰ2に印
加し、軽負荷で出力電圧が上昇しているときは、低い比
較出力電圧を演算増幅器ＯＰ2の一端に印加する。従っ
て、重負荷の場合、演算増幅器ＯＰ2の一端の比較出力
電圧が高いため、その他端に加わる電流検出抵抗Ｒ11の
検出値が大きくなるまでＭＯＳ−ＦＥＴ Ｑ10のオン状
態が継続される（ターンオフのタイミングが遅れる）。
逆に軽負荷の場合、演算増幅器ＯＰ2の一端の比較出力
電圧が低いため、その他端に加わる電流検出抵抗Ｒ11の
検出値が小さな値でＭＯＳ−ＦＥＴ Ｑ10がターンオフ
する（ターンオフのタイミングが早まる）。
【０００４】このように、図１１の回路は、定電流帰還
ループを備えた電流モード制御形のスイッチング電源装
置を構成することで、トランス二次側の出力電圧の安定
化を図っている。
ループを備えた電流モード制御形のスイッチング電源装
置を構成することで、トランス二次側の出力電圧の安定
化を図っている。
【０００５】
【発明が解決しようとする課題】ところで、図１１のよ
うに、電流検出抵抗Ｒ11をＭＯＳ−ＦＥＴ Ｑ10のソー
スとグランド間に挿入する場合は回路構成は簡単になる
が、図中点線にて示したＭＯＳ−ＦＥＴ Ｑ10のゲート
容量（Ｃiss：ゲートからみたＦＥＴ全容量）、ゲート
・ドレイン間容量、ゲート・ソース間容量による影響を
電流検出抵抗Ｒ11の検出電圧は受ける。すなわち、ＭＯ
Ｓ−ＦＥＴ Ｑ10がオンする際に、図１２（Ａ）のよう
に、ゲート容量（Ｃiss）の充電電流と、ゲート・ドレ
イン間容量、ゲート・ソース間容量の放電電流とに起因
するスパイク状電流がトランス一次電流に重畳される。
このため、重負荷乃至全負荷時にはＭＯＳ−ＦＥＴ Ｑ1
0をターンオフするトランス一次電流の検出レベルが前
記スパイク状電流のピークよりも高いため問題は生じな
いが、無負荷乃至軽負荷にかけてＭＯＳ−ＦＥＴ Ｑ10
をターンオフするトランス一次電流の検出レベルが前記
スパイク状電流のピークよりも低くなる場合が生じ、出
力電圧安定化動作を不安定にする要因となっていた。つ
まり、トランス一次電流が前記スパイク状電流のピーク
以下だと、前記スパイク状電流をトランス一次電流と誤
認して制御してしまう危険性がある。
うに、電流検出抵抗Ｒ11をＭＯＳ−ＦＥＴ Ｑ10のソー
スとグランド間に挿入する場合は回路構成は簡単になる
が、図中点線にて示したＭＯＳ−ＦＥＴ Ｑ10のゲート
容量（Ｃiss：ゲートからみたＦＥＴ全容量）、ゲート
・ドレイン間容量、ゲート・ソース間容量による影響を
電流検出抵抗Ｒ11の検出電圧は受ける。すなわち、ＭＯ
Ｓ−ＦＥＴ Ｑ10がオンする際に、図１２（Ａ）のよう
に、ゲート容量（Ｃiss）の充電電流と、ゲート・ドレ
イン間容量、ゲート・ソース間容量の放電電流とに起因
するスパイク状電流がトランス一次電流に重畳される。
このため、重負荷乃至全負荷時にはＭＯＳ−ＦＥＴ Ｑ1
0をターンオフするトランス一次電流の検出レベルが前
記スパイク状電流のピークよりも高いため問題は生じな
いが、無負荷乃至軽負荷にかけてＭＯＳ−ＦＥＴ Ｑ10
をターンオフするトランス一次電流の検出レベルが前記
スパイク状電流のピークよりも低くなる場合が生じ、出
力電圧安定化動作を不安定にする要因となっていた。つ
まり、トランス一次電流が前記スパイク状電流のピーク
以下だと、前記スパイク状電流をトランス一次電流と誤
認して制御してしまう危険性がある。
【０００６】なお、公知技術として特開平４−２１７８
５９号があり、ＭＯＳ−ＦＥＴのソース・グランド間に
電流検出手段を挿入し、前記スパイク状電流はピーク検
出回路の抵抗、コンデンサによるフィルタ作用で除去す
るようにしている。しかし、ＭＯＳ−ＦＥＴが大電力用
であって、前記スパイク状電流のピークが高く、フィル
タ作用による前記スパイク状電流の除去が不完全になる
と動作が不安定となるし、スイッチング周波数を高速化
した場合、抵抗、コンデンサの定数の選定も困難にな
る。
５９号があり、ＭＯＳ−ＦＥＴのソース・グランド間に
電流検出手段を挿入し、前記スパイク状電流はピーク検
出回路の抵抗、コンデンサによるフィルタ作用で除去す
るようにしている。しかし、ＭＯＳ−ＦＥＴが大電力用
であって、前記スパイク状電流のピークが高く、フィル
タ作用による前記スパイク状電流の除去が不完全になる
と動作が不安定となるし、スイッチング周波数を高速化
した場合、抵抗、コンデンサの定数の選定も困難にな
る。
【０００７】また、別の従来技術として、主スイッチン
グ素子がターンオンしてスパイク状電流が発生する期間
（数ｎsec乃至数百ｎsec）だけ電流検出回路を切り離し
て上記問題を回避したものがある。しかし、最小オン期
間がこの不感時間で決まってしまうため、高周波化が難
しく、無負荷近くでの動作が不安定となることがあっ
た。
グ素子がターンオンしてスパイク状電流が発生する期間
（数ｎsec乃至数百ｎsec）だけ電流検出回路を切り離し
て上記問題を回避したものがある。しかし、最小オン期
間がこの不感時間で決まってしまうため、高周波化が難
しく、無負荷近くでの動作が不安定となることがあっ
た。
【０００８】本発明は、上記の点に鑑み、主スイッチン
グ素子の持つ静電容量の充放電電流に起因する出力安定
化制御の不安定性を除去し、無負荷から全負荷に至るま
で安定に出力制御可能なスイッチング電源装置を提供す
ることを目的とする。
グ素子の持つ静電容量の充放電電流に起因する出力安定
化制御の不安定性を除去し、無負荷から全負荷に至るま
で安定に出力制御可能なスイッチング電源装置を提供す
ることを目的とする。
【０００９】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
の実施の形態において明らかにする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本願請求項１の発明は、トランスと、該トランスの
一次巻線の電流を断続するスイッチング素子と、前記ト
ランスの二次巻線の誘起電圧を整流平滑する整流平滑回
路と、該整流平滑回路の出力電圧と前記スイッチング素
子に流れる電流とを制御する安定化制御回路とを備えた
電流モード制御形スイッチング電源装置において、前記
スイッチング素子に流れる電流を検出する電流検出手段
を、前記一次巻線の前記スイッチング素子の接続されな
い側と直流電源間、又は前記一次巻線と前記スイッチン
グ素子間に挿入し、前記電流検出手段は、前記一次巻線
の前記スイッチング素子の接続されない側と直流電源
間、又は前記一次巻線と前記スイッチング素子間に検出
抵抗を挿入し、第１及び第２のトランジスタのベースを
共通に接続したカレントミラー回路の前記第２のトラン
ジスタのエミッタを前記検出抵抗の一端に接続しかつコ
レクタを定電流源又は抵抗に接続し、前記第１のトラン
ジスタのエミッタは直列抵抗を介して前記検出抵抗の他
端に接続し、前記検出抵抗に流れる被検出電流を前記第
１のトランジスタのコレクタ側にて検出することを特徴
としている。
に、本願請求項１の発明は、トランスと、該トランスの
一次巻線の電流を断続するスイッチング素子と、前記ト
ランスの二次巻線の誘起電圧を整流平滑する整流平滑回
路と、該整流平滑回路の出力電圧と前記スイッチング素
子に流れる電流とを制御する安定化制御回路とを備えた
電流モード制御形スイッチング電源装置において、前記
スイッチング素子に流れる電流を検出する電流検出手段
を、前記一次巻線の前記スイッチング素子の接続されな
い側と直流電源間、又は前記一次巻線と前記スイッチン
グ素子間に挿入し、前記電流検出手段は、前記一次巻線
の前記スイッチング素子の接続されない側と直流電源
間、又は前記一次巻線と前記スイッチング素子間に検出
抵抗を挿入し、第１及び第２のトランジスタのベースを
共通に接続したカレントミラー回路の前記第２のトラン
ジスタのエミッタを前記検出抵抗の一端に接続しかつコ
レクタを定電流源又は抵抗に接続し、前記第１のトラン
ジスタのエミッタは直列抵抗を介して前記検出抵抗の他
端に接続し、前記検出抵抗に流れる被検出電流を前記第
１のトランジスタのコレクタ側にて検出することを特徴
としている。
【００１１】
【００１２】
【００１３】
【００１４】請求項２の発明は、チョークコイルと、該
チョークコイルの電流を断続するスイッチング素子と、
前記チョークコイルの出力側の誘起電圧を整流平滑する
整流平滑回路と、該整流平滑回路の出力電圧と前記スイ
ッチング素子に流れる電流とを制御する安定化制御回路
とを備えた電流モード制御形スイッチング電源装置にお
いて、前記スイッチング素子に流れる電流を検出する電
流検出手段を、前記チョークコイルの入力側と直流電源
間、又は前記チョークコイル出力側と前記スイッチング
素子間に挿入し、前記電流検出手段が、前記チョークコ
イルの入力側と直流電源間、又は前記チョークコイル出
力側と前記スイッチング素子間に検出抵抗を挿入し、第
１及び第２のトランジスタのベースを共通に接続したカ
レントミラー回路の前記第２のトランジスタのエミッタ
を前記検出抵抗の一端に接続しかつコレクタを定電流源
又は抵抗に接続し、前記第１のトランジスタのエミッタ
は直列抵抗を介して前記検出抵抗の他端に接続し、前記
検出抵抗に流れる被検出電流を前記第１のトランジスタ
のコレクタ側にて検出することを特徴としている。
チョークコイルの電流を断続するスイッチング素子と、
前記チョークコイルの出力側の誘起電圧を整流平滑する
整流平滑回路と、該整流平滑回路の出力電圧と前記スイ
ッチング素子に流れる電流とを制御する安定化制御回路
とを備えた電流モード制御形スイッチング電源装置にお
いて、前記スイッチング素子に流れる電流を検出する電
流検出手段を、前記チョークコイルの入力側と直流電源
間、又は前記チョークコイル出力側と前記スイッチング
素子間に挿入し、前記電流検出手段が、前記チョークコ
イルの入力側と直流電源間、又は前記チョークコイル出
力側と前記スイッチング素子間に検出抵抗を挿入し、第
１及び第２のトランジスタのベースを共通に接続したカ
レントミラー回路の前記第２のトランジスタのエミッタ
を前記検出抵抗の一端に接続しかつコレクタを定電流源
又は抵抗に接続し、前記第１のトランジスタのエミッタ
は直列抵抗を介して前記検出抵抗の他端に接続し、前記
検出抵抗に流れる被検出電流を前記第１のトランジスタ
のコレクタ側にて検出することを特徴としている。
【００１５】
【００１６】
【発明の実施の形態】以下、本発明に係るスイッチング
電源装置の実施の形態を図面に従って説明する。
電源装置の実施の形態を図面に従って説明する。
【００１７】図１は本発明の第１の実施の形態であっ
て、定電流帰還ループを備えた電流モード制御形のスイ
ッチング電源装置（ＤＣ−ＤＣコンバータ）において電
流検出手段ＤＴを、トランスＴの一次巻線のスイッチン
グ素子の接続されない側と直流電源Ｅ間に挿入してい
る。スイッチング素子としてのＭＯＳ−ＦＥＴ Ｑ10の
ソースはグランドに直結されている。
て、定電流帰還ループを備えた電流モード制御形のスイ
ッチング電源装置（ＤＣ−ＤＣコンバータ）において電
流検出手段ＤＴを、トランスＴの一次巻線のスイッチン
グ素子の接続されない側と直流電源Ｅ間に挿入してい
る。スイッチング素子としてのＭＯＳ−ＦＥＴ Ｑ10の
ソースはグランドに直結されている。
【００１８】前記電流検出手段ＤＴは直流電源Ｅの正側
に挿入されているため、グランドレベルを基準とした電
流検出値を得るための工夫が必要である。図２はこの点
に配慮した電流検出手段ＤＴの第１具体例を示す。この
電流検出手段ＤＴはカレントミラー回路を利用した電流
検出回路であって、第１及び第２のＰＮＰトランジスタ
Ｑ1，Ｑ2のベースを共通に接続したカレントミラー回路
の前記第２のトランジスタＱ2のエミッタを検出抵抗Ｒ1
の一端（電流流出端）ｂに接続しかつコレクタを定電流
源１に接続し、前記第１のトランジスタＱ1のエミッタ
は直列抵抗Ｒ2を介して検出抵抗Ｒ1の他端（電流流入
端）ａに接続し、検出抵抗Ｒ1を電流検出線路に直列に
挿入している。そして、前記検出抵抗Ｒ1に流れる被検
出電流Ｉinを、第１のトランジスタＱ1のコレクタ側の
検出信号電流Ｉoutから検出する構成となっている。
に挿入されているため、グランドレベルを基準とした電
流検出値を得るための工夫が必要である。図２はこの点
に配慮した電流検出手段ＤＴの第１具体例を示す。この
電流検出手段ＤＴはカレントミラー回路を利用した電流
検出回路であって、第１及び第２のＰＮＰトランジスタ
Ｑ1，Ｑ2のベースを共通に接続したカレントミラー回路
の前記第２のトランジスタＱ2のエミッタを検出抵抗Ｒ1
の一端（電流流出端）ｂに接続しかつコレクタを定電流
源１に接続し、前記第１のトランジスタＱ1のエミッタ
は直列抵抗Ｒ2を介して検出抵抗Ｒ1の他端（電流流入
端）ａに接続し、検出抵抗Ｒ1を電流検出線路に直列に
挿入している。そして、前記検出抵抗Ｒ1に流れる被検
出電流Ｉinを、第１のトランジスタＱ1のコレクタ側の
検出信号電流Ｉoutから検出する構成となっている。
【００１９】なお、モノリシックの対のトランジスタを
Ｑ1，Ｑ2に使用することが望ましい。また、電流検出線
路は、グランド線路に対して高い電位となっていること
が前提であり、トランジスタＱ1のコレクタとグランド
間にトランジスタＱ1の保護用抵抗Ｒ31、出力検出用抵
抗Ｒ32を接続して、検出信号電流Ｉoutに比例した検出
信号電圧（電流検出値）を出力端子ｃより取り出してい
る。
Ｑ1，Ｑ2に使用することが望ましい。また、電流検出線
路は、グランド線路に対して高い電位となっていること
が前提であり、トランジスタＱ1のコレクタとグランド
間にトランジスタＱ1の保護用抵抗Ｒ31、出力検出用抵
抗Ｒ32を接続して、検出信号電流Ｉoutに比例した検出
信号電圧（電流検出値）を出力端子ｃより取り出してい
る。
【００２０】前記第１のトランジスタＱ1のエミッタを
直列抵抗Ｒ2を介して検出抵抗Ｒ1に接続した図２の回路
の場合、検出信号電流Ｉoutが被検出電流Ｉinに対しほ
ぼリニアに変化するから、抵抗Ｒ32の両端の検出信号電
圧からトランスＴの一次電流（ＭＯＳ−ＦＥＴ Ｑ10の
電流）を検出してスイッチング電源装置の出力電圧の安
定化制御を実行できる。なお、その他の構成は前述した
図１１と同様である。
直列抵抗Ｒ2を介して検出抵抗Ｒ1に接続した図２の回路
の場合、検出信号電流Ｉoutが被検出電流Ｉinに対しほ
ぼリニアに変化するから、抵抗Ｒ32の両端の検出信号電
圧からトランスＴの一次電流（ＭＯＳ−ＦＥＴ Ｑ10の
電流）を検出してスイッチング電源装置の出力電圧の安
定化制御を実行できる。なお、その他の構成は前述した
図１１と同様である。
【００２１】図１２（Ｂ）は全負荷時及び軽負荷時にお
ける前記検出抵抗Ｒ1に流れる被検出電流Ｉinの例であ
り、ＭＯＳ−ＦＥＴ Ｑ10のゲート容量（Ｃiss）、ゲー
ト・ドレイン間容量、ゲート・ソース間容量による影響
は受けていないことが判る。
ける前記検出抵抗Ｒ1に流れる被検出電流Ｉinの例であ
り、ＭＯＳ−ＦＥＴ Ｑ10のゲート容量（Ｃiss）、ゲー
ト・ドレイン間容量、ゲート・ソース間容量による影響
は受けていないことが判る。
【００２２】この第１の実施の形態によれば、次の通り
の効果を得ることができる。
の効果を得ることができる。
【００２３】(1) 電流検出手段ＤＴを、トランスＴの
一次巻線のスイッチング素子の接続されない側と直流電
源Ｅ間に挿入したので、電流検出手段ＤＴ内の検出抵抗
Ｒ1に流れる被検出電流Ｉinは、ＭＯＳ−ＦＥＴ Ｑ10の
ゲート容量（Ｃiss）、ゲート・ドレイン間容量、ゲー
ト・ソース間容量による影響を受けない。このため、無
負荷から全負荷に至るまで安定した出力安定化制御が可
能である。
一次巻線のスイッチング素子の接続されない側と直流電
源Ｅ間に挿入したので、電流検出手段ＤＴ内の検出抵抗
Ｒ1に流れる被検出電流Ｉinは、ＭＯＳ−ＦＥＴ Ｑ10の
ゲート容量（Ｃiss）、ゲート・ドレイン間容量、ゲー
ト・ソース間容量による影響を受けない。このため、無
負荷から全負荷に至るまで安定した出力安定化制御が可
能である。
【００２４】(2) 電流検出手段ＤＴとして図２のカレ
ントミラー回路を利用した電流検出回路を用いること
で、グランドレベルを基準とした電流検出値を容易に得
ることができ、しかも被検出電流Ｉinに正比例した電流
検出値が得られ、高精度の制御が可能である。
ントミラー回路を利用した電流検出回路を用いること
で、グランドレベルを基準とした電流検出値を容易に得
ることができ、しかも被検出電流Ｉinに正比例した電流
検出値が得られ、高精度の制御が可能である。
【００２５】図３は本発明の第２の実施の形態を示す。
この場合、電流検出手段ＤＴを、トランスＴの一次巻線
とスイッチング素子間に挿入している。スイッチング素
子としてのＭＯＳ−ＦＥＴ Ｑ10のソースはグランドに
直結されている。その他の構成及び作用効果は前述の第
１の実施の形態と同様である。
この場合、電流検出手段ＤＴを、トランスＴの一次巻線
とスイッチング素子間に挿入している。スイッチング素
子としてのＭＯＳ−ＦＥＴ Ｑ10のソースはグランドに
直結されている。その他の構成及び作用効果は前述の第
１の実施の形態と同様である。
【００２６】図４は本発明の第３の実施の形態であっ
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの入力側（スイッチング素子の接続さ
れない側）と直流電源Ｅ間に挿入している。スイッチン
グ素子としてのＭＯＳ−ＦＥＴ Ｑ10のソースはグラン
ドに直結されている。なお、その他の構成は前述の第１
の実施の形態と同様であり、同一又は相当部分に同一符
号を付した。
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの入力側（スイッチング素子の接続さ
れない側）と直流電源Ｅ間に挿入している。スイッチン
グ素子としてのＭＯＳ−ＦＥＴ Ｑ10のソースはグラン
ドに直結されている。なお、その他の構成は前述の第１
の実施の形態と同様であり、同一又は相当部分に同一符
号を付した。
【００２７】この第３の実施の形態の場合、チョッパー
方式の動作原理である点を除けば、出力安定化のための
構成は前述した第１の実施の形態と同様であり、同様の
作用効果を得ることができる。
方式の動作原理である点を除けば、出力安定化のための
構成は前述した第１の実施の形態と同様であり、同様の
作用効果を得ることができる。
【００２８】図５は本発明の第４の実施の形態であっ
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの出力側とスイッチング素子としての
ＭＯＳ−ＦＥＴ Ｑ10間に挿入している。但し、整流平
滑回路のダイオードＤ2はＭＯＳ−ＦＥＴ Ｑ10のドレイ
ンに接続されている。ＭＯＳ−ＦＥＴ Ｑ10のソースは
グランドに直結されている。なお、その他の構成及び作
用効果は前述の第３の実施の形態と同様であり、同一又
は相当部分に同一符号を付した。
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの出力側とスイッチング素子としての
ＭＯＳ−ＦＥＴ Ｑ10間に挿入している。但し、整流平
滑回路のダイオードＤ2はＭＯＳ−ＦＥＴ Ｑ10のドレイ
ンに接続されている。ＭＯＳ−ＦＥＴ Ｑ10のソースは
グランドに直結されている。なお、その他の構成及び作
用効果は前述の第３の実施の形態と同様であり、同一又
は相当部分に同一符号を付した。
【００２９】図６は本発明の第５の実施の形態であっ
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの出力側と整流平滑回路のダイオード
Ｄ2との接続点とＭＯＳ−ＦＥＴ Ｑ10との間に挿入して
いる。ＭＯＳ−ＦＥＴ Ｑ10のソースはグランドに直結
されている。なお、その他の構成及び作用効果は前述の
第４の実施の形態と同様であり、同一又は相当部分に同
一符号を付した。
て、トランスの代わりにチョークコイルＣＨを用いたチ
ョッパー型のスイッチング電源装置（ＤＣ−ＤＣコンバ
ータ）の例である。この場合、電流検出手段ＤＴを、チ
ョークコイルＣＨの出力側と整流平滑回路のダイオード
Ｄ2との接続点とＭＯＳ−ＦＥＴ Ｑ10との間に挿入して
いる。ＭＯＳ−ＦＥＴ Ｑ10のソースはグランドに直結
されている。なお、その他の構成及び作用効果は前述の
第４の実施の形態と同様であり、同一又は相当部分に同
一符号を付した。
【００３０】図２の電流検出手段ＤＴは検出抵抗Ｒ1の
電流流入端ａとグランド間の電圧が変化するのに伴って
検出信号電圧（電流検出値）が変動するアーリー効果と
呼ばれる現象が発生するが、図７の電流検出手段ＤＴの
第２具体例では上記のアーリー効果を解消するためにウ
ィルソンのカレントミラー回路（ウィルソンミラー回
路）を応用した回路構成を示している。この図におい
て、第１のトランジスタＱ1のコレクタ側に第１のトラ
ンジスタＱ1と同極性の第３のトランジスタＱ3を直列に
挿入し、トランジスタＱ1，Ｑ2のベースを第３のトラン
ジスタＱ3のエミッタに接続し、第３のトランジスタＱ3
のベースを第２のトランジスタＱ2のコレクタに接続
し、Ｑ3のコレクタを出力端子ｃに接続している。な
お、その他の構成は前述した図２の電流検出手段ＤＴの
第１具体例と同様である。
電流流入端ａとグランド間の電圧が変化するのに伴って
検出信号電圧（電流検出値）が変動するアーリー効果と
呼ばれる現象が発生するが、図７の電流検出手段ＤＴの
第２具体例では上記のアーリー効果を解消するためにウ
ィルソンのカレントミラー回路（ウィルソンミラー回
路）を応用した回路構成を示している。この図におい
て、第１のトランジスタＱ1のコレクタ側に第１のトラ
ンジスタＱ1と同極性の第３のトランジスタＱ3を直列に
挿入し、トランジスタＱ1，Ｑ2のベースを第３のトラン
ジスタＱ3のエミッタに接続し、第３のトランジスタＱ3
のベースを第２のトランジスタＱ2のコレクタに接続
し、Ｑ3のコレクタを出力端子ｃに接続している。な
お、その他の構成は前述した図２の電流検出手段ＤＴの
第１具体例と同様である。
【００３１】この図７の第２具体例では、アーリー効果
を解消して、検出抵抗Ｒ1の電流流入端ａとグランド間
の電圧が変化するのに伴う検出信号電圧（電流検出値）
の変動を除去でき、電流検出精度のいっそうの改善を図
ることができ、前述した各実施の形態に適用できる。
を解消して、検出抵抗Ｒ1の電流流入端ａとグランド間
の電圧が変化するのに伴う検出信号電圧（電流検出値）
の変動を除去でき、電流検出精度のいっそうの改善を図
ることができ、前述した各実施の形態に適用できる。
【００３２】図８は各実施の形態で使用可能な電流検出
手段ＤＴの第３具体例であり、図２の第１具体例におけ
る第２のトランジスタＱ2のコレクタ側の定電流源を抵
抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。
また、第１のトランジスタＱ1のコレクタとグランド間
に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路
が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子ｃとな
っている。その他の構成は前述した第１具体例と同様で
ある。
手段ＤＴの第３具体例であり、図２の第１具体例におけ
る第２のトランジスタＱ2のコレクタ側の定電流源を抵
抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。
また、第１のトランジスタＱ1のコレクタとグランド間
に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路
が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子ｃとな
っている。その他の構成は前述した第１具体例と同様で
ある。
【００３３】図９は各実施の形態で使用可能な電流検出
手段ＤＴの第４具体例であり、図７の第２具体例におけ
る第２のトランジスタＱ2のコレクタ側の定電流源を抵
抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。
また、第３のトランジスタＱ3のコレクタとグランド間
に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路
が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子ｃとな
っている。その他の構成は前述した第２具体例と同様で
ある。
手段ＤＴの第４具体例であり、図７の第２具体例におけ
る第２のトランジスタＱ2のコレクタ側の定電流源を抵
抗Ｒ4，Ｒ5及び定電圧ダイオードＺＤで実現している。
また、第３のトランジスタＱ3のコレクタとグランド間
に検出信号電流Ｉoutを流す抵抗Ｒ31，Ｒ32の直列回路
が接続され、抵抗Ｒ31，Ｒ32の接続点が出力端子ｃとな
っている。その他の構成は前述した第２具体例と同様で
ある。
【００３４】図１０は各実施の形態で使用可能な電流検
出手段ＤＴの第５具体例であり、変流器（カレントトラ
ンス）ＣＴ及びこれによる電流検出値を電圧に変換する
電流−電圧変換器Ａ1で構成されたものである。この電
流−電圧変換器Ａ1の電圧出力値を図１等の演算増幅器
ＯＰ2に加えればよい。
出手段ＤＴの第５具体例であり、変流器（カレントトラ
ンス）ＣＴ及びこれによる電流検出値を電圧に変換する
電流−電圧変換器Ａ1で構成されたものである。この電
流−電圧変換器Ａ1の電圧出力値を図１等の演算増幅器
ＯＰ2に加えればよい。
【００３５】なお、本発明は、定電流帰還ループを備え
た電流モード制御形のスイッチング電源装置であれば、
種々の回路構成に適用可能であることは明らかである。
た電流モード制御形のスイッチング電源装置であれば、
種々の回路構成に適用可能であることは明らかである。
【００３６】また、電流検出手段ＤＴの第１乃至第４具
体例において、出力端子ｃ側にローパスフィルタを更に
付加した構成とすることもできる。
体例において、出力端子ｃ側にローパスフィルタを更に
付加した構成とすることもできる。
【００３７】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【００３８】
【発明の効果】以上説明したように、本発明に係るスイ
ッチング電源装置によれば、主スイッチング素子の持つ
静電容量の充放電電流に影響されることなく、無負荷か
ら全負荷に至るまで安定した制御が可能であり、とくに
出力電力の増大、スイッチング周波数の高速化に対応可
能な利点がある。
ッチング電源装置によれば、主スイッチング素子の持つ
静電容量の充放電電流に影響されることなく、無負荷か
ら全負荷に至るまで安定した制御が可能であり、とくに
出力電力の増大、スイッチング周波数の高速化に対応可
能な利点がある。
【図１】本発明に係るスイッチング電源装置の第１の実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図２】各実施の形態で使用可能な電流検出手段ＤＴの
第１具体例の回路図である。
第１具体例の回路図である。
【図３】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図４】本発明の第３の実施の形態を示す回路図であ
る。
る。
【図５】本発明の第４の実施の形態を示す回路図であ
る。
る。
【図６】本発明の第５の実施の形態を示す回路図であ
る。
る。
【図７】各実施の形態で使用可能な電流検出手段ＤＴの
第２具体例の回路図である。
第２具体例の回路図である。
【図８】各実施の形態で使用可能な電流検出手段ＤＴの
第３具体例の回路図である。
第３具体例の回路図である。
【図９】各実施の形態で使用可能な電流検出手段ＤＴの
第４具体例の回路図である。
第４具体例の回路図である。
【図１０】各実施の形態で使用可能な電流検出手段ＤＴ
の第５具体例の回路図である。
の第５具体例の回路図である。
【図１１】従来のスイッチング電源装置の回路図であ
る。
る。
【図１２】従来と本発明の各実施の形態の電流検出波形
を対比して示す波形図である。
を対比して示す波形図である。
Ａ1 電流−電圧変換器
Ｃ1，Ｃ3 コンデンサ
ＣＨ チョークコイル
Ｄ2 ダイオード
Ｅ 直流電源
ＬＤ 負荷
Ｑ1，Ｑ2，Ｑ3 トランジスタ
Ｑ10 ＭＯＳ−ＦＥＴ
ＯＰ1，ＯＰ2 演算増幅器
Ｒ1，Ｒ2，Ｒ4，Ｒ5，Ｒ11，Ｒ31，Ｒ32 抵抗
Ｔ トランス
ＺＤ 定電圧ダイオード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−21362（ＪＰ，Ａ)
特開 平４−87558（ＪＰ，Ａ)
特開 平９−140129（ＪＰ，Ａ)
特開 平10−127049（ＪＰ，Ａ)
特開 平10−174428（ＪＰ，Ａ)
特開 平１−67613（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02M 3/335
Claims (2)
- 【請求項１】 トランスと、該トランスの一次巻線の電
流を断続するスイッチング素子と、前記トランスの二次
巻線の誘起電圧を整流平滑する整流平滑回路と、該整流
平滑回路の出力電圧と前記スイッチング素子に流れる電
流とを制御する安定化制御回路とを備えた電流モード制
御形スイッチング電源装置において、 前記スイッチング素子に流れる電流を検出する電流検出
手段を、前記一次巻線の前記スイッチング素子の接続さ
れない側と直流電源間、又は前記一次巻線と前記スイッ
チング素子間に挿入し、 前記電流検出手段は、前記一次巻線の前記スイッチング
素子の接続されない側と直流電源間、又は前記一次巻線
と前記スイッチング素子間に検出抵抗を挿入し、第１及
び第２のトランジスタのベースを共通に接続したカレン
トミラー回路の前記第２のトランジスタのエミッタを前
記検出抵抗の一端に接続しかつコレクタを定電流源又は
抵抗に接続し、前記第１のトランジスタのエミッタは直
列抵抗を介して前記検出抵抗の他端に接続し、前記検出
抵抗に流れる被検出電流を前記第１のトランジスタのコ
レクタ側にて検出することを特徴とする スイッチング電
源装置。 - 【請求項２】 チョークコイルと、該チョークコイルの
電流を断続するスイッチング素子と、前記チョークコイ
ルの出力側の誘起電圧を整流平滑する整流平滑回路と、
該整流平滑回路の出力電圧と前記スイッチング素子に流
れる電流とを制御する安定化制御回路とを備えた電流モ
ード制御形スイッチング電源装置において、 前記スイッチング素子に流れる電流を検出する電流検出
手段を、前記チョークコイルの入力側と直流電源間、又
は前記チョークコイル出力側と前記スイッチング素子間
に挿入し、 前記電流検出手段は、前記チョークコイルの入力側と直
流電源間、又は前記チョークコイル出力側と前記スイッ
チング素子間に検出抵抗を挿入し、第１及び第２のトラ
ンジスタのベースを共通に接続したカレントミラー回路
の前記第２のトランジスタのエミッタを前記検出抵抗の
一端に接続しかつコレクタを定電流源又は抵抗に接続
し、前記第１のトランジスタのエミッタは直列抵抗を介
して前記検出抵抗の他端に接続し、前記検出抵抗に流れ
る被検出電流を前記第１のトランジスタのコレクタ側に
て検出することを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31999298A JP3523091B2 (ja) | 1998-10-23 | 1998-10-23 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31999298A JP3523091B2 (ja) | 1998-10-23 | 1998-10-23 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134923A JP2000134923A (ja) | 2000-05-12 |
| JP3523091B2 true JP3523091B2 (ja) | 2004-04-26 |
Family
ID=18116547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31999298A Expired - Fee Related JP3523091B2 (ja) | 1998-10-23 | 1998-10-23 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523091B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839590B2 (en) | 2001-10-22 | 2005-01-04 | Medtronic Physio-Control Corp. | Average current mode controlled energy storage in a defibrillator |
| JP4798561B2 (ja) * | 2006-06-05 | 2011-10-19 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| JP4854451B2 (ja) | 2006-09-29 | 2012-01-18 | パナソニック株式会社 | 昇圧コンバータ |
| JP5771982B2 (ja) * | 2010-12-27 | 2015-09-02 | ミツミ電機株式会社 | スイッチング電源装置 |
-
1998
- 1998-10-23 JP JP31999298A patent/JP3523091B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000134923A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382633B2 (en) | DC converter | |
| US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
| US6127814A (en) | System to protect switch mode DC/DC converters against overload current | |
| US6275397B1 (en) | Power factor correction control circuit for regulating the current waveshape in a switching power supply | |
| US5982640A (en) | Arrangement for reducing the effects of capacitive coupling in a control circuit for a switched-mode power supply | |
| JP3198944B2 (ja) | スイッチング電源装置 | |
| US8363363B2 (en) | DC-DC converters having improved current sensing and related methods | |
| KR100583670B1 (ko) | 스위칭 전원 장치 | |
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JP3446654B2 (ja) | スイッチング電源装置 | |
| EP0748034B1 (en) | Self-oscillating switching power supply with output voltage regulated from the primary side | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| JP3523091B2 (ja) | スイッチング電源装置 | |
| JP2721925B2 (ja) | スイッチモード電源 | |
| US6473322B2 (en) | AC-DC converter | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US4626768A (en) | High-speed feedback circuit with ungrounded load | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP2000184702A (ja) | 電源装置 | |
| JP3341264B2 (ja) | スイッチング電源装置 | |
| JP2967558B2 (ja) | スイッチング電源装置 | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH04217861A (ja) | スイッチング電源装置 | |
| JPS59108413A (ja) | 自動レベル調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030812 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031204 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |