JP4791525B2 - 読み出し処理装置および読み出し方法 - Google Patents
読み出し処理装置および読み出し方法 Download PDFInfo
- Publication number
- JP4791525B2 JP4791525B2 JP2008500362A JP2008500362A JP4791525B2 JP 4791525 B2 JP4791525 B2 JP 4791525B2 JP 2008500362 A JP2008500362 A JP 2008500362A JP 2008500362 A JP2008500362 A JP 2008500362A JP 4791525 B2 JP4791525 B2 JP 4791525B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- read
- correction code
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
20 セカンドキャッシュ
21 ECCパリティ処理部
22 ECC処理部
30 データキャッシュ(オペランドキャッシュ)
31 ストアマージ処理部
32 L1ECC記憶部
40 命令キャッシュ
50 命令処理部
51 アドレス選択部
60 演算処理部
61 ストアデータ処理部
70 キャッシュ制御部
71 エラー検出部
72 エラー制御部
Claims (8)
- データを記録した記録装置からエラー訂正コードの作成対象となるデータを読み出す読み出し処理装置であって、
前記記録装置の所定の領域に記憶されたデータの一部のデータが更新された場合に、更新されたデータと同一の領域に含まれ、エラー訂正コードの作成対象となる未更新のデータを読み出して読み出しエラーが発生したか否かを判定するエラー判定手段と、
前記エラー判定手段によって前記未更新のデータに読み出しエラーが発生したと判定された場合に、前記記録装置から前記未更新のデータを再度読み出す再読み出し手段と、
読み出しエラーの発生していない前記未更新のデータと更新されたデータとを基にしてエラー訂正コードを生成する訂正コード生成手段と
を備えたことを特徴とする読み出し処理装置。 - 前記エラー訂正コードは、CPU(Central Processing Unit)の1次キャッシュから2次キャッシュに転送されるデータのエラー訂正に使用されるエラー訂正コードであることを特徴とする請求項1に記載の読み出し処理装置。
- 前記記録装置に記録されたデータに発生したエラーを前記エラー訂正コードに基づいて訂正する訂正手段を更に備え、前記エラー判定手段は、前記訂正手段によってエラーを訂正されたデータに対する読み出し要求を取得した場合に、読み出し対象となるデータを読み出し、当該データに読み出しエラーが発生したか否かを判定することを特徴とする請求項1または2に記載の読み出し処理装置。
- 前記記録装置の所定の領域に含まれる更新対象となるデータは、データの演算を実行する演算装置の演算結果にかかるデータであることを特徴とする請求項1に記載の読み出し処理装置。
- データを記録した記録装置からエラー訂正コードの作成対象となるデータを読み出す読み出し方法であって、
前記記録装置の所定の領域に記憶されたデータの一部のデータが更新された場合に、更新されたデータと同一の領域に含まれ、エラー訂正コードの作成対象となる未更新のデータを読み出して読み出しエラーが発生したか否かを判定するエラー判定工程と、
前記エラー判定工程によって前記未更新のデータに読み出しエラーが発生したと判定された場合に、前記記録装置から前記未更新のデータを再度読み出す再読み出し工程と、
読み出しエラーの発生していない前記未更新のデータと更新されたデータとを基にしてエラー訂正コードを生成する訂正コード生成工程と
を含んだことを特徴とする読み出し方法。 - 前記エラー訂正コードは、CPU(Central Processing Unit)の1次キャッシュから2次キャッシュに転送されるデータのエラー訂正に使用されるエラー訂正コードであることを特徴とする請求項5に記載の読み出し方法。
- 前記記録装置に記録されたデータに発生したエラーを前記エラー訂正コードに基づいて訂正する訂正工程を更に含み、前記エラー判定工程は、前記訂正工程によってエラーを訂正されたデータに対する読み出し要求を取得した場合に、読み出し対象となるデータを読み出し、当該データに読み出しエラーが発生したか否かを判定することを特徴とする請求項5または6に記載の読み出し方法。
- 前記記録装置の所定の領域に含まれる更新対象となるデータは、データの演算を実行する演算装置の演算結果にかかるデータであることを特徴とする請求項5に記載の読み出し方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/302532 WO2007094045A1 (ja) | 2006-02-14 | 2006-02-14 | 読み出し処理装置および読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007094045A1 JPWO2007094045A1 (ja) | 2009-07-02 |
JP4791525B2 true JP4791525B2 (ja) | 2011-10-12 |
Family
ID=38371241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008500362A Expired - Fee Related JP4791525B2 (ja) | 2006-02-14 | 2006-02-14 | 読み出し処理装置および読み出し方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8286053B2 (ja) |
JP (1) | JP4791525B2 (ja) |
WO (1) | WO2007094045A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10042725B2 (en) | 2013-09-06 | 2018-08-07 | Kabushiki Kaisha Toshiba | Memory control circuit, cache memory and memory control method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008155850A1 (ja) | 2007-06-20 | 2008-12-24 | Fujitsu Limited | キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム |
CN101689141B (zh) | 2007-06-20 | 2012-10-17 | 富士通株式会社 | 高速缓存装置、运算处理装置及其控制方法 |
JP5822123B2 (ja) * | 2011-10-04 | 2015-11-24 | 大日本印刷株式会社 | セキュリティトークン、データの更新方法及びコンピュータプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324943A (ja) * | 1993-05-17 | 1994-11-25 | Hitachi Ltd | 主記憶制御方法 |
JPH09134314A (ja) * | 1995-11-08 | 1997-05-20 | Hitachi Ltd | メモリアクセス制御装置 |
JPH1196079A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | キャッシュ制御方式 |
JPH11328015A (ja) * | 1998-02-17 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 割振り解除方法およびデ―タ処理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654847A (en) * | 1984-12-28 | 1987-03-31 | International Business Machines | Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array |
US6178503B1 (en) * | 1998-09-11 | 2001-01-23 | Powerquest Corporation | Managing multiple operating systems on a single computer |
US6868517B1 (en) * | 2001-05-15 | 2005-03-15 | Marvell International Ltd. | Method and apparatus for checking read errors with two cyclic redundancy check stages |
CN100451967C (zh) * | 2007-02-14 | 2009-01-14 | 威盛电子股份有限公司 | 基本输入输出***文件切换方法及可支持其切换的控制器 |
-
2006
- 2006-02-14 WO PCT/JP2006/302532 patent/WO2007094045A1/ja active Application Filing
- 2006-02-14 JP JP2008500362A patent/JP4791525B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-28 US US12/219,727 patent/US8286053B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324943A (ja) * | 1993-05-17 | 1994-11-25 | Hitachi Ltd | 主記憶制御方法 |
JPH09134314A (ja) * | 1995-11-08 | 1997-05-20 | Hitachi Ltd | メモリアクセス制御装置 |
JPH1196079A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | キャッシュ制御方式 |
JPH11328015A (ja) * | 1998-02-17 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 割振り解除方法およびデ―タ処理システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10042725B2 (en) | 2013-09-06 | 2018-08-07 | Kabushiki Kaisha Toshiba | Memory control circuit, cache memory and memory control method |
Also Published As
Publication number | Publication date |
---|---|
WO2007094045A1 (ja) | 2007-08-23 |
JPWO2007094045A1 (ja) | 2009-07-02 |
US8286053B2 (en) | 2012-10-09 |
US20080294961A1 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5138319B2 (ja) | メモリーシステム及び該動作方法。 | |
JP5010271B2 (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
US8972823B2 (en) | Error correcting for improving reliability by combination of storage system and flash memory device | |
US7299400B2 (en) | Error correction circuit | |
JP4283221B2 (ja) | 繰返し失敗したメモリ位置を無効にする実行をイネーブルにするため、失敗したメモリ位置を追跡する各種方法及び装置 | |
TWI515742B (zh) | 偵測不穩定記憶胞之分佈的記憶體系統與方法 | |
KR100714487B1 (ko) | 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 | |
JP5162763B2 (ja) | メモリアクセスシステム | |
US8572444B2 (en) | Memory apparatus and testing method thereof | |
JP4834721B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
US10223197B2 (en) | Integrated circuit device and method for applying error correction to SRAM memory | |
JP4791525B2 (ja) | 読み出し処理装置および読み出し方法 | |
JP4339914B2 (ja) | エラー訂正コード生成方法及びメモリ管理装置 | |
JP2010067098A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP2007310916A (ja) | メモリカード | |
JP2012252557A (ja) | メモリコントローラ | |
JP3106947B2 (ja) | 不揮発性半導体記憶装置 | |
KR20080114208A (ko) | 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 | |
JP6941971B2 (ja) | 半導体記憶装置、メモリコントローラ及びメモリの監視方法 | |
JP2007257628A (ja) | 記憶された情報データの読み取りのための誤り訂正と誤り検出の方法およびそのための記憶制御ユニット | |
US11955989B2 (en) | Memory device and test method thereof | |
JP3190867B2 (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
CN112289366B (zh) | 存储器存储装置及数据存取方法 | |
JPH09160728A (ja) | 記憶装置のエラー訂正方法 | |
JPH05274227A (ja) | 電子ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |