JP2012252557A - メモリコントローラ - Google Patents
メモリコントローラ Download PDFInfo
- Publication number
- JP2012252557A JP2012252557A JP2011125072A JP2011125072A JP2012252557A JP 2012252557 A JP2012252557 A JP 2012252557A JP 2011125072 A JP2011125072 A JP 2011125072A JP 2011125072 A JP2011125072 A JP 2011125072A JP 2012252557 A JP2012252557 A JP 2012252557A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- memory controller
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】メモリコントローラ3は、読み出しコマンドを受け付けた場合、通常アクセス領域41から格納データ50を読み出し、格納データ50のエラーを訂正する。格納データ50のエラーがECC回路34のエラー訂正能力の範囲内である場合、メモリコントローラ3は、エラー訂正された格納データ50に含まれる実体データを出力する。格納データ50のエラーがエラー訂正能力を超えている場合、メモリコントローラ3は、格納データ50のバックアップデータである格納データ70を、バックアップ領域42から読み出し、格納データ70に含まれる実体データを出力する。ホストコントローラ3は、格納データ70を用いて、通常アクセス領域41に格納された格納データ50を修復する。
【選択図】図1
Description
図1は、本実施の形態に係る情報処理システム100の機能ブロック図である。情報処理システム100は、ホスト装置1と、メモリシステム2とを備える。
以下、メモリコントローラ3の構成について説明する。メモリコントローラ3は、制御部30と、ホストインタフェース31と、メモリインタフェース32と、アドレス変換部33と、ECC(Error Check and Correct)回路34と、バッファ35と、判定部36とを備える。
図2は、メモリ4の構成を示す図である。具体的には、メモリ4は、1枚のダイで構成される。ダイは、複数のブロックを含む。図2に示す例では、ダイは、K個のブロックを含む。ブロックは、複数のページを含む。図2に示す例では、ブロックは、Z個のページを含む。
以下、メモリコントローラ3の動作の概略を説明する。メモリコントローラ3は、ホスト装置1から読み出しコマンドを入力した場合、通常アクセス領域41からデータを読み出す読み出し処理を実行する。メモリコントローラ3は、読み出しコマンドで指定されたアドレス(指定アドレス)に基づいて、読み出し対象のページを特定する。指定アドレスは、通常アクセス領域41のページのアドレスである。つまり、ホスト装置1が、メモリコントローラ3を介してメモリ4にアクセスすることができる領域は、通常アクセス領域に限定される。
以下、メモリコントローラ3が実行する読み出し処理及び修復処理について詳しく説明する。
図3は、読み出し処理を実行するメモリコントローラ3の動作を示すフローチャートである。図4は、通常アクセス領域41のページ、ブロックと、バックアップ領域42のページ、ブロックとの対応を示す図である。対応テーブル38(図1参照)は、通常アクセス領域41として設定されたページ41Pの論理アドレスと、バックアップ領域42として設定されたページ42Pの論理アドレスとを対応付けている。したがって、ページ41Pを含むブロック41Bに対応するバックアップ領域42のブロックは、ページ42Pを含むブロック42Bとなる。
図6は、修復処理を実行するときにおけるメモリコントローラ3の動作を示すフローチャートである。修復処理は、通常アクセス領域41における修復対象の領域に対して、バックアップ領域から読み出したデータを書き込む処理である。
2 メモリシステム
3 メモリコントローラ
4 メモリ
30 制御部
31 ホストインタフェース
32 メモリインタフェース
33 アドレス変換部
34 ECC回路
35 バッファ
36 判定部
37 修復アドレス保持部
38 対応テーブル
39 出力制御部
Claims (5)
- 再書き込み可能な不揮発性の半導体メモリに対するアクセスを制御するメモリコントローラであって、
ホスト装置からの要求に応じて、前記ホスト装置が前記メモリコントローラを介してアクセス可能な前記半導体メモリに設定された通常アクセス領域から第1データを読み出すメモリインタフェースと、
前記メモリインタフェースにより読み出された第1データのエラーを訂正するエラー訂正部と、
前記読み出された第1データのエラーが前記エラー訂正部のエラー訂正能力を超えているか否かを判定する判定部と、
前記読み出された第1データのエラーが前記エラー訂正能力を超えていない場合、エラー訂正された第1データに基づいて第1出力データを作成して前記ホスト装置に出力する第1出力制御部と、
前記読み出された第1データのエラーが前記エラー訂正能力を超えている場合、前記通常アクセス領域のバックアップとして用いられる前記半導体メモリに設定されるバックアップ領域から、前記第1データのバックアップデータである第2データを読み出し、読み出した第2データに基づいて第2出力データを作成して前記ホスト装置に出力する第2出力制御部と、
を備えるメモリコントローラ。 - 請求項1に記載のメモリコントローラであって、
前記エラー訂正部は、前記読み出した第2データのエラーを訂正し、
前記第2出力制御部は、エラー訂正された第2データに基づいて前記第2出力データを作成するメモリコントローラ。 - 請求項1または請求項2に記載のメモリコントローラであって、さらに、
前記読み出された第1データのエラーが前記エラー訂正能力を超えている場合、前記第2データを前記バックアップ領域から読み出し、読み出した第2データを用いて、前記通常アクセス領域に格納されている第1データを修復するデータ修復部、
を備えるメモリコントローラ。 - 請求項1ないし請求項3のいずれかに記載のメモリコントローラであって、
前記第1データは、
前記ホスト装置により処理される実体データと、
前記実体データから計算され、前記実体データに付加される付加ハッシュ値と、
を含み、
前記判定部は、エラー訂正された実体データからハッシュ値を計算し、計算したハッシュ値と、エラー訂正された第1データに含まれる付加ハッシュ値とが異なる場合、前記読み出された第1データのエラーが全て訂正されていないと判定するメモリコントローラ。 - 請求項1ないし請求項4のいずれかに記載のメモリコントローラであって、
前記第2出力制御部は、前記第2出力データとともに、前記通常アクセス領域に格納されているデータの修復が必要であることを前記ホスト装置に通知し、
前記データ修復部は、前記ホスト装置からデータの修復を指示された場合、前記通常アクセス領域に格納されている第1データを修復するメモリコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011125072A JP2012252557A (ja) | 2011-06-03 | 2011-06-03 | メモリコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011125072A JP2012252557A (ja) | 2011-06-03 | 2011-06-03 | メモリコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012252557A true JP2012252557A (ja) | 2012-12-20 |
Family
ID=47525305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011125072A Pending JP2012252557A (ja) | 2011-06-03 | 2011-06-03 | メモリコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012252557A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014191372A (ja) * | 2013-03-26 | 2014-10-06 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム |
JP2017038306A (ja) * | 2015-08-12 | 2017-02-16 | 京セラ株式会社 | 復旧システム、装置、車載カメラ、車両、および復旧方法 |
JP2017045405A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004318465A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電子機器 |
JP2005215824A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 半導体装置およびその起動処理方法 |
JP2005242903A (ja) * | 2004-02-27 | 2005-09-08 | Sony Corp | メモリ装置、メモリ制御方法、及びメモリ制御装置 |
JP2007518166A (ja) * | 2003-12-31 | 2007-07-05 | サンディスク コーポレイション | フラッシュメモリシステムの起動動作 |
US20070283224A1 (en) * | 2006-05-16 | 2007-12-06 | Pitney Bowes Incorporated | System and method for efficient uncorrectable error detection in flash memory |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
JP2009271993A (ja) * | 2008-05-07 | 2009-11-19 | Sony Corp | 不揮発性半導体記憶装置およびそのアクセス方法、プログラム、並びに電子機器 |
WO2011001486A1 (ja) * | 2009-06-30 | 2011-01-06 | パナソニック株式会社 | データ処理方法、半導体集積回路 |
-
2011
- 2011-06-03 JP JP2011125072A patent/JP2012252557A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004318465A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電子機器 |
JP2007518166A (ja) * | 2003-12-31 | 2007-07-05 | サンディスク コーポレイション | フラッシュメモリシステムの起動動作 |
JP2005215824A (ja) * | 2004-01-28 | 2005-08-11 | Sony Corp | 半導体装置およびその起動処理方法 |
JP2005242903A (ja) * | 2004-02-27 | 2005-09-08 | Sony Corp | メモリ装置、メモリ制御方法、及びメモリ制御装置 |
US20070283224A1 (en) * | 2006-05-16 | 2007-12-06 | Pitney Bowes Incorporated | System and method for efficient uncorrectable error detection in flash memory |
JP2008287404A (ja) * | 2007-05-16 | 2008-11-27 | Hitachi Ltd | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 |
JP2009271993A (ja) * | 2008-05-07 | 2009-11-19 | Sony Corp | 不揮発性半導体記憶装置およびそのアクセス方法、プログラム、並びに電子機器 |
WO2011001486A1 (ja) * | 2009-06-30 | 2011-01-06 | パナソニック株式会社 | データ処理方法、半導体集積回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014191372A (ja) * | 2013-03-26 | 2014-10-06 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、メモリコントローラ、および、プログラム |
JP2017038306A (ja) * | 2015-08-12 | 2017-02-16 | 京セラ株式会社 | 復旧システム、装置、車載カメラ、車両、および復旧方法 |
JP2017045405A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
US10353852B2 (en) | 2015-08-28 | 2019-07-16 | Toshiba Memory Corporation | Memory system that stores data redundantly |
JP2022523294A (ja) * | 2019-01-23 | 2022-04-22 | マイクロン テクノロジー,インク. | 暗号化構成要素を備えたメモリデバイス |
US11514174B2 (en) | 2019-01-23 | 2022-11-29 | Micron Technology, Inc. | Memory devices with cryptographic components |
US11868488B2 (en) | 2019-01-23 | 2024-01-09 | Micron Technology, Inc. | Memory devices with cryptographic components |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901987B1 (ja) | 記憶装置、電子機器及び誤りデータの訂正方法 | |
US11113149B2 (en) | Storage device for processing corrupted metadata and method of operating the same | |
TW201916018A (zh) | 資料儲存裝置與將資料寫入記憶體裝置之方法 | |
JP4059472B2 (ja) | メモリカード及びメモリコントローラ | |
JP5202130B2 (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
US20130191705A1 (en) | Semiconductor storage device | |
WO2005111812A1 (ja) | 不揮発性記憶装置のためのエラー訂正方法 | |
JP2010015197A (ja) | ストレージ制御装置、データ復元装置およびストレージシステム | |
JP2008287404A (ja) | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 | |
TWI489466B (zh) | 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 | |
TWI633428B (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
US8839072B2 (en) | Access control apparatus, storage apparatus, and method | |
TWI394170B (zh) | 連結表的回復方法 | |
KR20160007988A (ko) | 런 타임 배드 셀을 관리하는 스토리지 시스템 | |
JP4775969B2 (ja) | 不揮発性記憶装置 | |
JP2012063884A (ja) | 記憶装置、電子機器、および記憶装置の制御方法 | |
JP2009301194A (ja) | 半導体記憶装置の制御システム | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
WO2013147923A1 (en) | Solid state drive management in power loss recovery | |
JP2012252557A (ja) | メモリコントローラ | |
US20180107413A1 (en) | Reading of start-up information from different memory regions of a memory system | |
JP2010067098A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP4956230B2 (ja) | メモリコントローラ | |
TWI467364B (zh) | 記憶體儲存裝置、記憶體控制器與資料寫入方法 | |
TWI744049B (zh) | 記憶體控制器與資料處理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150526 |