JP5287030B2 - Ｄｃ−ｄｃコンバータおよび制御方法 - Google Patents

Ｄｃ−ｄｃコンバータおよび制御方法 Download PDF

Info

Publication number
JP5287030B2
JP5287030B2 JP2008211963A JP2008211963A JP5287030B2 JP 5287030 B2 JP5287030 B2 JP 5287030B2 JP 2008211963 A JP2008211963 A JP 2008211963A JP 2008211963 A JP2008211963 A JP 2008211963A JP 5287030 B2 JP5287030 B2 JP 5287030B2
Authority
JP
Japan
Prior art keywords
voltage
output
converter
reference voltage
synchronous rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008211963A
Other languages
English (en)
Other versions
JP2010051079A (ja
Inventor
一平 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008211963A priority Critical patent/JP5287030B2/ja
Priority to US12/543,733 priority patent/US7733068B2/en
Publication of JP2010051079A publication Critical patent/JP2010051079A/ja
Application granted granted Critical
Publication of JP5287030B2 publication Critical patent/JP5287030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、同期整流方式のＤＣ−ＤＣコンバータに関し、特に、電源オン、あるいはオフ時、さらには出力電圧を変更した場合の出力電圧応答を改善したＤＣ−ＤＣコンバータに関する。
近年、電子機器の高機能化が進んでおり、例えば、携帯電話では静止画はもちろん動画の録画再生なども頻繁に行われるようになってきた。その結果、機器内で用いられるＣＰＵなども高性能となり、より高速のクロックで動作するようになってきた。
ところが、クロックを高速にすると、クロック周波数に比例して消費電流が増加するという問題が発生する。さらに、クロックを高速にするためには、より高い電源電圧を必要とする。その結果、従来に比べ消費電力が大幅に増加してしまう。そこで、通常の動作時には電源電圧を下げ、低速のクロックで動作を行うことで低消費電力とし、動画処理など高速処理が必要な場合にだけ、電源電圧を高くして高速クロックで動作させることで、機器全体の消費電力の増加を最小限に抑えるようにする技術が開発されている。
携帯用電子機器の電源回路としては、小型化が可能でしかも高効率が得られるインダクタを用いた降圧型同期整流ＤＣ−ＤＣコンバータがよく用いられている。同期整流方式のＤＣ−ＤＣコンバータでは、不連続モードになると負荷回路が接続されている出力端子側からインダクタと同期整流トランジスタを介して、接地端子に電流が流れる所謂逆流が発生する。逆流が発生するとＤＣ−ＤＣコンバータの電力変換効率を著しく損なうため、逆流防止回路を設け、逆流が発生すると同期整流トランジスタを強制的にオフして、逆流の発生を防止するようにしている。
ところで、ＤＣ−ＤＣコンバータの出力電圧を高電圧から低電圧に変更した場合、このとき負荷電流が少ないと、出力端子に接続されているコンデンサの放電に時間が掛かるため出力電圧の低下に時間が掛かるという問題がある。同様の問題は電源をオフした場合にも発生する。
逆に、出力電圧を低電圧から高電圧に変更した場合は、ＤＣ−ＤＣコンバータのスイッチングトランジスタのオン時間が目一杯長くなるため、オーバーシュートを発生しやすくなる。オーバーシュートが発生した場合は、前記した出力電圧を高電圧から低電圧に変更した場合と同じ動作になるため、オーバーシュートの時間が長くなってしまう。同様の問題は電源をオンした場合にも発生する。
上記の問題を解決する方法として、特許文献１の発明が提案されている。この特許文献1に記載のものは、電源をオフする場合は、出力電圧が所定の電圧まで低下するまでは同期整流トランジスタの逆流を許容するようにしている。そして、同期整流トランジスタの逆流により出力コンデンサの電荷が急速に放電され、電源オフ時の電圧低下速度を速めることができる。出力電圧が所定の電圧まで低下すると、逆流発生時は同期整流トランジスタを強制的にオフする逆流防止を復活させる。すると、インダクタ電流はスイッチングトランジスタに形成されている寄生ダイオードを介して入力電圧に回生される。
また、出力電圧を変更する場合は、同期整流トランジスタの逆流を許容するようにしているので、出力電圧が目標電圧より高く、不連続モードになった場合は逆流が発生し、出力コンデンサの電荷をインダクタと同期整流トランジスタを介して放電するので、出力電圧の応答速度を早くすることができる。
特開２００６−１０９５３５号公報号公報
しかしながら、上記した特許文献１においては、出力電圧変更時は、逆流が発生している時間を制御していない。すなわち、特許文献１における逆流発生時間は、逆流が発生した時点から、次のシーケンスの開始であるスイッチングトランジスタがオンし、同期整流トランジスタがオフするまで継続する。このため、負荷電流が少ないほど逆流時間が長くなり、しかも逆流電流は時間と共に増加するため、負荷電流が少ない場合は、出力電圧にアンダーシュートを発生させる虞れがある。
さらに、出力電圧が所定の電圧まで変化した後に逆流発生時に同期整流トランジスタを強制的にオフする逆流防止制御を復活させると、逆流電流を補うためにインダクタに充電されたエネルギーが過剰となり、オーバーシュートが発生する。
また、電源オン時には何ら対策を行なっておらず、電源オン直後に発生するオーバーシュートを防止することはできなかった。
この発明は、上述した実情を考慮してなされたものであって、出力電圧を変更した場合にもオーバーシュートやアンダーシュートの発生を抑えることが可能なＤＣ−ＤＣコンバータを提供することを目的とする。
上記の課題を解決するために、この発明は、一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、前記同期整流トランジスタのオン時に、当該同期整流トランジスタに流れる電流の向きを前記接続ノードから前記接地端子に向かう場合を正、その逆を負とした場合、前記同期整流トランジスタに流れる電流が第１電流値以上になったことを検出する第１電流検出手段と、前記第１電流値より大きく、且つ正方向の第２電流値以上になったことを検出する第２電流検出手段と、前記第１電流検出手段の出力と、前記第２電流検出手段の出力を入力し、制御信号に応じてどちらか一方の電流検出手段の出力を出力する選択手段を備え、前記選択手段で選択された前記電流検出手段の出力により、前記同期整流トランジスタがオフになるように制御されることを特徴とする。上記のように構成することで、同期整流トランジスタを強制的にオフするようにしたので、逆流する電流量を制御できる。
また、前記第１電流値は、０Ａまたは０Ａ付近の値とすればよい。そして、前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２電流検出手段の出力を所定の時間選択し、その他の動作時には前記第１電流検出手段の出力を選択するように制御する信号とすればよい。上記のように構成することで、必要な場合だけ逆流を発生させることができる。
さらに、前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする。上記のように構成することで、必要な場合だけ逆流を発生させるよう構成できる。
また、この発明は、一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、前記スイッチングトランジスタと前記インダクタの接続ノードの電位が第１電圧値以上になったことを検出する第１電圧検出手段と、前記第１電圧より高く、且つ正電圧である第２電圧値以上になったことを検出する第２電圧検出手段と、前記第１電圧検出手段の出力と、前記第２電圧検出手段の出力を入力し、制御信号に応じてどちらか一方の電圧検出手段の出力を出力する選択手段を備え、前記選択手段で選択された前記電圧検出手段の出力により、前記同期整流トランジスタがオフになるように制御されることを特徴とする。上記のように構成することで、前記同期整流トランジスタを強制的にオフするようにしたので、逆流する電流量を制御できる。
上記の構成において、さらに、前記第１電圧値は、０Ｖまたは０Ｖ付近の値とすればよい。そして、前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２電圧検出手段の出力を所定の時間選択し、その他の動作時には前記第１電圧検出手段の出力を選択するように制御する信号とすればよい。上記のように構成することで、必要な場合だけ逆流を発生させることができる。
そして、上記の構成において、前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする。上記のように構成することで、必要な場合だけ逆流を発生させるよう構成できる。
また、この発明は、一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、
前記接続ノードから前記同期整流トランジスタを介して前記接地端子側に流れる正の電流を正の電圧に変換し且つ前記正の電流の向きと逆の負の電流を負の電圧に変換する電流電圧変換手段と、０Ｖまたは０Ｖ付近の第１参照電圧を出力する第１参照電圧出力手段と、前記第１参照電圧より高く、且つ正電圧の第２参照電圧を出力する第２参照電圧出力手段と、前記第１参照電圧と前記第２参照電圧を入力し、制御信号によってどちらか一方の参照電圧を出力する選択手段と、前記電流電圧変換手段の出力電圧と前記選択手段が出力する前記参照電圧を比較するコンパレータを備え、前記コンパレータの出力により、前記電流電圧変換手段の正の電圧が前記参照電圧以上になったことを検出した場合は、前記同期整流トランジスタをオフすることを特徴とする。
上記のように、前記同期整流トランジスタを強制的にオフするようにしたので、回路の簡素化が図れ、しかも逆流する電流量を制御できる。
さらに、上記構成において、前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２参照電圧出力手段の出力を所定の時間選択し、その他の動作時には前記第１参照電圧出力手段の出力を選択するように制御する信号とすればよい。上記の構成により、必要な場合だけ逆流を発生させることができる。
そして、上記の構成において、前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間とし、必要な場合だけ逆流を発生させることができる。
さらに、上記の構成において、前記第１参照電圧出力手段と前記第２参照電圧出力手段を前記コンパレータの入力オフセット電圧を変更する手段で構成し、前記第１参照電圧と第２参照電圧を前記コンパレータの入力オフセット電圧とし、前記制御信号により前記入力オフセット電圧を切り換えるようにしたので、さらに回路の簡素化が図れる。
また、この発明は、一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、０Ｖまたは０Ｖ付近の第1参照電圧を出力する第１参照電圧出力手段と、前記第１参照電圧より高く、且つ正電圧の第２参照電圧を出力する第２参照電圧出力手段と、前記第１参照電圧と前記第２参照電圧を入力し、制御信号によってどちらか一方の参照電圧を出力する選択手段と、前記スイッチングトランジスタと前記インダクタの接続ノードの電圧と前記選択手段が出力する前記参照電圧を比較するコンパレータとを備え、前記コンパレータの出力により、前記接続ノードの電位が前記参照電圧以上になったことを検出した場合は、前記同期整流トランジスタをオフすることを特徴とする。
上記のように、前記同期整流トランジスタを強制的にオフするようにしたので、回路の簡素化が図れ、しかも逆流する電流量を制御できる。
また、前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２参照電圧出力手段の出力を所定の時間選択し、その他の動作時には前記第１参照電圧出力手段の出力を選択するように制御する信号であることを特徴とする。
そして、上記の構成において、前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間とし、必要な場合だけ逆流を発生させることができる。
さらに、上記の構成において、前記第１参照電圧出力手段と前記第２参照電圧出力手段を前記コンパレータの入力オフセット電圧を変更する手段で構成し、前記第１参照電圧と第２参照電圧を前記コンパレータの入力オフセット電圧とし、前記制御信号により前記入力オフセット電圧を切り換えるようにしたので、さらに回路の簡素化が図れる。
また、この発明の制御方法は、一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータの制御方法において、前記同期整流トランジスタのオン時に、当該同期整流トランジスタに流れる電流の向きを、前記接続ノードから前記接地端子に向かう場合を正、その逆を負とした場合、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合に所定の時間だけ、前記同期整流トランジスタに流れる電流が前記正方向の第２電流値以上になった場合に、前記同期整流トランジスタをオフし、その他の動作時は、前記同期整流トランジスタに流れる電流が前記第２電流値より小さい第１電流値以上になった場合に、前記同期整流トランジスタをオフするようにしたことを特徴とする。
そして、前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする。
この発明によれば、ＤＣ−ＤＣコンバータの電源オン、オフ、および出力電圧変更時は、出力電圧が目標電圧に達するまでの期間、逆流防止機能を解除すると共に、逆流する電流量を設定することができるようにしたので、出力電圧の応答性が改善され、しかもアンダーシュートやオーバーシュートの発生を抑えることが可能となる。
また、逆流する電流量の設定にコンパレータのオフセット電圧を用いたので、回路の簡素化が可能となる。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
図1は、この発明の第１の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。ＤＣ−ＤＣコンバータの出力部分は、２つのコンパレータ１１と１２、アンド回路１３、スイッチ（ＳＷ）１５、２つの参照電圧Ｖr1とＶr2、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、抵抗Ｒ１、インダクタＬ１、コンデンサＣ１で構成されている。なお、ダイオードＤ１はスイッチングトランジスタＭ１の寄生ダイオードであり、ダイオードＤ２は同期整流トランジスタＭ２の寄生ダイオードである。
また、ＤＣ−ＤＣコンバータの出力部分は、電源入力端子Ｖin、出力端子Ｖout、接地端子ＧＮＤを備え、さらに内部端子としてＴ１、Ｔ２を備えている。電源入力端子Ｖinと接地端子ＧＮＤ間には、入力電圧Ｖiが印加されており、出力端子ＶoutからＤＣ−ＤＣコンバータの出力電圧Ｖoが出力され、負荷５０に電力を供給している。
また、内部端子Ｔ１、内部端子Ｔ２には、ＤＣ−ＤＣコンバータを制御するための信号が与えられる。ＤＣ−ＤＣコンバータの制御方法として、一定の周波数のクロックパルスのデューティサイクルを変化させて出力電圧を所望する一定電圧に制御するＰＷＭ（Pulse Width Modulation）制御、パルス幅が一定でクロックの周期を変化させて出力電圧を所望の一定電圧に制御するＰＦＭ（Pulse Frequency Modulation）制御などがある。図２は、ＰＷＭ制御によるスイッチング制御回路の一例を示す回路図である。図２に示すスイッチング制御回路２０より、内部端子Ｔ１に制御用の信号（ＰＨＳ）が与えられる。
内部端子Ｔ１には、スイッチングトランジスタＭ１をオン／オフ制御するためのスイッチング信号ＰＨＳが入力され、内部端子Ｔ２には同期整流トランジスタＭ２をスイッチング信号ＰＨＳとは別に制御するための制御信号ＣＮＴＬが入力されている。
スイッチングトランジスタＭ１は、ＰＭＯＳトランジスタを用いており、ソースは電源入力端子Ｖinに接続され、ドレインはインダクタＬ１の一端に接続されている。なお、スイッチングトランジスタＭ１とインダクタＬ１の接続ノードをＬＸとする。さらに、ゲートは内部端子Ｔ１に接続され、スイッチング信号ＰＨＳが印加されている。スイッチングトランジスタＭ１には寄生ダイオードＤ１が形成されており、カソードがソースにアノードがドレインに接続されている。
インダクタＬ１の他端は出力端子Ｖoutに接続されている。コンデンサＣ１は出力端子Ｖoutと接地端子ＧＮＤ間に接続されている。
同期整流トランジスタＭ２のドレインは接続ノードＬＸに接続され、ソースは抵抗Ｒ１を介して接地端子ＧＮＤに接続されている。ゲートはアンド回路１３の出力に接続されている。同期整流トランジスタＭ２にも寄生ダイオードＤ２が形成されており、カソードがドレインにアノードがソースに接続されている。この抵抗Ｒ１は、同期整流トランジスタＭ２に流れる電流Ｉm2を電圧変換する。同期整流トランジスタＭ２のソースと抵抗Ｒ１の接続ノードの電圧信号Ｖim2が同期整流トランジスタＭ２に流れる電流Ｉm2に比例した電圧となる。この接続ノードの電圧信号Ｖim2により、同期整流トランジスタＭ２に流れる電流Ｉm2を検出することができる。
コンパレータ１１の非反転入力には第１参照電圧源１６が接続され、第１参照電圧Ｖｒ１が与えられる。反転入力は同期整流トランジスタＭ２のソースと抵抗Ｒ１の接続ノードに接続されている。また、出力はスイッチ（ＳＷ）１５の接点ａに接続されている。コンパレータ１１は、第1参照電圧Ｖｒ１と同期整流トランジスタＭ２に流れる電流Ｉm2を電圧変換した電圧信号Ｖim2と比較するもので、第１参照電圧Ｖｒ１が、第１電流値に対応する電圧値となる。この実施形態においては、コンパレータ１１が第１電流検出手段を構成する。
第１参照電圧Ｖr1は接地端子ＧＮＤの電位と同じ０Ｖもしくは極めて接地電位に近い電圧に設定されている。したがって、第１電流値は０Ａもしくは０Ａ付近の値になる。図１の回路図では、正電圧になっているが、負電圧でも構わないし、接地端子ＧＮＤに接続してもよい。
コンパレータ１２の非反転入力には第２参照電圧源１７が接続され、第２参照電圧Ｖr2が与えられる。反転入力はコンパレータ１１の反転入力と同じ同期整流トランジスタＭ２のソースと抵抗Ｒ１の接続ノードに接続されている。また、出力はスイッチ（ＳＷ）１５の接点ｂに接続されている。コンパレータ１２は、第２参照電圧Ｖｒ２と同期整流トランジスタＭ２に流れる電流Ｉm2を電圧変換した電圧信号Ｖim2と比較するもので、第２参照電圧Ｖｒ２が、第２電流値に対応する電圧値となる。この実施形態においては、コンパレータ１２が第２電流検出手段を構成する。
第２参照電圧Ｖr2は正電圧で、第１参照電圧Ｖr1よりはるかに高い電圧であり、かつＤＣ−ＤＣコンバータの出力電圧Ｖoより低い電圧である。
スイッチ（ＳＷ）１５の共通接点ｃはアンド回路１３の第２入力に接続されている。またスイッチ（ＳＷ）１５の制御端子は内部端子Ｔ２に接続され、制御信号ＣＮＴＬが入力されている。この制御信号ＣＮＴＬに応じて、コンパレータ１１又はコンパレータ１２のどちらかの出力が選択され、アンド回路１３の第２入力に与えられる。
アンド回路１３の第１入力は内部端子Ｔ１に接続され、スイッチング信号ＰＨＳが入力されている。また出力信号ＮＬＳは、同期整流トランジスタＭ２のゲートに接続されている。この出力信号ＮＬＳがハイレベルの時は同期整流トランジスタＭ２がオンし、出力信号ＮＬＳがローレベルの時は同期整流トランジスタＭ２がオフする。この明細書においては、同期整流トランジスタＭ２のオン時に、この同期整流トランジスタＭ２に流れる電流の向きを、接続ノードＬＸから接地端子ＧＮＤに向かう場合を正、その逆を負としている。
次に、図２に従いＰＷＭ制御によるスイッチング制御回路につき説明する。スイッチング制御回路２０は、誤差増幅回路２１、ＰＭＷ比較回路２２、三角波発振回路２３、基準電圧発生回路２４、ドライブ回路２５を備える。
出力端子Ｖｏｕｔから出力される出力電圧Ｖｏが出力電圧検出用の抵抗２６、抵抗２７に与えられ、出力電圧Ｖｏが抵抗２６、抵抗２７で分圧され、この分圧電圧が誤差増幅回路２１の反転入力端に入力される。誤差増幅回路２１の非反転入力端には、基準電圧発生回路２４からの基準電圧が入力されている。誤差増幅回路２１からの出力はＰＭＷ比較回路２２の反転入力端に与えられる。ＰＭＷ比較回路２２の非反転入力端子には、三角波発振回路２３からの三角波信号が与えられる。ＰＭＷ比較回路２２は、誤差増幅回路２１の出力電圧と三角波発振回路２３からの三角波信号を比較し、ＰＷＭ制御するためのパルス信号を生成する。
ＰＷＭ比較回路２２からのパルス信号はドライブ回路２５に与えられ、ドライブ回路２５がスイッチングトランジスタＭ１のスイッチング制御を行うためのスイッチングＰＨＳを生成する。
上記したＤＣ−ＤＣコンバータにおいて、スイッチングトランジスタＭ１がスイッチング動作を行い、スイッチングトランジスタＭ１がオンしたときに、インダクタＬ１に電流が供給される。このとき同期整流用トランジスタがＭ２はオフしている。スイッチングトランジスタＭ１がオフすると、後述するように、同期整流用トランジスタＭ２がオンし、インダクタＬ１に蓄えられていたエネルギーが同期整流用トランジスタＭ２を通して放出される。このとき発生した電流は、コンデンサＣで平滑され出力端子Ｖｏｕｔから負荷５０に出力される。出力端子Ｖｏｕｔから出力される出力電圧Ｖｏは、出力電圧検出用の抵抗２６と抵抗２７で分圧され、この分圧された分圧電圧が誤差増幅回路２１の反転入力端に入力されている。
ＤＣ−ＤＣコンバータの出力電圧が大きくなると、誤差増幅回路２１の出力電圧が低下し、ＰＭＷ比較回路２２からのパルス信号のデューティサイクルは小さくなる。その結果、スイッチングトランジスタＭ１がオンする時間が短くなり、ＤＣ−ＤＣコンバータの出力電圧Ｖｏが低下するように制御される。ＤＣ−ＤＣコンバータの出力電圧Ｖｏが小さくなると、前述の動作とは逆の動作を行い、結果としてＤＣ−ＤＣコンバータの出力電圧Ｖｏが一定になるように制御される。
図３は、スイッチ(ＳＷ)１５をトランジスタで構成した例を示す回路図である。スイッチ（ＳＷ）１５は、Ｎチャネルトランジスタ１５１（以下、単にトランジスタ１５１と略称）とＰチャネルトランジスタ１５２（以下、単にトランジスタ１５２と略称）とで構成されている。トランジスタ１５１のドレインはコンパレータ１１の出力と接続され、トランジスタ１５１とコンパレータ１１の接続点が接点ａとなる。トランジスタ１５２のソースはコンパレータ１２の出力と接続され、トランジスタ１５２とコンパレータ１２の接続点が接点ｂとなる。トランジスタ１５１のソース及びトランジスタ１５２のドレインは互いに接続され、共通接点ｃとなる。共通接点ｃはアンド回路１３の第２入力に接続される。
トランジスタ１５１、１５２のそれぞれのゲートには、制御信号ＣＮＴＬが与えられる。
制御信号ＣＮＴＬにより、トランジスタ１５１がオンしているときには、トランジスタ１５２がオフし、トランジスタ１５１がオフの時にはトランジスタ１５２がオンする。すなわち、制御信号ＣＮＴＬに応じて、コンパレータ１１又はコンパレータ１２のどちらかの出力が選択され、アンド回路１３の第２入力に与えられる。
次に、第１の実施形態における回路の動作を説明する。図４は、第１の実施形態の動作を説明するためのタイミングチャートである。ＳＷは、スイッチ（ＳＷ）１５の動作を示し、共通接点ｃに接続されている接点ａまたは接点ｂの状態を示している。ＰＨＳは、ＰＷＭ制御によるスイッチング制御回路から内部端子Ｔ１に入力されているスイッチング信号で、スイッチングトランジスタＭ１のゲートとアンド回路１３の第１入力に印加されている。ＮＬＳは、アンド回路１３の出力信号で、同期整流トランジスタＭ２のゲート信号になっている。Ｖim2は、同期整流トランジスタＭ２のソースと抵抗Ｒ１の接続ノードの電圧信号である。抵抗Ｒ１には同期整流トランジスタＭ２に流れる電流Ｉm2が流れているので、電圧Ｖim2は電流Ｉm2に比例した電圧である。Ｖr2は第２参照電圧、Ｖr1は第１参照電圧であるが接地端子電圧０Ｖと重なっている。
ＤＣ−ＤＣコンバータが通常の動作を行っている場合は、制御信号ＣＮＴＬによりスイッチ（ＳＷ）１５の共通接点ｃは、接点ａ側に接続されている。この条件において、時刻ｔ１の直前における各信号の状態を見ると、スイッチング信号ＰＨＳはローレベルとなっておりスイッチングトランジスタＭ１はオンしている。しかし、アンド回路１３の第１入力はローレベルなので、アンド回路１３の出力である出力信号ＮＬＳもローレベルとなるので、同期整流トランジスタＭ２はオフしている。同期整流トランジスタＭ２がオフしていると、電流Ｉm2は流れないので抵抗Ｒ１における電圧降下は発生しない。そのため電圧Ｖim2は０Ｖである。
コンパレータ１１の非反転入力に印加されている第１参照電圧Ｖr1は０Ｖもしくは極めて０Ｖに近い電圧なので、コンパレータ１１の出力はハイレベルまたはローレベルのどちらになっているか分からない不定状態である。コンパレータ１１の出力はスイッチ（ＳＷ）１５を介してアンド回路１３の第２入力に印加されている。
時刻ｔ１でスイッチング信号ＰＨＳがハイレベルになると、スイッチングトランジスタＭ１がオフする。このとき、コンパレータ１１の出力がハイレベルであれば、アンド回路１３の第１入力と第２入力が共にハイレベルとなるので、アンド回路１３の出力信号ＮＬＳは直ちにハイレベルとなり、同期整流トランジスタＭ２がオンする。
時刻ｔ１の直前にコンパレータ１１の出力がローレベルだった場合は、スイッチングトランジスタＭ１がオフするとインダクタＬ１に逆起電力が発生し、接続ノードＬＸの電位が負電位に大きく低下する。すると、接地端子ＧＮＤから抵抗Ｒ１と寄生ダイオードＤ２を介して接続ノードＬＸに向かって、負の方向の電流Ｉm2が流れるので、電圧Ｖim2は負電圧になる。このため、コンパレータ１１の出力は、ハイレベルとなるので、結局、時刻ｔ１直前の状態に関わらず、スイッチングトランジスタＭ１がオフするとコンパレータ１１の出力はハイレベルとなり同期整流トランジスタＭ２がオンする。
すると、同期整流トランジスタＭ２には時刻ｔ１の直前のインダクタ電流が流れるため、接地端子ＧＮＤから接続ノードＬＸに向かって負の方向の電流Ｉm2が流れる。この結果、抵抗Ｒ１に負の電圧降下が生じ電圧Ｖim2は大きく低下する。
同期整流トランジスタＭ２に流れる負の方向の電流Ｉm2は時間と共に減少する。それに伴い抵抗Ｒ１の電圧降下も小さくなるので、電圧Ｖim2は徐々に上昇する。
時刻ｔ２で電圧Ｖim2が第１参照電圧Ｖr1に達すると、コンパレータ１１の出力がローレベルとなる。すなわち、同期整流トランジスタＭ２に流れる電流が第１電流値より大きくなったことを検出する。すると、アンド回路１３の出力信号ＮＬＳもローレベルとなるので、同期整流トランジスタＭ２はオフとなる。この結果、一点鎖線で示したように、時刻ｔ２からスイッチングトランジスタＭ１が次にオンする時刻ｔ３までに発生したであろう逆流を防止することができる。
次に、ＤＣ−ＤＣコンバータの電源オン、オフもしくは出力電圧を変更する場合の動作を説明する。電源オン、オフもしくは出力電圧の変更を開始する直前に制御信号ＣＮＴＬにより、スイッチ（ＳＷ）１５の共通接点ｃを接点ｂ側に切り換える。するとアンド回路１３の第２入力にはコンパレータ１２の出力が印加される。時刻ｔ４の直前における各信号の状態はコンパレータ１２の出力がハイレベルに確定し、アンド回路１３の第２入力がハイレベルになっている以外は、時刻ｔ１の直前と全く同じある。
時刻ｔ４でスイッチング信号ＰＨＳがハイレベルになった場合の動作は、前記した時刻ｔ１の場合と全く同じ動作を行なうので説明は省略する。
ただし、アンド回路１３の第２入力にはコンパレータ１２の出力が接続されているので、時刻ｔ５で電圧Ｖim2が第１参照電圧Ｖr1になっても同期整流トランジスタＭ２はオフしない。時刻ｔ６で、電圧Ｖim2が第２参照電圧Ｖr2に達するとコンパレータ１２の出力がローレベルになる。すなわち、同期整流トランジスタＭ２に流れる電流が第２電流値より大きくなったことを検出する。このローレベル出力がアンド回路１３の第２入力に与えられ、アンド回路１３の出力信号ＮＬＳはローレベルとなり、同期整流トランジスタＭ２はオフする。すなわち、時刻ｔ５から時刻ｔ６の間、接続ノードＬＸから接地端子ＧＮＤに向かって正の方向の電流が流れ、逆流が発生したことになる。時刻ｔ７で、スイッチング信号ＰＨＳがローレベルになると、スイッチングトランジスタＭ１がオンする。同期整流トランジスタＭ２は、時刻ｔ６の時点でオフした状態を保っており、一点鎖線で示したように、スイッチングトランジスタＭ１がオンする時刻ｔ７までに発生したであろう逆流を防止することができる。
この逆流によって、出力端子Ｖoutに接続されているコンデンサＣ１の電荷を素早く放電することができるので、出力電圧Ｖoを素早く目標電圧に設定することができるようになる。しかも、第２参照電圧Ｖr2の電圧により、逆流させる電流量を設定することができるため、逆流させ過ぎてアンダーシュートを発生させる恐れも無くなった。
なお、出力電圧Ｖoが目標電圧に到達するまでの時間をあらかじめ見積もって置き、その見積もり時間になったら制御信号ＣＮＴＬにより、スイッチ（ＳＷ）１５の共通接点ｃを接点ａ側に戻すようにしている。このため、必要な場合だけ逆流を発生させることができる。
図５は、この発明の第２の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。図１の第１の実施形態と異なるところは、抵抗Ｒ１を取り除き、同期整流トランジスタＭ２のソースを直接、接地端子ＧＮＤに接続し、コンパレータ１１とコンパレータ１２の反転入力を接続ノードＬＸに接続したところである。そして、この第２の実施形態は、コンパレータ１１が第１電圧検出手段、コンパレータ１２が第２電圧検出手段を構成している。その他の構成は図1の実施形態と同じ構成であるので、ここではその説明を割愛する。
次に、回路の動作を説明する。図６は、第２の実施形態の動作を説明するためのタイミングチャートである。図２の信号名と同名の信号は図２と全く同じなので、ここでは説明は省略する。
図６において、ＶＬＸは同期整流トランジスタＭ２とインダクタＬ１の接続ノードＬＸの電圧である。Ｖiは電源端子Ｖinに入力されている入力電圧、Ｖoは出力端子Ｖoutから出力される出力電圧、Ｖr2は第２参照電圧、Ｖr1は第１参照電圧であり、接地端子電圧の０Ｖと重なっている。
ＤＣ−ＤＣコンバータが通常の動作を行っている場合は、スイッチ（ＳＷ）１５の共通接点ｃは接点ａ側に接続されている。この条件において、時刻ｔ１の直前における各信号の状態を見ると、スイッチング信号ＰＨＳはローレベルとなっておりスイッチングトランジスタＭ１はオンしている。また、アンド回路１３の出力信号ＮＬＳもローレベルとなるので、同期整流トランジスタＭ２はオフしている。このため接続ノードＬＸの電圧ＶＬＸはほぼ入力電圧Ｖiに等しくなる。
コンパレータ１１の反転入力は、接続ノードＬＸに接続されているので、入力電圧Ｖiに近い電圧が印加されている。また、非反転入力には極めて０Ｖに近い電圧である第１参照電圧Ｖr1が印加されているので、コンパレータ１１の出力はローレベルとなる。
時刻ｔ１でスイッチング信号ＰＨＳがハイレベルになると、スイッチングトランジスタＭ１がオフする。すると、接続ノードＬＸの電位はインダクタＬ１の逆起電力の影響で負電圧に大きく低下する。すると、コンパレータ１１の出力はハイレベルとなり、アンド回路１３の第２入力をハイレベルにするので、アンド回路１３の出力信号ＮＬＳはハイレベルとなり、同期整流トランジスタＭ２はオンとなる。
すると、同期整流トランジスタＭ２には、時刻ｔ１の直前のインダクタ電流が流れるため、接地端子ＧＮＤから接続ノードＬＸに向かって負電流Ｉm2が流れる。接続ノードＬＸの電圧は、この負電流Ｉm2と同期整流トランジスタＭ２のオン抵抗の積で決まる電圧が発生する。同期整流トランジスタＭ２に流れる負電流Ｉm2は時間と共に減少する。それに伴い接続ノードＬＸの電圧ＶＬＸは上昇する。
時刻ｔ２で電圧ＶＬＸが第１参照電圧Ｖr1に達すると、コンパレータ１１の出力がローレベルとなる。すると、アンド回路１３の出力信号ＮＬＳもローレベルとなるので、同期整流トランジスタＭ２はオフする。同期整流トランジスタＭ２がオフしたときのインダクタ電流はほぼ０Ａであるから、インダクタＬ１には逆起電力は発生しないので、電圧ＶＬＸはほぼ出力電圧Ｖoになる。
すなわち、時刻ｔ２からスイッチングトランジスタＭ１が次にオンする時刻ｔ３までに発生する逆流を防止することができる。
次に、ＤＣ−ＤＣコンバータの電源オン、オフもしくは出力電圧を変更する場合の動作を説明する。電源オン、オフもしくは出力電圧の変更を開始する直前に制御信号ＣＮＴＬにより、スイッチ（ＳＷ）１５の共通接点ｃを接点ｂ側に切り換える。するとアンド回路１３の第２入力にはコンパレータ１２の出力が印加される。時刻ｔ４の直前における各信号の状態は時刻ｔ１の直前と全く同じなので説明は省略する。
時刻ｔ４でスイッチング信号ＰＨＳがハイレベルになった場合の動作も、コンパレータが１１から１２に変わった以外、前記した時刻ｔ１の場合と全く同じ動作を行なうので説明は省略する。
ただし、アンド回路１３の第２入力にはコンパレータ１２の出力が接続されているので、時刻ｔ５で電圧ＶＬＸが第１参照電圧Ｖr1になっても同期整流トランジスタＭ２はオフしない。時刻ｔ６で、電圧ＶＬＸが第２参照電圧Ｖr2に達すると同期整流トランジスタＭ２はオフする。するとインダクタＬ１に蓄えられたエネルギーにより逆起電圧が発生し、電圧ＶＬＸは急速に上昇し、スイッチングトランジスタＭ１の寄生ダイオードＤ１を介して入力電圧Ｖiに回生される。インダクタＬ１に蓄えられているエネルギーが少なくなると、電圧ＶＬＸは徐々に低下し、ほぼ出力電圧Ｖoと等しくなる。
上記のように、時刻ｔ５から時刻ｔ６の間、逆流が発生しているので、第１の実施形態同様、この逆流によって、出力端子Ｖoutに接続されているコンデンサＣ１の電荷を素早く放電することができる。この結果、出力電圧Ｖoを素早く目標電圧に設定することができるようになる。しかも、第２参照電圧Ｖr2の電圧により、逆流させる電流量を設定することができるため、逆流させ過ぎてアンダーシュートを発生させる恐れも無くなった。時刻ｔ７で、スイッチング信号ＰＨＳがローレベルになると、スイッチングトランジスタＭ１がオンする。このとき、同期整流トランジスタＭ２はオフの状態を保っている。このため、接続ノードＬＸの電圧ＶＬＸはほぼ入力電圧Ｖiに等しくなる。
図７は、この発明の第３の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。図１と異なるところは、２つのコンパレータ１１と１２の代わりに１つのコンパレータ２０にして、第１参照電圧Ｖr1と第２参照電圧Ｖr2とコンパレータ２０の非反転入力の間にスイッチ（ＳＷ）１５を設けたところである。コンパレータ２０の出力はアンド回路１３の第２入力に接続され、反転入力は同期整流トランジスタＭ２のソースと抵抗Ｒ１の接続ノードに接続されている。
制御信号ＣＮＴＬにより、スイッチ（ＳＷ）１５の共通接点ｃが接点ａ側に接続されている状態は、図１のスイッチ（ＳＷ）１５が接点ａ側に接続されている場合と全く同じ回路となり、接点ｂ側に接続されている場合も、図１のスイッチ（ＳＷ）１５が接点ｂ側に接続されている場合と全く同じ回路となるので、回路の動作説明は省略する。
第３の実施形態では、コンパレータが１つで構成できるので、回路規模の縮小が可能となる。
図８は、この発明の第４の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。図５と異なるところ第１参照電圧Ｖr1と第２参照電圧Ｖr2をコンパレータ３０の入力オフセット電圧で実現したところである。制御信号ＣＮＴＬはコンパレータ３０の制御端子ＣＮに入力されている。
図１１は図８のコンパレータ３０の入力部分を説明するための回路図である。まず、図１１(a)の回路に付いて説明する。
コンパレータ３０はＰＭＯＳトランジスタＭ３１、Ｍ３２、Ｍ３５、ＮＭＯＳトランジスタＭ３３、Ｍ３４、電流源Ｉ３１、スイッチ（ＳＷ）１５、およびインバータ３１で構成されている。−が反転入力端子３６、＋が非反転入力端子３７、ｏｕｔがコンパレータ３０の出力端子３９、ＣＮが制御端子３８である。
ＰＭＯＳトランジスタＭ３１とＭ３２が差動増幅回路の差動入力トランジスタであり、ほぼ同特性のトランジスタで構成されている。ＰＭＯＳトランジスタＭ３１とＭ３２のソースは共通接続され、電流源Ｉ３１からバイアス電流が供給されている。ＰＭＯＳトランジスタＭ３１のゲートが反転入力端子３６に接続され、ＰＭＯＳトランジスタＭ３２のゲートが非反転入力端子３７に接続されている。
ＮＭＯＳトランジスタＭ３３とＭ３４はカレントミラー回路を構成しており、ＰＭＯＳトランジスタＭ３１とＭ３２のドレインに接続され、差動増幅回路の負荷を構成している。差動増幅回路の出力はＰＭＯＳトランジスタＭ３２のドレインから取り出され、インバータ３１の入力に接続されている。インバータ３１の出力がコンパレータ３０の出力ｏｕｔとして出力端子３９から出力される。
ＰＭＯＳトランジスタＭ３５のゲートとドレインはＰＭＯＳトランジスタＭ３１と共通接続されている。スイッチ（ＳＷ）１５はＰＭＯＳトランジスタＭ３５のソースとＰＭＯＳトランジスタＭ３１のソース間に接続され、スイッチ（ＳＷ）１５の制御端子には制御信号ＣＮＴＬが入力されており、制御信号ＣＮＴＬに応じてオン／オフ制御される。
スイッチ（ＳＷ）１５がオフのとき、ＰＭＯＳトランジスタＭ３１とＭ３２はほぼ同特性なので、入力オフセット電圧はほぼ０Ｖとなる。この状態は、図７の第１参照電圧Ｖr1を選択した状態である。
スイッチ（ＳＷ）１５がオンすると、ＰＭＯＳトランジスタＭ３５がＰＭＯＳトランジスタＭ３１に並列接続されるので、反転入力側のトランジスタの面積が増加した状態になり、入力トランジスタのバランスがくずれて入力オフセット電圧が発生する。
すなわち、反転入力と非反転入力の電位が等しい場合は、反転入力側の入力トランジスタはＭ３１とＭ３５が並列接続されるので、合成したドレイン電流は非反転入力側の入力トランジスタＭ３２のドレイン電流より多くなり、コンパレータ３０の出力はハイレベルとなる。
コンパレータ３０の出力をローレベルにするには反転入力の電位を非反入力の電位より、オフセット電圧分高くしなければならない。すなわち、このオフセット電圧が図７の第２参照電圧Ｖr2に相当し、スイッチ（ＳＷ）１５をオンにした状態が、第２参照電圧Ｖr2を選択した状態である。
オフセット電圧の大きさは、並列接続するＰＭＯＳトランジスタＭ３５の素子サイズで決定することができる。
なお、第１参照電圧Ｖr1を０Ｖ以外の電圧に設定する場合は、差動入力トランジスタＭ３１とＭ３２の特性を少し変えて、スイッチ（SW)１５がオフの場合にも入力オフセット電圧を発生させればよい。
図１１(ｂ)は別の実施形態である。(ａ)と異なるところは、ＰＭＯＳトランジスタＭ３５を削除して、電流源Ｉ３１とＰＭＯＳトランジスタＭ３１のソース、およびＭ３２のソースの間に抵抗Ｒ３１とＲ３２を介挿し、さらに、抵抗Ｒ３１に並列に、抵抗Ｒ３３とスイッチ（ＳＷ）１５の直列回路を接続したところである。
ＰＭＯＳトランジスタＭ３１とＭ３２はほぼ同特性のトランジスタであり、抵抗Ｒ３１とＲ３２の抵抗値もほぼ同値にしてある。
スイッチ（ＳＷ）１５がオフのときは、入力オフセット電圧はほぼ０Ｖとなる。この状態は、図７の第１参照電圧Ｖr1を選択した状態である。
スイッチ（ＳＷ）１５がオンすると、抵抗Ｒ３１に抵抗Ｒ３３が並列接続されるので、ＰＭＯＳトランジスタＭ３１のソースと電流源Ｉ３１の間の抵抗値が小さくなる。そのため、入力オフセット電圧が発生する。
すなわち、反転入力と非反転入力の電位が等しい場合は、ＰＭＯＳトランジスタＭ３１のドレイン電流の方がＰＭＯＳトランジスタＭ３２のドレイン電流より多くなり、コンパレータ３０の出力はハイレベルとなる。コンパレータ３０の出力をローレベルにするには反転入力の電位を非反入力の電位より、オフセット電圧分高くしなければならない。すなわち、このオフセット電圧が図７の第２参照電圧Ｖr2に相当し、スイッチ（ＳＷ）１５をオンにした状態が、第２参照電圧Ｖr2を選択した状態である。オフセット電圧の大きさは、並列接続する抵抗Ｒ３３の抵抗値によって決定することができる。
実施形態では以上２つの例を示したが、この例に限ることなく、入力オフセット電圧をスイッチ（SW)１５で切り換えることができれば、どのような回路構成でも構わない。
図９は、この発明の第５の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。図５と異なるところは、２つのコンパレータ１１と１２の代わりに１つのコンパレータ２０にして、第１参照電圧Ｖr1と第２参照電圧Ｖr2とコンパレータ２０の非反転入力の間にスイッチ（SW)１５を設けたところである。コンパレータ２０の出力はアンド回路１３の第２入力に接続され、反転入力は同期整流トランジスタＭ２とインダクタＬ１の接続ノードＬＸに接続されている。
制御信号ＣＮＴＬにより、スイッチ（ＳＷ）１５の共通接点ｃが接点ａ側に接続されている状態は、図５のスイッチ（ＳＷ）１５が接点ａ側に接続されている場合と全く同じ回路となり、接点ｂ側に接続されている場合も、図３のスイッチ（ＳＷ）１５が接点ｂ側に接続されている場合と全く同じ回路となるので、回路の動作説明は省略する。
第５の実施形態では、コンパレータが１つで構成できるので、回路規模の縮小が可能となる。
図１０は、この発明の第６の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。図９と異なるところ第１参照電圧Ｖr1と第２参照電圧Ｖr2をコンパレータ３０の入力オフセットで実現したところである。制御信号ＣＮＴＬはコンパレータ３０の制御端子ＣＮに入力されている。
コンパレータ３０の構成は、前述した図９の説明と同じなので説明は省略する。
上記した実施形態においては、ＤＣ−ＤＣコンバータの制御方法として、ＰＷＭ制御を用いて説明したが、この発明においては、ＤＣ−ＤＣコンバータの制御方法は、特に限定されるものではなく、ＰＦＭ制御など他の制御方法を用いることができることはもちろんのことである。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の第１の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 ＰＷＭ制御によるスイッチング制御回路の一例を示す回路図である。 第１の実施形態におけるスイッチ(ＳＷ)をトランジスタで構成した例を示す回路図である。 第１の実施形態の動作を説明するためのタイミングチャートである。 この発明の第２の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 第２の実施形態の動作を説明するためのタイミングチャートである。 この発明の第３の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 この発明の第４の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 この発明の第５の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 この発明の第６の実施形態を示すＤＣ−ＤＣコンバータの出力部分を示す回路図である。 コンパレータ３０の入力部分を説明するための回路図である。
符号の説明
１１,１２,２０,３０ コンパレータ、１３ アンド回路、１５ スイッチ、Ｍ１ スイッチングトランジスタ、Ｍ２ 同期整流トランジスタ、Ｖr1 第１参照電圧、Ｖr2 第２参照電圧、Ｌ１ インダクタ、Ｃ１ コンデンサ、ＣＮＴＬ 制御信号。

Claims (18)

  1. 一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、
    前記同期整流トランジスタのオン時に、当該同期整流トランジスタに流れる電流の向きを前記接続ノードから前記接地端子に向かう場合を正、その逆を負とした場合、前記同期整流トランジスタに流れる電流が第１電流値以上になったことを検出する第１電流検出手段と、前記第１電流値より大きく、且つ正方向の第２電流値以上になったことを検出する第２電流検出手段と、前記第１電流検出手段の出力と、前記第２電流検出手段の出力を入力し、制御信号に応じてどちらか一方の電流検出手段の出力を出力する選択手段を備え、前記選択手段で選択された前記電流検出手段の出力により、前記同期整流トランジスタがオフになるように制御されることを特徴とするＤＣ−ＤＣコンバータ。
  2. 前記第１電流値は、０Ａまたは０Ａ付近の値であることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
  3. 前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２電流検出手段の出力を所定の時間選択し、その他の動作時には前記第１電流検出手段の出力を選択するように制御する信号であることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
  4. 前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
  5. 一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、
    前記スイッチングトランジスタと前記インダクタの接続ノードの電位が第１電圧値以上になったことを検出する第１電圧検出手段と、前記第１電圧より高く、且つ正電圧である第２電圧値以上になったことを検出する第２電圧検出手段と、前記第１電圧検出手段の出力と、前記第２電圧検出手段の出力を入力し、制御信号に応じてどちらか一方の電圧検出手段の出力を出力する選択手段を備え、前記選択手段で選択された前記電圧検出手段の出力により、前記同期整流トランジスタがオフになるように制御されることを特徴とするＤＣ−ＤＣコンバータ。
  6. 前記第１電圧値は、０Ｖまたは０Ｖ付近の値であることを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
  7. 前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２電圧検出手段の出力を所定の時間選択し、その他の動作時には前記第１電圧検出手段の出力を選択するように制御する信号であることを特徴とする請求項５または６に記載のＤＣ−ＤＣコンバータ。
  8. 前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする請求項７に記載のＤＣ−ＤＣコンバータ。
  9. 一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、
    一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、
    他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、
    前記接続ノードから前記同期整流トランジスタを介して前記接地端子側に流れる正の電流を正の電圧に変換し且つ前記正の電流の向きと逆の負の電流を負の電圧に変換する電流電圧変換手段と、
    ０Ｖまたは０Ｖ付近の第１参照電圧を出力する第１参照電圧出力手段と、
    前記第１参照電圧より高く、且つ正電圧の第２参照電圧を出力する第２参照電圧出力手段と、
    前記第１参照電圧と前記第２参照電圧を入力し、制御信号によってどちらか一方の参照電圧を出力する選択手段と、
    前記電流電圧変換手段の出力電圧と前記選択手段が出力する前記参照電圧を比較するコンパレータを備え、
    前記コンパレータの出力により、前記電流電圧変換手段の正の電圧が前記参照電圧以上になったことを検出した場合は、前記同期整流トランジスタをオフすることを特徴とするＤＣ−ＤＣコンバータ。
  10. 前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２参照電圧出力手段の出力を所定の時間選択し、その他の動作時には前記第１参照電圧出力手段の出力を選択するように制御する信号であることを特徴とする請求項９に記載のＤＣ−ＤＣコンバータ。
  11. 前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする請求項１０に記載のＤＣ−ＤＣコンバータ。
  12. 前記第１参照電圧出力手段と前記第２参照電圧出力手段を前記コンパレータの入力オフセット電圧を変更する手段で構成し、前記第１参照電圧と第２参照電圧を前記コンパレータの入力オフセット電圧とし、前記制御信号により前記入力オフセット電圧を切り換えるようにしたことを特徴とする請求項９に記載のＤＣ−ＤＣコンバータ。
  13. 一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータにおいて、
    ０Ｖまたは０Ｖ付近の第1参照電圧を出力する第１参照電圧出力手段と、前記第１参照電圧より高く、且つ正電圧の第２参照電圧を出力する第２参照電圧出力手段と、前記第１参照電圧と前記第２参照電圧を入力し、制御信号によってどちらか一方の参照電圧を出力する選択手段と、前記スイッチングトランジスタと前記インダクタの接続ノードの電圧と前記選択手段が出力する前記参照電圧を比較するコンパレータとを備え、前記コンパレータの出力により、前記接続ノードの電位が前記参照電圧以上になったことを検出した場合は、前記同期整流トランジスタをオフすることを特徴とするＤＣ−ＤＣコンバータ。
  14. 前記制御信号は、前記選択手段を、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合には、前記第２参照電圧出力手段の出力を所定の時間選択し、その他の動作時には前記第１参照電圧出力手段の出力を選択するように制御する信号であることを特徴とする請求項１３に記載のＤＣ−ＤＣコンバータ。
  15. 前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする請求項１４に記載のＤＣ−ＤＣコンバータ。
  16. 前記第１参照電圧出力手段と前記第２参照電圧出力手段を前記コンパレータの入力オフセット電圧を変更する手段で構成し、前記第１参照電圧と第２参照電圧を前記コンパレータの入力オフセット電圧とし、前記制御信号により前記入力オフセット電圧を切り換えるようにしたことを特徴とする請求項１３に記載のＤＣ−ＤＣコンバータ。
  17. 一端が電源入力端子に接続され、他端がインダクタの一端に接続されたスイッチングトランジスタと、一端が前記スイッチングトランジスタと前記インダクタの接続ノードに接続され、他端が接地端子に接続された同期整流トランジスタと、他端が出力端子に接続された前記インダクタを備えたＤＣ−ＤＣコンバータの制御方法において、
    前記同期整流トランジスタのオン時に、当該同期整流トランジスタに流れる電流の向きを、前記接続ノードから前記接地端子に向かう場合を正、その逆を負とした場合、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更時のいずれか１つ以上の動作の場合に所定の時間だけ、前記同期整流トランジスタに流れる電流が前記正方向の第２電流値以上になった場合に、前記同期整流トランジスタをオフし、その他の動作時は、前記同期整流トランジスタに流れる電流が前記第２電流値より小さい第１電流値以上になった場合に、前記同期整流トランジスタをオフするようにしたことを特徴とするＤＣ−ＤＣコンバータの制御方法。
  18. 前記所定の時間は、前記ＤＣ−ＤＣコンバータの電源オンまたは電源オフもしくは出力電圧変更のいずれかが開始されてから、出力電圧が目標電圧に到達するまでの時間とほぼ等しいか、より長い時間としたことを特徴とする請求項１７に記載のＤＣ−ＤＣコンバータの制御方法。
JP2008211963A 2008-08-20 2008-08-20 Ｄｃ−ｄｃコンバータおよび制御方法 Active JP5287030B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008211963A JP5287030B2 (ja) 2008-08-20 2008-08-20 Ｄｃ−ｄｃコンバータおよび制御方法
US12/543,733 US7733068B2 (en) 2008-08-20 2009-08-19 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211963A JP5287030B2 (ja) 2008-08-20 2008-08-20 Ｄｃ−ｄｃコンバータおよび制御方法

Publications (2)

Publication Number Publication Date
JP2010051079A JP2010051079A (ja) 2010-03-04
JP5287030B2 true JP5287030B2 (ja) 2013-09-11

Family

ID=41696232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211963A Active JP5287030B2 (ja) 2008-08-20 2008-08-20 Ｄｃ−ｄｃコンバータおよび制御方法

Country Status (2)

Country Link
US (1) US7733068B2 (ja)
JP (1) JP5287030B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262260B2 (ja) 2008-04-11 2013-08-14 株式会社リコー 電圧可変ｄｃ−ｄｃコンバータ
JP5315988B2 (ja) 2008-12-26 2013-10-16 株式会社リコー Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
JP5458739B2 (ja) * 2009-08-19 2014-04-02 株式会社リコー 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法
JP2011103744A (ja) 2009-11-11 2011-05-26 Ricoh Co Ltd スイッチング電源回路
EP2333634A1 (en) * 2009-12-14 2011-06-15 Mitsubishi Electric R&D Centre Europe B.V. Method for obtaining information enabling the determination of a characteristic of a power source
JP4950320B2 (ja) * 2010-04-16 2012-06-13 Ｔｄｋラムダ株式会社 スイッチング電源装置
JP5806481B2 (ja) * 2011-02-23 2015-11-10 スパンション エルエルシー 制御回路、電子機器及び電源の制御方法
CN102820783B (zh) * 2011-06-09 2015-08-05 鸿富锦精密工业（深圳）有限公司 直流降压转换器
JP5673420B2 (ja) * 2011-08-02 2015-02-18 株式会社デンソー Ｄｃｄｃコンバータ
JP6013846B2 (ja) 2011-10-06 2016-10-25 リコー電子デバイス株式会社 スイッチングレギュレータ及び電子機器
CN102710123A (zh) * 2012-06-07 2012-10-03 无锡市晶源微电子有限公司 一种高效率低功耗脉冲能量转换模块
US9559592B2 (en) 2012-06-18 2017-01-31 Nxp Usa, Inc. Synchronous rectifier timer for discontinuous mode DC/DC converter
JP6007804B2 (ja) 2013-01-28 2016-10-12 株式会社ソシオネクスト 電源の制御回路、電源装置、電子機器及び電源の制御方法
US9350259B2 (en) 2013-07-31 2016-05-24 Analog Devices Global Synchronous rectifier control for a double-ended isolated power converter
JP2016063568A (ja) * 2014-09-16 2016-04-25 リコー電子デバイス株式会社 スイッチング電源装置及びそれを備えた電子機器
JP6307401B2 (ja) * 2014-09-24 2018-04-04 ローム株式会社 電流モード制御型スイッチング電源装置
JP6745672B2 (ja) * 2016-08-03 2020-08-26 ローム株式会社 スイッチング制御回路、スイッチング電源装置、電子機器
US10444397B2 (en) * 2016-11-29 2019-10-15 Schlumberger Technology Corporation NMR well logging instrument and method with synthetic apertures
JP6912300B2 (ja) * 2017-07-14 2021-08-04 エイブリック株式会社 スイッチングレギュレータ
JP6473253B2 (ja) * 2018-03-12 2019-02-20 ローム株式会社 電流モード制御型スイッチング電源装置
JP6449499B2 (ja) * 2018-03-12 2019-01-09 ローム株式会社 電流モード制御型スイッチング電源装置
JP6471251B2 (ja) * 2018-03-12 2019-02-13 ローム株式会社 電流モード制御型スイッチング電源装置
JP7256077B2 (ja) * 2019-06-11 2023-04-11 日清紡マイクロデバイス株式会社 スイッチング電源
US11469669B2 (en) * 2020-01-31 2022-10-11 Texas Instruments Incorporated Methods and circuitry to detect PFM mode entry in wide duty range DC converter
CN111934525B (zh) * 2020-08-10 2023-04-28 电子科技大学 一种负电平检测电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001300172A (ja) * 2000-04-27 2001-10-30 Juki Corp 電圧制御型磁気誘導負荷駆動回路、及び、これを備えたミシン
JP3614156B2 (ja) * 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
JP2005160224A (ja) * 2003-11-26 2005-06-16 Toshiba Tec Corp 電力変換装置
JP4463635B2 (ja) * 2004-07-20 2010-05-19 株式会社リコー スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路
JP4326427B2 (ja) * 2004-08-06 2009-09-09 パナソニック株式会社 同期整流回路及びこれを用いたスイッチング電源
JP4545525B2 (ja) * 2004-08-24 2010-09-15 ルネサスエレクトロニクス株式会社 直流電圧変換用の半導体集積回路およびスイッチング電源装置
JP4628056B2 (ja) * 2004-09-30 2011-02-09 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法
JP2006262646A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 降圧型スイッチングレギュレータ
JP4203490B2 (ja) * 2005-03-24 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
JP2007116878A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp スイッチングレギュレータと、その動作方法と、それを構成するための半導体集積回路
JP2007202273A (ja) * 2006-01-25 2007-08-09 Ricoh Co Ltd スイッチングレギュレータ
JP2007221872A (ja) * 2006-02-15 2007-08-30 Ricoh Co Ltd 二次電池の充電回路、二次電池の充電回路における電源切換方法及び電源装置
JP4805699B2 (ja) * 2006-03-14 2011-11-02 株式会社リコー 半導体装置
JP2008172973A (ja) * 2007-01-15 2008-07-24 Nec Computertechno Ltd スイッチング電源回路、電源モジュール及び電子装置
JP5261942B2 (ja) * 2007-02-14 2013-08-14 株式会社リコー 充電制御回路への電源供給を行う電源回路、その電源回路を備えた充電装置及び充電制御回路への電源供給方法
JP5151332B2 (ja) * 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
JP5303910B2 (ja) * 2007-11-20 2013-10-02 株式会社リコー スイッチングレギュレータ

Also Published As

Publication number Publication date
JP2010051079A (ja) 2010-03-04
US7733068B2 (en) 2010-06-08
US20100046250A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5287030B2 (ja) Ｄｃ−ｄｃコンバータおよび制御方法
JP4823604B2 (ja) ソフトスタート回路、電源装置、電気機器
JP4997891B2 (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP4721905B2 (ja) スイッチング電源装置及び携帯機器
JP4781744B2 (ja) 電源装置及びこれを用いた電気機器
JP5211959B2 (ja) Ｄｃ−ｄｃコンバータ
JP5169333B2 (ja) 電流モード制御型スイッチングレギュレータ
KR100695713B1 (ko) 승강압형 ｄｃ-ｄｃ 컨버터, 승강압형 ｄｃ-ｄｃ 컨버터의제어 회로, 승강압형 ｄｃ-ｄｃ 컨버터의 제어 방법
JP4473669B2 (ja) 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路
JP5730520B2 (ja) スイッチングレギュレータ
JP4810283B2 (ja) スイッチング制御回路
JP5332248B2 (ja) 電源装置
JP2003299348A (ja) 電源装置及びそれを備えた携帯機器
WO2012164787A1 (ja) 昇降圧コンバータ
JP2007288974A (ja) 電源装置及び電源供給方法
JP5470772B2 (ja) 電流モード制御型スイッチングレギュレータ
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP4592408B2 (ja) 電源回路
JP4548100B2 (ja) Ｄｃ−ｄｃコンバータ
JP2010154655A (ja) 電源システム
JP2009225642A (ja) 電源装置および半導体集積回路装置
JP2018130011A (ja) スイッチングレギュレータ及びその制御装置
JP5515390B2 (ja) スイッチング電源装置
JP2006074901A (ja) Ｄｃ−ｄｃコンバータ
JP4453421B2 (ja) 電源装置及び電源制御用半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R151 Written notification of patent or utility model registration

Ref document number: 5287030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250