JP4780546B2

JP4780546B2 - Method for producing carbon nanotube and method for producing current control element

Info

Publication number: JP4780546B2
Application number: JP2004324145A
Authority: JP
Inventors: 重弥成塚; 隆浩丸山; 美智子楠
Original assignee: 学校法人名城大学
Priority date: 2004-11-08
Filing date: 2004-11-08
Publication date: 2011-09-28
Anticipated expiration: 2024-11-08
Also published as: JP2006135187A

Description

本発明は、カーボンナノチューブの作製方法及び電流制御素子の作製方法に関し、更に具体的には、カーボンナノチューブのカイラリティ（螺旋度）及び配列制御と、電流制御特性の改善に関するものである。 The present invention relates to a method for manufacturing a manufacturing method and a current control element of the carbon nanotube, and more specifically, the chirality (helicity) and SEQ control of the carbon nanotube, it relates to improvement of the current control characteristic.

近年の工業社会の発展に伴い、電流制御素子ないし電流制御装置の需要拡大や高度化に伴う更なる要求が発生している。これらの要求に応えるためには、装置特性の大幅な改善が必要である。従来の電流制御装置は、代表的なサイリスタをはじめ、全て半導体材料を用いて製造されている。従って、半導体のみで構成された装置の最大電流値などの諸特性は、最終的に、半導体材料の導電特性により決定される。このため、従来装置の性能限界を究極的に改善するためには、半導体材料の特性自体を改善する必要がある。しかしながら、半導体材料が有する本質的な特性限界のために、今後要求される大幅な特性改善は困難であり、大きな課題となっている。以上のような理由により、電流制御装置の大幅な特性改善のためには、半導体材料の特性を大幅に上回る材料を使用することが必要である。 With the development of the industrial society in recent years, there has been a further demand accompanying an increase in demand and advancement of current control elements or current control devices. In order to meet these demands, it is necessary to greatly improve the device characteristics. Conventional current control devices, including typical thyristors, are all manufactured using semiconductor materials. Therefore, various characteristics such as the maximum current value of a device composed only of a semiconductor are finally determined by the conductive characteristics of the semiconductor material. For this reason, in order to ultimately improve the performance limit of the conventional device, it is necessary to improve the characteristics of the semiconductor material itself. However, due to the intrinsic characteristic limits of semiconductor materials, it is difficult to improve the characteristics required in the future, which is a big problem. For the above reasons, it is necessary to use a material that greatly exceeds the characteristics of the semiconductor material in order to significantly improve the characteristics of the current control device.

ところで、層状構造の炭素が、直径がナノメートルオーダーの筒状になったものであるカーボンナノチューブは、同じ太さの導線に比べ、条件によっては千倍程度の電流を流せるという優れた伝導特性も有する。従って、カーボンナノチューブを導電材料として用いることができれば、電流制御素子（ないし装置）の飛躍的な性能向上が期待できる。カーボンナノチューブの通常の作製手法としては、例えば、以下の非特許文献１に示すように、アーク放電や気相成長法（ＣＶＤ法）などの技術がある。
齋藤理一郎・篠原久則著，「カーボンナノチューブの基礎と応用」，初版，培風館，第２３−２８頁，第３１―３６頁 By the way, carbon nanotubes in which the carbon of the layered structure has a cylindrical shape with a diameter of the order of nanometers have excellent conduction characteristics that a current of about 1000 times can be flowed depending on the conditions, compared to a conductor with the same thickness. Have. Therefore, if carbon nanotubes can be used as the conductive material, a dramatic improvement in the performance of the current control element (or device) can be expected. As a normal method for producing the carbon nanotube, for example, as shown in Non-Patent Document 1 below, there are techniques such as arc discharge and vapor phase growth (CVD).
Riichiro Saitoh, Hisanori Shinohara, “Basics and Applications of Carbon Nanotubes”, First Edition, Baifukan, pages 23-28, pages 31-36

しかしながら、従来のカーボンナノチューブの作製手法では、カーボンナノチューブが基板表面から外側に向けて成長するため、基板中に存在する導電部として適した構造を得ることができない。また、効率が良好な素子ないし装置を得るためには、特性が良く揃ったカーボンナノチューブを配列する必要がある。ここで、カーボンナノチューブの特性は、そのカイラリティ及びそのサイズにより決定されることから、上述した目的のためには、カイラリティならびにサイズの揃ったカーボンナノチューブの配列を作製することが不可欠である。しかしながら、上述した従来技術では、カーボンナノチューブのカイラリティ制御が困難であった。更に、これらの手法では、複数のカーボンナノチューブの配列を制御することも難しい。従って、大幅に特性を改善した電流制御素子を実現するめに、カイラリティが制御されたカーボンナノチューブの配列を、基板中に作製する技術の開発が待望されている。 However, in the conventional method for producing carbon nanotubes, the carbon nanotubes grow outward from the surface of the substrate, so that a structure suitable as a conductive portion existing in the substrate cannot be obtained. Further, in order to obtain an element or device with good efficiency, it is necessary to arrange carbon nanotubes with good characteristics. Here, since the characteristics of the carbon nanotube are determined by its chirality and its size, it is indispensable to produce an array of carbon nanotubes of uniform chirality and size for the above-mentioned purpose. However, with the above-described prior art, it is difficult to control the chirality of the carbon nanotube. Furthermore, it is difficult to control the arrangement of a plurality of carbon nanotubes with these methods. Therefore, in order to realize a current control element with greatly improved characteristics, development of a technique for producing an array of carbon nanotubes with controlled chirality in a substrate is awaited.

本発明は、以上の点に着目したもので、その目的は、半導体基板中に、カイラリティが制御されたカーボンナノチューブの配列を作製することである。他の目的は、前記カーボンナノチューブを利用して、電流制御特性の向上を図ることである。 The present invention focuses on the above points, and its purpose is to produce an array of carbon nanotubes with controlled chirality in a semiconductor substrate. Another object is to improve current control characteristics using the carbon nanotubes.

前記目的を達成するため、本発明のカーボンナノチューブの作製方法は、ＳｉＣからなる半導体基板表面に、前記基板表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成し、前記基板を加熱することにより、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成し、更に前記基板の温度を昇温させて前記炭素のキャップ構造から前記基板の内側に向けてカーボンナノチューブを成長させるとともに、サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することを特徴とする。 In order to achieve the above object, a method for producing a carbon nanotube according to the present invention comprises forming a mask on a semiconductor substrate surface made of SiC with a plurality of nanometer-order small holes exposing the substrate surface, By heating, a carbon cap structure is formed on the surface of the substrate exposed in the small holes, and the temperature of the substrate is further increased to cause carbon nanotubes to move from the carbon cap structure toward the inside of the substrate. And controlling the arrangement and size of the small holes formed in the mask by forming the small holes by a lithographic technique using nanometer-order fine particles having a uniform size. To do.

主要な形態の一つは、前記基板の表面にナノメーターオーダーの微粒子を均一に塗布し、その上から前記微粒子を覆うようにマスクを形成した後に、前記微粒子を除去することにより、前記マスクに前記小孔を形成することを特徴とする。あるいは、前記基板の表面にマスクを形成し、該マスク上に、ナノメーターオーダーの微粒子を塗布した後、該微粒子と前記マスクを反応させて化合物を生成させ、生成した化合物を溶解させて前記微粒子が存在する部分のみを除去することにより、前記マスクに前記小孔を形成することを特徴とする。 One of the main forms is to apply nanometer-order fine particles uniformly on the surface of the substrate, form a mask so as to cover the fine particles from above, and then remove the fine particles to form the mask. The small hole is formed . Alternatively, a mask is formed on the surface of the substrate, and nanometer-order fine particles are applied on the mask. Then, the fine particles and the mask are reacted to generate a compound, and the generated compound is dissolved to dissolve the fine particles. The small hole is formed in the mask by removing only the portion where the gas exists .

本発明の電流制御素子の作製方法は、積層構造の全体もしくは一部が、導電性のＳｉＣ層の両面に、絶縁性のＳｉＣ層を設けた構造である基板の表面に、該表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成する工程，前記基板を加熱し、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成する工程，前記キャップ構造の生成工程よりも前記基板の温度を昇温し、前記炭素のキャップ構造から、前記基板の内側へ向けて、前記積層構造を厚み方向に貫通するカーボンナノチューブを成長させ、該カーボンナノチューブからなる導電部を形成する工程，を含み、サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することを特徴とする。 In the method for producing a current control element of the present invention, the whole or a part of the laminated structure is exposed on the surface of a substrate having a structure in which an insulating SiC layer is provided on both sides of a conductive SiC layer. Forming a mask having a plurality of nanometer-order small holes , heating the substrate , generating a carbon cap structure on the surface of the substrate exposed in the small holes, and generating the cap structure The temperature of the substrate is raised more than the carbon cap structure, the carbon nanotubes that penetrate the laminated structure in the thickness direction are grown from the carbon cap structure toward the inside of the substrate, and a conductive portion made of the carbon nanotubes is formed. a step of, viewed contains a by utilizing fine particles of nanometer order having a uniform size, by forming the small holes by lithography technique, is formed on the mask And controlling the sequence and size of pores.

本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。 The above and other objects, features and advantages of the present invention will become apparent from the following detailed description and the accompanying drawings.

本発明は、ＳｉＣからなる半導体基板表面に、前記基板表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成し、前記基板を加熱することにより、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成し、更に前記基板の温度を昇温させて前記炭素のキャップ構造から前記基板の内側に向けてカーボンナノチューブを成長させるとともに、サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することとしたので、カイラリティが制御されたカーボンナノチューブの配列を作製することができる。また、前記カーボンナノチューブを利用することにより、電流制御素子の電流制御特性の向上が可能となる。 In the present invention, a mask in which a plurality of nanometer-order small holes exposing the substrate surface is formed on the surface of a semiconductor substrate made of SiC, and the substrate exposed to the holes is heated. A carbon cap structure is generated on the surface of the substrate, and the temperature of the substrate is further increased to grow carbon nanotubes from the carbon cap structure toward the inside of the substrate. By using the fine particles and forming the small holes by a lithographic technique, the arrangement and size of the small holes formed in the mask are controlled, so an array of carbon nanotubes with controlled chirality is produced. be able to. Moreover, the current control characteristics of the current control element can be improved by using the carbon nanotube .

以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail based on examples.

最初に、図１〜図７を参照しながら、本発明の実施例１を説明する。まず、図１を参照して、本実施例の構造を説明する。図１(A)は、本実施例の電流制御素子を構成する半導体基板の構造を示す斜視図，図１(B)は、本実施例の電流制御素子を使用した場合の回路接続図である。図１(A)に示すように、半導体基板１０は、導電層１２の上下両面に、絶縁層（半絶縁層を含む）１４及び１６が設けられた積層構造となっており、該積層構造を貫通するように、多数のカーボンナノチューブ１８の配列が形成されている。前記導電層１２は、ゲート領域として機能し、前記カーボンナノチューブ１８は、導電部として機能する。本実施例では、導電層１２として、例えば、導電性のＳｉＣ（シリコンカーバイド）層を用い、絶縁層１４及び１６として、絶縁性のＳｉＣ層を用いている。前記多数のカーボンナノチューブ１８は、それぞれが単一のカイラリティ（螺旋度）に制御されており。このような半導体基板１０を用いて、図１(B)に示す電流制御素子２０が作製される。なお、カイラリティが制御された状態とは、単一のカイラリティ（本実施例では、ジグザグタイプのカイラリティ）のみを選択的に成長させた状態をいい、制御されていない状態とは、様々なカイラリティを持つカーボンナノチューブ１８が混ざって成長することをいう。 First, Embodiment 1 of the present invention will be described with reference to FIGS. First, the structure of the present embodiment will be described with reference to FIG. FIG. 1A is a perspective view showing the structure of a semiconductor substrate constituting the current control element of this embodiment, and FIG. 1B is a circuit connection diagram when the current control element of this embodiment is used. . As shown in FIG. 1A, the semiconductor substrate 10 has a laminated structure in which insulating layers (including semi-insulating layers) 14 and 16 are provided on both upper and lower surfaces of a conductive layer 12. An array of a large number of carbon nanotubes 18 is formed so as to penetrate therethrough. The conductive layer 12 functions as a gate region, and the carbon nanotube 18 functions as a conductive portion. In the present embodiment, for example, a conductive SiC (silicon carbide) layer is used as the conductive layer 12, and an insulating SiC layer is used as the insulating layers 14 and 16. Each of the carbon nanotubes 18 is controlled to have a single chirality (helicality). A current control element 20 shown in FIG. 1B is manufactured using such a semiconductor substrate 10. The state in which the chirality is controlled refers to a state in which only a single chirality (zigzag type chirality in this embodiment) is selectively grown, and the state in which the chirality is not controlled refers to various chiralities. It means that the carbon nanotubes 18 possessed grow.

前記半導体基板１０を用いて、図１(B)に示す電流制御素子２０を構成するためには、絶縁層１４の表面に上部電極２２を、絶縁層１６の表面に下部電極２４を設けるとともに、導電層１２の周面にゲート電極２６を形成する必要がある。本実施例では、例えば、金を用いてこれら上部電極２２，下部電極２４，ゲート電極２６を形成することとしたが、公知の各種の金属ないし合金を用いてこれら電極を形成するようにしてよい。また、ゲート電極２６は、導電層１２の周面全体を覆う必要はなく、周面の一部に形成されていても、導通が可能である。 In order to configure the current control element 20 shown in FIG. 1B using the semiconductor substrate 10, an upper electrode 22 is provided on the surface of the insulating layer 14, and a lower electrode 24 is provided on the surface of the insulating layer 16. It is necessary to form the gate electrode 26 on the peripheral surface of the conductive layer 12. In the present embodiment, for example, the upper electrode 22, the lower electrode 24, and the gate electrode 26 are formed using gold, but these electrodes may be formed using various known metals or alloys. . In addition, the gate electrode 26 does not need to cover the entire peripheral surface of the conductive layer 12 and can be conductive even if formed on a part of the peripheral surface.

前記電流制御素子２０に、交流電源２８，直流電源３０，負荷（抵抗）３２を接続し、ゲート領域（導電層１２）にゲート電圧を印加する。そして、該ゲート電圧を制御することにより、各カーボンナノチューブ１８を流れる電流，ひいては、負荷３２を流れる電流を制御することが可能となる。本実施例の電流制御素子２０は、電流導電部がカーボンナノチューブ１８を用いて構成されているため、極めて導電特性が良好であり、効率が高い電力制御用デバイスを実現できるという大きな利点を有する。 An AC power supply 28, a DC power supply 30, and a load (resistance) 32 are connected to the current control element 20, and a gate voltage is applied to the gate region (conductive layer 12). By controlling the gate voltage, it is possible to control the current flowing through each carbon nanotube 18 and thus the current flowing through the load 32. The current control element 20 of the present embodiment has a great advantage that a current control part is configured using the carbon nanotubes 18 and therefore has a very good conductive property and can realize a highly efficient power control device.

また、電流制御素子２０の耐圧は、主にゲート領域，すなわち、導電層１２の厚さによって決定される。特に、本実施例では、半導体基板１０として、バンドギャップが広く、耐圧が大きい材料であるＳｉＣを利用しているため、高耐圧化が期待できる。また、電流制御素子２０の効率は、オン状態の導電率によりおおよそ規定される。したがって、カーボンナノチューブ１８の優れた導電特性を利用した本実施例の電流制御素子２０の効率は、非常に高い値となる。更に、前記電流制御素子２０では、半導体的特性を有するカーボンナノチューブ１８をゲート電圧により反転空乏化することにより、そこに流れる電流を制御する。例えば、ゲート電圧を上げることで、電界効果トランジスタ（ＦＥＴ）でいうオフ状態を実現し、電流のオン／オフを制御することも可能である。 The breakdown voltage of the current control element 20 is mainly determined by the thickness of the gate region, that is, the conductive layer 12. In particular, in this embodiment, since the semiconductor substrate 10 is made of SiC, which is a material having a wide band gap and a high breakdown voltage, a high breakdown voltage can be expected. The efficiency of the current control element 20 is roughly defined by the on-state conductivity. Therefore, the efficiency of the current control element 20 of the present embodiment using the excellent conductive characteristics of the carbon nanotube 18 is a very high value. Further, the current control element 20 controls the current flowing therethrough by depleting the carbon nanotubes 18 having semiconductor characteristics by the gate voltage. For example, by raising the gate voltage, it is possible to realize an off state of a field effect transistor (FET) and to control on / off of a current.

ここで、図２〜図６を参照して、本実施例で利用する半導体基板中にカーボンナノチューブの配列構造を作製する方法について説明する。基本的には、半導体基板上に形成されたマスクに、ナノサイズの小孔のパターンを形成し、該パターンを利用して前記半導体基板内部に向けてカーボンナノチューブを成長させるものである。前記小孔のパターンは、リソグラフィ的手段によって形成されるが、前記図２〜図６は、それぞれ異なるリソグラフィ的手法を利用した場合の作製工程例を示す図である。以下、順に説明する。 Here, with reference to FIGS. 2 to 6, a method for producing an array structure of carbon nanotubes in a semiconductor substrate used in this embodiment will be described. Basically, a nano-sized hole pattern is formed on a mask formed on a semiconductor substrate, and carbon nanotubes are grown toward the inside of the semiconductor substrate using the pattern. The pattern of the small holes is formed by lithographic means. FIGS. 2 to 6 are diagrams showing examples of manufacturing steps when different lithographic techniques are used. Hereinafter, it demonstrates in order.

＜走査トンネル顕微鏡（ＳＴＭ）の利用＞・・・最初に、図２を参照して、走査トンネル顕微鏡（以下「ＳＴＭ」）を利用したリソグラフィによって小孔のパターンを形成し、該小孔から半導体基板の内部に向けてカーボンナノチューブを形成させる方法について説明する。図２は、高真空中におけるＳＴＭを利用したカーボンナノチューブの作製工程を示す図である。まず、図２(A)に示す（０００１）ＳｉＣ半導体基板４０上に、図２(B)で示すようにマスク４２を形成する。前記半導体基板４０は、図示の例では、単層構造となっているが、前記図１で示す電流制御素子２０に利用する場合には、前記図１(A)に示すような積層構造のものを利用する。マスク４２は、前記半導体基板４０上の自然酸化膜であってもよいし、ＳｉＮ_Ｘマスク（Ｘ＞０），ＳｉＣＯマスク，ＳｉＯ_２マスク，ＧａＮマスク，ＡｌＮマスク，グラファイトマスク，カーボンマスクなどであってもよい。特に、グラファイトマスクは、ＳｉＣのカーボンナノチューブ化を強力に阻止する効果が高いことから、マスク材として適している。 <Use of Scanning Tunneling Microscope (STM)> First, referring to FIG. 2, a pattern of small holes is formed by lithography using a scanning tunneling microscope (hereinafter “STM”), and the semiconductor is formed from the small holes. A method for forming carbon nanotubes toward the inside of the substrate will be described. FIG. 2 is a diagram showing a carbon nanotube production process using STM in a high vacuum. First, a mask 42 is formed on a (0001) SiC semiconductor substrate 40 shown in FIG. 2A as shown in FIG. In the illustrated example, the semiconductor substrate 40 has a single layer structure, but when used for the current control element 20 shown in FIG. 1, the semiconductor substrate 40 has a laminated structure as shown in FIG. Is used. The mask 42 may be a natural oxide film on the semiconductor substrate 40, or may be a SiN _X mask (X> 0), a SiCO mask, a SiO ₂ mask, a GaN mask, an AlN mask, a graphite mask, a carbon mask, or the like. May be. In particular, a graphite mask is suitable as a mask material because it has a high effect of strongly preventing SiC from becoming a carbon nanotube.

次に、前記マスク４２に対し、リソグラフィ的手段を用いて、図２(C)で示すように、小孔４４の配列を形成する。該小孔４４は、作製しようとするカーボンナノチューブのサイズと対応するものであり、ナノメーターオーダーの大きさとする。ここでは、高真空中で前記ＳＴＭを利用して、前記小孔４４を作製する。以上のようにして小孔４４を形成した半導体基板４０を、真空中で、例えば１１００℃に加熱することにより、図２(D)に示すキャップ構造４６が、前記小孔４４内に露出した半導体基板４０の表面に形成される。これは、前記小孔４４中に露出する半導体基板４０の表面が分解し、該半導体基板４０表面部から珪素（Ｓｉ）原子が失われることによるものである。 Next, as shown in FIG. 2C, an array of small holes 44 is formed on the mask 42 using lithographic means. The small hole 44 corresponds to the size of the carbon nanotube to be produced, and has a size of nanometer order. Here, the small holes 44 are formed using the STM in a high vacuum. The semiconductor substrate 40 in which the small holes 44 are formed as described above is heated in vacuum to, for example, 1100 ° C., whereby the cap structure 46 shown in FIG. 2D is exposed to the semiconductor exposed in the small holes 44. It is formed on the surface of the substrate 40. This is because the surface of the semiconductor substrate 40 exposed in the small hole 44 is decomposed and silicon (Si) atoms are lost from the surface portion of the semiconductor substrate 40.

図２(D)の状態にある半導体基板４０の温度を、更に昇温させ、例えば、１４００℃にすることにより、図２(E)に示すように、前記キャップ構造４６から半導体基板４０の内部へ向かってカーボンナノチューブ１８が成長する。成長は、図２(F)に示すように、カーボンナノチューブ１８が、半導体基板４０の下面に達するまで，すなわち、半導体基板４０を貫通するまで続けられる。最後に、マスク４２を除去し、図２(G)に示すように、内部にカーボンナノチューブ１８が形成された半導体基板４０が得られる。このようにして作製されたカーボンナノチューブ１８は、リソグラフィにより位置が正確に規定されているため、半導体基板４０中に配列制御されている。また、これらのカーボンナノチューブ１８のカイラリティは、半導体基板４０の結晶方位を反映したものであり、Ｃ面基板の使用により、カーボンナノチューブ１８のカイラリティを、ジグザグ型のものに統一的に制御することが可能となる。ジグザグ型のカーボンナノチューブが、直径を制御することで半導体性質を有することは公知である。このように、半導体基板４０を真空中で加熱することにより、カイラリティが制御され、リソグラフィパターンにより配列及びチューブ径が制御されたカーボンナノチューブ１８を得ることができる。電流制御素子として安定した動作を行うためには、カーボンナノチューブ１８のカイラリティ制御が極めて重要であるが、本手法によってカイラリティ制御を行うことが可能となる。 The temperature of the semiconductor substrate 40 in the state of FIG. 2 (D) is further raised to, for example, 1400 ° C., so that the inside of the semiconductor substrate 40 from the cap structure 46 as shown in FIG. 2 (E). The carbon nanotube 18 grows toward the head. The growth is continued until the carbon nanotubes 18 reach the lower surface of the semiconductor substrate 40, that is, until they penetrate the semiconductor substrate 40, as shown in FIG. Finally, the mask 42 is removed, and as shown in FIG. 2G, the semiconductor substrate 40 having the carbon nanotubes 18 formed therein is obtained. The positions of the carbon nanotubes 18 thus fabricated are controlled in the semiconductor substrate 40 because the positions are precisely defined by lithography. The chirality of the carbon nanotubes 18 reflects the crystal orientation of the semiconductor substrate 40, and the chirality of the carbon nanotubes 18 can be uniformly controlled to a zigzag type by using a C-plane substrate. It becomes possible. It is known that zigzag carbon nanotubes have semiconductor properties by controlling their diameter. In this way, by heating the semiconductor substrate 40 in a vacuum, the carbon nanotubes 18 in which chirality is controlled and the arrangement and tube diameter are controlled by the lithography pattern can be obtained. In order to perform a stable operation as a current control element, chirality control of the carbon nanotube 18 is extremely important. However, chirality control can be performed by this method.

次に、図３を参照して、ＳＴＭを利用した他の例について説明する。図３(A)〜(D)は、酸素雰囲気下でのＳＴＭリソグラフィによる小孔４４のパターン形成の工程を示す図である。まず、図３(A)に示す半導体基板４０の表面に、図３(B)に示すようにマスク４２を形成する。マスク４２としては、上述した各種のもののうち、酸化物であるＳｉＯ_２マスク以外のものが利用可能である。次に、図３(C)に示すように、前記マスク４２に対して、酸素５１を照射し、マスク４２を酸化させる。そして、前記マスク４２が酸化反応を起こした部分を適宜手段で除去することにより、図３(D)に示すように、小孔４４のパターンが形成される。なお、図３(D)の小孔４４を利用してカーボンナノチューブ１８を成長させる方法については、図２に示した方法と同様である。 Next, another example using STM will be described with reference to FIG. 3A to 3D are diagrams showing a process of forming a pattern of the small holes 44 by STM lithography in an oxygen atmosphere. First, as shown in FIG. 3B, a mask 42 is formed on the surface of the semiconductor substrate 40 shown in FIG. As the mask 42, it is possible to use a mask other than the SiO ₂ mask that is an oxide among the various masks described above. Next, as shown in FIG. 3C, the mask 42 is irradiated with oxygen 51 to oxidize the mask 42. Then, the portion where the mask 42 has undergone an oxidation reaction is removed by appropriate means, whereby a pattern of small holes 44 is formed as shown in FIG. Note that the method for growing the carbon nanotubes 18 using the small holes 44 in FIG. 3D is the same as the method shown in FIG.

＜ナノインプリント装置の利用＞・・・次に、図４を参照して、ナノインプリント装置を利用した小孔パターンの形成方法を説明する。上述したＳＴＭを利用した作製方法は、マスク４２に多数の小孔４４のパターンを形成するとなると、量産性があまり高くない。そこで、小孔４４のリソグラフィの量産性を向上させるために、ナノインプリント装置を利用した方法が考えられる。図４は、ナノインプリント装置を利用した小孔パターンの形成工程の一例を示す図である。まず、図４(A)に示す半導体基板４０上に、図４(B)で示すように、適宜手段でマスク４２を形成する。そして、図４(C)に示すように、パターン用の突起５４が多数形成された型５２を、前記マスク４２上に押圧し、図４(D)に示す小孔４４のパターンが形成された半導体基板４０を作製する。以降のカーボンナノチューブ１８の作製手順は、上述した通りである。この方法によれば、一度のプリントで多数の小孔４４を同時に形成することができるため、上述したＳＴＭを利用した微細加工技術よりも、大幅に量産性を向上させることができる。また、このナノインプリントの際、電流を流したり熱を加えたりすることにより、再現性の向上が見られる場合もある。 <Use of Nanoimprint Apparatus> Next, with reference to FIG. 4, a method for forming a small hole pattern using the nanoimprint apparatus will be described. The manufacturing method using the STM described above is not so high in mass productivity when a pattern of a large number of small holes 44 is formed in the mask 42. Therefore, in order to improve the mass productivity of lithography of the small holes 44, a method using a nanoimprint apparatus can be considered. FIG. 4 is a diagram illustrating an example of a small hole pattern forming process using a nanoimprint apparatus. First, as shown in FIG. 4B, a mask 42 is formed on the semiconductor substrate 40 shown in FIG. Then, as shown in FIG. 4 (C), the mold 52 on which a large number of pattern projections 54 are formed is pressed onto the mask 42, and the pattern of the small holes 44 shown in FIG. 4 (D) is formed. The semiconductor substrate 40 is produced. The subsequent procedure for producing the carbon nanotube 18 is as described above. According to this method, since a large number of small holes 44 can be simultaneously formed by one printing, mass productivity can be greatly improved as compared with the above-described microfabrication technology using STM. In addition, when nanoimprinting is performed, reproducibility may be improved by applying current or applying heat.

＜微粒子の利用＞・・・次に、図５を参照して、微粒子を利用した小孔パターンの形成方法の一例を説明する。この例も、上述したＳＴＭによる作製方法よりも量産性を向上させるものである。図５は、微粒子を利用した小孔パターンの形成工程の一例を示す図である。まず、図５(A)に示す半導体基板４０上に、図５(B)で示すように、ナノサイズの微粒子５０を均一に塗布する。その上から、例えば、電子ビーム蒸着法などで、図５(C)に示すように、前記微粒子５０上を覆うようにマスク４２を形成する。次いで、前記微粒子５０を、エッチング等の適宜手法によって除去すると、図５(D)に示すように、マスク４２に、小孔４４のパターン（配列）が形成される。該小孔４４を利用したカーボンナノチューブの作製方法は上述した例と同様である。 <Utilization of Fine Particles> Next, an example of a method for forming a small hole pattern using fine particles will be described with reference to FIG. This example also improves mass productivity compared to the above-described manufacturing method using STM. FIG. 5 is a diagram illustrating an example of a small hole pattern forming process using fine particles. First, as shown in FIG. 5 (B), nano-sized fine particles 50 are uniformly applied on the semiconductor substrate 40 shown in FIG. 5 (A). Then, as shown in FIG. 5C, a mask 42 is formed so as to cover the fine particles 50 by, for example, an electron beam evaporation method. Next, when the fine particles 50 are removed by an appropriate method such as etching, a pattern (array) of small holes 44 is formed in the mask 42 as shown in FIG. The method for producing carbon nanotubes using the small holes 44 is the same as the above-described example.

一方、上述した微粒子５０とマスク４２との反応を利用しても、ナノサイズの小孔４４の配列を同様に形成することが可能である。図６には、微粒子を利用した小孔パターンの形成工程の他の例が示されている。最初に、図６(A)に示す半導体基板４０の表面に、図６(B)で示すように、適宜手段によってマスク４２を形成する。そして、前記マスク４２上に、ナノサイズの微粒子５０を塗布し、図６(C)に示すように微粒子５０の配列を形成する。次に、例えば、昇温により、前記微粒子５０とマスク４２を反応させ、図６(D)に示すように、新たな化合物を生成させる。そして、生成した化合物を溶解させ、かつ、マスク４２とは反応しない溶液を用いて、前記微粒子５０が存在する部分のみをエッチングすると、図６(E)に示すような小孔４４の配列を半導体基板４０の表面上に形成することが可能となる。 On the other hand, even if the reaction between the fine particles 50 and the mask 42 described above is used, an array of nano-sized small holes 44 can be similarly formed. FIG. 6 shows another example of a small hole pattern forming process using fine particles. First, as shown in FIG. 6B, a mask 42 is appropriately formed on the surface of the semiconductor substrate 40 shown in FIG. Then, nano-sized fine particles 50 are applied on the mask 42 to form an array of fine particles 50 as shown in FIG. Next, for example, by raising the temperature, the fine particles 50 and the mask 42 are reacted to generate a new compound as shown in FIG. Then, by using a solution in which the generated compound is dissolved and does not react with the mask 42, only the portion where the fine particles 50 are present is etched, whereby the arrangement of the small holes 44 as shown in FIG. It can be formed on the surface of the substrate 40.

上述した微粒子５０を利用して小孔４４を形成する二つの方法では、該小孔４４のサイズは、ナノサイズの微粒子５０の大きさによって規定されるため、サイズの揃った微粒子５０を使用することにより、小孔４４のサイズを均一に揃えることが可能である。小孔４４のサイズを揃えることは、カーボンナノチューブ１８のチューブ径，ひいては、その特性の均一化に効果があり、電流制御素子の特性向上のための重要な要素となる。一方、微粒子５０を利用した手法では、半導体基板４０上の小孔４４の密度を均一に制御することは可能であるが、各小孔４４の位置を精確に制御することは困難である。しかしながら、本発明の電流制御素子２０を作製するためには、小孔４４の位置の厳密な制御性は重要ではない。従って、以上のようなナノサイズの微粒子５０を用いた手法でも、十分に実用に足る電流制御素子２０を作製することが可能である。 In the above-described two methods of forming the small holes 44 using the fine particles 50, the size of the small holes 44 is defined by the size of the nano-sized fine particles 50. Therefore, the fine particles 50 having the same size are used. Thus, the small holes 44 can be made uniform in size. Making the size of the small holes 44 uniform is effective in making the tube diameter of the carbon nanotube 18 and thus its characteristics uniform, and is an important factor for improving the characteristics of the current control element. On the other hand, in the method using the fine particles 50, the density of the small holes 44 on the semiconductor substrate 40 can be controlled uniformly, but it is difficult to accurately control the position of each small hole 44. However, in order to produce the current control element 20 of the present invention, the strict controllability of the position of the small hole 44 is not important. Therefore, the current control element 20 which is sufficiently practical can be produced even by the method using the nano-sized fine particles 50 as described above.

次に、図７を参照して、上述したいずれかの小孔４４の形成方法を用いて、図１(A)に示す半導体基板１０中にカーボンナノチューブ１８の配列を作製する方法を、より具体的に説明する。図７は、カーボンナノチューブの作製工程の一例を示す図である。本実施例の電流制御素子２０を作製するためには、絶縁性（ないし半絶縁性）の半導体層により、ゲート領域として用いる導電性の半導体層を挟み込んだ半導体の積層構造が必要となる。このような半導体積層構造を厚み方向に貫くようにカーボンナノチューブ配列を作製することは、以下に示す手順により可能となる。 Next, referring to FIG. 7, the method for forming the array of carbon nanotubes 18 in the semiconductor substrate 10 shown in FIG. I will explain it. FIG. 7 is a diagram illustrating an example of a carbon nanotube manufacturing process. In order to fabricate the current control element 20 of this embodiment, a semiconductor laminated structure in which a conductive semiconductor layer used as a gate region is sandwiched between insulating (or semi-insulating) semiconductor layers is required. It is possible to produce a carbon nanotube array so as to penetrate such a semiconductor laminated structure in the thickness direction by the following procedure.

まず、図７(A)に示すように、導電層１２を、絶縁層１４及び１６で挟み込んだ半導体基板１０を用意する。そして、該半導体基板１０の表面上に、図７(B)に示すマスク４２を形成し、更に、図７(C)に示すように、小孔４４の配列を形成する。なお、小孔４４の配列の形成手法は、上述したＳＴＭを利用する手法，ナノインプリント装置を利用する手法，微粒子を利用する手法のいずれであってもよい。このようにして準備した半導体基板１０を、真空中で加熱することにより、図７(D)に示すキャップ構造４６が、小孔４４内に露出した半導体基板１０の表面上に形成され、図７(E)に示すようなカーボンナノチューブ１８の成長が可能となる。更に連続して加熱することにより、カーボンナノチューブ１８は、半導体基板１０を厚み方向に貫き、図７(F)に示すように、基板全領域に到達する。最後に、図７(G)に示すように、マスク４２を適宜手段で除去することにより、図１(A)に示す半導体基板１０が作製される。なお、本手法で成長させるカーボンナノチューブ１８の特性は、半導体基板１０の結晶構造により規定されるため、絶縁性の半導体（絶縁層１４及び１６）中でも、ドーピングされた導電性の半導体（導電層１２）中でも、特に変化せず、同一のカイラリティ特性を示す。従って、図７(G)に示す構造の半導体基板１０を用いることで、本実施例の電流制御素子２０を作製することが可能となる。 First, as shown in FIG. 7A, a semiconductor substrate 10 in which a conductive layer 12 is sandwiched between insulating layers 14 and 16 is prepared. Then, a mask 42 shown in FIG. 7B is formed on the surface of the semiconductor substrate 10, and further, an array of small holes 44 is formed as shown in FIG. 7C. In addition, the formation method of the array of the small holes 44 may be any of the above-described method using the STM, the method using the nanoimprint apparatus, and the method using the fine particles. By heating the semiconductor substrate 10 thus prepared in a vacuum, the cap structure 46 shown in FIG. 7D is formed on the surface of the semiconductor substrate 10 exposed in the small hole 44, and FIG. The growth of the carbon nanotube 18 as shown in (E) becomes possible. By further heating continuously, the carbon nanotubes 18 penetrate the semiconductor substrate 10 in the thickness direction, and reach the entire region of the substrate as shown in FIG. Finally, as shown in FIG. 7G, the semiconductor substrate 10 shown in FIG. 1A is manufactured by removing the mask 42 by an appropriate means. Note that the characteristics of the carbon nanotubes 18 grown by this method are defined by the crystal structure of the semiconductor substrate 10, so that the doped conductive semiconductor (conductive layer 12) among the insulating semiconductors (insulating layers 14 and 16). ) Among them, there is no particular change and the same chirality characteristic is exhibited. Therefore, by using the semiconductor substrate 10 having the structure shown in FIG. 7G, the current control element 20 of this embodiment can be manufactured.

ここで、半導体基板１０中にカーボンナノチューブ１８を成長させる際の成長条件について、詳細に説明する。なお、以下の成長条件は、半導体基板１０としてＳｉＣを用いている場合の条件であり、該ＳｉＣ基板の結晶系は、α−ＳｉＣ，β−ＳｉＣのいずれであってもよい。前記図７(C)に示すように小孔４４が形成された基板は、真空下で加熱されるが、好ましい真空度は、１０^−１〜１０^−１０Ｔｏｒｒであり、より好ましくは１０^−２〜１０^−９Ｔｏｒｒ、更に好ましくは１０^−４〜１０^−７Ｔｏｒｒである。また、加熱温度は、昇温速度や昇温後の温度維持時間といった加熱条件に関わらず、通常、１，４００℃以上とすることでジグザグ型構造のカーボンナノチューブを得ることができる。しかしながら、加熱条件を更に詳しく検討した結果、以下のような条件とすることによって、ジグザグ型構造のカーボンナノチューブ１８がより選択的に得られること，更には、チューブ径のばらつきの度合いが小さいカーボンナノチューブ１０を得られることが確認された。通常、チューブ径自体は、主として上述した小孔４４のサイズに規定されるものであるが、ここでは、小孔４４のサイズが適正であるという前提に基づいて、更にばらつきを抑制するための加熱条件を検討している。以下、加熱条件について順に説明する。なお、前記ＳｉＣ基板（半導体基板１０）を加熱する手段は、特に限定されるものではなく、電気炉，レーザービーム照射，直接通電加熱，赤外線照射加熱等の各種の公知手段を用いることができる。 Here, the growth conditions for growing the carbon nanotubes 18 in the semiconductor substrate 10 will be described in detail. The following growth conditions are conditions when SiC is used as the semiconductor substrate 10, and the crystal system of the SiC substrate may be either α-SiC or β-SiC. As shown in FIG. 7C, the substrate on which the small holes 44 are formed is heated under vacuum, but a preferable degree of vacuum is 10 ⁻¹ to 10 ⁻¹⁰ Torr, more preferably 10 ^−2. 10 ⁻⁹ Torr, more preferably 10 ⁻⁴ to 10 ⁻⁷ Torr. In addition, a carbon nanotube having a zigzag structure can be usually obtained by setting the heating temperature to 1,400 ° C. or higher regardless of the heating conditions such as the temperature increase rate and the temperature maintaining time after the temperature increase. However, as a result of examining the heating conditions in more detail, by making the following conditions, the carbon nanotubes 18 having a zigzag structure can be obtained more selectively, and furthermore, the degree of variation in tube diameter is small. 10 was obtained. Usually, the tube diameter itself is mainly defined by the size of the small hole 44 described above, but here, the heating for further suppressing the variation is based on the premise that the size of the small hole 44 is appropriate. We are considering the conditions. Hereinafter, heating conditions will be described in order. The means for heating the SiC substrate (semiconductor substrate 10) is not particularly limited, and various known means such as an electric furnace, laser beam irradiation, direct current heating, and infrared irradiation heating can be used.

＜昇温速度＞・・・まず、昇温速度について検討する。昇温速度を５０℃／分以下，好ましくは１〜３０℃／分，より好ましくは１〜１０℃／分の範囲内に制御することにより、ジグザグ型構造のカーボンナノチューブ１８を選択的に得ることができ、チューブ径をより揃えることができる。昇温速度が５０℃／分を超えると、カイラル型構造のカーボンナノチューブ１８が混在し、チューブ径のばらつきの度合いが大きくなる傾向にある。 <Temperature increase rate> First, the temperature increase rate will be examined. A carbon nanotube 18 having a zigzag structure is selectively obtained by controlling the rate of temperature rise to 50 ° C./min or less, preferably 1 to 30 ° C./min, more preferably 1 to 10 ° C./min. The tube diameter can be made more uniform. When the rate of temperature rise exceeds 50 ° C./min, the carbon nanotubes 18 having a chiral structure are mixed, and the degree of variation in tube diameter tends to increase.

＜段階的加熱＞・・・また、チューブ径のばらつきの度合いが小さいジグザグ型構造のカーボンナノチューブ１８を得るために適した加熱条件として、加熱を段階的に行う方法がある。具体的には、常温付近から６００〜８００℃まで昇温させる第１加熱段階、続いて、１，１００〜１，３００℃まで昇温する第２加熱段階、更に１，４００℃以上，好ましくは１，４００〜１，９００℃に昇温する第３加熱段階を経るように加熱を行うようにする。なお、前記第１加熱段階及び第２加熱段階は、各昇温が終了した時点の温度で一定時間保持されるものであってもよいし、それぞれそのまま次の段階に進んでもよい。 <Stepwise heating>... Further, as a heating condition suitable for obtaining the carbon nanotubes 18 having a zigzag structure with a small degree of variation in tube diameter, there is a method of performing heating stepwise. Specifically, a first heating stage in which the temperature is raised from around room temperature to 600 to 800 ° C., followed by a second heating stage in which the temperature is raised to 1,100 to 1,300 ° C., further 1,400 ° C. or more, preferably Heating is performed through a third heating stage in which the temperature is raised to 1,400 to 1,900 ° C. The first heating stage and the second heating stage may be held for a certain period of time at the temperature at which each temperature increase is completed, or may proceed to the next stage as they are.

＜多段階加熱時の昇温後の温度保持時間＞・・・前記第１加熱段階の昇温によって達した温度で保持する場合の保持時間は、好ましくは１〜１０時間，より好ましくは３〜７時間である。また、前記第２加熱段階の昇温によって達した温度で保持する場合の保持時間は、好ましくは１分〜１，５００時間，より好ましくは１〜１，０００時間である。前記第３加熱段階の昇温によって達した温度で保持する場合の保持時間は、好ましくは１分〜１，５００時間，より好ましくは３分〜１，２００時間，更に好ましくは５分〜１，０００時間，特に好ましくは１０分〜８００時間である。加熱温度が高すぎると、ＳｉＣから珪素原子が失われる速度が大きくなることがある。また、カーボンナノチューブ１８が不規則な方向に成長し、チューブ径が不均一になることがある。更には、チューブ形成に関与しないカーボンによってグラファイト層が形成されることがある。 <Temperature holding time after temperature increase in multi-stage heating> The holding time in the case of holding at the temperature reached by the temperature increase in the first heating stage is preferably 1 to 10 hours, more preferably 3 to 3. 7 hours. The holding time in the case of holding at the temperature reached by the temperature increase in the second heating stage is preferably 1 minute to 1,500 hours, more preferably 1 to 1,000 hours. The holding time in the case of holding at the temperature reached by the temperature increase in the third heating stage is preferably 1 minute to 1,500 hours, more preferably 3 minutes to 1,200 hours, still more preferably 5 minutes to 1, 000 hours, particularly preferably 10 minutes to 800 hours. If the heating temperature is too high, the rate at which silicon atoms are lost from SiC may increase. Further, the carbon nanotube 18 may grow in an irregular direction, and the tube diameter may become non-uniform. Furthermore, a graphite layer may be formed by carbon that is not involved in tube formation.

＜多段階加熱時の昇温速度＞・・・また、ジグザグ型構造のカーボンナノチューブを安定して成長させるための第２加熱段階の昇温速度は、好ましくは５０℃／分以下であり，より好ましくは０．０１〜４５℃／分，更に好ましくは０．０５〜４０℃／分，特に好ましくは０．１〜３５℃／分である。前記第２加熱段階の昇温速度が大きすぎるとジグザグ型構造を有するカーボンナノチューブ１８の割合が小さくなる傾向がある。特に、前記第２加熱段階は、カーボンナノチューブ１８の形成の初期段階、すなわち、ＳｉＣの分解の初期段階（図７(D)）に相当する熱処理である。そのため、均一なチューブ径を有するカーボンナノチューブ１８の形成に必要な略半球状のカーボンナノキャップ（キャップ構造４６）を、形状を乱すことなく生成するためには、上述した範囲内の昇温速度とすることが重要な条件となる。なお、上述した昇温速度範囲内であれば、速度は一定であっても段階的であってもよい。 <Temperature increase rate during multi-stage heating> In addition, the temperature increase rate in the second heating step for stably growing the carbon nanotubes having a zigzag structure is preferably 50 ° C./min or less. Preferably it is 0.01-45 degreeC / min, More preferably, it is 0.05-40 degreeC / min, Most preferably, it is 0.1-35 degreeC / min. If the rate of temperature increase in the second heating stage is too large, the proportion of carbon nanotubes 18 having a zigzag structure tends to be small. In particular, the second heating step is a heat treatment corresponding to an initial step of forming the carbon nanotubes 18, that is, an initial step of decomposition of SiC (FIG. 7D). Therefore, in order to generate a substantially hemispherical carbon nanocap (cap structure 46) necessary for the formation of the carbon nanotube 18 having a uniform tube diameter without disturbing the shape, This is an important condition. In addition, as long as it is in the temperature increase rate range mentioned above, a speed | rate may be constant or may be stepped.

一方、前記第１加熱段階及び第３加熱段階の昇温速度は特に限定されず、それぞれ、目的の温度に達するまで一定の速度で昇温させてもよいし、段階的に変化するものであってもよい。例えば、前記第１加熱段階の平均昇温速度は、好ましくは０．１〜５０℃／分，更に好ましくは０．５〜４５℃／分であり、前記第３加熱段階の平均昇温速度は、好ましくは１〜４０℃／分、更に好ましくは３〜３５℃／分程度である。 On the other hand, the rate of temperature increase in the first heating stage and the third heating stage is not particularly limited, and each temperature may be increased at a constant rate until it reaches a target temperature, or may change stepwise. May be. For example, the average heating rate in the first heating stage is preferably 0.1 to 50 ° C./min, more preferably 0.5 to 45 ° C./min, and the average heating rate in the third heating stage is The temperature is preferably 1 to 40 ° C./min, more preferably about 3 to 35 ° C./min.

＜降温方法＞・・・加熱終了後の降温条件は特に限定されず、一定速度で常温まで冷却したり、前記各段階での目的温度よりも低い温度で一定時間保持した後に冷却したりする方法（段階的冷却）などがあげられる。また、冷却手段も特定の手段に限定されることなく、各種の公知手段によって冷却が可能である。例えば、自然冷却の場合なども含まれる。 <Temperature lowering method> The temperature lowering condition after completion of heating is not particularly limited, and is a method of cooling to room temperature at a constant rate, or cooling after holding for a certain time at a temperature lower than the target temperature at each stage. (Stepwise cooling). Further, the cooling means is not limited to a specific means and can be cooled by various known means. For example, the case of natural cooling is also included.

以上の加熱条件を組み合わせることにより、ジグザグ型構造を主とするカーボンナノチューブ１８を選択的に得ることが容易となる。得られるカーボンナノチューブ１８のうち、ジグザグ型構造のものが全体に対して占める割合としては、好ましくは８０％以上，より好ましくは８５％以上，更に好ましくは９０％以上であり、特に好ましくは９５％以上（いずれの場合も１００％を含む）である。ジグザグ型構造以外のものが含まれる場合は、カイラル型構造が混在しているものと考えられる。また、得られるカーボンナノチューブ１８の平均径は、通常、１〜１０ｎｍであるが、好ましくは１〜８ｎｍ，より好ましくは１〜６ｎｍのものが得られるようにすると、電流制御の応答速度を上げる意味でも都合がよい。上述した作製条件を適切に設定することにより、チューブ径の分布が小さい，すなわち、ばらつきが少ないカーボンナノチューブ１８を得ることができる。更に、前記条件によれば、単層構造のカーボンナノチューブが得られ、低いゲート電圧，電力で素子の動作を制御でき、効率の向上を図ることが可能となる。 By combining the above heating conditions, it becomes easy to selectively obtain the carbon nanotubes 18 mainly having a zigzag structure. The proportion of the obtained carbon nanotubes 18 having a zigzag structure is preferably 80% or more, more preferably 85% or more, still more preferably 90% or more, and particularly preferably 95%. That is all (including 100% in any case). If anything other than the zigzag structure is included, it is considered that the chiral structure is mixed. The average diameter of the obtained carbon nanotubes 18 is usually 1 to 10 nm, but preferably 1 to 8 nm, more preferably 1 to 6 nm, meaning that the response speed of current control is increased. But it ’s convenient. By appropriately setting the manufacturing conditions described above, it is possible to obtain the carbon nanotubes 18 having a small tube diameter distribution, that is, little variation. Furthermore, according to the above conditions, a carbon nanotube having a single-layer structure can be obtained, and the operation of the element can be controlled with a low gate voltage and power, thereby improving efficiency.

このように、実施例１によれば、次のような効果がある。
(1)半導体基板１０としてＳｉＣを用い、該半導体基板１０上のマスク４２に小孔４４を形成した後に、前記半導体基板１０を加熱することとしたので、半導体基板１０を厚み方向に貫通するカイラリティが制御されたカーボンナノチューブ１８を形成することができる。
(2)前記半導体基板１０上のマスク４２に形成された小孔４４の配列を制御することとしたので、カーボンナノチューブ１８の配列及びチューブ径（サイズ）を制御することが可能となる。
(3)所定の加熱条件に従って半導体基板１０の加熱を行うことにより、カイラリティが制御され、チューブ径のばらつきが少ないカーボンナノチューブ１８を、容易に得ることができる。
(4)前記カーボンナノチューブ１８の配列を内包する半導体基板１０を用いて、電流制御素子２０を形成し、前記カーボンナノチューブ１８を導電部とすることとしたので、カーボンナノチューブ１８の伝導特性を活かし、電流制御素子２０の特性を大幅に向上させることができる。
(5)複数のカーボンナノチューブ１８を形成することにより、電流制御素子２０の小型化，高効率化，高耐圧化，大容量化の一層の促進を図ることができ、エネルギーや資源の効率的な活用が可能となる。 Thus, according to the first embodiment, there are the following effects.
(1) Since SiC is used as the semiconductor substrate 10 and the small holes 44 are formed in the mask 42 on the semiconductor substrate 10 and then the semiconductor substrate 10 is heated, the chirality penetrating the semiconductor substrate 10 in the thickness direction. Can be formed.
(2) Since the arrangement of the small holes 44 formed in the mask 42 on the semiconductor substrate 10 is controlled, the arrangement of the carbon nanotubes 18 and the tube diameter (size) can be controlled.
(3) By heating the semiconductor substrate 10 in accordance with predetermined heating conditions, the carbon nanotubes 18 that are controlled in chirality and have little variation in tube diameter can be easily obtained.
(4) Since the current control element 20 is formed using the semiconductor substrate 10 including the array of the carbon nanotubes 18 and the carbon nanotubes 18 are used as a conductive portion, the conductive characteristics of the carbon nanotubes 18 are utilized, The characteristics of the current control element 20 can be greatly improved.
(5) By forming the plurality of carbon nanotubes 18, the current control element 20 can be further reduced in size, increased in efficiency, increased in withstand voltage, and increased in capacity, and energy and resources can be efficiently used. Can be used.

次に、図８を参照しながら、本発明の実施例２を説明する。なお、上述した実施例１と同一ないし対応する構成要素には同一の符号を用いることとする（以下の実施例についても同様）。図８(A)は、本実施例の構造を示す斜視図，図８(B)は、前記(A)を＃Ａ−＃Ａ線に沿って切断し矢印方向に見た断面図である。図８に示すように、本実施例の電流制御素子６０は、カーボンナノチューブ１８の両端における電極形成プロセスの安定性の向上のために、半導体基板１０の両面に、ドーピングにより導電的性質を備えた薄膜層６２，６４を設けた構造となっている。そして、前記薄膜層６２，６４の表面にそれぞれ図示しない上部電極および下部電極が形成されるとともに、導電層１２の周面にゲート電極（図示せず）が形成される。このような構造の電流制御素子６０では、カーボンナノチューブ１８の両端が伝導層であるため、カーボンナノチューブ１８との電気的結合が可能になるとともに、電極材料である金属の蒸着により安定性の高い電極が作製される。本実施例によれば、基板の上部及び下部に導電性の薄膜層６２，６４を設けることにより、電流制御素子６０の電極形成プロセスの安定性を向上させるという効果がある。 Next, Embodiment 2 of the present invention will be described with reference to FIG. In addition, the same code | symbol shall be used for the component which is the same as that of Example 1 mentioned above, or respond | corresponds (it is the same also about a following example). FIG. 8A is a perspective view showing the structure of the present embodiment, and FIG. 8B is a cross-sectional view taken along line # A- # A and viewed in the direction of the arrow. As shown in FIG. 8, the current control element 60 of this example was provided with conductive properties by doping on both sides of the semiconductor substrate 10 in order to improve the stability of the electrode formation process at both ends of the carbon nanotube 18. The thin film layers 62 and 64 are provided. An upper electrode and a lower electrode (not shown) are formed on the surfaces of the thin film layers 62 and 64, respectively, and a gate electrode (not shown) is formed on the peripheral surface of the conductive layer 12. In the current control element 60 having such a structure, since both ends of the carbon nanotube 18 are conductive layers, electrical coupling with the carbon nanotube 18 is possible, and a highly stable electrode is formed by vapor deposition of a metal as an electrode material. Is produced. According to the present embodiment, the conductive thin film layers 62 and 64 are provided on the upper and lower portions of the substrate, thereby improving the stability of the electrode forming process of the current control element 60.

次に、図９を参照しながら、本発明の実施例３を説明する。本実施例は、本発明の電流制御素子を利用して、集積回路を作製した例である。図９は、前記集積回路の作製手順の一例を示す図である。 Next, Embodiment 3 of the present invention will be described with reference to FIG. In this embodiment, an integrated circuit is manufactured using the current control element of the present invention. FIG. 9 is a diagram illustrating an example of a manufacturing procedure of the integrated circuit.

まず、図９(A)に示すように、絶縁性基板７２上に、アノード層７４，絶縁層１６，導電層１２，絶縁層１４が順に積層された積層体を用意する。そして、図９(B)に示すように、前記積層体中の半導体基板１０（ＳｉＣ層）を適宜手段で加工して分離するとともに、該半導体基板１０中に上述した手法によりカーボンナノチューブ１８を成長させる。カーボンナノチューブ１８の作製後、図９(C)に示すように、半導体基板１０の上面にカソード電極７６を形成し、半導体基板１０の周面には、導電層１２と接触するようにゲート電極７８が形成される。このようにして形成された電流制御素子７１は、それぞれが分離・独立して動作する。本実施例においては、カーボンナノチューブ１８は、絶縁性基板７２を貫いて裏面まで成長させる必要はなく、アノード層７４の内部に到達する長さがあれば、導電部として十分に作用する。 First, as shown in FIG. 9A, a laminated body in which an anode layer 74, an insulating layer 16, a conductive layer 12, and an insulating layer 14 are sequentially laminated on an insulating substrate 72 is prepared. Then, as shown in FIG. 9B, the semiconductor substrate 10 (SiC layer) in the stacked body is processed and separated by appropriate means, and the carbon nanotubes 18 are grown in the semiconductor substrate 10 by the above-described method. Let After the fabrication of the carbon nanotubes 18, as shown in FIG. 9C, a cathode electrode 76 is formed on the upper surface of the semiconductor substrate 10, and a gate electrode 78 is in contact with the conductive layer 12 on the peripheral surface of the semiconductor substrate 10. Is formed. The current control elements 71 formed as described above operate separately and independently. In the present embodiment, the carbon nanotube 18 does not need to grow through the insulating substrate 72 to the back surface, and if it has a length that reaches the inside of the anode layer 74, it can sufficiently function as a conductive portion.

本実施例においては、電流制御素子７１の上部に形成されたカソード電極７６から、電子がカーボンナノチューブ１８に注入され、注入された電子の流れが、ゲート電極７８及びゲート層（導電層１２）に印加された電圧により制御される。その結果、カーボンナノチューブ１８を流れてアノード層７４に到達する電子の数を制御することが可能となる。このような電流制御素子７１を集積し、集積回路７０として動作させる。なお、図示の例では、アノード層７４を絶縁性基板７２側、カソード電極７６を電流制御素子７１の上面側としたが、これに限定されるものではなく、アノード層７４とカソード電極７６の配置が逆であっても、つまり、印加電圧の方向が逆であっても、ゲート電圧を適切に考慮すれば、何ら問題なく、電流制御素子７１を動作させることが可能である。 In this embodiment, electrons are injected into the carbon nanotube 18 from the cathode electrode 76 formed on the current control element 71, and the flow of the injected electrons flows into the gate electrode 78 and the gate layer (conductive layer 12). It is controlled by the applied voltage. As a result, the number of electrons flowing through the carbon nanotube 18 and reaching the anode layer 74 can be controlled. Such current control elements 71 are integrated and operated as an integrated circuit 70. In the illustrated example, the anode layer 74 is on the insulating substrate 72 side and the cathode electrode 76 is on the upper surface side of the current control element 71. However, the present invention is not limited to this, and the arrangement of the anode layer 74 and the cathode electrode 76 is not limited thereto. Even if is opposite, that is, the direction of the applied voltage is opposite, the current control element 71 can be operated without any problem if the gate voltage is properly taken into consideration.

次に、図１０を参照しながら、本発明の実施例４を説明する。本実施例は、本発明の電流制御素子の他の応用例である。図１０(A)は、本実施例の集積回路８０の構造を示す主要断面図，図１０(B)は、カーボンナノチューブの作製手順の一例を示す図である。図１０(A)に示すように、本実施例においては、絶縁性基板８２の上にカソード電極層８４が形成されており、該カソード電極層８４上に、複数の電流制御素子８１が分離独立するように構成されている。電流制御素子８１の作製及び分離方法は、上述した実施例３と基本的には同様であり、電流制御素子８１の作製後に、ゲート電極８６が形成される。本実施例では、カーボンナノチューブ１８の一方の端部を、絶縁性基板８２側に形成されたカソード電極層８４と結合させ、他方の端部を、半導体基板１０から若干突出した構造とし、前記カソード電極層８４側から電子を注入する。 Next, Embodiment 4 of the present invention will be described with reference to FIG. This embodiment is another application example of the current control element of the present invention. FIG. 10A is a main cross-sectional view showing the structure of the integrated circuit 80 of the present embodiment, and FIG. 10B is a diagram showing an example of a procedure for manufacturing a carbon nanotube. As shown in FIG. 10A, in this embodiment, a cathode electrode layer 84 is formed on an insulating substrate 82, and a plurality of current control elements 81 are separated and independent on the cathode electrode layer 84. Is configured to do. The method for manufacturing and separating the current control element 81 is basically the same as that of the third embodiment described above, and the gate electrode 86 is formed after the current control element 81 is manufactured. In this embodiment, one end of the carbon nanotube 18 is coupled to the cathode electrode layer 84 formed on the insulating substrate 82 side, and the other end is slightly protruded from the semiconductor substrate 10. Electrons are injected from the electrode layer 84 side.

カーボンナノチューブ１８の突出構造の形成方法としては、例えば、図１０(B)に示す方法が考えられる。まず、図１０(B-1)に示すように、ＳｉＣからなる半導体基板１０の表面に、あらかじめ柱状ないし半球状のＳｉＣの突起９０を形成する。そして、図１０(B-2)に示すように、前記突起９０をマスク９２で覆い、上述した実施例１に示すリソグラフィ手法を用いて、図１０(B-3)に示すように小孔９４を形成する。そして、該小孔９４を利用して、図１０(B-4)に示すように、カーボンナノチューブ１８を、半導体基板１０の内部に向けて成長させる（本実施例では、カソード電極層８４に達するまで成長が継続される）。最後に、突起９０及びマスク９２を除去することにより、半導体基板１０の表面から突出した図１０(B-5)に示す構造を得ることができる。なお、図示の例では、突起９０を取り除くこととしたが、突起９０を残したままであっても、動作条件を適切に設定することにより、動作可能である。 As a method for forming the protruding structure of the carbon nanotube 18, for example, the method shown in FIG. First, as shown in FIG. 10 (B-1), columnar or hemispherical SiC protrusions 90 are formed in advance on the surface of the semiconductor substrate 10 made of SiC. Then, as shown in FIG. 10 (B-2), the projection 90 is covered with a mask 92, and a small hole 94 is formed as shown in FIG. 10 (B-3) by using the lithography method shown in the first embodiment. Form. Then, using the small holes 94, as shown in FIG. 10B-4, the carbon nanotubes 18 are grown toward the inside of the semiconductor substrate 10 (in this embodiment, the cathode electrode layer 84 is reached). Will continue to grow). Finally, by removing the protrusion 90 and the mask 92, the structure shown in FIG. 10B-5 protruding from the surface of the semiconductor substrate 10 can be obtained. In the example shown in the figure, the protrusion 90 is removed, but even if the protrusion 90 is left, the operation can be performed by appropriately setting the operation condition.

本実施例においては、正電圧が印加された蛍光電極８８を上方に配置することにより、カーボンナノチューブ１８から電子を電界放射させることが可能となる。また、ゲート電極８６によりカーボンナノチューブ１８に流れる電流値を制御すれば、カーボンナノチューブ１８から放射される電子数を変化させることが可能であり、その結果、蛍光電極８８の発光を制御することも可能となる。このような構造をアレイ状に配置した集積回路８０を利用すれば、ディスプレイ装置を構成することができる。本実施例を利用して作製したディスプレイ装置において、特に重要な利点は、各カーボンナノチューブ１８の先端の高さが、使用する基板の表面の位置により規定されていることである。なぜなら、本手法で作製されるカーボンナノチューブ１８は基板が変成することにより生成されるものであり、基板によってその位置、この場合は特に先端の高さが規定されるからである。つまり、本実施例では、もともとの基板の形状により、突起９０の位置が規定されており、ひいてはカーボンナノチューブ１８の先端の高さが規定される。このことは、作製されたディスプレイ装置の各画素の明るさの均一性を確保するために非常に重要な要素であり、かつ、ディスプレイ装置特性向上のため避けて通れない課題であったが、これまでのカーボンナノチューブを利用したディスプレイでは実現が困難であった。しかしながら、本手法を用いれば、以上の様な理由によりカーボンナノチューブ１８の先端の高さの均一性は、最初に用いる基板表面の平坦性によるため、ミクロンないしオングストロームの精度で揃えることが可能となる。 In the present embodiment, by arranging the fluorescent electrode 88 to which a positive voltage is applied above, electrons can be emitted from the carbon nanotube 18 in an electric field. Further, if the value of the current flowing through the carbon nanotube 18 is controlled by the gate electrode 86, the number of electrons emitted from the carbon nanotube 18 can be changed, and as a result, the emission of the fluorescent electrode 88 can be controlled. It becomes. If an integrated circuit 80 in which such a structure is arranged in an array is used, a display device can be configured. In the display device manufactured using this embodiment, a particularly important advantage is that the height of the tip of each carbon nanotube 18 is defined by the position of the surface of the substrate to be used. This is because the carbon nanotubes 18 produced by this method are generated by the transformation of the substrate, and the position, in particular, the height of the tip in this case is defined by the substrate. That is, in this embodiment, the position of the protrusion 90 is defined by the original shape of the substrate, and consequently the height of the tip of the carbon nanotube 18 is defined. This is a very important factor for ensuring the uniformity of the brightness of each pixel of the manufactured display device, and it was an unavoidable problem for improving the display device characteristics. It has been difficult to realize a display using carbon nanotubes up to the present. However, if this method is used, the uniformity of the height of the tip of the carbon nanotube 18 depends on the flatness of the surface of the substrate to be used first for the reasons described above, so that it can be made uniform with micron or angstrom accuracy. .

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した導電層，半絶縁層（ないし絶縁層），マスク，薄膜層，各種電極層の材質は一例であり、同様の作用を奏するように適宜変更可能である。また、半導体基板としては、カイラリティの制御されたカーボンナノチューブの形成という点からすると、ＳｉＣ基板を用いるのが最も都合がよいが、他の半導体基板を用いることを妨げるものではない。
(2)前記実施例に示した形状や寸法も一例であり、同様の効果を奏するように適宜変更してよい。また、マスク４２に設ける小孔４４の位置や数も任意であり、必要に応じて適宜変更可能である。
(3)前記実施例３及び４では、一つの電流制御素子７１，８１に、一本のカーボンナノチューブ１８が存在することとしたが、一つの素子に対して配列が制御された複数のカーボンナノチューブ１８を形成するようにしてもよい。
(4)前記実施例に示した作製条件や作製手順は一例であり、何ら前記実施例に限定されるものではない。例えば、マスクに小孔のパターンを形成する方法も一例であり、同様の効果を奏するように、適宜変更してよい。
(5)前記実施例の半導体基板の厚みも一例であり、必要に応じて適宜変更してよい。特に、本発明の電流制御素子の耐圧は、主にゲート領域（導電層）の長さ（厚み）に比例するため、ゲート領域長に対応するカーボンナノチューブの長さの延長のみで、耐圧の向上が可能となる。
(6)前記実施例３及び４における電流制御素子７１，８１の集積数も一例であり、素子の複数化，すなわち、素子面積の大面積化により、大容量化に対応するようにしてもよい。
(7)本発明の電流制御素子の具体的な用途としては、例えば、電源等の制御装置，電車の自動車の動力コントローラ，集積回路，ディスプレイなどがあり、その他多様な電力・電気・電子デバイスとして応用が可能である。
(8)本発明は、電流制御に好適であるが、図１(B)に示すように、電流制御素子２０に直列接続した負荷（抵抗）３２に発生する電圧を取り出せば、入力信号電圧の増幅も可能であり、信号増幅制御素子としても機能する。また、入力電流信号を本発明の素子に直接入力せず、いったん抵抗に流し、その両端の電圧を前記素子に入力すれば、電流増幅素子としても動作する。 In addition, this invention is not limited to the Example mentioned above, A various change can be added in the range which does not deviate from the summary of this invention. For example, the following are also included.
(1) The materials of the conductive layer, semi-insulating layer (or insulating layer), mask, thin film layer, and various electrode layers shown in the above embodiment are merely examples, and can be appropriately changed so as to achieve the same effect. As the semiconductor substrate, it is most convenient to use a SiC substrate from the viewpoint of forming carbon nanotubes with controlled chirality, but this does not prevent the use of other semiconductor substrates.
(2) The shapes and dimensions shown in the above embodiments are also examples, and may be appropriately changed so as to achieve the same effect. Further, the position and number of the small holes 44 provided in the mask 42 are also arbitrary, and can be appropriately changed as necessary.
(3) In the third and fourth embodiments, one carbon nanotube 18 is present in one current control element 71, 81, but a plurality of carbon nanotubes whose arrangement is controlled for one element. 18 may be formed.
(4) The fabrication conditions and fabrication procedures shown in the above examples are merely examples, and are not limited to the above examples. For example, a method of forming a small hole pattern on the mask is an example, and the method may be changed as appropriate so as to achieve the same effect.
(5) The thickness of the semiconductor substrate of the above embodiment is also an example, and may be appropriately changed as necessary. In particular, since the breakdown voltage of the current control element of the present invention is mainly proportional to the length (thickness) of the gate region (conductive layer), the breakdown voltage can be improved only by extending the length of the carbon nanotube corresponding to the gate region length. Is possible.
(6) The number of integrated current control elements 71 and 81 in the third and fourth embodiments is also an example, and a plurality of elements, that is, an increase in the element area may be used to cope with an increase in capacity. .
(7) Specific applications of the current control element of the present invention include, for example, a control device such as a power source, a train car power controller, an integrated circuit, a display, and other various power, electric, and electronic devices. Application is possible.
(8) Although the present invention is suitable for current control, as shown in FIG. 1B, if the voltage generated in the load (resistor) 32 connected in series to the current control element 20 is taken out, the input signal voltage Amplification is also possible, and it also functions as a signal amplification control element. In addition, if an input current signal is not directly input to the element of the present invention but is once passed through a resistor and a voltage at both ends is input to the element, the element also operates as a current amplifying element.

本発明によれば、ＳｉＣからなる半導体基板表面に、前記基板表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成し、前記基板を加熱することにより、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成し、更に前記基板の温度を昇温させて前記炭素のキャップ構造から前記基板の内側に向けてカーボンナノチューブを成長させるとともに、サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することとした。このため、前記カーボンナノチューブを導電部とすることで、その伝導特性を活かして、電流制御素子の用途に適用できる。特に、前記カーボンナノチューブのカイラリティ及びチューブ径（サイズ）の制御，複数のカーボンナノチューブの配列の制御が可能であることから、より一層の小型化，高効率化，高耐圧化，大容量化を必要とする各種電力・電気・電子デバイスの用途に好適である。

According to the present invention, a mask in which a plurality of nanometer-order small holes exposing the substrate surface is formed on the surface of the semiconductor substrate made of SiC, and the substrate is heated to expose the small holes. A carbon cap structure is formed on the surface of the substrate, and the temperature of the substrate is further increased to grow carbon nanotubes from the carbon cap structure toward the inside of the substrate. The arrangement and size of the small holes formed in the mask were controlled by using the fine particles of the order and forming the small holes by a lithographic technique. For this reason, by making the said carbon nanotube into an electroconductive part, it can apply to the use of a current control element taking advantage of the conduction characteristic. In particular, since it is possible to control the chirality and tube diameter (size) of the carbon nanotubes and to control the arrangement of multiple carbon nanotubes, further downsizing, higher efficiency, higher breakdown voltage, and higher capacity are required. It is suitable for the use of various electric power / electric / electronic devices.

本発明の実施例１を示す図であり、(A)は半導体基板の構造を示す斜視図，(B)は本実施例の電流制御素子使用時の回路接続図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows Example 1 of this invention, (A) is a perspective view which shows the structure of a semiconductor substrate, (B) is a circuit connection figure at the time of the current control element use of a present Example. 本発明のカーボンナノチューブを、高真空中でのＳＴＭリソグラフィによって作製する工程の一例を示す図である。It is a figure which shows an example of the process of producing the carbon nanotube of this invention by STM lithography in a high vacuum. 本発明のカーボンナノチューブを作製するための小孔パターンを、酸素雰囲気下でのＳＴＭリソグラフィによって形成する工程を示す図である。It is a figure which shows the process of forming the small hole pattern for producing the carbon nanotube of this invention by STM lithography in oxygen atmosphere. 本発明のカーボンナノチューブを作製するための小孔パターンを、ナノインプリント装置によって形成する工程を示す図である。It is a figure which shows the process of forming the small hole pattern for producing the carbon nanotube of this invention with a nanoimprint apparatus. 本発明のカーボンナノチューブを作製するための小孔パターンを、微粒子を利用して形成する工程の一例を示す図である。It is a figure which shows an example of the process of forming the small hole pattern for producing the carbon nanotube of this invention using microparticles | fine-particles. 本発明のカーボンナノチューブを作製するための小孔パターンを、微粒子を利用して形成する工程の他の例を示す図である。It is a figure which shows the other example of the process of forming the small hole pattern for producing the carbon nanotube of this invention using microparticles | fine-particles. 前記実施例１の半導体基板中にカーボンナノチューブを作製する工程の一例を示す図である。It is a figure which shows an example of the process of producing a carbon nanotube in the semiconductor substrate of the said Example 1. FIG. 本発明の実施例２を示す図であり、(A)は斜視図，(B)は前記(A)を＃Ａ−＃Ａ線に沿って切断した断面図である。It is a figure which shows Example 2 of this invention, (A) is a perspective view, (B) is sectional drawing which cut | disconnected said (A) along the # A- # A line. 本発明の実施例３の集積回路の作製手順の一例を示す図である。It is a figure which shows an example of the preparation procedures of the integrated circuit of Example 3 of this invention. 本発明の実施例４を示す図であり、(A)は本実施例の主要断面図，(B)は本実施例におけるカーボンナノチューブの作製工程の一例を示す図である。It is a figure which shows Example 4 of this invention, (A) is principal sectional drawing of a present Example, (B) is a figure which shows an example of the production process of the carbon nanotube in a present Example.

符号の説明Explanation of symbols

１０，１０Ａ：半導体基板
１２：導電層（ゲート領域）
１４，１６：絶縁層（ないし半絶縁層）
１８：カーボンナノチューブ
２０：電流制御素子
２２：上部電極
２４：下部電極
２６：ゲート電極
２８：交流電源
３０：直流電源
３２：負荷（抵抗）
４０：半導体基板
４２：マスク
４４：小孔
４６：キャップ構造
５０：微粒子
５１：酸素
５２：型
５４：突起
６０：電流制御素子
６２，６４：薄膜層
７０：集積回路
７１：電流制御素子
７２：絶縁性基板
７４：アノード層
７６：カソード電極
７８：ゲート電極
８０：集積回路
８１：電流制御素子
８２：絶縁性基板
８４：カソード電極層
８６：ゲート電極
８８：蛍光電極
９０：突起
９２：マスク
９４：小孔
10, 10A: Semiconductor substrate 12: Conductive layer (gate region)
14, 16: Insulating layer (or semi-insulating layer)
18: carbon nanotube 20: current control element 22: upper electrode 24: lower electrode 26: gate electrode 28: AC power supply 30: DC power supply 32: load (resistance)
40: Semiconductor substrate 42: Mask 44: Small hole 46: Cap structure 50: Fine particle 51: Oxygen 52: Mold 54: Protrusion 60: Current control element 62, 64: Thin film layer 70: Integrated circuit 71: Current control element 72: Insulation Substrate 74: anode layer 76: cathode electrode 78: gate electrode 80: integrated circuit 81: current control element 82: insulating substrate 84: cathode electrode layer 86: gate electrode 88: fluorescent electrode 90: protrusion 92: mask 94: small Hole

Claims

ＳｉＣからなる半導体基板表面に、前記基板表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成し、前記基板を加熱することにより、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成し、更に前記基板の温度を昇温させて前記炭素のキャップ構造から前記基板の内側に向けてカーボンナノチューブを成長させるとともに、サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することを特徴とするカーボンナノチューブの作製方法。 On the surface of the semiconductor substrate made of SiC, a mask having a plurality of nanometer-order small holes that expose the substrate surface is formed, and by heating the substrate, the surface of the substrate exposed in the small holes is formed. A carbon cap structure is generated, and the temperature of the substrate is further increased to grow carbon nanotubes from the carbon cap structure toward the inside of the substrate, and nanometer-order fine particles having a uniform size are used. A method for producing a carbon nanotube , wherein the arrangement and size of the small holes formed in the mask are controlled by forming the small holes by a lithographic method.

前記基板の表面にナノメーターオーダーの微粒子を均一に塗布し、その上から前記微粒子を覆うようにマスクを形成した後に、前記微粒子を除去することにより、前記マスクに前記小孔を形成することを特徴とする請求項１記載のカーボンナノチューブの作製方法。After applying nanometer-order fine particles uniformly on the surface of the substrate and forming a mask so as to cover the fine particles from above, forming the small holes in the mask by removing the fine particles The method for producing a carbon nanotube according to claim 1, wherein

前記基板の表面にマスクを形成し、該マスク上に、ナノメーターオーダーの微粒子を塗布した後、該微粒子と前記マスクを反応させて化合物を生成させ、生成した化合物を溶解させて前記微粒子が存在する部分のみを除去することにより、前記マスクに前記小孔を形成することを特徴とする請求項１記載のカーボンナノチューブの作製方法。A mask is formed on the surface of the substrate, and nanometer-order fine particles are applied on the mask. Then, the fine particles and the mask are reacted to generate a compound, and the generated compound is dissolved to exist the fine particles. The method for producing a carbon nanotube according to claim 1, wherein the small hole is formed in the mask by removing only a portion to be formed.

積層構造の全体もしくは一部が、導電性のＳｉＣ層の両面に、絶縁性のＳｉＣ層を設けた構造である基板の表面に、該表面が露出するナノメーターオーダーの小孔が複数形成されたマスクを形成する工程，
前記基板を加熱し、前記小孔中に露出した前記基板の表面に炭素のキャップ構造を生成する工程，
前記キャップ構造の生成工程よりも前記基板の温度を昇温し、前記炭素のキャップ構造から、前記基板の内側へ向けて、前記積層構造を厚み方向に貫通するカーボンナノチューブを成長させ、該カーボンナノチューブからなる導電部を形成する工程，
を含み、
サイズの揃ったナノメーターオーダーの微粒子を利用し、リソグラフィ的手法によって前記小孔を形成することにより、前記マスクに形成される小孔の配列及びサイズを制御することを特徴とする電流制御素子の作製方法。 The whole or part of the laminated structure was formed with a plurality of nanometer-order small holes on the surface of the substrate where the insulating SiC layer was provided on both sides of the conductive SiC layer . Forming a mask,
Heating the substrate to produce a carbon cap structure on the surface of the substrate exposed in the small holes ;
The temperature of the substrate is raised more than the step of generating the cap structure, and carbon nanotubes that penetrate the laminated structure in the thickness direction are grown from the carbon cap structure toward the inside of the substrate. Forming a conductive portion comprising:
Only including,
A current control element characterized by controlling the arrangement and size of the small holes formed in the mask by using fine particles of uniform nanometer order and forming the small holes by a lithography method. Manufacturing method.

前記基板の表面にナノメーターオーダーの微粒子を均一に塗布し、その上から前記微粒子を覆うようにマスクを形成した後に、前記微粒子を除去することにより、前記マスクに前記小孔を形成することを特徴とする請求項４記載の電流制御素子の作製方法。After applying nanometer-order fine particles uniformly on the surface of the substrate and forming a mask so as to cover the fine particles from above, forming the small holes in the mask by removing the fine particles The method for producing a current control element according to claim 4.

前記基板の表面にマスクを形成し、該マスク上に、ナノメーターオーダーの微粒子を塗布した後、該微粒子と前記マスクを反応させて化合物を生成させ、生成した化合物を溶解させて前記微粒子が存在する部分のみを除去することにより、前記マスクに前記小孔を形成することを特徴とする請求項４記載の電流制御素子の作製方法。A mask is formed on the surface of the substrate, and nanometer-order fine particles are applied on the mask. Then, the fine particles and the mask are reacted to generate a compound, and the generated compound is dissolved to exist the fine particles. 5. The method of manufacturing a current control element according to claim 4, wherein the small hole is formed in the mask by removing only the portion to be formed.